JP2000201022A - 局部発振回路 - Google Patents
局部発振回路Info
- Publication number
- JP2000201022A JP2000201022A JP11001367A JP136799A JP2000201022A JP 2000201022 A JP2000201022 A JP 2000201022A JP 11001367 A JP11001367 A JP 11001367A JP 136799 A JP136799 A JP 136799A JP 2000201022 A JP2000201022 A JP 2000201022A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- local oscillation
- circuit
- resistor
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 99
- 239000003990 capacitor Substances 0.000 claims abstract description 80
- 230000000903 blocking effect Effects 0.000 claims abstract description 35
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000013016 damping Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Filters And Equalizers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 ラグリードフィルタ３を外部接続することな
く、局部発振信号中の位相雑音を低減することが可能
な、簡単な構成を有する低コストの局部発振回路を提供
する。 【解決手段】 増幅回路部１と、増幅回路部１の帰還回
路に接続された共振回路部２とからなり、共振回路部２
は、固定インダクタ２1 、２2 と、給電抵抗６を介して
同調電圧が供給されるバラクタダイオード２3 と、ダン
パー抵抗２5 と、直流阻止コンデンサ２6 と、同調電圧
の帰路となる帰路抵抗２8 とを有し、給電抵抗６、ダン
パー抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6
によりラグリードフィルタ３を形成し、ラグリードフィ
ルタ３のカットオフ周波数が１乃至２０ＫＨｚになるよ
うに、給電抵抗６、ダンパー抵抗２5 、帰路抵抗２8 の
各抵抗値及び直流阻止コンデンサ２6 の容量値を選択し
ている。
く、局部発振信号中の位相雑音を低減することが可能
な、簡単な構成を有する低コストの局部発振回路を提供
する。 【解決手段】 増幅回路部１と、増幅回路部１の帰還回
路に接続された共振回路部２とからなり、共振回路部２
は、固定インダクタ２1 、２2 と、給電抵抗６を介して
同調電圧が供給されるバラクタダイオード２3 と、ダン
パー抵抗２5 と、直流阻止コンデンサ２6 と、同調電圧
の帰路となる帰路抵抗２8 とを有し、給電抵抗６、ダン
パー抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6
によりラグリードフィルタ３を形成し、ラグリードフィ
ルタ３のカットオフ周波数が１乃至２０ＫＨｚになるよ
うに、給電抵抗６、ダンパー抵抗２5 、帰路抵抗２8 の
各抵抗値及び直流阻止コンデンサ２6 の容量値を選択し
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、局部発振回路に係
わり、特に、インダクタとバラクタダイオードとを有す
る共振回路部に低いカットオフ周波数を有するラグリー
ドフィルタを形成し、外部接続されるラグリードフィル
タを用いることなく、局部発振信号中に含まれる位相雑
音を除去するようにした局部発振回路に関する。
わり、特に、インダクタとバラクタダイオードとを有す
る共振回路部に低いカットオフ周波数を有するラグリー
ドフィルタを形成し、外部接続されるラグリードフィル
タを用いることなく、局部発振信号中に含まれる位相雑
音を除去するようにした局部発振回路に関する。
【０００２】
【従来の技術】近年、テレビジョン放送やケーブルテレ
ビジョン等においては、信号形式がアナログ形式からデ
ジタル形式に代わりつつあり、信号形式の変更に伴っ
て、利用される信号変調形式も、これまでのアナログ信
号形式で慣用されてきた振幅変調（ＡＭ）方式や周波数
変調（ＦＭ）方式の代わりに、デジタル信号形式に特有
な４相（差動）位相変調（ＱＰＳＫ）方式、直交振幅変
調（ＱＡＭ）方式、直交周波数変換多重変調（ＯＦＤ
Ｍ）方式、残留側波帯（ＶＳＢ）変調方式等が採用され
るようになってきている。
ビジョン等においては、信号形式がアナログ形式からデ
ジタル形式に代わりつつあり、信号形式の変更に伴っ
て、利用される信号変調形式も、これまでのアナログ信
号形式で慣用されてきた振幅変調（ＡＭ）方式や周波数
変調（ＦＭ）方式の代わりに、デジタル信号形式に特有
な４相（差動）位相変調（ＱＰＳＫ）方式、直交振幅変
調（ＱＡＭ）方式、直交周波数変換多重変調（ＯＦＤ
Ｍ）方式、残留側波帯（ＶＳＢ）変調方式等が採用され
るようになってきている。
【０００３】この場合、デジタル信号形式に特有の変調
方式によって変調されたデジタル変調信号を受信する電
子チューナにおいては、これまでのアナログ信号方式の
変調方式（ＡＭ、ＦＭ）において全く問題にされていな
かった位相雑音、特に、局部発振回路が発生する局部発
振信号に含まれる位相雑音が、電子チューナの周波数混
合器において受信信号と局部発振信号とを混合する際に
形成される中間周波信号の位相雑音を劣化させ、中間周
波信号において位相雑音の劣化が無視できないものでな
っているため、局部発振信号に含まれる位相雑音を低減
することが必要になってきている。
方式によって変調されたデジタル変調信号を受信する電
子チューナにおいては、これまでのアナログ信号方式の
変調方式（ＡＭ、ＦＭ）において全く問題にされていな
かった位相雑音、特に、局部発振回路が発生する局部発
振信号に含まれる位相雑音が、電子チューナの周波数混
合器において受信信号と局部発振信号とを混合する際に
形成される中間周波信号の位相雑音を劣化させ、中間周
波信号において位相雑音の劣化が無視できないものでな
っているため、局部発振信号に含まれる位相雑音を低減
することが必要になってきている。
【０００４】一般に、地上波信号及びケーブルテレビジ
ョン（ＣＡＴＶ）信号を受信する電子チューナは、位相
同期ループ（ＰＬＬ）内に設けられた電圧制御型局部発
振回路（ＶＣＯ）が発生する局部発振信号を用いて所望
周波数の受信信号の選局を行っており、ＰＬＬが位相同
期された際に発生される局部発振信号内には位相雑音が
含まれている。
ョン（ＣＡＴＶ）信号を受信する電子チューナは、位相
同期ループ（ＰＬＬ）内に設けられた電圧制御型局部発
振回路（ＶＣＯ）が発生する局部発振信号を用いて所望
周波数の受信信号の選局を行っており、ＰＬＬが位相同
期された際に発生される局部発振信号内には位相雑音が
含まれている。
【０００５】ここで、図４は、前記既知の電子チューナ
のＰＬＬが位相同期されているときに、局部発振回路か
ら出力される局部発振信号の一例を示す特性図である。
のＰＬＬが位相同期されているときに、局部発振回路か
ら出力される局部発振信号の一例を示す特性図である。
【０００６】図４において、横軸はＭＨｚで表された周
波数であり、縦軸はｄＢで表された信号レベルであり、
ｆOSC は局部発振信号の周波数、ｆａ、ｆａ’はＰＬＬ
周波数帯域の下限周波数及び上限周波数、ｆｂ、ｆｂ’
は下限離調周波数及び上限離調周波数である。
波数であり、縦軸はｄＢで表された信号レベルであり、
ｆOSC は局部発振信号の周波数、ｆａ、ｆａ’はＰＬＬ
周波数帯域の下限周波数及び上限周波数、ｆｂ、ｆｂ’
は下限離調周波数及び上限離調周波数である。
【０００７】図４に示されるように、局部発振信号に含
まれる位相雑音は、周波数ｆａ、ｆａ’間のＰＬＬ周波
数帯域Ｂ1 や、周波数ｆａ、ｆｂ間の下側離調周波数帯
域Ｂ2L及び周波数ｆａ’、ｆｂ’間の上側離調周波数帯
域Ｂ2Hや、周波数ｆａ’以下の下側離調外周波数帯域Ｂ
3L及び周波数ｆｂ’以上の上側離調外周波数帯域Ｂ3Hに
表れる。
まれる位相雑音は、周波数ｆａ、ｆａ’間のＰＬＬ周波
数帯域Ｂ1 や、周波数ｆａ、ｆｂ間の下側離調周波数帯
域Ｂ2L及び周波数ｆａ’、ｆｂ’間の上側離調周波数帯
域Ｂ2Hや、周波数ｆａ’以下の下側離調外周波数帯域Ｂ
3L及び周波数ｆｂ’以上の上側離調外周波数帯域Ｂ3Hに
表れる。
【０００８】この場合、ＰＬＬ周波数帯域Ｂ1 内に発生
する位相雑音は、主としてＰＬＬ内の位相比較器の特性
及びＰＬＬ分周器の分周比によって決定されるものであ
り、通常、ＰＬＬ周波数帯域Ｂ1 は、数１００Ｈｚ乃至
３ＫＨｚ程度で極めて狭い帯域である。
する位相雑音は、主としてＰＬＬ内の位相比較器の特性
及びＰＬＬ分周器の分周比によって決定されるものであ
り、通常、ＰＬＬ周波数帯域Ｂ1 は、数１００Ｈｚ乃至
３ＫＨｚ程度で極めて狭い帯域である。
【０００９】また、下側離調外周波数帯域Ｂ3L内及び上
側離調外周波数帯域Ｂ3Hに発生する位相雑音は、主とし
て増幅回路部内のトランジスタの雑音指数（ＮＦ）によ
って決まるもので、周波数によってほぼ一定であるの
で、これらの位相雑音が中間周波信号の位相雑音の劣化
をもたらすことは少ない。
側離調外周波数帯域Ｂ3Hに発生する位相雑音は、主とし
て増幅回路部内のトランジスタの雑音指数（ＮＦ）によ
って決まるもので、周波数によってほぼ一定であるの
で、これらの位相雑音が中間周波信号の位相雑音の劣化
をもたらすことは少ない。
【００１０】これに対して、下側離調周波数帯域Ｂ2L及
び上側離調周波数帯域Ｂ2Hは、ともに、数ＭＨｚ程度の
比較的広い帯域であるため、これらの位相雑音が中間周
波信号の位相雑音の劣化をもたらすことになり、どのし
ても、局部発振信号に含まれているこれらの位相雑音を
低減する必要がある。
び上側離調周波数帯域Ｂ2Hは、ともに、数ＭＨｚ程度の
比較的広い帯域であるため、これらの位相雑音が中間周
波信号の位相雑音の劣化をもたらすことになり、どのし
ても、局部発振信号に含まれているこれらの位相雑音を
低減する必要がある。
【００１１】ところで、局部発振信号に含まれているこ
れらの位相雑音を低減する既知の局部発振回路には、局
部発振回路の共振回路に外部接続のラグリードフィルタ
を用いたものが知られている。
れらの位相雑音を低減する既知の局部発振回路には、局
部発振回路の共振回路に外部接続のラグリードフィルタ
を用いたものが知られている。
【００１２】図５は、前記既知の局部発振回路の構成の
一例を示す回路図であって、要部の構成だけを示すもの
である。
一例を示す回路図であって、要部の構成だけを示すもの
である。
【００１３】図５に示されるように、局部発振回路は、
集積回路化された増幅回路部５１と、増幅回路部５１の
帰還回路に接続された共振回路部５２と、共振回路部５
２に接続されたラグリードフィルタ５３と、同調電圧入
力端子５４と、４個の結合コンデンサ５５1 、５５2 、
５５3 、５５4 と、給電抵抗５６とを備える。
集積回路化された増幅回路部５１と、増幅回路部５１の
帰還回路に接続された共振回路部５２と、共振回路部５
２に接続されたラグリードフィルタ５３と、同調電圧入
力端子５４と、４個の結合コンデンサ５５1 、５５2 、
５５3 、５５4 と、給電抵抗５６とを備える。
【００１４】この場合、増幅回路部５１は、バランス接
続された２個のトランジスタ５１1、５１2 と、エミッ
タ電流源５１3 と、２個のコレクタ負荷抵抗５１4 、５
１5を有している。共振回路部５２は、第１インダクタ
５２1 と、第２インダクタ５２2 と、バラクタダイオー
ド５２3 と、直列コンデンサ５２4 と、ダンピング抵抗
５２5 と、直流阻止コンデンサ５２6 と、側路コンデン
サ５２7 と、帰路抵抗５２8 とを有している。ラグリー
ドフィルタ５３は、直列抵抗５３3 と、分路抵抗５３2
と、分路コンデンサ５３3 とを有している。
続された２個のトランジスタ５１1、５１2 と、エミッ
タ電流源５１3 と、２個のコレクタ負荷抵抗５１4 、５
１5を有している。共振回路部５２は、第１インダクタ
５２1 と、第２インダクタ５２2 と、バラクタダイオー
ド５２3 と、直列コンデンサ５２4 と、ダンピング抵抗
５２5 と、直流阻止コンデンサ５２6 と、側路コンデン
サ５２7 と、帰路抵抗５２8 とを有している。ラグリー
ドフィルタ５３は、直列抵抗５３3 と、分路抵抗５３2
と、分路コンデンサ５３3 とを有している。
【００１５】そして、増幅回路部５１と共振回路部５２
との接続は４個の結合コンデンサ５５1 乃至５５4 によ
って行われ、共振回路部５２とラグリードフィルタ５３
との接続は給電抵抗５６によって行われる。また、増幅
回路部５１内においては、トランジスタ５１1 、５
１2 、エミッタ電流源５１3 、コレクタ負荷抵抗５
１4 、５１5 が図５に図示されるように接続されてい
る。共振回路部５２内においては、第１及び第２インダ
クタ５２1 、５２2 、バラクタダイオード５２3 、直列
コンデンサ５２4 、ダンピング抵抗５２5 、直流阻止コ
ンデンサ５２6 、側路コンデンサ５２7 、帰路抵抗５２
8 が図５に図示されるように接続されている。ラグリー
ドフィルタ５３内においては、直列抵抗５３3 、分路抵
抗５３2 、分路コンデンサ５３3 が図５に図示されるよ
うに接続されており、そのカットオフ周波数は１５０Ｋ
Ｈｚ程度に選択されている。
との接続は４個の結合コンデンサ５５1 乃至５５4 によ
って行われ、共振回路部５２とラグリードフィルタ５３
との接続は給電抵抗５６によって行われる。また、増幅
回路部５１内においては、トランジスタ５１1 、５
１2 、エミッタ電流源５１3 、コレクタ負荷抵抗５
１4 、５１5 が図５に図示されるように接続されてい
る。共振回路部５２内においては、第１及び第２インダ
クタ５２1 、５２2 、バラクタダイオード５２3 、直列
コンデンサ５２4 、ダンピング抵抗５２5 、直流阻止コ
ンデンサ５２6 、側路コンデンサ５２7 、帰路抵抗５２
8 が図５に図示されるように接続されている。ラグリー
ドフィルタ５３内においては、直列抵抗５３3 、分路抵
抗５３2 、分路コンデンサ５３3 が図５に図示されるよ
うに接続されており、そのカットオフ周波数は１５０Ｋ
Ｈｚ程度に選択されている。
【００１６】前記構成による既知の局部発振回路は、概
略、次のように動作する。
略、次のように動作する。
【００１７】共振回路部５２は、増幅回路部５１のトラ
ンジスタ５１1 、５１2 のベース・コレクタ間の帰還回
路に接続され、共振回路部５２の発振周波数設定素子が
呈するリアクタンス値によって決まる発振周波数の発振
回路を形成している。共振回路部５２における発振周波
数設定素子は、主として、第１及び第２インダクタ５２
1 、５２2 と、バラクタダイオード５２3 と、直列コン
デンサ５２4 とからなり、その発振周波数は、第１及び
第２インダクタ５２1 、５２2 の各インダクタンス値、
バラクタダイオード５２3 と直列コンデンサ５２4 の各
容量値によって設定され、バラクタダイオード５２3 の
容量値を変化させることにより、局部発振回路から所定
周波数の局部発振信号が出力される。
ンジスタ５１1 、５１2 のベース・コレクタ間の帰還回
路に接続され、共振回路部５２の発振周波数設定素子が
呈するリアクタンス値によって決まる発振周波数の発振
回路を形成している。共振回路部５２における発振周波
数設定素子は、主として、第１及び第２インダクタ５２
1 、５２2 と、バラクタダイオード５２3 と、直列コン
デンサ５２4 とからなり、その発振周波数は、第１及び
第２インダクタ５２1 、５２2 の各インダクタンス値、
バラクタダイオード５２3 と直列コンデンサ５２4 の各
容量値によって設定され、バラクタダイオード５２3 の
容量値を変化させることにより、局部発振回路から所定
周波数の局部発振信号が出力される。
【００１８】すなわち、同調電圧入力端子５４に直流同
調電圧が入力されると、同調電圧はラグリードフィルタ
５３及び給電抵抗５６を介して共振回路部５２に供給さ
れる。共振回路部５２において、同調電圧は、ダンピン
グ抵抗５２5 及び第２インダクタ５２2 を通してバラク
タダイオード５２3 のカソードに供給され、次いで、バ
ラクタダイオード５２3 のアノードから帰路抵抗５２8
を通して接地点に供給される。バラクタダイオード５２
3 は、このとき供給された同調電圧によって容量値が設
定され、そのときの容量値に対応した所定周波数の局部
発振信号が局部発振回路から出力される。
調電圧が入力されると、同調電圧はラグリードフィルタ
５３及び給電抵抗５６を介して共振回路部５２に供給さ
れる。共振回路部５２において、同調電圧は、ダンピン
グ抵抗５２5 及び第２インダクタ５２2 を通してバラク
タダイオード５２3 のカソードに供給され、次いで、バ
ラクタダイオード５２3 のアノードから帰路抵抗５２8
を通して接地点に供給される。バラクタダイオード５２
3 は、このとき供給された同調電圧によって容量値が設
定され、そのときの容量値に対応した所定周波数の局部
発振信号が局部発振回路から出力される。
【００１９】この場合、同調電圧の給電回路に、カット
オフ周波数が１５０ＫＨｚ程度のラグリードフィルタ５
３を接続することにより、共振回路部５２のＱを低下さ
せることなく、局部発振回路から出力される局部発振信
号における図４に図示された下側離調周波数帯域Ｂ2L及
び上側離調周波数帯域Ｂ2H内に存在する位相雑音を低減
することができる。
オフ周波数が１５０ＫＨｚ程度のラグリードフィルタ５
３を接続することにより、共振回路部５２のＱを低下さ
せることなく、局部発振回路から出力される局部発振信
号における図４に図示された下側離調周波数帯域Ｂ2L及
び上側離調周波数帯域Ｂ2H内に存在する位相雑音を低減
することができる。
【００２０】
【発明が解決しようとする課題】前記既知の局部発振回
路は、同調電圧の給電回路にカットオフ周波数が１５０
ＫＨｚ程度のラグリードフィルタ５３を接続することに
よって、局部発振信号中の下側離調周波数帯域Ｂ2L及び
上側離調周波数帯域Ｂ2H内の位相雑音を低減することが
できるものの、別途、同調電圧の給電回路にラグリード
フィルタ５３を接続する必要があるため、局部発振回路
の構成が複雑になり、製造コストが上昇したり、余分な
配置スペースを用意する必要がある等の問題を有してい
る。
路は、同調電圧の給電回路にカットオフ周波数が１５０
ＫＨｚ程度のラグリードフィルタ５３を接続することに
よって、局部発振信号中の下側離調周波数帯域Ｂ2L及び
上側離調周波数帯域Ｂ2H内の位相雑音を低減することが
できるものの、別途、同調電圧の給電回路にラグリード
フィルタ５３を接続する必要があるため、局部発振回路
の構成が複雑になり、製造コストが上昇したり、余分な
配置スペースを用意する必要がある等の問題を有してい
る。
【００２１】本発明は、このような問題点を解決するも
ので、その目的は、ラグリードフィルタを外部接続する
ことなく、局部発振信号中の位相雑音を低減することが
可能な、簡単な構成を有する低コストの局部発振回路を
提供することにある。
ので、その目的は、ラグリードフィルタを外部接続する
ことなく、局部発振信号中の位相雑音を低減することが
可能な、簡単な構成を有する低コストの局部発振回路を
提供することにある。
【００２２】
【課題を解決するための手段】前記目的を達成するため
に、本発明による局部発振回路は、増幅回路部の帰還回
路に接続された共振回路部が固定インダクタ、給電抵抗
を介して同調電圧が供給されるバラクタダイオード、ダ
ンパー抵抗、直流阻止コンデンサ、同調電圧の帰路とな
る帰路抵抗を有しており、給電抵抗、ダンパー抵抗、帰
路抵抗、直流阻止コンデンサによってカットオフ周波数
が１乃至２０ＫＨｚのラグリードフィルタを形成する手
段を具備している。
に、本発明による局部発振回路は、増幅回路部の帰還回
路に接続された共振回路部が固定インダクタ、給電抵抗
を介して同調電圧が供給されるバラクタダイオード、ダ
ンパー抵抗、直流阻止コンデンサ、同調電圧の帰路とな
る帰路抵抗を有しており、給電抵抗、ダンパー抵抗、帰
路抵抗、直流阻止コンデンサによってカットオフ周波数
が１乃至２０ＫＨｚのラグリードフィルタを形成する手
段を具備している。
【００２３】前記手段によれば、本来、共振回路部を構
成に必要な各種の素子、すなわち、給電抵抗、ダンパー
抵抗、帰路抵抗の各抵抗値及び直流阻止コンデンサの容
量値を選択することにより、カットオフ周波数が１乃至
２０ＫＨｚのラグリードフィルタを形成するようにして
いるので、別途、同調電圧の給電回路にラグリードフィ
ルタを外部接続する必要がなくなり、その上に、１乃至
２０ＫＨｚのラグリードフィルタを形成したことによ
り、共振回路部のＱを低下させることなく、局部発振回
路から出力される局部発振信号中に含まれている位相雑
音を有効に低減させることができ、余分な構成部品を用
いず、簡単な回路で、安価な局部発振回路をることがで
きる。
成に必要な各種の素子、すなわち、給電抵抗、ダンパー
抵抗、帰路抵抗の各抵抗値及び直流阻止コンデンサの容
量値を選択することにより、カットオフ周波数が１乃至
２０ＫＨｚのラグリードフィルタを形成するようにして
いるので、別途、同調電圧の給電回路にラグリードフィ
ルタを外部接続する必要がなくなり、その上に、１乃至
２０ＫＨｚのラグリードフィルタを形成したことによ
り、共振回路部のＱを低下させることなく、局部発振回
路から出力される局部発振信号中に含まれている位相雑
音を有効に低減させることができ、余分な構成部品を用
いず、簡単な回路で、安価な局部発振回路をることがで
きる。
【００２４】
【発明の実施の形態】本発明の実施の形態において、局
部発振回路は、増幅回路部と、増幅回路部の帰還回路に
接続された共振回路部とからなり、共振回路部は、固定
インダクタと、給電抵抗を介して同調電圧が供給される
バラクタダイオードと、ダンパー抵抗と、直流阻止コン
デンサと、同調電圧の帰路となる帰路抵抗とを有し、給
電抵抗、ダンパー抵抗、帰路抵抗、直流阻止コンデンサ
によりラグリードフィルタを形成し、ラグリードフィル
タのカットオフ周波数が１乃至２０ＫＨｚになるよう
に、給電抵抗、ダンパー抵抗、帰路抵抗の各抵抗値及び
直流阻止コンデンサの容量値を選択しているものであ
る。
部発振回路は、増幅回路部と、増幅回路部の帰還回路に
接続された共振回路部とからなり、共振回路部は、固定
インダクタと、給電抵抗を介して同調電圧が供給される
バラクタダイオードと、ダンパー抵抗と、直流阻止コン
デンサと、同調電圧の帰路となる帰路抵抗とを有し、給
電抵抗、ダンパー抵抗、帰路抵抗、直流阻止コンデンサ
によりラグリードフィルタを形成し、ラグリードフィル
タのカットオフ周波数が１乃至２０ＫＨｚになるよう
に、給電抵抗、ダンパー抵抗、帰路抵抗の各抵抗値及び
直流阻止コンデンサの容量値を選択しているものであ
る。
【００２５】本発明の実施の形態の一例において、局部
発振回路は、ダンパー抵抗及び直流阻止コンデンサがバ
ラクタダイオードに直列接続されているものである。
発振回路は、ダンパー抵抗及び直流阻止コンデンサがバ
ラクタダイオードに直列接続されているものである。
【００２６】本発明の実施の形態の他の例において、局
部発振回路は、ダンパー抵抗及び直流阻止コンデンサが
バラクタダイオードに並列接続されているものである。
部発振回路は、ダンパー抵抗及び直流阻止コンデンサが
バラクタダイオードに並列接続されているものである。
【００２７】本発明の実施の形態の具体例において、局
部発振回路は、増幅回路部が集積回路で構成されたバラ
ンス型増幅回路からなっているものである。
部発振回路は、増幅回路部が集積回路で構成されたバラ
ンス型増幅回路からなっているものである。
【００２８】これらの本発明の実施の形態によれば、共
振回路部を構成している給電抵抗、ダンパー抵抗、帰路
抵抗及び直流阻止コンデンサをそのまま利用し、しか
も、給電抵抗、ダンパー抵抗、帰路抵抗の各抵抗値及び
直流阻止コンデンサの容量値をそれぞれ選択することに
よって、カットオフ周波数が１乃至２０ＫＨｚ程度のラ
グリードフィルタを形成するようにしているので、同調
電圧の給電回路にわざわざラグリードフィルタを外部接
続することなく必要がなく、しかも、このようなカット
オフ周波数が１乃至２０ＫＨｚのラグリードフィルタを
形成したことにより、共振回路部のＱを低下させること
なしに、局部発振回路から出力される局部発振信号中に
含まれている下側離調周波数帯域及び上側離調周波数帯
域内の位相雑音を有効に低減させることができ、局部発
振回路を、余分な構成部品を用いずに、簡単な回路で、
安価に製造することができる。
振回路部を構成している給電抵抗、ダンパー抵抗、帰路
抵抗及び直流阻止コンデンサをそのまま利用し、しか
も、給電抵抗、ダンパー抵抗、帰路抵抗の各抵抗値及び
直流阻止コンデンサの容量値をそれぞれ選択することに
よって、カットオフ周波数が１乃至２０ＫＨｚ程度のラ
グリードフィルタを形成するようにしているので、同調
電圧の給電回路にわざわざラグリードフィルタを外部接
続することなく必要がなく、しかも、このようなカット
オフ周波数が１乃至２０ＫＨｚのラグリードフィルタを
形成したことにより、共振回路部のＱを低下させること
なしに、局部発振回路から出力される局部発振信号中に
含まれている下側離調周波数帯域及び上側離調周波数帯
域内の位相雑音を有効に低減させることができ、局部発
振回路を、余分な構成部品を用いずに、簡単な回路で、
安価に製造することができる。
【００２９】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００３０】図１は、本発明に係わる局部発振回路の第
１実施例の構成を示す回路図であって、局部発振回路の
要部構成だけを示しているものである。
１実施例の構成を示す回路図であって、局部発振回路の
要部構成だけを示しているものである。
【００３１】図１に示されるように、第１実施例の局部
発振回路は、集積回路化された増幅回路部１と、増幅回
路部１の帰還回路に接続された共振回路部２と、ラグリ
ードフィルタ３と、同調電圧入力端子４と、４個の結合
コンデンサ５1 、５2 、５3、５4 と、給電抵抗６とを
備える。
発振回路は、集積回路化された増幅回路部１と、増幅回
路部１の帰還回路に接続された共振回路部２と、ラグリ
ードフィルタ３と、同調電圧入力端子４と、４個の結合
コンデンサ５1 、５2 、５3、５4 と、給電抵抗６とを
備える。
【００３２】この場合、増幅回路部１は、バランス接続
された２個のトランジスタ１1 、１2 と、エミッタ電流
源１3 と、２個のコレクタ負荷抵抗１4 、１5 と、電源
端子１6 とを有している。共振回路部２は、第１インダ
クタ２1 と、第２インダクタ２2 と、バラクタダイオー
ド２3 と、直列コンデンサ２4 と、ダンパー抵抗２
5と、直流阻止コンデンサ２6 と、側路コンデンサ２7
と、帰路抵抗２8 とを有している。ラグリードフィルタ
３は、共振回路部２を構成しているダンパー抵抗２
5 と、直流阻止コンデンサ２6 と、帰路抵抗２8 及び給
電抵抗６とを有している。
された２個のトランジスタ１1 、１2 と、エミッタ電流
源１3 と、２個のコレクタ負荷抵抗１4 、１5 と、電源
端子１6 とを有している。共振回路部２は、第１インダ
クタ２1 と、第２インダクタ２2 と、バラクタダイオー
ド２3 と、直列コンデンサ２4 と、ダンパー抵抗２
5と、直流阻止コンデンサ２6 と、側路コンデンサ２7
と、帰路抵抗２8 とを有している。ラグリードフィルタ
３は、共振回路部２を構成しているダンパー抵抗２
5 と、直流阻止コンデンサ２6 と、帰路抵抗２8 及び給
電抵抗６とを有している。
【００３３】そして、増幅回路部１において、トランジ
スタ１1 は、コレクタが結合コンデンサ５1 の一端とコ
レクタ負荷抵抗１4 の一端に接続され、ベースが結合コ
ンデンサ５2 の一端に接続され、エミッタがエミッタ電
流源１3 の一端に接続される。トランジスタ１2 は、コ
レクタが結合コンデンサ５4 の一端とコレクタ負荷抵抗
１5 の一端に接続され、ベースが結合コンデンサ５3 の
一端に接続され、エミッタがエミッタ電流源１3 の一端
に接続される。エミッタ電流源１3 は他端が接地接続さ
れ、コレクタ負荷抵抗１4 、１5 の各他端は電源端子１
6 にそれぞれ接続される。
スタ１1 は、コレクタが結合コンデンサ５1 の一端とコ
レクタ負荷抵抗１4 の一端に接続され、ベースが結合コ
ンデンサ５2 の一端に接続され、エミッタがエミッタ電
流源１3 の一端に接続される。トランジスタ１2 は、コ
レクタが結合コンデンサ５4 の一端とコレクタ負荷抵抗
１5 の一端に接続され、ベースが結合コンデンサ５3 の
一端に接続され、エミッタがエミッタ電流源１3 の一端
に接続される。エミッタ電流源１3 は他端が接地接続さ
れ、コレクタ負荷抵抗１4 、１5 の各他端は電源端子１
6 にそれぞれ接続される。
【００３４】共振回路部２において、第１インダクタ２
1 は、一端が、結合コンデンサ５1、５2 の各他端と、
直列コンデンサ２4 の一端と、ダンパー抵抗２5 の一端
にそれぞれ接続され、他端が、結合コンデンサ５3 、５
4 の各他端と、第２インダクタ２2 の一端と、バラクタ
ダイオード２3 のカソードと、側路コンデンサ２7 の一
端にそれぞれ接続される。第２インダクタ２2 は、他端
がダンパー抵抗２5 の他端と、直流阻止コンデンサ２6
の一端にそれぞれ接続される。バラクタダイオード２3
は、アノードが直列コンデンサ２4 の他端と、直流阻止
コンデンサ２6の他端と、側路コンデンサ２7 の他端
と、帰路抵抗２8 の一端にそれぞれ接続される。帰路抵
抗２8 は他端が接地接続される。
1 は、一端が、結合コンデンサ５1、５2 の各他端と、
直列コンデンサ２4 の一端と、ダンパー抵抗２5 の一端
にそれぞれ接続され、他端が、結合コンデンサ５3 、５
4 の各他端と、第２インダクタ２2 の一端と、バラクタ
ダイオード２3 のカソードと、側路コンデンサ２7 の一
端にそれぞれ接続される。第２インダクタ２2 は、他端
がダンパー抵抗２5 の他端と、直流阻止コンデンサ２6
の一端にそれぞれ接続される。バラクタダイオード２3
は、アノードが直列コンデンサ２4 の他端と、直流阻止
コンデンサ２6の他端と、側路コンデンサ２7 の他端
と、帰路抵抗２8 の一端にそれぞれ接続される。帰路抵
抗２8 は他端が接地接続される。
【００３５】ラグリードフィルタ３において、給電抵抗
６は、一端がダンパー抵抗２5 の一端に接続され、他端
が同調電圧入力端子４に接続される。同調電圧入力端子
４は分路コンデンサ（図番なし）の一端に接続され、分
路コンデンサは他端が接地接続される。
６は、一端がダンパー抵抗２5 の一端に接続され、他端
が同調電圧入力端子４に接続される。同調電圧入力端子
４は分路コンデンサ（図番なし）の一端に接続され、分
路コンデンサは他端が接地接続される。
【００３６】この場合、ラグリードフィルタ３は、給電
抵抗６、ダンパー抵抗２5 、帰路抵抗２8 の各抵抗値及
び直流阻止コンデンサ２6 の容量値をそれぞれ選択する
ことにより、そのカットオフ周波数を１乃至２０ＫＨｚ
の範囲内の周波数、例えば、３．３９ＫＨｚになるよう
に選択する。例えば、カットオフ周波数が３．３９ＫＨ
ｚになるように選択するには、給電抵抗６、ダンパー抵
抗２5 、帰路抵抗２8の総合抵抗値を１０ＫΩに選び、
直流阻止コンデンサ２6 の容量値を４．７μＦに選べば
よい。
抵抗６、ダンパー抵抗２5 、帰路抵抗２8 の各抵抗値及
び直流阻止コンデンサ２6 の容量値をそれぞれ選択する
ことにより、そのカットオフ周波数を１乃至２０ＫＨｚ
の範囲内の周波数、例えば、３．３９ＫＨｚになるよう
に選択する。例えば、カットオフ周波数が３．３９ＫＨ
ｚになるように選択するには、給電抵抗６、ダンパー抵
抗２5 、帰路抵抗２8の総合抵抗値を１０ＫΩに選び、
直流阻止コンデンサ２6 の容量値を４．７μＦに選べば
よい。
【００３７】前記構成による第１実施例の局部発振回路
は、次のように動作する。
は、次のように動作する。
【００３８】共振回路部２は、増幅回路部１のトランジ
スタ１1 、１2 のベース・コレクタ間の帰還回路に接続
され、増幅回路部１とともに、共振回路部２の発振周波
数設定素子によって示されるリアクタンス値により決ま
る発振周波数の発振回路を形成している。共振回路部２
における発振周波数設定素子は、主として、第１インダ
クタ２1 と、第２インダクタ２2 と、バラクタダイオー
ド２3 と、直列コンデンサ２4 とからなるもので、その
発振周波数は、第１インダクタ２1 及び第２インダクタ
２2 の各インダクタンス値、バラクタダイオード２3 と
直列コンデンサ２4 の各容量値によって設定され、同調
電圧によりバラクタダイオード２3 の容量値を変化させ
ることにより、この局部発振回路から所定の発振周波数
を有する局部発振信号が出力される。
スタ１1 、１2 のベース・コレクタ間の帰還回路に接続
され、増幅回路部１とともに、共振回路部２の発振周波
数設定素子によって示されるリアクタンス値により決ま
る発振周波数の発振回路を形成している。共振回路部２
における発振周波数設定素子は、主として、第１インダ
クタ２1 と、第２インダクタ２2 と、バラクタダイオー
ド２3 と、直列コンデンサ２4 とからなるもので、その
発振周波数は、第１インダクタ２1 及び第２インダクタ
２2 の各インダクタンス値、バラクタダイオード２3 と
直列コンデンサ２4 の各容量値によって設定され、同調
電圧によりバラクタダイオード２3 の容量値を変化させ
ることにより、この局部発振回路から所定の発振周波数
を有する局部発振信号が出力される。
【００３９】いま、同調電圧入力端子４に直流同調電圧
が入力されると、その同調電圧は給電抵抗６を介して共
振回路部２に供給される。共振回路部２において、同調
電圧は、ダンパー抵抗２5 及び第２インダクタ２2 を通
してバラクタダイオード２3のカソードに供給され、次
いで、バラクタダイオード２3 のアノードから帰路抵抗
２8 を通して接地点に供給される。このときバラクタダ
イオード２3 は、供給された同調電圧によって逆バイア
スされ、その逆バイアス電圧の大きさ対応した容量値に
設定され、そのとき設定された容量値に対応した所定周
波数の局部発振信号が局部発振回路から出力される。
が入力されると、その同調電圧は給電抵抗６を介して共
振回路部２に供給される。共振回路部２において、同調
電圧は、ダンパー抵抗２5 及び第２インダクタ２2 を通
してバラクタダイオード２3のカソードに供給され、次
いで、バラクタダイオード２3 のアノードから帰路抵抗
２8 を通して接地点に供給される。このときバラクタダ
イオード２3 は、供給された同調電圧によって逆バイア
スされ、その逆バイアス電圧の大きさ対応した容量値に
設定され、そのとき設定された容量値に対応した所定周
波数の局部発振信号が局部発振回路から出力される。
【００４０】また、共振回路部２に配置されるダンパー
抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6 とと
もに、同調電圧の給電回路中に配置される給電抵抗６と
によって、カットオフ周波数が１乃至２０ＫＨｚの範囲
内、例えば、３．３９ＫＨｚになるように選択されたラ
グリードフィルタ３が形成されているので、共振回路部
２のＱを低下させることなしに、局部発振回路から出力
される局部発振信号に重畳されている、図４に図示され
た下側離調周波数帯域Ｂ2L及び上側離調周波数帯域Ｂ2H
内に存在する位相雑音を低減することができる。そし
て、第１実施例の局部発振回路から出力される局部発振
信号と、受信信号とを周波数混合器で周波数混合し、そ
の結果、得られた中間周波信号内に混在する不所望な位
相雑音を有効に低減させることができる。
抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6 とと
もに、同調電圧の給電回路中に配置される給電抵抗６と
によって、カットオフ周波数が１乃至２０ＫＨｚの範囲
内、例えば、３．３９ＫＨｚになるように選択されたラ
グリードフィルタ３が形成されているので、共振回路部
２のＱを低下させることなしに、局部発振回路から出力
される局部発振信号に重畳されている、図４に図示され
た下側離調周波数帯域Ｂ2L及び上側離調周波数帯域Ｂ2H
内に存在する位相雑音を低減することができる。そし
て、第１実施例の局部発振回路から出力される局部発振
信号と、受信信号とを周波数混合器で周波数混合し、そ
の結果、得られた中間周波信号内に混在する不所望な位
相雑音を有効に低減させることができる。
【００４１】このように、第１実施例の局部発振回路に
よれば、給電回路中に、ラグリードフィルタを別途外部
接続することなく、共振回路部２に本来配置されている
ダンパー抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ
２6 と、給電回路内に本来配置されている給電抵抗６を
用いてラグリードフィルタ３を形成しているので、付加
回路部品を必要とせずに、簡単な回路構成により、安価
に、局部発振信号に重畳されている下側離調周波数帯域
Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位相雑音
を低減することができる。
よれば、給電回路中に、ラグリードフィルタを別途外部
接続することなく、共振回路部２に本来配置されている
ダンパー抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ
２6 と、給電回路内に本来配置されている給電抵抗６を
用いてラグリードフィルタ３を形成しているので、付加
回路部品を必要とせずに、簡単な回路構成により、安価
に、局部発振信号に重畳されている下側離調周波数帯域
Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位相雑音
を低減することができる。
【００４２】次に、図２は、本発明に係わる局部発振回
路の第２実施例の構成を示す回路図であって、同じく局
部発振回路の要部構成だけを示しているものである。
路の第２実施例の構成を示す回路図であって、同じく局
部発振回路の要部構成だけを示しているものである。
【００４３】図２において、図１に図示された構成要素
と同じ構成要素については同じ符号を付けている。
と同じ構成要素については同じ符号を付けている。
【００４４】そして、この第２実施例と前記第１実施例
との構成の違いは、共振回路部２に用いられているダン
パー抵抗２5 の他端の接続位置に関して、第１実施例が
第２インダクタ２2 の他端に接続されているのに対し、
第２実施例が第２インダクタ２2 の一端に接続されてい
る点に違いがあるだけであって、その他、第２実施例と
第１実施例との間に構成上の違いはない。このため、第
２実施例の構成については、これ以上の説明を省略す
る。
との構成の違いは、共振回路部２に用いられているダン
パー抵抗２5 の他端の接続位置に関して、第１実施例が
第２インダクタ２2 の他端に接続されているのに対し、
第２実施例が第２インダクタ２2 の一端に接続されてい
る点に違いがあるだけであって、その他、第２実施例と
第１実施例との間に構成上の違いはない。このため、第
２実施例の構成については、これ以上の説明を省略す
る。
【００４５】また、第２実施例の動作は、主要部の構成
が殆んど同じであることから、前述の第１実施例の動作
と殆んど同じであり、また、第２実施例において得られ
る作用効果も、第１実施例において得られる作用効果と
同じである。このため、第２実施例の動作及びそれによ
って得られる作用効果についても、これ以上の説明を省
略する。
が殆んど同じであることから、前述の第１実施例の動作
と殆んど同じであり、また、第２実施例において得られ
る作用効果も、第１実施例において得られる作用効果と
同じである。このため、第２実施例の動作及びそれによ
って得られる作用効果についても、これ以上の説明を省
略する。
【００４６】次いで、図３は、本発明に係わる局部発振
回路の第３実施例の構成を示す回路図であって、同じく
局部発振回路の要部構成だけを示しているものである。
回路の第３実施例の構成を示す回路図であって、同じく
局部発振回路の要部構成だけを示しているものである。
【００４７】図３に示されるように、第３実施例の共振
回路部２は、第１実施例の直列コンデンサ２4 の代わり
に並列コンデンサ２9 が用いられ、また、第１実施例で
用いていない２個の結合コンデンサ２10、２11を用いら
れている点で第１実施例と異なっている。この場合にお
いても、図１に図示された構成要素と同じ構成要素につ
いては同じ符号を付けている。
回路部２は、第１実施例の直列コンデンサ２4 の代わり
に並列コンデンサ２9 が用いられ、また、第１実施例で
用いていない２個の結合コンデンサ２10、２11を用いら
れている点で第１実施例と異なっている。この場合にお
いても、図１に図示された構成要素と同じ構成要素につ
いては同じ符号を付けている。
【００４８】そして、第３実施例の共振回路部２におい
ては、第１インダクタ２1 は、一端が結合コンデンサ２
10の一端に、他端が結合コンデンサ２11の一端にそれぞ
れ接続される。第２インダクタ２2 は、一端が、並列コ
ンデンサ２9 の一端と、結合コンデンサ２11の他端と、
直流阻止コンデンサ２6 の一端と、帰路抵抗２8 の一端
にそれぞれ接続され、他端が、バラクタダイオード２3
のアノードと、側路コンデンサ２7 の一端にそれぞれ接
続される。バラクタダイオード２3 は、カソードが並列
コンデンサ２9 の他端と、結合コンデンサ２10の他端
と、側路コンデンサ２7 の他端と、ダンパー抵抗２5 の
一端と、給電抵抗６の一端にそれぞれ接続される。ダン
パー抵抗２5 は、他端が直流阻止コンデンサ２6 の他端
に接続される。
ては、第１インダクタ２1 は、一端が結合コンデンサ２
10の一端に、他端が結合コンデンサ２11の一端にそれぞ
れ接続される。第２インダクタ２2 は、一端が、並列コ
ンデンサ２9 の一端と、結合コンデンサ２11の他端と、
直流阻止コンデンサ２6 の一端と、帰路抵抗２8 の一端
にそれぞれ接続され、他端が、バラクタダイオード２3
のアノードと、側路コンデンサ２7 の一端にそれぞれ接
続される。バラクタダイオード２3 は、カソードが並列
コンデンサ２9 の他端と、結合コンデンサ２10の他端
と、側路コンデンサ２7 の他端と、ダンパー抵抗２5 の
一端と、給電抵抗６の一端にそれぞれ接続される。ダン
パー抵抗２5 は、他端が直流阻止コンデンサ２6 の他端
に接続される。
【００４９】前記構成を有する第３実施例の局部発振回
路においては、共振回路部２の発振周波数設定素子が、
主として、第１インダクタ２1 と、第２インダクタ２2
と、バラクタダイオード２3 と、並列コンデンサ２9 と
からなるもので、その発振周波数は、第１インダクタ２
1 及び第２インダクタ２2 の各インダクタンス値、バラ
クタダイオード２3 と並列コンデンサ２9 の各容量値に
よって設定され、第１実施例と同様に、同調電圧により
バラクタダイオード２3 の容量値を変化させることによ
り、この局部発振回路から所定の発振周波数を有する局
部発振信号が出力される。
路においては、共振回路部２の発振周波数設定素子が、
主として、第１インダクタ２1 と、第２インダクタ２2
と、バラクタダイオード２3 と、並列コンデンサ２9 と
からなるもので、その発振周波数は、第１インダクタ２
1 及び第２インダクタ２2 の各インダクタンス値、バラ
クタダイオード２3 と並列コンデンサ２9 の各容量値に
よって設定され、第１実施例と同様に、同調電圧により
バラクタダイオード２3 の容量値を変化させることによ
り、この局部発振回路から所定の発振周波数を有する局
部発振信号が出力される。
【００５０】この場合、同調電圧入力端子４に直流同調
電圧が入力されると、その同調電圧は給電抵抗６を介し
て共振回路部２に供給される。共振回路部２において、
同調電圧は、直接バラクタダイオード２3 のカソードに
供給され、次いで、バラクタダイオード２3 のアノード
から帰路抵抗２8 を通して接地点に供給される。バラク
タダイオード２3 は、供給された同調電圧によって逆バ
イアスされ、その逆バイアス電圧の大きさ対応した容量
値に設定され、そのとき設定された容量値に対応した所
定周波数の局部発振信号が局部発振回路から出力され
る。
電圧が入力されると、その同調電圧は給電抵抗６を介し
て共振回路部２に供給される。共振回路部２において、
同調電圧は、直接バラクタダイオード２3 のカソードに
供給され、次いで、バラクタダイオード２3 のアノード
から帰路抵抗２8 を通して接地点に供給される。バラク
タダイオード２3 は、供給された同調電圧によって逆バ
イアスされ、その逆バイアス電圧の大きさ対応した容量
値に設定され、そのとき設定された容量値に対応した所
定周波数の局部発振信号が局部発振回路から出力され
る。
【００５１】また、共振回路部２に配置されるダンピン
グ抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6 と
ともに、同調電圧の給電回路中に配置される給電抵抗６
とによって、カットオフ周波数が１乃至２０ＫＨｚの範
囲内、例えば、３．３９ＫＨｚになるように選択された
ラグリードフィルタ３が形成されているので、第１実施
例の局部発振回路と同様に、共振回路部２のＱを低下さ
せることなしに、局部発振回路から出力される局部発振
信号に重畳されている、図４に図示された下側離調周波
数帯域Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位
相雑音を低減することができる。
グ抵抗２5 、帰路抵抗２8 、直流阻止コンデンサ２6 と
ともに、同調電圧の給電回路中に配置される給電抵抗６
とによって、カットオフ周波数が１乃至２０ＫＨｚの範
囲内、例えば、３．３９ＫＨｚになるように選択された
ラグリードフィルタ３が形成されているので、第１実施
例の局部発振回路と同様に、共振回路部２のＱを低下さ
せることなしに、局部発振回路から出力される局部発振
信号に重畳されている、図４に図示された下側離調周波
数帯域Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位
相雑音を低減することができる。
【００５２】このように、第３実施例の局部発振回路に
おいても、給電回路中に、ラグリードフィルタを別途外
部接続することなく、共振回路部２に本来配置されてい
るダンパー抵抗２5 、帰路抵抗２8 、直流阻止コンデン
サ２6 と、給電回路内に本来配置されている給電抵抗６
を用いてラグリードフィルタ３を形成しているので、付
加回路部品を必要とせずに、簡単な回路構成により、安
価に、局部発振信号に重畳されている下側離調周波数帯
域Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位相雑
音を低減することができる。
おいても、給電回路中に、ラグリードフィルタを別途外
部接続することなく、共振回路部２に本来配置されてい
るダンパー抵抗２5 、帰路抵抗２8 、直流阻止コンデン
サ２6 と、給電回路内に本来配置されている給電抵抗６
を用いてラグリードフィルタ３を形成しているので、付
加回路部品を必要とせずに、簡単な回路構成により、安
価に、局部発振信号に重畳されている下側離調周波数帯
域Ｂ2L及び上側離調周波数帯域Ｂ2H内に存在する位相雑
音を低減することができる。
【００５３】なお、前記各実施例においては、ラグリー
ドフィルタ３のカットオフ周波数が３．３９ＫＨｚであ
る例を挙げて説明したが、本発明によるラグリードフィ
ルタのカットオフ周波数は３．３９ＫＨｚである場合に
限られるものでなく、そのカットオフ周波数が１乃至２
０ＫＨｚの範囲内であれば、いずれのカットオフ周波数
になるように選択しても同様の作用効果達成することが
できる。
ドフィルタ３のカットオフ周波数が３．３９ＫＨｚであ
る例を挙げて説明したが、本発明によるラグリードフィ
ルタのカットオフ周波数は３．３９ＫＨｚである場合に
限られるものでなく、そのカットオフ周波数が１乃至２
０ＫＨｚの範囲内であれば、いずれのカットオフ周波数
になるように選択しても同様の作用効果達成することが
できる。
【００５４】また、前記各実施例においては、増幅回路
部１が集積回路化されたバランス型回路である例を挙げ
て説明したが、本発明による増幅回路部１はこのような
構成のものに限られるものでなく、共振回路部２ともに
局部発振回路を構成できるものであれば、個別部品によ
って構成した他の回路のものを用いてもよいことは勿論
である。
部１が集積回路化されたバランス型回路である例を挙げ
て説明したが、本発明による増幅回路部１はこのような
構成のものに限られるものでなく、共振回路部２ともに
局部発振回路を構成できるものであれば、個別部品によ
って構成した他の回路のものを用いてもよいことは勿論
である。
【００５５】
【発明の効果】以上のように、本発明によれば、共振回
路部を構成している給電抵抗、ダンパー抵抗、接地抵抗
及び直流阻止コンデンサをそのまま利用し、しかも、給
電抵抗、ダンパー抵抗、接地抵抗の各抵抗値及び直流阻
止コンデンサの容量値をそれぞれ選択することにより、
カットオフ周波数が１乃至２０ＫＨｚ程度のラグリード
フィルタを形成するようにしたので、同調電圧の給電回
路にわざわざラグリードフィルタを外部接続することな
く必要がなく、しかも、このようなカットオフ周波数が
１乃至２０ＫＨｚのラグリードフィルタを形成したこと
により、共振回路部のＱを低下させることなしに、局部
発振回路から出力される局部発振信号中に含まれている
下側離調周波数帯域及び上側離調周波数帯域内の位相雑
音を有効に低減させることができ、局部発振回路を、余
分な構成部品を用いずに、簡単な回路で、安価に製造す
ることができるという効果がある。
路部を構成している給電抵抗、ダンパー抵抗、接地抵抗
及び直流阻止コンデンサをそのまま利用し、しかも、給
電抵抗、ダンパー抵抗、接地抵抗の各抵抗値及び直流阻
止コンデンサの容量値をそれぞれ選択することにより、
カットオフ周波数が１乃至２０ＫＨｚ程度のラグリード
フィルタを形成するようにしたので、同調電圧の給電回
路にわざわざラグリードフィルタを外部接続することな
く必要がなく、しかも、このようなカットオフ周波数が
１乃至２０ＫＨｚのラグリードフィルタを形成したこと
により、共振回路部のＱを低下させることなしに、局部
発振回路から出力される局部発振信号中に含まれている
下側離調周波数帯域及び上側離調周波数帯域内の位相雑
音を有効に低減させることができ、局部発振回路を、余
分な構成部品を用いずに、簡単な回路で、安価に製造す
ることができるという効果がある。
【図１】本発明に係わる局部発振回路の第１実施例の構
成を示す回路図である。
成を示す回路図である。
【図２】本発明に係わる局部発振回路の第２実施例の構
成を示す回路図である。
成を示す回路図である。
【図３】本発明に係わる局部発振回路の第３実施例の構
成を示す回路図であっ
成を示す回路図であっ
【図４】既知の電子チューナのＰＬＬが位相同期されて
いるときに、局部発振回路から出力される局部発振信号
の一例を示す特性図である。
いるときに、局部発振回路から出力される局部発振信号
の一例を示す特性図である。
【図５】既知の局部発振回路の構成の一例を示す回路図
である。
である。
１ 増幅回路部 １1 、１2 トランジスタ １3 エミッタ電流源 １4 、１5 コレクタ負荷抵抗 １6 電源端子 ２ 共振回路部 ２1 第１インダクタ ２2 第２インダクタ ２3 バラクタダイオード ２4 直列コンデンサ ２5 ダンパー抵抗 ２6 直流阻止コンデンサ ２7 側路コンデンサ ２8 帰路抵抗 ２9 並列コンデンサ ２10、２11 結合コンデンサ ３ ラグリードフィルタ ４ 同調電圧入力端子 ５1 、５2 、５3 、５4 結合コンデンサ ６ 給電抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C021 PA23 PA26 PA34 PA54 PA84 SA11 XB06 XB11 YA01 5C025 AA25 5J024 AA01 BA06 DA01 EA01 FA01 5J081 AA02 BB03 BB07 CC06 CC30 CC42 CC46 DD03 EE02 EE03 EE18 FF09 FF21 FF23 KK02 KK09 KK22 LL05 MM01 MM03
Claims (4)
- 【請求項１】 増幅回路部と、前記増幅回路部の帰還回
路に接続された共振回路部とからなり、前記共振回路部
は、固定インダクタと、給電抵抗を介して同調電圧が供
給されるバラクタダイオードと、ダンパー抵抗と、直流
阻止コンデンサと、前記同調電圧の帰路となる帰路抵抗
とを有し、前記給電抵抗、前記ダンパー抵抗、前記帰路
抵抗、前記直流阻止コンデンサによりラグリードフィル
タを形成し、前記ラグリードフィルタのカットオフ周波
数が１乃至２０ＫＨｚになるように、前記給電抵抗、前
記ダンパー抵抗、前記帰路抵抗の各抵抗値及び前記直流
阻止コンデンサの容量値を選択していることを特徴とす
る局部発振回路。 - 【請求項２】 前記ダンパー抵抗及び前記直流阻止コン
デンサは、前記バラクタダイオードに直列接続されてい
ることを特徴とする請求項１に記載の局部発振回路。 - 【請求項３】 前記ダンパー抵抗及び前記直流阻止コン
デンサは、前記バラクタダイオードに並列接続されてい
ることを特徴とする請求項１に記載の局部発振回路。 - 【請求項４】 前記増幅回路部は、集積回路で構成され
たバランス型増幅回路であることを特徴とする請求項１
乃至３に記載の局部発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001367A JP2000201022A (ja) | 1999-01-06 | 1999-01-06 | 局部発振回路 |
| EP99310185A EP1018800A1 (en) | 1999-01-06 | 1999-12-17 | Local oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001367A JP2000201022A (ja) | 1999-01-06 | 1999-01-06 | 局部発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000201022A true JP2000201022A (ja) | 2000-07-18 |
Family
ID=11499537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001367A Ceased JP2000201022A (ja) | 1999-01-06 | 1999-01-06 | 局部発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1018800A1 (ja) |
| JP (1) | JP2000201022A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2380923C (en) * | 1999-08-02 | 2008-04-01 | Qualcomm Incorporated | Method and apparatus for multiple band voltage controlled oscillator with noise immunity |
| MY163334A (en) | 2011-07-12 | 2017-09-15 | Scientist Of Fortune Sa | Recombinant microorganism for the production of useful metabolites |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138285A (en) * | 1991-07-19 | 1992-08-11 | Anadigics, Inc. | Method for reducing phase noise in oscillators |
| DE4418432A1 (de) * | 1994-05-26 | 1995-11-30 | Siemens Ag | Frequenzveränderbare Oszillatoranordnung |
-
1999
- 1999-01-06 JP JP11001367A patent/JP2000201022A/ja not_active Ceased
- 1999-12-17 EP EP99310185A patent/EP1018800A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1018800A1 (en) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4992903B2 (ja) | 局部発振器とこれを用いた受信装置及び電子機器 | |
| US7501907B1 (en) | Self-biased active VCO level shifter | |
| JPS63141416A (ja) | 同調装置 | |
| US6876401B2 (en) | FM-broadcast-receivable television tuner for preventing adjacent-channel interference | |
| EP0639893B1 (en) | Negative feedback control circuit having a common line for input and output signals | |
| JPS63141401A (ja) | 可同調発振器 | |
| JP2000201022A (ja) | 局部発振回路 | |
| CN1726640B (zh) | 可调谐跟踪滤波器 | |
| JP2001168935A (ja) | Ｐｌｌを内蔵した直交復調器 | |
| CA1295699C (en) | Wide range oscillator | |
| JPH0241934B2 (ja) | ||
| US7177622B2 (en) | Digital tuner | |
| JPH0451089B2 (ja) | ||
| JP3461905B2 (ja) | デジタル伝送信号受信回路 | |
| JP4536174B2 (ja) | テレビジョンチューナ | |
| JP3902383B2 (ja) | 直交信号発生回路 | |
| JP3665641B2 (ja) | 放送受信回路、放送受信装置及び放送受信方法 | |
| KR200322195Y1 (ko) | 디지털 방송 수신용 튜너의 자동이득제어회로 | |
| JP2005269512A (ja) | Ｐｌｌ回路並びにそれを備えたチューナ及び受信装置 | |
| JP2003198365A (ja) | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 | |
| US7363015B2 (en) | Wide-frequency-range television tuner | |
| JPH09266453A (ja) | チューナ回路 | |
| JP3235308B2 (ja) | 衛星放送受信用ｆｍ復調回路 | |
| JPH05110964A (ja) | 周波数シンセサイザ回路 | |
| JPH042500Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20050823 |