JP2000201032A - 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― - Google Patents
広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ―Info
- Publication number
- JP2000201032A JP2000201032A JP11362322A JP36232299A JP2000201032A JP 2000201032 A JP2000201032 A JP 2000201032A JP 11362322 A JP11362322 A JP 11362322A JP 36232299 A JP36232299 A JP 36232299A JP 2000201032 A JP2000201032 A JP 2000201032A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- output
- transistor
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 定電流を生成するために、従来のカレントミ
ラーはできるだけ出力インピーダンスを増大させること
に焦点をあてるが、負荷インピーダンスの値に依存する
カレントミラーの出力電流には常に電流変動がある。 【解決手段】 演算増幅器２４の出力はｐＭＯＳトラン
ジスタＴ3及びＴ4の各々のゲートに接続されており、演
算増幅器２４の各入力はｐＭＯＳトランジスタＴ 3及び
Ｔ4のドレインに接続されている。この組み合わせによ
り２個のトランジスタの電圧を制御し、広範囲の負荷イ
ンピーダンスに対してカレントミラーの出力電流を実質
的に一定に維持する。
ラーはできるだけ出力インピーダンスを増大させること
に焦点をあてるが、負荷インピーダンスの値に依存する
カレントミラーの出力電流には常に電流変動がある。 【解決手段】 演算増幅器２４の出力はｐＭＯＳトラン
ジスタＴ3及びＴ4の各々のゲートに接続されており、演
算増幅器２４の各入力はｐＭＯＳトランジスタＴ 3及び
Ｔ4のドレインに接続されている。この組み合わせによ
り２個のトランジスタの電圧を制御し、広範囲の負荷イ
ンピーダンスに対してカレントミラーの出力電流を実質
的に一定に維持する。
Description
【０００１】
【発明の属する技術分野】本出願はカレントミラーに関
し、特に、広範囲の出力負荷インピーダンスに対応で
き、入力電流に等しいかまたは比例する実質的に一定の
出力電流を供給できるカレントミラーに関する。
し、特に、広範囲の出力負荷インピーダンスに対応で
き、入力電流に等しいかまたは比例する実質的に一定の
出力電流を供給できるカレントミラーに関する。
【０００２】
【従来の技術】図１に、典型的な従来技術のカレントミ
ラー１０を示す。図１において、カレントミラー１０は
２個のｐ−チャネル金属酸化物電界効果トランジスタ
（ｐＭＯＳ）Ｔ1、Ｔ2を備える。両トランジスタＴ1、
Ｔ2のソースは電源ＶDDに接続され、両トランジスタ
Ｔ1、Ｔ2のゲートは互いに接続されている。また、トラ
ンジスタＴ1のゲートとドレインは互いに接続されてい
る。トランジスタＴ1のドレインは入力電流源１１のイ
ンピーダンスを表すインピーダンスＲ1を介して接地さ
れ、トランジスタＴ2のドレインは出力負荷インピーダ
ンスを表すインピーダンスＲ2を介して接地されてい
る。電流源１１はトランジスタＴ1を通って流れる入力
電流ＩIN1を供給する。また、トランジスタＴ1のゲート
はそのドレインに接続されている。
ラー１０を示す。図１において、カレントミラー１０は
２個のｐ−チャネル金属酸化物電界効果トランジスタ
（ｐＭＯＳ）Ｔ1、Ｔ2を備える。両トランジスタＴ1、
Ｔ2のソースは電源ＶDDに接続され、両トランジスタ
Ｔ1、Ｔ2のゲートは互いに接続されている。また、トラ
ンジスタＴ1のゲートとドレインは互いに接続されてい
る。トランジスタＴ1のドレインは入力電流源１１のイ
ンピーダンスを表すインピーダンスＲ1を介して接地さ
れ、トランジスタＴ2のドレインは出力負荷インピーダ
ンスを表すインピーダンスＲ2を介して接地されてい
る。電流源１１はトランジスタＴ1を通って流れる入力
電流ＩIN1を供給する。また、トランジスタＴ1のゲート
はそのドレインに接続されている。
【０００３】カレントミラーには多くの異なるバリエー
ションがある。しかし、カレントミラーの役割を論じる
ために図１のカレントミラー１０を簡単な例として選ん
だ。カレントミラーは、出力において入力電流Ｉ
IN1（トランジスタＴ1を通る電流）を出力電流Ｉ
OUT1（トランジスタＴ2を通る電流）として複製する
か、あるいは所定の係数を以って入力電流ＩIN1に比例
する出力電流ＩOUT1を供給するよう設計されている。
ションがある。しかし、カレントミラーの役割を論じる
ために図１のカレントミラー１０を簡単な例として選ん
だ。カレントミラーは、出力において入力電流Ｉ
IN1（トランジスタＴ1を通る電流）を出力電流Ｉ
OUT1（トランジスタＴ2を通る電流）として複製する
か、あるいは所定の係数を以って入力電流ＩIN1に比例
する出力電流ＩOUT1を供給するよう設計されている。
【０００４】上記を実現するため、トランジスタはま
ず、等電流を生成するために同種のものでなければなら
ず、あるいは所定の係数に等しいサイズ比率を持たねば
ならない。比例電流を供給するためにトランジスタのサ
イズ、電流と電圧を調整することができるため、以下で
は簡単のため等電流を供給するカレントミラーについて
のみ論じる。
ず、等電流を生成するために同種のものでなければなら
ず、あるいは所定の係数に等しいサイズ比率を持たねば
ならない。比例電流を供給するためにトランジスタのサ
イズ、電流と電圧を調整することができるため、以下で
は簡単のため等電流を供給するカレントミラーについて
のみ論じる。
【０００５】図１において、２個のトランジスタＴ1、
Ｔ2は同じサイズのものが選択されている。両トランジ
スタＴ1、Ｔ2のソースがＶDDに接続され、ゲートが互い
に接続されているため、両トランジスタで同様に正確な
電流を供給するためには両トランジスタのドレイン電圧
を同レベルに維持しなければならない。
Ｔ2は同じサイズのものが選択されている。両トランジ
スタＴ1、Ｔ2のソースがＶDDに接続され、ゲートが互い
に接続されているため、両トランジスタで同様に正確な
電流を供給するためには両トランジスタのドレイン電圧
を同レベルに維持しなければならない。
【０００６】
【発明が解決しようとする課題】しかし、ドレイン電圧
を同じに保つことは困難である。困難である原因は、カ
レントミラーの出力インピーダンスおよびカレントミラ
ーに接続される外部回路の負荷インピーダンスにある。
図２に、出力インピーダンスと負荷インピーダンスの例
を示す。トランジスタＴ2のドレインにおいて出力ノー
ド１２を通して計測できるカレントミラーの内部インピ
ーダンスを出力インピーダンスＲOと呼ぶ。また、ノー
ド１６（ノード１２に接続されるノード）から計測でき
る負荷１４の内部インピーダンスを負荷インピーダンス
ＲLと呼ぶ。
を同じに保つことは困難である。困難である原因は、カ
レントミラーの出力インピーダンスおよびカレントミラ
ーに接続される外部回路の負荷インピーダンスにある。
図２に、出力インピーダンスと負荷インピーダンスの例
を示す。トランジスタＴ2のドレインにおいて出力ノー
ド１２を通して計測できるカレントミラーの内部インピ
ーダンスを出力インピーダンスＲOと呼ぶ。また、ノー
ド１６（ノード１２に接続されるノード）から計測でき
る負荷１４の内部インピーダンスを負荷インピーダンス
ＲLと呼ぶ。
【０００７】カレントミラーは、任意の負荷インピーダ
ンスに対して定電流を供給する電流源の役割を果たさね
ばならない。理想的な電流源モデルにおいて出力インピ
ーダンスは無限であるのが望ましい。出力インピーダン
スが無限である場合、負荷インピーダンスに依らず、電
流源は定電流を供給する。しかし実際には出力インピー
ダンスは無限ではなく、負荷インピーダンスの値に依存
してカレントミラーの電流は変化する。定電流を生成す
るために、従来のカレントミラーはできるだけ出力イン
ピーダンスを増大させることに焦点をあてる。また、カ
レントミラーにおいて、電流と電圧の関係はＶGSとＶDS
の関数である。ここでＶDSはチャネル長変調現象に変換
される。出力インピーダンスが無限ではないとき、負荷
インピーダンスの異なる値がＶDSを変え、ＶGSが一定で
ある一方で出力電流は変化する。従って、負荷インピー
ダンスの値に依存するカレントミラーの出力電流には常
に電流変動がある。この変動は、１を超える係数を以っ
て入力電流に比例する出力電流を供給するカレントミラ
ーにおいてさらに拡大される。
ンスに対して定電流を供給する電流源の役割を果たさね
ばならない。理想的な電流源モデルにおいて出力インピ
ーダンスは無限であるのが望ましい。出力インピーダン
スが無限である場合、負荷インピーダンスに依らず、電
流源は定電流を供給する。しかし実際には出力インピー
ダンスは無限ではなく、負荷インピーダンスの値に依存
してカレントミラーの電流は変化する。定電流を生成す
るために、従来のカレントミラーはできるだけ出力イン
ピーダンスを増大させることに焦点をあてる。また、カ
レントミラーにおいて、電流と電圧の関係はＶGSとＶDS
の関数である。ここでＶDSはチャネル長変調現象に変換
される。出力インピーダンスが無限ではないとき、負荷
インピーダンスの異なる値がＶDSを変え、ＶGSが一定で
ある一方で出力電流は変化する。従って、負荷インピー
ダンスの値に依存するカレントミラーの出力電流には常
に電流変動がある。この変動は、１を超える係数を以っ
て入力電流に比例する出力電流を供給するカレントミラ
ーにおいてさらに拡大される。
【０００８】本発明の目的は、広範囲のインピーダンス
負荷に対して実質的に定電流を供給することが可能なカ
レントミラーの設計を提供することである。
負荷に対して実質的に定電流を供給することが可能なカ
レントミラーの設計を提供することである。
【０００９】
【課題を解決するための手段】本発明は、第一ドレイン
電圧を有する第一金属酸化物シリコン電界効果トランジ
スタと、第二ドレイン電圧を有する第二金属酸化物シリ
コン電界効果トランジスタと、前記第二ドレイン電圧を
前記第一ドレイン電圧と等しくさせるために前記第一ト
ランジスタおよび第二トランジスタに電気的に接続され
た平衡化手段と、を備えることを特徴とする。
電圧を有する第一金属酸化物シリコン電界効果トランジ
スタと、第二ドレイン電圧を有する第二金属酸化物シリ
コン電界効果トランジスタと、前記第二ドレイン電圧を
前記第一ドレイン電圧と等しくさせるために前記第一ト
ランジスタおよび第二トランジスタに電気的に接続され
た平衡化手段と、を備えることを特徴とする。
【００１０】本発明に基づき、２個のＭＯＳＦＥＴトラ
ンジスタと演算増幅器を利用するカレントミラーを開示
する。両トランジスタのソースは電源に接続されてお
り、両トランジスタのゲートは演算増幅器の出力に接続
している。一方のトランジスタのドレインは演算増幅器
の一方の入力および電流源に接続されている。もう一方
のトランジスタのドレインは演算増幅器のもう一方の入
力および負荷インピーダンスに接続されている。
ンジスタと演算増幅器を利用するカレントミラーを開示
する。両トランジスタのソースは電源に接続されてお
り、両トランジスタのゲートは演算増幅器の出力に接続
している。一方のトランジスタのドレインは演算増幅器
の一方の入力および電流源に接続されている。もう一方
のトランジスタのドレインは演算増幅器のもう一方の入
力および負荷インピーダンスに接続されている。
【００１１】
【発明の実施の形態】図３に、本発明の実施の形態のカ
レントミラー２０を開発するための第一ステップを示
す。カレントミラー２０は、２個の同サイズのｐＭＯＳ
トランジスタＴ 3、Ｔ4を備える。両トランジスタのソー
スはＶDDに接続されており、トランジスタＴ3のドレイ
ンは入力電流源２２のインピーダンスを表すインピーダ
ンスＲ3を通して接地されており、トランジスタＴ4のド
レインは負荷インピーダンスＲ4を通して接地されてい
る。論議の目的のため、負荷インピーダンスＲ4の値は
未知と仮定する。演算増幅器２４の正入力はトランジス
タＴ3のドレインに接続され、演算増幅器２４の負入力
はトランジスタＴ4のドレインに接続されている。演算
増幅器２４の出力はトランジスタＴ3のゲートに接続さ
れている。論議の目的のため、トランジスタＴ4のゲー
トはバイアス電圧ＶBIASに接続されている。
レントミラー２０を開発するための第一ステップを示
す。カレントミラー２０は、２個の同サイズのｐＭＯＳ
トランジスタＴ 3、Ｔ4を備える。両トランジスタのソー
スはＶDDに接続されており、トランジスタＴ3のドレイ
ンは入力電流源２２のインピーダンスを表すインピーダ
ンスＲ3を通して接地されており、トランジスタＴ4のド
レインは負荷インピーダンスＲ4を通して接地されてい
る。論議の目的のため、負荷インピーダンスＲ4の値は
未知と仮定する。演算増幅器２４の正入力はトランジス
タＴ3のドレインに接続され、演算増幅器２４の負入力
はトランジスタＴ4のドレインに接続されている。演算
増幅器２４の出力はトランジスタＴ3のゲートに接続さ
れている。論議の目的のため、トランジスタＴ4のゲー
トはバイアス電圧ＶBIASに接続されている。
【００１２】この構成において、演算増幅器２４は負帰
還モードで動作し、従ってその２個の入力における両電
圧は実質的に等しくなるように強制される。ノード２
６、２８は演算増幅器２４の正、および負入力に接続さ
れているため、電圧が等しくなる。この構成において、
ノード２８は負荷インピーダンスの値にかかわらず、ノ
ード２６の電圧と等しい電圧を有する。またこの構成に
おいて、演算増幅器２４の出力は、ノード２６、２８の
両電圧を強制的に等しくするためにトランジスタＴ3の
ゲートの適正な電圧を決定する。
還モードで動作し、従ってその２個の入力における両電
圧は実質的に等しくなるように強制される。ノード２
６、２８は演算増幅器２４の正、および負入力に接続さ
れているため、電圧が等しくなる。この構成において、
ノード２８は負荷インピーダンスの値にかかわらず、ノ
ード２６の電圧と等しい電圧を有する。またこの構成に
おいて、演算増幅器２４の出力は、ノード２６、２８の
両電圧を強制的に等しくするためにトランジスタＴ3の
ゲートの適正な電圧を決定する。
【００１３】図４に示すように、ＶBIASからトランジス
タＴ4のゲートを切り離し、それを演算増幅器２４の出
力に接続することにより、２個のトランジスタのゲート
は演算増幅器２４により決定される等しい電圧を持つこ
とになる。本発明の完全な実施の形態である図４の構成
において、ソース同士、ドレイン同士、およびゲート同
士はそれぞれ等しい電圧を有する。従って、出力電流Ｉ
OUT2は実質的に入力電流ＩIN2と等しい。
タＴ4のゲートを切り離し、それを演算増幅器２４の出
力に接続することにより、２個のトランジスタのゲート
は演算増幅器２４により決定される等しい電圧を持つこ
とになる。本発明の完全な実施の形態である図４の構成
において、ソース同士、ドレイン同士、およびゲート同
士はそれぞれ等しい電圧を有する。従って、出力電流Ｉ
OUT2は実質的に入力電流ＩIN2と等しい。
【００１４】図４の構成において、演算増幅器２４は両
トランジスタＴ3、Ｔ4のＶGSを調整して、異なる負荷イ
ンピーダンスに基づくトランジスタＴ4のＶDSの変化を
補償する。従って図４において、両トランジスタのＶGS
はカレントミラー２０の制御電圧になる。
トランジスタＴ3、Ｔ4のＶGSを調整して、異なる負荷イ
ンピーダンスに基づくトランジスタＴ4のＶDSの変化を
補償する。従って図４において、両トランジスタのＶGS
はカレントミラー２０の制御電圧になる。
【００１５】本発明で開示された実施の形態は、広範囲
の負荷インピーダンスに対して実質的に定出力電流を供
給する。
の負荷インピーダンスに対して実質的に定出力電流を供
給する。
【００１６】カレントミラー２０は２個のｐ−チャネル
トランジスタを利用する。しかし、必要ならば、カレン
トミラーは２個のｎ−チャネルトランジスタを用いるよ
うに設計することができる。
トランジスタを利用する。しかし、必要ならば、カレン
トミラーは２個のｎ−チャネルトランジスタを用いるよ
うに設計することができる。
【００１７】本発明で開示された実施の形態は出力電流
の大きさを加減できるように設計可能な点に留意された
い。異なるサイズのトランジスタを選択することによ
り、出力電流を望みの値に設定することができる。出力
トランジスタのサイズの入力トランジスタのサイズに対
する比率は、入力電流と出力電流の比率を決定する。出
力トランジスタのサイズがその時の入力トランジスタの
サイズより大きいか、または小さい場合、出力電流はそ
れに応じてより大きく、またはより小さくなる。
の大きさを加減できるように設計可能な点に留意された
い。異なるサイズのトランジスタを選択することによ
り、出力電流を望みの値に設定することができる。出力
トランジスタのサイズの入力トランジスタのサイズに対
する比率は、入力電流と出力電流の比率を決定する。出
力トランジスタのサイズがその時の入力トランジスタの
サイズより大きいか、または小さい場合、出力電流はそ
れに応じてより大きく、またはより小さくなる。
【００１８】本発明の詳細な構成、あるいは構成要素の
組み合わせや配列にいかなる変更を加えようとも、上記
請求項に述べた本発明の真髄と範囲から何ら逸脱するも
のではない点に留意されたい。
組み合わせや配列にいかなる変更を加えようとも、上記
請求項に述べた本発明の真髄と範囲から何ら逸脱するも
のではない点に留意されたい。
【図１】 典型的な従来技術のカレントミラーを示す回
路図である。
路図である。
【図２】 代表的な出力インピーダンスと負荷インピー
ダンスを示す回路図である。
ダンスを示す回路図である。
【図３】 本発明の実施の形態のカレントミラーの開発
の第１段階を示す回路図である。
の第１段階を示す回路図である。
【図４】 本発明の実施の形態のカレントミラーを示す
回路図である。
回路図である。
１０，２０カレントミラー、１１，２２ 入力電流源、
１２ 出力ノード、１４ 負荷、１６，２６，２８ ノ
ード、２４ 演算増幅器、Ｔ1，Ｔ2，Ｔ3，Ｔ4 ｐＭＯＳ
トランジスタ。
１２ 出力ノード、１４ 負荷、１６，２６，２８ ノ
ード、２４ 演算増幅器、Ｔ1，Ｔ2，Ｔ3，Ｔ4 ｐＭＯＳ
トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メアダッド ゾモロディ アメリカ合衆国 カリフォルニア州 ウェ スト ヒルズ カーメニタ レーン 7621
Claims (1)
- 【請求項１】 第一ドレイン電圧を有する第一金属酸化
物シリコン電界効果トランジスタと、 第二ドレイン電圧を有する第二金属酸化物シリコン電界
効果トランジスタと、 前記第二ドレイン電圧を前記第一ドレイン電圧と等しく
させるために前記第一トランジスタおよび第二トランジ
スタに電気的に接続された平衡化手段と、を備えること
を特徴とするカレントミラー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22242898A | 1998-12-28 | 1998-12-28 | |
| US09/222428 | 1998-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000201032A true JP2000201032A (ja) | 2000-07-18 |
Family
ID=22832168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11362322A Withdrawn JP2000201032A (ja) | 1998-12-28 | 1999-12-21 | 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1017164A2 (ja) |
| JP (1) | JP2000201032A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338434A (ja) * | 2005-06-03 | 2006-12-14 | New Japan Radio Co Ltd | 基準電圧発生回路 |
| JP2010231774A (ja) * | 2009-03-02 | 2010-10-14 | Semiconductor Technology Academic Research Center | 基準電流源回路 |
| WO2011004457A1 (ja) * | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
| CN102970789A (zh) * | 2011-09-01 | 2013-03-13 | 点晶科技股份有限公司 | 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路 |
| CN103186161A (zh) * | 2011-12-28 | 2013-07-03 | 国民技术股份有限公司 | 一种电流镜像电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8659348B2 (en) | 2012-07-26 | 2014-02-25 | Hewlett-Packard Development Company, L.P. | Current mirrors |
-
1999
- 1999-12-21 JP JP11362322A patent/JP2000201032A/ja not_active Withdrawn
- 1999-12-22 EP EP19990125651 patent/EP1017164A2/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338434A (ja) * | 2005-06-03 | 2006-12-14 | New Japan Radio Co Ltd | 基準電圧発生回路 |
| JP2010231774A (ja) * | 2009-03-02 | 2010-10-14 | Semiconductor Technology Academic Research Center | 基準電流源回路 |
| WO2011004457A1 (ja) * | 2009-07-07 | 2011-01-13 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
| JP5310856B2 (ja) * | 2009-07-07 | 2013-10-09 | 富士通株式会社 | 定電流回路、および半導体集積回路 |
| US8575999B2 (en) | 2009-07-07 | 2013-11-05 | Fujitsu Limited | Constant current circuit and semiconductor integrated circuit |
| CN102970789A (zh) * | 2011-09-01 | 2013-03-13 | 点晶科技股份有限公司 | 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路 |
| JP2013055657A (ja) * | 2011-09-01 | 2013-03-21 | Silicon Touch Technology Inc | 駆動回路並びに関連するエラー検出回路及び方法 |
| US8947008B2 (en) | 2011-09-01 | 2015-02-03 | Silicon Touch Technology Inc. | Driver circuit and related error detection circuit and method |
| CN102970789B (zh) * | 2011-09-01 | 2015-05-06 | 点晶科技股份有限公司 | 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路 |
| TWI551190B (zh) * | 2011-09-01 | 2016-09-21 | 點晶科技股份有限公司 | 驅動電路與相關之錯誤偵測電路以及錯誤偵測方法 |
| CN103186161A (zh) * | 2011-12-28 | 2013-07-03 | 国民技术股份有限公司 | 一种电流镜像电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1017164A2 (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
| US6573779B2 (en) | Duty cycle integrator with tracking common mode feedback control | |
| US5668501A (en) | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| JP2000201032A (ja) | 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― | |
| JPH0758557A (ja) | 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法 | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| WO1999038254A2 (en) | Gain enhancement for operational amplifiers | |
| TWI226751B (en) | Hysteresis circuits used in comparator | |
| US7102414B2 (en) | Muting circuit for audio amplifier | |
| US5719524A (en) | Circuit having an input terminal for controlling two functions | |
| JP3252875B2 (ja) | 電圧比較器 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JPH0744254A (ja) | Ｃｍｏｓ定電流源回路 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| WO2021124450A1 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
| JPH11122110A (ja) | Ｄ／ａ変換装置 | |
| TWI717303B (zh) | 具遲滯功能之比較電路與比較模組 | |
| KR100668455B1 (ko) | 가변 이득 증폭기 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JP2001325033A (ja) | 定電流回路 | |
| KR20010048965A (ko) | 오프셋 전압 제거 기능을 갖는 연산 증폭기 | |
| US6137361A (en) | Low power class A amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |