JP2000201190A - クロック位相誤差検出回路およびクロック位相誤差検出方法 - Google Patents

Abstract

(57)【要約】 【課題】クロック再生回路の再生クロック位相補正に用
いる低Ｃ／Ｎでのクロック再生性能を満足するクロック
位相誤差信号を得ること。 【解決手段】帯域制限を受けたパルス符号信号から所定
の位相に同期したクロックを再生する回路に用いる再生
クロック位相補正用のクロック位相誤差信号を得るクロ
ック位相誤差検出回路において、前記パルス符号信号を
前記クロックによりサンプリングして得た信号の符号パ
ターンを検出してパターン判定する判定手段２と、判定
した符号パターンと前記サンプリングして得た信号とか
ら所定の演算により位相誤差を求める位相誤差演算手段
１とを備える。

Description

【発明の詳細な説明】

【発明属する技術分野】この発明は、帯域制限されたパ
ルス信号を用いてデジタル信号を伝送するシステムにお
ける受信装置に利用されるクロック再生回路の位相補正
に用いるクロック位相誤差信号を得るためのクロック位
相誤差検出回路およびクロック位相誤差検出方法に関す
る。

【０００１】

【従来の技術】帯域制限されたパルス波を用いてデジタ
ル信号を伝送するシステムにおいては、一般にロールオ
フスペクトル整形されたパルスを用いて符号伝送を行う
ようにする。そのため、受信側のサンプル・タイミング
の僅かなずれは特性を急激に劣化させることになる。

【０００２】従来、簡単なサンプルタイミング、すなわ
ち、クロック再生は入力信号を整流し、クロック成分を
抽出すると共に、この抽出したクロック成分を狭帯域帯
城通過ろ波器に通してクロックを再生するようにしてい
た。しかし、近年、より伝送帯域幅を節約するため、ロ
ールオフファクタの小さいスペクトル整形特性を用いる
ようになったため、クロック再生の一層の高性能化が要
求されるようになってきた。

【０００３】このような要求に応えるクロック再生回路
として、例えば、図１１（Ａ）に示す如きの制御法が提
案されている。これは零クロスポイント前後でクロック
の位相制御信号を検出するようにするもので、ここでは
この制御法を零クロス制御法と呼ぶことにする。

【０００４】零クロス制御法を説明する。図１１（Ａ）
の（ａ）は２値デジタル信号のアイパターンを簡略化し
て示したもので、平均的には信号の状態そのものは問題
はない。そして、この２値デジタル信号をサンプリング
する場合に、サンプルタイミングがＳ１，Ｓ２のように
信号の位相にタイミングが一致していれば正しく送信符
号を取り込むことができるので、正しくデータを再生で
きる。

【０００５】次に、図１１（Ａ）の（ｂ）に示すよう
に、サンプルタイミングがＴｅ秒だけ、遅れてＳ１′，
Ｓ２′の位置にずれた場合にどうなるかを考えてみる。
この場合、Ｓ１からＳ１′にずれたことにより、２値デ
ジタル信号のアイパターンの開きはＷ０からＷ１と狭く
なる一方、零クロスポイント位置であるＳ２でサンプリ
ングするはずのタイミングもＴｅ秒だけずれて図１１
（Ａ）の（ｃ）におけるＳ２′のタイミング位置で入力
信号をサンプリングすることとなり、このサンプリング
タイミングでのサンプリングした値（サンプル値）をｅ
とすると、このｅは本来零近傍であったはずの値に比べ
て大きな値をとるようになる。

【０００６】ところでこの場合に、零クロスポイント前
後で送信符号が“−１”から“＋１”に変化したとする
と、サンプル値はｅ（−＋）なる正の値をとり、逆に
“＋１”から“−１”へ変化した場合にはサンプル値は
ｅ（＋−）なる負の値をとる。従って、零クロスポイン
ト前後での送信符号を知ることにより、サンプル・タイ
ミングのずれを知ることができる。これが零クロス制御
の原理である。

【０００７】このように、零クロス制御法では、零クロ
スポイント近傍の値を用いているので、アイパターンの
振幅によらず、動作する特徴がある。しかし、実際には
アイパターンは図１２に示すような波形をしており、ク
ロック位相が同期していてもｅ（−＋）およびｅ（＋
−）は零にはならない場合があり、このときには制御信
号が発生するので、ジッタが多いと云う問題が残る。

【０００８】これに対して、図１１（Ｂ）に示す如きの
制御法も開発されている。これはアイパターン収束ポイ
ントの前後でクロックの位相制御信号を検出する方式で
あって、ここではこれをアイ収束点制御法と呼ぶことに
する。すなわち、アイ収束点制御法は次の如き制御法で
ある。図１１（Ｂ）の（ａ）は２値デジタル信号のアイ
パターンを図１１（Ｂ）の（ｂ）のＴ−１，Ｔ０，Ｔ１
は最適クロック位相を示している。この例では２ビット
Ａ／Ｄ変換器により基準レベルＬ１，Ｌ２，Ｌ３により
サンプリングされているが、多値Ａ／Ｄ変換器によりを
用いた例を考える。送信符号がａ−１，Ｂ０，Ｃ１と変
化した場合、クロック位相が＋Δｔずれていると、サン
プル値は基準レベルＬ１より大きな値となり、−Δｔず
れていると、サンプル値は基準レベルＬ１より小さな値
となる。

【０００９】従って、制御ポイントの前後の送信符号
と、制御ポイントでの基準レベルとの差分値によりサン
プルタイミングのずれを検出することができる。

【００１０】このように、アイ収束点制御法ではアイ収
束ポイント近傍の値を用いているので、位相同期時のジ
ッタが少なくて済む。しかし、アイパターンの振幅が変
化するような場合では、基準レベルとの差分値が正確に
サンプルタイミングのずれを示さないため、クロック位
相の制御ができないと云う問題を抱える。

【００１１】そこで、これらの問題を解決してクロック
再生の高性能化を図ったクロック再生回路として、特願
平４-１２６０４１号（特開平５‐３２７６８１号公報
参照）に示される如き技術が開発されている。

【００１２】これは図１３に示す如きもので、クロック
位相誤差検出制御法と呼ぶことにする。このクロック位
相誤差検出制御法を説明する。図１３（ａ）は、アイパ
ターンを示しており、アイ収束ポイントのサンプル値が
“Ｌ０”および“−Ｌ０”の場合を示している。今、ク
ロック位相が“＋Δｔ”ずれていた場合を考えてみる。
この状態で送信符号が“Ａ１”，“Ｂ２”と変化したと
すると、“Ａ１”のサンプル値は“−（Ｌ０−Δ
ｌ）”，“Ｂ２”のサンプル値は“（Ｌ０＋Δｌ）”と
なる。ここで、それぞれのサンプル値の絶対値を比べて
みると、 ｜Ｌ０＋Δｌ｜−｜−（Ｌ０−Δｌ）｜＝２Δｌ＞０ であり、絶対値では“Ｂ２”のサンプル値の方が大き
い。

【００１３】また、送信符号が“Ｂ１”，“Ａ２”と変
化した場合、“Ｂ１”のサンプル値は“（Ｌ０−Δ
ｌ）”，“Ａ２”のサンプル値は“−（Ｌ０＋Δｌ）”
となる。ここで、それぞれのサンプル値の絶対値を比べ
てみると、 ｜−（Ｌ０＋Δｌ）｜−｜（Ｌ０−Δｌ）｜＝２Δｌ＞
０ であり、絶対値では“Ａ２”のサンプル値の方が大きい
ことがわかる。

【００１４】すなわち、クロック位相が遅れている（ク
ロック位相“＋Δｔ”）場合には、連続する２サンプル
の絶対値は後の値の方が大きく、同様にクロック位相が
進んでいる（クロック位相“−Δｔ”）場合には、連続
する２サンプルの絶対値は後の値の方が小さい、と云う
ことがわかる。

【００１５】これにより、連続する２サンプル間の振幅
差を求めれば位相差を得ることができる。

【００１６】すなわち、クロック位相誤差検出制御法に
おける位相誤差が検出できる場合では、図１３で説明し
た原理を模式的に表した図である図１４に示すように、
入力されたパルス符号の連続する４つのシンボルの発生
パターンである入力パターンがシンボル“Ａ０”，“Ａ
１”，“Ｂ２”，“Ｂ３”の位置をとる時、サンプルポ
イントが△ｔずれたとすれば、位相誤差を“２Δl”と
して求めることが出来る。

【００１７】また、これとは逆に、図１５は位相誤差が
検出できない場合の例であるが、この例では入力された
パルス符号の連続する４つのシンボルの発生パターンで
ある入力信号の入力パターンがシンボル“Ｂ０”、“Ａ
１”、“Ｂ２”、“Ａ３”の位置をとる時、サンプルポ
イントが△ｔずれたとすると、位相誤差は“O”となっ
て求めることが出来ない。

【００１８】故に特願平４‐１２６０４１号開示のクロ
ック位相誤差検出制御法で位相誤差を検出できるのは、
サンプルタイミングＴ1の直前から次のサンプルタイミ
ングＴ２の直後までの間に、入力信号が単調増加または
単調減少している場合に限ることになる。

【００１９】これは、信号が図１４の如き場合であっ
て、連続する４シンボルの入力パターンが“Ａ０”，
“Ａ１”，“Ｂ２”，“Ｂ３”の位置をとるケースと、
“Ｂ０”，“Ｂ１”，“Ａ２”，“Ａ３”の位置をとる
ケースの計２通りである。連続する４シンボルの入力パ
ターンバリエーションは１６通りであるから、当該クロ
ック位相誤差検出制御法で位相誤差を検出できるのは入
力データに対して“１／８”の確率でしかなく、“１／
８”と云う低い確率でしか位相誤差を求めることが出来
ない。

【００２０】このように、位相誤差検出出来る確率が低
いため、低Ｃ／Ｎでのクロック再生が不十分であった。

【００２１】

【発明が解決しようとする課題】帯域制限されたパルス
波を用いてデジタル信号を伝送するシステムにおいて
は、伝送帯域幅を節約するため、ロールオフファクタの
小さいスペクトル整形特性を用いるようになり、そのた
め、クロック再生の一層の高性能化が要求されるように
なってきた。そして、このような要求に応えるクロック
再生回路として、特願平４-１２６０４１号（特開平５
‐３２７６８１号公報参照）に示される如き技術が開発
されている。

【００２２】しかし、この技術で位相誤差を検出できる
のは、サンプルタイミングの直前から次のサンプルタイ
ミングの直後までの間に、入力信号が単調増加または単
調減少している場合に限ることになる。

【００２３】これは、入力パターンとしては２通りでし
かないが、連続する４シンボルの入力パターンとしては
１６通りであるわけであるから、当該クロック位相誤差
検出制御法で位相誤差を検出できるのは入力データに対
して“１／８”の確率でしかなく、“１／８”と云う低
い確率でしか位相誤差を求めることが出来ない。

【００２４】このように、従来方法では位相誤差検出出
来る確率が低いため、低Ｃ／Ｎでのクロック再生性能が
不十分であるという問題があった。

【００２５】そこでこの発明の目的とするところは、高
い確率で位相誤差検出出来、クロック再生回路の位相補
正に用いるクロック位相誤差信号を得ることができて低
Ｃ／Ｎでのクロック再生性能を満足することができるよ
うにしたクロック位相誤差検出回路およびクロック位相
誤差検出方法を提供することにある。

【００２６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、帯域制限
を受けたパルス符号信号から所定の位相に同期したクロ
ックを再生する回路に用いる再生クロック位相補正用の
クロック位相誤差信号を得るクロック位相誤差検出回路
において、前記パルス符号信号を前記クロックによりサ
ンプリングして得た信号の符号パターンを検出してパタ
ーン判定する判定手段と、判定した符号パターンと前記
サンプリングして得た信号とから所定の位相誤差演算に
よりクロック位相誤差信号を求める位相誤差演算手段と
を備えることを特徴とする。また、特に位相誤差演算手
段はＦＩＲフィルタにて構成すると共に、位相誤差演算
は前記検出された符号パターンに応じてＦＩＲフィルタ
の係数を切り換える構成とすることを特徴とする。

【００２７】本発明は、帯域制限を受けたパルス符号信
号から所定の位相に同期したクロックを再生するにあた
り、前記パルス符号信号を前記クロックによりサンプリ
ングして得た信号の符号パターンを検出してパターン判
定し、この判定した符号パターンと前記サンプリングし
て得た信号とから所定の演算により位相誤差を求める。
そして、求めた位相誤差はクロック再生の位相補正に利
用する。

【００２８】また、ＦＩＲフィルタを用いると、位相誤
差演算手段を容易に構成することでき、しかも、誤差演
算はフィルタ係数を入力パターン対応に変更すること
で、連続する符号パターン全てにおいて、位相誤差検出
することができるようになり、クロック再生の際のクロ
ック位相にずれが生じたときには速やかに位相ずれを補
正することができるようになる。

【００２９】とくに本発明は、帯域制限を受けたパルス
符号信号から所定の位相に同期したクロックを再生する
回路において、前記クロックによりサンプリングされた
信号の符号パターンを検出し、前記検出された符号パタ
ーンに応じて位相誤差を演算することにより、連続する
符号パターン全てにおいて、位相誤差検出することがで
きるようになるので、多くの場合で位相誤差検出が可能
であり、従って、入力信号から位相誤差を検出できる確
率を高めることが出来、低Ｃ／Ｎ（キャリアノイズ比）
でのクロック再生性能を改善することが出来る。

【００３０】従って、本発明によれば、低Ｃ／Ｎでのク
ロック再生性能を満足するクロック再生が可能となる。

【００３１】

【発明の実施の態様】以下、この発明の実施例を図面を
参照して説明する。

【００３２】（実施例１）本発明であるクロック位相誤
差検出回路の一実施例のブロック図を図１に示す。図に
おいて、１は位相誤差演算回路、２はパターン判定回
路、３はレベル判定回路、４は有効判定回路、５はホー
ルド回路、６は入力端子、７はしきい値入力端子、８は
出力端子である。

【００３３】これらのうち、入力端子６には受信したパ
ルス符号信号を再生クロックタイミングでサンプリング
して得た入力信号が入力される。尚、ここでのパルス符
号信号は帯域制限を受けたパルス符号信号である。位相
誤差演算回路１は、この入力信号の符号パターンに応じ
て誤差演算を行い、演算結果である誤差データをホール
ド回路５に与えるものである。

【００３４】パターン判定回路２は、入力端子６から入
力された入力信号の符号パターンを判定するためのもの
であり、レベル判定回路３は、入力端子６から入力され
た入力信号のレベルを判定するためのものであって、し
きい値入力端子７から供給されるしきい値よりも当該入
力信号のレベルが大きいことを検出するものである。

【００３５】有効判定回路４は、パターン判定回路２に
よるパターン判定結果とレベル判定回路３によるレベル
判定結果が同時に満足されているかどうかを判定して満
足されていれば“有効”、満足されていなければ“無
効”の判定をするものであり、ホールド回路５は、有効
判定回路４の判定結果が“有効”である場合には位相誤
差演算回路１の出力する誤差データをそのまま通し、こ
れをクロック位相誤差信号として出力し、有効判定回路
４の判定結果が“無効”であればこれをホールド信号と
してその直前における位相誤差演算回路１の誤差信号を
ホールドし、クロック位相誤差信号として出力するもの
である。出力端子８にはホールド回路５からのクロック
位相誤差信号が出力される。

【００３６】このような構成の本装置は、パルス符号信
号を再生クロックタイミングでサンプリングして得た入
力信号が入力端子６より入力される。この入力信号は位
相誤差演算回路１、レベル判定回路３およびパターン判
定回路２へ分岐される。

【００３７】まず、レベル判定回路３はしきい値入力端
子７から供給されるしきい値よりも入力信号レベルが大
きいことを検出する。このしきい値は大き過ぎても、ま
た、小さ過ぎても問題であるので、目的に合わせて経験
的に最適な値を選択することになるが、標準的には図２
に示す如く、入力信号レベル“＋Ｌ０”，“−Ｌ０”の
５０％近傍の値である、例えば、“＋Ｌ０／２”，“−
Ｌ０／２”程度が良い。

【００３８】なお、本実施例では後述するように“４サ
ンプル”を用いて位相誤差を計算するので、レベル判定
回路３では、このレベル判定においても連続する“４サ
ンプル”が同時にしきい値より大きいことを判定するよ
うにする。判定結果は有効判定回路４に供給される。

【００３９】次に、パターン判定回路２は前記“４サン
プル”の符号パターンを判定する。そして、その判定結
果は位相誤差演算のための係数切換信号として位相誤差
演算回路１に供給されると共に、誤差演算に有効なパタ
ーンであるかどうかを判定するために、有効判定回路４
にも供給される。

【００４０】有効判定回路４はパターン判定結果とレベ
ル判定結果が同時に満足されているかどうかを判定す
る。すなわち、連続する“４サンプル”の符号パターン
が位相誤差演算を行えるパターンに一致し、更にその信
号振幅があらかじめ規定されたしきい値よりも大きいと
きに“有効”と判定する。もし上記２つの判定が同時に
満足されていない場合は“無効”と判定し、当該“無
効”なる判定信号はホールド信号としてホールド回路５
に供給する。

【００４１】一方、位相誤差演算回路１は入力信号の符
号パターンに応じて誤差演算を行い、演算結果である誤
差データをホールド回路５に供給する。ホールド回路５
は、位相誤差演算回路１から供給される誤差データをク
ロック位相誤差信号として出力端子８に出力する。ただ
し、有効判定回路４からホールド信号が供給されている
ときには、その直前のクロック位相誤差信号をホールド
し、位相誤差演算回路１から供給される誤差データは
“無効”であると判断する。

【００４２】従って、ホールド回路５は、有効判定回路
４の判定結果が“有効”である場合には位相誤差演算回
路１の出力する誤差データをそのまま通し、これをクロ
ック位相誤差信号として出力端子８に出力し、有効判定
回路４の判定結果が“無効”であればこれをホールド信
号としてその直前における位相誤差演算回路１の誤差信
号をホールドし、クロック位相誤差信号として出力端子
８に出力することになる。 ＜位相誤差演算回路の構成＞次に位相誤差演算回路１の
具体的な実施例を図３を用いて説明する。図３に示すよ
うに、位相誤差演算回路１はシリアル接続の遅延素子２
０１，２０２，２０３，２０４と、これら各遅延素子２
０１，２０２，２０３，２０４からの遅延出力を供給さ
れる可変係数器２０５，２０６，２０７，２０８及びこ
れら可変係数器２０５，２０６，２０７，２０８の各出
力を加算する加算器２０９で構成されるＦＩＲフィルタ
により実現されている。

【００４３】サンプリング信号はサンプリング信号入力
端子２１０から供給される。このサンプリング信号入力
端子２１０から供給されるサンプリング信号は遅延素子
２０１，遅延素子２０２，遅延素子２０３，遅延素子２
０４の順に供給される。それぞれ遅延された信号は可変
係数器２０５，２０６，２０７，２０８のうち、それぞ
れの対応する可変係数器２０５，２０６，２０７，２０
８でそれぞれの係数に応じて増幅された後、加算器２０
９で加算されて誤差演算が完了し、出力端子２１２から
誤差データとしてホールド回路５に出力される。

【００４４】入力端子２１１にはパターン判定回路２か
ら係数切換信号が供給されており、係数切換信号に応じ
て可変係数器２０５，２０６，２０７，２０８の係数Ｃ
３，Ｃ２，Ｃ１，Ｃ０を制御し、フィルタ特性を切り換
える。

【００４５】＜誤差演算の方法＞図４を参照して誤差演
算の方法を説明する。図４における（ａ）は入力端子２
１０から供給されるサンプリング信号である。ここで示
した信号の符号パターンは、図６における“Ａ０”（＝
−Ｌ０），“Ａ１”（＝−Ｌ０），“Ｂ２”（＝＋Ｌ
０）”，“Ａ３”（＝＋Ｌ０）である。この符号パター
ンに対して、図４（ｂ）に示す如く、可変係数器（Ｃ
０）２０５，可変係数器（Ｃ１）２０６，可変係数器
（Ｃ２）２０７，可変係数器（Ｃ３）２０８の係数を、
それぞれ順に“−１”，“＋２”，“０”，“−１”と
係数設定してＦＩＲフィルタを構成すると、そのＦＩＲ
フィルタ出力、すなわち、誤差演算結果はクロック遅れ
が１クロックあったときは“−３Ｌ０”，クロック遅れ
が無かったときは“０”，クロック進みが１クロックあ
ったときは“＋３Ｌ０”となる図４（ｃ）の如きのもの
となる。

【００４６】なお、図４（ｂ）の係数は“Ｃ０＝−
１”、“Ｃ１＝２”、“Ｃ２＝０”、“Ｃ３＝−１”を
示しており、図４（ａ）に示す値を各サンプル値がとる
場合(サンプル値が“Ｌ０”または“−Ｌ０”）が位相
誤差“零”の状態であり、図４（ｃ）の時刻ｔがｔ＝０
の時点においての値がその誤差演算結果である。

【００４７】ここで、クロック位相誤差が１クロックあ
る場合を考える。すると、図４（ｃ）からわかるように
１クロック遅れている場合は時刻ｔが“ｔ＝−１”の状
態であるから、このときのフィルタ出力は“−３Ｌ０”
となり、１クロック進んでいる場合は時刻ｔが“ｔ＝＋
１”の状態であるから、このときのフィルタ出力は“＋
３Ｌ０”となることがわかる。

【００４８】上記は入力信号がサンプリングされた値で
考えているが、帯域制限されたパルス符号の連続信号を
入力した場合は図４（ｄ）のような連続した結果が得ら
れる。これはサンプリングのタイミングずれ、すなわ
ち、サンプリング位相誤差が生じた時には、同図４
（ｄ）に示す時刻ｔ＝０の近傍でフィルタ出力が変化す
ることを意味している。

【００４９】このように、本実施例における位相誤差演
算回路１では当該位相誤差演算回路１を構成するフィル
タ出力はクロック位相が遅れているときには正の値をと
り、遅れているときには負の値をとる。また、位相誤差
が無いときには零となるので、フィルタ出力、すなわ
ち、位相誤差演算回路１の出力が位相誤差を表すことに
なる。

【００５０】図５は各入力パターンにおける誤差演算が
可能なフィルタ係数を示している。“４シンボル”の前
後のシンボル値により異なるが、図３のフィルタによる
構成の位相誤差演算回路１によれば、すべて図４（ｄ）
のように、位相遅れ時から位相進み時まで連続に増加す
るフィルタ出力を得ることが出来る。

【００５１】そして、図３のフィルタによる構成の位相
誤差演算回路１によれば、“４シンボル”の符号パター
ンの持つ“１６パターン”のうち、図５に示すように、
“１６パターン”について誤差演算が可能である。

【００５２】すなわち、位相誤差が検出できる場合で
は、図４で説明した原理を模式的に表した図である図６
に示すように、入力パターンが［１］“Ａ０”，“Ａ
１”，“Ｂ２”，“Ｂ３”の配置をとる時、［２］“Ｂ
０”，“Ｂ１”，“Ａ２”，“Ａ３”，の配置をとる
時、［３］“Ａ０”，“Ａ１”，“Ｂ２”，“Ａ３”の
配置をとる時、［４］“Ｂ０”，“Ｂ１”，“Ａ２”，
“Ｂ３”の配置をとる時、［５］“Ａ０”，“Ｂ１”，
“Ａ２”，“Ａ３”の配置をとる時、［６］“Ｂ０”，
“Ａ１”，“Ｂ２”，“Ｂ３”，の配置をとる時、
［７］“Ａ０”，“Ａ１”，“Ａ２”，“Ｂ３”の配置
をとる時、［８］“Ｂ０”，“Ｂ１”，“Ｂ２”，“Ａ
３”の配置をとる時、［９］“Ｂ０”，“Ａ１”，“Ａ
２”，“Ａ３”，の配置をとる時、［１０］“Ａ０”，
“Ｂ１”，“Ｂ２”，“Ｂ３”の配置をとる時、［１
１］“Ａ０”，“Ｂ１”，“Ｂ２”，“Ａ３”の配置を
とる時、［１２］“Ｂ０”，“Ａ１”，“Ａ２”，“Ｂ
３”の配置をとる時、［１３］“Ａ０”，“Ｂ１”，
“Ａ２”，“Ｂ３”の配置をとる時、［１４］“Ｂ
０”，“Ａ１”，“Ｂ２”，“Ａ３”の配置をとる時、
の計１４パターンにおいては、サンプルポイントの位相
ずれに応じて位相誤差を求めることが出来る。

【００５３】また、これとは逆に、図７は従来、位相誤
差が検出できなかった例であるが、この例では入力パタ
ーンが“Ｂ０”、“Ｂ１”、“Ｂ２”、“Ｂ３”の時、
そして、“Ａ０”、“Ａ１”、“Ａ２”、“Ａ３”の
時、いずれもサンプルポイントがずれたとしても、位相
誤差が“O”となって求めることが出来なかった。

【００５４】しかし、これも本発明では位相誤差を検出
可能である。

【００５５】つまり、“４シンボル”の符号パターンの
バリエーションは図５に示したように［１５］“Ｂ
０”，“Ｂ１”，“Ｂ２”，“Ｂ３”の配置をとる時、
［１６］“Ａ０”，“Ａ１”，“Ａ２”，“Ａ３”の配
置をとる時、を含めて全部で“１６パターン”あるわけ
であるが、このような符号が変化しない“Ａ０”，“Ａ
１”，“Ａ２”，“Ａ３”の配置をとるパターン及び
“Ｂ０”，“Ｂ１”，“Ｂ２”，“Ｂ３”の配置をとる
パターンの計２パターンを含め、誤差演算が可能であ
る。これは従来の誤差演算方法よりも位相誤差検出精度
が上がったことを意味している。

【００５６】なお、低Ｃ／Ｎ時のパターン判定ミスによ
る位相誤差検出精度の劣化を防止するため、サンプリン
グ信号の振幅があらかじめ規定されたしきい値よりも小
さい場合には誤差演算結果を使用せずに直前の位相誤差
信号をホールドするようホールド回路５が動作する。

【００５７】そして、このホールド回路５を介して得ら
れる位相誤差信号を位相制御信号として用いて、クロッ
ク再生回路の位相制御を実施し、再生クロックの位相の
ずれを当該位相制御信号対応に修正する。

【００５８】本実施例では、連続する４つのシンボルの
出現形態が符号変化の全くない場合の２パターンも含め
て計１６パターンについて、サンプルポイントがずれれ
ば、いずれもこの位相誤差を求めることが出来、得られ
る位相誤差信号を位相制御信号として用いて、クロック
再生回路の位相制御を実施し、再生クロックの位相のず
れを当該位相制御信号対応に修正することができる。そ
のため、シンボルの配置の全バリエーションである１６
パターン中の１６パターンすべてについて位相誤差信号
を得ることができるので、従来の誤差演算方法よりも位
相誤差検出精度を飛躍的に増大してクロック再生回路の
位相ずれが発生した場合に、速やかに位相ずれの修正制
御を実施可能になる。

【００５９】従って、高い確率で位相誤差検出出来、ク
ロック再生回路の位相補正に用いるクロック位相誤差信
号を得ることができて低Ｃ／Ｎでのクロック再生性能を
満足することができるようにしたクロック位相誤差検出
回路が得られる。

【００６０】次に、本発明の別の実施例を実施例２とし
て説明する。

【００６１】（実施例２）図８は本発明の別の実施例で
ある。図８において、１は位相誤差演算回路、５０２は
パターン判定回路、３はレベル判定回路、４は有効判定
回路、５はホールド回路、６は入力端子、７はしきい値
入力端子、８は出力端子、５０１は入力端子６から入力
される入力信号の絶対値を得る絶対値回路である。

【００６２】本実施例では位相誤差演算回路１の前段に
絶対値回路５０１を設け、入力端子６に入力された入力
信号をこの絶対値回路５０１を介して位相誤差演算回路
１に与えるようにした点、そして、レベル判定回路３
も、入力端子６から入力された入力信号を絶対値回路５
０１にて絶対値化したものを与えてこれのレベル判定を
させるようにした点が実施例１と異なるが、その他の構
成は基本的には実施例１と変わらない。但し、本実施例
では再生クロックタイミングでサンプリングされた入力
信号が入力端子６に入力されるとパターン判定回路５０
２は、これについてパターン判定することになる。

【００６３】また、位相誤差演算回路１は絶対値回路５
０１で入力信号の符号パターンが絶対値化されたものを
入力として用いてこの入力信号の符号パターンに応じて
誤差演算を行い、演算結果である誤差データをホールド
回路５に与えるものである。

【００６４】尚、レベル判定回路３は、入力端子６から
入力された入力信号を絶対値回路５０１にて絶対値化さ
れたもののレベルを判定するためのものであって、しき
い値入力端子７から供給されるしきい値よりも当該入力
信号のレベルが大きいことを検出するものであり、有効
判定回路４は、パターン判定回路５０２によるパターン
判定結果とレベル判定回路３によるレベル判定結果が同
時に満足されているかどうかを判定して満足されていれ
ば“有効”、満足されていなければ“無効”の判定をす
るものであり、ホールド回路５は、有効判定回路４の判
定結果が“有効”である場合には位相誤差演算回路１の
出力する誤差データをそのまま通し、これをクロック位
相誤差信号として出力し、有効判定回路４の判定結果が
“無効”であればこれをホールド信号としてその直前に
おける位相誤差演算回路１の誤差信号をホールドし、ク
ロック位相誤差信号として出力するものである。出力端
子８にはホールド回路５からのクロック位相誤差信号が
出力される。

【００６５】このような構成の本装置は、再生クロック
タイミングでサンプリングされた入力信号が入力端子６
より入力される。この入力信号は絶対値回路５０１、お
よびパターン判定回路５０２へ分岐される。

【００６６】すると、絶対値回路５０１は入力信号の絶
対値変換を行った後、位相誤差演算回路１とレベル判定
回路３に供給する。従って、位相誤差演算回路１とレベ
ル判定回路３には入力信号の符号パターンが絶対値化さ
れたものが与えられることになる。

【００６７】そして、レベル判定回路３はしきい値入力
端子７から供給されるしきい値よりも入力信号レベルの
絶対値が大きいかを検出する。ここでは、“４サンプ
ル”を用いて位相誤差を計算するので、このレベル判定
においても連続する“４サンプル”が同時にしきい値よ
り大きいことを判定する。判定結果は有効判定回路４に
供給される。

【００６８】また、パターン判定回路５０２は入力端子
６からの入力信号について前記“４サンプル”の符号パ
ターンを判定する。そして、その判定結果は位相誤差演
算のための係数切換信号として位相誤差演算回路１に供
給すると共に、誤差演算に有効なパターンであるかどう
かを判定するために、有効判定回路４にも供給される。

【００６９】有効判定回路４はパターン判定結果とレベ
ル判定結果が同時に満足されているかどうかを判定す
る。すなわち、連続する“４サンプル”の符号パターン
が位相誤差演算を行えるパターンに一致し、更にその信
号振幅があらかじめ規定されたしきい値よりも大きいと
きに“有効”と判定する。もし上記２つの判定が同時に
満足されていない場合は“無効”と判定し、当該“無
効”なる判定信号はホールド信号としてホールド回路５
に供給する。

【００７０】一方、位相誤差演算回路１は絶対値化され
た入力信号の符号パターンに応じて誤差演算を行い、演
算結果である誤差データをホールド回路５に供給する。
ホールド回路５は、位相誤差演算回路１から供給される
誤差データをクロック位相誤差信号として出力端子８に
出力する。ただし、有効判定回路４からホールド信号が
供給されているときには、その直前のクロック位相誤差
信号をホールドし、位相誤差演算回路１から供給される
誤差データは“無効”であると判断する。

【００７１】従って、ホールド回路５は、有効判定回路
４の判定結果が“有効”である場合には位相誤差演算回
路１の出力する誤差データをそのまま通し、これをクロ
ック位相誤差信号として出力端子８に出力し、有効判定
回路４の判定結果が“無効”であればこれをホールド信
号としてその直前における位相誤差演算回路１の誤差信
号をホールドし、クロック位相誤差信号として出力端子
８に出力することになる。

【００７２】そして、この位相誤差信号をクロック位相
誤差信号として用いて、この信号対応分、クロック再生
回路の位相制御を実施し、再生クロックの位相のずれを
当該位相制御信号対応に修正するようにする。

【００７３】このように、本実施例は誤差演算を、絶対
値変換を行った入力信号に対して実施するようにしたこ
とを特徴としている。

【００７４】すなわち、この実施例において、前記実施
例１との違いを図９を用いて説明すると次の如きであ
る。絶対値変換を行った入力信号に対して、前記実施例
と同じ誤差演算結果を得るためには、絶対値変換によっ
て符号が変換されたシンボル、すなわち、負の値を持っ
た信号が通る可変係数器の符号を変換させてやれば良
い。このことは、ＦＩＲフィルタの構成から容易に判断
がつく。

【００７５】そこで、図５の１６バリエーションあった
フィルタ係数を、対応する入力パターンが負の値の時に
符号変換してバリエーションを減らすと、フィルタ係数
は図９の如きバリエーションとなる。ここで、フィルタ
係数のバリエーションに注目すると、フィルタ係数が
“Ａ”，“Ａ′”，“Ｂ”，“Ｂ′”，“Ｃ”，
“Ｃ′”，“Ｄ”の７種類であることが判る。

【００７６】すなわち、入力信号を絶対値変換すること
によってフィルタ係数の数を減らすことが出来る。

【００７７】これは回路構成の簡素化、すなわち、回路
規模の削減及び制御の容易化を意味する。また、フィル
タ係数のバリエーション“Ａ”と“Ａ′”、“Ｂ”と
“Ｂ′”そして、“Ｃ”と“Ｃ′”はそれぞれ係数の符
号が反転しているだけであるのが判る。たとえば、バリ
エーション“Ａ′”のフィルタ係数が必要なときに、バ
リエーション“Ａ”のフィルタ係数で誤差演算を行い、
その演算結果の符号を反転してやれば、バリエーション
“Ａ′”のフィルタ係数を用いて誤差演算を行ったのと
全く同じ結果が得られる。

【００７８】このようにすることにより、必要なフィル
タ係数は４種類ですみ、この４種類のバリエーションの
フィルタ係数を用意すれば誤差演算が可能であることが
判る。

【００７９】そして、ホールド回路５を介して得られる
位相誤差信号を位相制御信号として用いて、クロック再
生回路の位相制御を実施し、再生クロックの位相のずれ
を当該位相制御信号対応に修正する。

【００８０】本実施例では、連続する４つのシンボルの
出現形態が符号変化の全くない場合の２パターンを含め
て計１６パターン全てにおいて、サンプルポイントがず
れれば、いずれもこの位相誤差を求めることが出来、得
られる位相誤差信号（クロック位相誤差信号）をクロッ
ク位相制御信号として用いて、クロック再生回路のクロ
ック位相制御を実施し、再生クロックの位相のずれを当
該位相制御信号対応に修正することができる。そのた
め、シンボルの配置の全バリエーションである１６パタ
ーン中の１６パターン全てについて位相誤差信号をえる
ことができるので、従来の誤差演算方法よりも位相誤差
検出精度を飛躍的に増大してクロック再生回路の位相ず
れが発生した場合に、速やかに位相ずれの修正制御を実
施可能になる。

【００８１】しかも、この実施例では、入力信号を絶対
値変換することによって位相誤差演算回路を構成するフ
ィルタにて用いるフィルタ係数の数を絶対値変換しない
場合での１６パターンからその半分の７パターン、そし
て、更に４パターンに減らすことが出来る。従って、回
路構成の簡素化、すなわち、回路規模の削減及び制御の
容易化が図れようになる。

【００８２】従って、高い確率で位相誤差検出出来、ク
ロック再生回路の位相補正に用いるクロック位相誤差信
号を得ることができて低Ｃ／Ｎでのクロック再生性能を
満足することができるようにしたクロック位相誤差検出
回路が得られる。

【００８３】（実施例３）図１０は、上記実施例の応用
例で直交振幅変調、たとえば、ＱＰＳＫ変調信号を復調
する受信機の場合である。

【００８４】ＱＰＳＫ変調信号はＩ信号とＱ信号から構
成されるので、Ｉ信号、Ｑ信号のそれぞれで誤差演算を
行い、それぞれの有効判定結果から位相誤差信号を出力
する構成とするものである。基本的には、図８に示した
構成をＩ信号用と、Ｑ信号用の２系統分用意したかたち
であって、Ｉ信号系統用は、絶対値回路５０１と、位相
誤差演算回路１と、パターン判定回路５０２と、レベル
判定回路３と、有効判定回路４とから構成され、Ｑ信号
系統用は、絶対値回路７０６と、位相誤差演算回路７０
１と、パターン判定回路７０２と、レベル判定回路７０
３と、有効判定回路７０４とから構成される。

【００８５】ここで、絶対値回路７０６は絶対回路５０
１と、位相誤差演算回路７０１は位相誤差演算回路１
と、パターン判定回路７０２はパターン判定回路５０２
と、レベル判定回路７０３はレベル判定回路３と、有効
判定回路７０４は有効判定回路４と同一のものである。

【００８６】この構成に更に、平均回路７０７、セレク
タ７０８、遅延回路７０９、ＩＱ判定回路７１０を加え
て構成される。平均回路７０７はＩ信号からの誤差デー
タと、Ｑ信号からの誤差データの平均を取るものであっ
て、位相誤差演算回路１と位相誤差演算回路７０１との
出力を受けてこれらの平均値を求めてセレクタ７０８に
与えるものである。

【００８７】また、セレクタ７０８は位相誤差演算回路
１の出力および位相誤差演算回路７０１の出力、平均回
路７０７の出力、遅延回路７０９の出力が入力され、こ
れらのいずれかをＩＱ判定回路７１０の選択信号対応に
選択して出力するものである。

【００８８】また、ＩＱ判定回路７１０は有効判定回路
４から出力されるＩ信号系統の有効判定結果と有効判定
回路７０４から出力されるＱ信号系統からの有効判定結
果をもとに両系統が“有効”の場合には平均回路７０７
の出力を、そして、Ｉ信号系統の有効判定結果のみが
“有効”の場合には位相誤差演算回路１の出力を、そし
て、Ｑ信号系統の有効判定結果のみが“有効”の場合に
は位相誤差演算回路７０１の出力を、そして、Ｉ信号系
統およびＱ信号系統の双方とも“無効”の場合には遅延
回路７０９の出力を、選択するように選択信号を発生し
てセレクタ７０８に与えるものである。

【００８９】また、遅延回路７０９はセレクタ７０８の
出力を１クロック遅延して再びセレクタ７０８に出力す
るものであって、１クロック遅延した位相誤差信号を得
るものである。従って、実施例３ではホールド回路は持
たせていないが、遅延回路７０９とセレクタ７０８によ
り、実施例２でのホールド回路の役割を担っている。

【００９０】このような構成の本装置は、再生クロック
タイミングでサンプリングされたＩ信号が入力端子６よ
り入力され、また、再生クロックタイミングでサンプリ
ングされたＱ信号が入力端子７０５より入力される。

【００９１】そして、この入力されたＩ信号は絶対値回
路５０１、およびパターン判定回路５０２へ分岐され、
また、入力されたＱ信号は絶対値回路７０６、およびパ
ターン判定回路７０２へ分岐される。

【００９２】すると、Ｉ信号が入力されたＩ信号系統の
絶対値回路５０１は当該入力信号の絶対値変換を行った
後、位相誤差演算回路１とレベル判定回路３に供給す
る。従って、位相誤差演算回路１とレベル判定回路３に
は入力信号の符号パターンが絶対値化されたものが与え
られることになる。

【００９３】そして、レベル判定回路３はしきい値入力
端子７から供給されるしきい値よりも入力信号レベルの
絶対値が大きいかを検出する。ここでは、“４サンプ
ル”を用いて位相誤差を計算するので、このレベル判定
においても連続する“４サンプル”が同時にしきい値よ
り大きいことを判定する。判定結果は有効判定回路４に
供給される。

【００９４】また、パターン判定回路５０２は入力端子
６からの直接の入力信号であるＩ信号について前記“４
サンプル”の符号パターンを判定する。そして、その判
定結果は位相誤差演算のための係数切換信号として位相
誤差演算回路１に供給すると共に、誤差演算に有効なパ
ターンであるかどうかを判定するために、有効判定回路
４にも供給される。

【００９５】有効判定回路４はパターン判定結果とレベ
ル判定結果が同時に満足されているかどうかを判定す
る。すなわち、連続する“４サンプル”の符号パターン
が位相誤差演算を行えるパターンに一致し、更にその信
号振幅があらかじめ規定されたしきい値よりも大きいと
きに“有効”と判定する。もし上記２つの判定が同時に
満足されていない場合は“無効”と判定し、当該“無
効”なる判定信号はホールド信号としてＩＱ判定回路７
１０に供給する。

【００９６】一方、位相誤差演算回路１は絶対値化され
た入力信号の符号パターンに応じて誤差演算を行い、そ
の演算結果であるＩ誤差データ（Ｉ信号系統の誤差演算
結果）を平均回路７０７およびセレクタ７０８に供給す
る。そして、平均回路７０７はＱ信号系統用の位相誤差
演算回路７０１からのＱ誤差データ（Ｑ信号系統の誤差
演算結果）があればこれと平均した結果を出力し、セレ
クタ７０８に与える。

【００９７】一方、Ｑ信号が入力されたＱ信号系統の絶
対値回路７０６は、当該入力信号の絶対値変換を行った
後、位相誤差演算回路７０１とレベル判定回路７０３に
供給する。従って、位相誤差演算回路７０１とレベル判
定回路７０３には入力信号の符号パターンが絶対値化さ
れたものが与えられることになる。

【００９８】そして、レベル判定回路７０３はしきい値
入力端子７から供給されるしきい値よりも入力信号レベ
ルの絶対値が大きいかを検出する。ここでは、“４サン
プル”を用いて位相誤差を計算するので、このレベル判
定においても連続する “４サンプル”が同時にしきい
値より大きいことを判定する。判定結果は有効判定回路
４に供給される。

【００９９】また、パターン判定回路７０２は入力端子
７０５からの直接の入力信号であるＱ信号について前記
“４サンプル”の符号パターンを判定する。そして、そ
の判定結果は位相誤差演算のための係数切換信号として
位相誤差演算回路７０１に供給すると共に、誤差演算に
有効なパターンであるかどうかを判定するために、有効
判定回路７０４にも供給される。

【０１００】有効判定回路７０４はパターン判定結果と
レベル判定結果が同時に満足されているかどうかを判定
する。すなわち、連続する“４サンプル”の符号パター
ンが位相誤差演算を行えるパターンに一致し、更にその
信号振幅があらかじめ規定されたしきい値よりも大きい
ときに“有効”と判定する。もし上記２つの判定が同時
に満足されていない場合は“無効”と判定し、当該“無
効”なる判定信号はホールド信号としてＩＱ判定回路７
１０に供給する。

【０１０１】また一方、位相誤差演算回路７０１は絶対
値化された入力信号の符号パターンに応じて誤差演算を
行い、その演算結果であるＱ誤差データ（Ｑ信号系統の
誤差演算結果）を平均回路７０７およびセレクタ７０８
に供給する。そして、平均回路７０７はＩ信号系統用の
位相誤差演算回路１からのＩ誤差データ（Ｉ信号系統の
誤差演算結果）があればこれと平均した結果を出力し、
セレクタ７０８に与える。

【０１０２】Ｉ誤差データの有効判定結果とＱ誤差デー
タの有効判定結果が供給されたＩＱ判定回路７１０は、
有効判定を行い、その判定結果に対応した切り換え信号
をセレクタ７０８に出力する。

【０１０３】すなわち、ＩＱ判定回路７１０の判定が
“Ｉ信号だけ有効”の時はＩ信号からの誤差データを選
択するよう位相誤差演算回路１からのＩ誤差データを選
択し、また、ＩＱ判定回路７１０の判定が“Ｑ信号だけ
有効”の時はＱ信号からの誤差データを選択するよう位
相誤差演算回路７０１からのＱ誤差データを選択し、ま
た、ＩＱ判定回路７１０の判定が“Ｉ信号，Ｑ信号共に
無効”の時は１クロック前の誤差データを選択するよう
に遅延回路７０９の出力を選択し、ＩＱ判定回路７１０
の判定が“Ｉ信号およびＱ信号双方とも有効”の時はＩ
信号からの誤差データとＱ信号からの誤差データの平均
のデータを選択するよう平均回路７０７の出力を選択
し、これをクロック位相誤差信号として出力端子７１１
に出力するように動作する。

【０１０４】すなわち、実施例３のシステムは、Ｉ信号
系統用とＱ信号系統用の誤差演算及び有効判定機能をそ
れぞれ設けて、平均回路７０７ではＩ信号からの誤差デ
ータと、Ｑ信号からの誤差データの平均を取り、セレク
タ７０８に供給するようにし、セレクタ７０８にはＩ信
号からの誤差データとＱ信号からの誤差データおよびセ
レクタ７０８の出力を１クロック遅延した位相誤差信号
も供給するようにし、ＩＱ判定回路７１０ではＩ信号か
らの有効判定結果とＱ信号からの有効判定結果をもとに
セレクタ７０８に切り換え信号を出力するようにし、有
効判定がＩ信号だけの時はＩ信号からの誤差データを選
択するように、また、有効判定がＱ信号だけの時はＱ信
号からの誤差データを選択するように、また、Ｉ信号，
Ｑ信号共に“無効”の時は１クロック遅延した位相誤差
信号を選択するように、また、Ｉ信号，Ｑ信号共に“有
効”の時はＩ信号からの誤差データとＱ信号からの誤差
データの平均を選択するようにし、クロック位相誤差信
号として出力するようにした。そして、このクロック位
相誤差信号を再生クロックの位相ずれを修正するための
位相制御信号として用いて、クロック再生回路の位相制
御を実施し、再生クロックの位相のずれを当該位相制御
信号対応に修正するようにした。これによって、ＱＰＳ
Ｋ方式においても位相誤差検出精度を更に高めることが
可能となる。

【０１０５】尚、本発明は、ＱＰＳＫ方式に限定される
ものではなく、ＢＰＳＫ方式や８ＰＳＫ方式などの変調
方式にも適用できることは勿論である。

【０１０６】

【発明の効果】以上説明したようにこの発明によれば、
位相誤差演算可能な入力パターンを大幅に増やすことが
可能となるため、クロック再生性能を大幅に改善するこ
とができる。従って、高い確率で位相誤差検出出来、ク
ロック再生回路の位相補正に用いるクロック位相誤差信
号を得ることができて低Ｃ／Ｎでのクロック再生性能を
満足することができるようにしたクロック位相誤差検出
回路およびクロック位相誤差検出方法を提供することが
できる。

【図面の簡単な説明】

【図１】本発明の実施例としてのクロック位相誤差検出
回路構成例を示すブロック図である。

【図２】本発明装置で用いるレベル判定回路のしきい値
の設定例を説明するための図である。

【図３】本発明装置で用いる位相誤差演算回路の構成例
を示すブロック図である。

【図４】本発明のクロック位相誤差検出回路の動作例を
説明するための図である。

【図５】本発明の位相誤差演算回路の入力信号のパター
ンとフィルタ係数の対応図である。

【図６】入力信号のパターンを説明するための図であ
る。

【図７】従来、全くクロック位相誤差検出ができなかっ
た入力信号のパターンを説明するための図である。

【図８】本発明のクロック位相誤差検出回路の他の実施
例を説明するブロック図である。

【図９】本発明の他の実施例における位相誤差演算回路
の入力パターンとフィルタ係数の対応図である。

【図１０】直交検波出力に適用した場合の本発明のクロ
ック位相誤差検出回路例を示すブロック構成図である。

【図１１】従来技術を説明するための図である。

【図１２】アイパターンの例を示す図である。

【図１３】従来技術を説明するための図である。

【図１４】従来のクロック位相誤差検出方法を模式的に
示した図である。

【図１５】従来のクロック位相誤差検出方法を模式的に
示した図であって、クロック位相誤差検出ができない入
力信号のパターンを説明するための図である。

【符号の説明】

１，７０１…位相誤差演算回路、２，５０２，７０２…
パターン判定回路、３，７０３…レベル判定回路、４，
７０４…有効判定回路、５…ホールド回路、５０１，７
０６…絶対値回路、７０７…平均回路、７０８…セレク
タ、７０９…遅延回路、７１０…ＩＱ判定回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西川 正樹 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内 Ｆターム(参考） 5J106 BB02 CC46 CC58 DD13 DD44 EE01 EE05 EE15 FF02 JJ02 KK05 5K004 AA05 FA03 FA05 FA06 FG02 FH08 FJ14 5K047 AA06 EE02 GG09 MM33 MM38 MM60

Claims (7)

【特許請求の範囲】
1. 【請求項１】帯域制限を受けたパルス符号信号から所定
   の位相に同期したクロックを再生する回路に用いる再生
   クロック位相補正用のクロック位相誤差信号を得るクロ
   ック位相誤差検出回路において、 前記パルス符号信号を前記クロックによりサンプリング
   して得た信号の符号パターンを検出してパターン判定す
   る判定手段と、 判定した符号パターンと前記サンプリングして得た信号
   とから所定の位相誤差演算によりクロック位相誤差信号
   を求める位相誤差演算手段とを備えることを特徴とする
   クロック位相誤差検出回路。
2. 【請求項２】位相誤差演算手段における位相誤差演算
   を、連続する４シンボルについて演算させることを特徴
   とする請求項１記載のクロック位相誤差検出回路。
3. 【請求項３】位相誤差演算手段は、ＦＩＲフィルタにて
   構成すると共に、位相誤差演算は前記検出された符号パ
   ターンに応じてＦＩＲフィルタの係数を切り換える構成
   とすることを特徴とする請求項１記載のクロック位相誤
   差検出回路。
4. 【請求項４】帯域制限を受けたパルス符号信号から所定
   の位相に同期したクロックを再生する回路に用いる再生
   クロック位相補正用のクロック位相誤差信号を得るクロ
   ック位相誤差検出回路において、 前記パルス符号信号を前記クロックによりサンプリング
   して得た信号の符号パターンを検出してパターン判定す
   る判定手段と、 前記パルス符号信号を前記クロックによりサンプリング
   して得た信号を絶対値変換する絶対値変換手段と、 前記判定手段の判定した符号パターンと前記絶対値変換
   手段にて絶対値変換した信号とから所定の位相誤差演算
   によりクロック位相誤差信号を求める位相誤差演算手段
   とを備えることを特徴とするクロック位相誤差検出回
   路。
5. 【請求項５】帯域制限を受けたパルス符号信号があらか
   じめ規定された振幅よりも大きいことを検出するレベル
   判定回路を備え、 パルス符号信号があらかじめ規定された振幅よりも大き
   いときに前記位相誤差演算を行うことを特徴とする請求
   項１または４いずれか１項記載のクロック位相誤差検出
   回路。
6. 【請求項６】前記位相誤差演算をＩ信号及びＱ信号のそ
   れぞれで行い、それぞれの位相誤差演算結果を平均した
   値を位相誤差検出信号とすることを特徴とする請求項１
   乃至５いずれか１項記載のクロック位相誤差検出回路。
7. 【請求項７】帯域制限を受けたパルス符号信号から所定
   の位相に同期したクロックを再生するにあたり、 前記パルス符号信号を前記クロックによりサンプリング
   して得た信号の符号パターンを検出してパターン判定
   し、この判定した符号パターンと前記サンプリングして
   得た信号とから所定の演算により位相誤差を求めると共
   に、求めた位相誤差はクロック再生の位相補正に利用す
   ることを特徴とするクロック位相誤差検出方法。