JP2000206557A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 層間絶縁膜を介してアクティブ素子アレイ基
板の最上層に画素電極を配置し、開口率を高めた構造の
液晶表示装置を製造する。このとき層間絶縁膜の欠損無
しに実装不良における剥離再生を可能とすること。 【解決手段】 アクティブ素子に接続したパネル実装電
極６ａを実装部に形成し、層間絶縁膜７を成膜する。そ
してパターンニングによりパネル実装電極６ａの部分と
ドレイン電極の部分の層間絶縁膜７を開口する。そして
層間絶縁膜端部７ｂとパネル実装電極６ａとを覆うよう
保護膜８ｂをパターンニングにより成膜する。次に回路
実装電極１０が形成された回路実装端子９を、異方導電
性を有した接続膜１１を用いて接続する。こうすると、
再実装時に層間絶縁膜端部７ｂに欠損を生じることな
く、接続膜１１を剥離することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理端末や映
像機器の表示装置として用いられる液晶表示装置及びそ
の製造方法に関するもので、詳しくはアクティブ素子ア
レイ基板の最上層に層間絶縁膜を介して画素電極を配置
し、開口率を高める構造の液晶パネルにおいて、パネル
実装電極と回路実装電極との接続方法を改良する技術に
関するものである。

【０００２】

【従来の技術】従来、アクティブ素子アレイ基板の開口
率を高めるため、層間絶縁膜を介して最上層に画素電極
を形成する液晶表示装置及びその製造方法が発表されて
いる。その１例として、シンジョウ著、「短縮工程法に
より作製した高開口率11.3インチSVGA TFT-LCD 」、19
96年アクティブマトリックス液晶表示装置国際学会（AM
-LCD 96 ）予稿集、第201 頁〜第204 頁が知られてい
る。（M.Sinjou et al.,AHigh Aperture Ratio 11.3 in
ch-diagonal SVGA TFT-LCDs Fabricated by Reduced Pr
ocess Method, Digest of Technical Papers 1996 Inte
rnational Workshop on Active-Matrix Liquid Crystal
Displays（AM-LCD 96 ）,pp.201 〜pp.204）

【０００３】図９は、従来の液晶表示装置及びその製造
方法を示すアクティブ素子部の断面図である。図９にお
いてアクティブ素子アレイ基板は、ガラスからなる基板
１、ソース電極２及びドレイン電極３を有する薄膜トラ
ンジスタ４（Thin Film Transistor；以下ＴＦＴとい
う）、ゲート電極配線５、ゲート電極５ａ、ソース配線
６、層間絶縁膜７、画素電極８、ドレイン電極３と画素
電極８とを接続するために形成された層間絶縁膜７のコ
ンタクトホール７ａを含んで構成される。

【０００４】このような構造のアクティブ素子アレイ基
板を製造するには、まず、ガラスからなる基板１上に、
インジュウム錫酸化物（Indium Tin Oxide、以下ＩＴＯ
という）からなるソース電極２とドレイン電極３とを形
成する。次に、ａ−Ｓｉ、ＳｉＮを夫々チャネル層、ゲ
ート絶縁膜とし、ゲート電極５ａを形成する。こうして
ソース電極２、ドレイン電極３、ゲート電極５ａを有す
るＴＦＴ４が形成される。次にソース電極２上にソース
配線６を形成し、ゲート電極５ａ上にゲート電極配線５
を形成する。尚、ゲート電極５ａとゲート電極配線５と
は実質的に同一プロセスで形成する。

【０００５】次に、感光性でありかつ低誘電率（比誘電
率＝3.5 ）の絶縁膜材料を全面にスピン塗布し、露光現
像（パターンニング）によりコンタクトホール７a を有
する厚さ1.5 μｍの層間絶縁膜７を形成する。次に再度
ＩＴＯを層間絶縁膜７の全面に成膜後、露光現像工程に
より画素電極８を形成する。ここで画素電極８はコンタ
クトホール７a を介しドレイン電極３と接続され、かつ
ゲート電極配線５上及びソース配線６上に一部が層間絶
縁膜７を挟んで重なる状態となる。

【０００６】このような層間絶縁膜７の存在により、最
上層の画素電極８をゲート電極配線５上及びソース配線
６上にまで拡張して形成でき、画素電極８の有効面積を
より大きくできる。更に層間絶縁膜７をスピン塗布で厚
く形成することにより、画素電極８とゲート電極配線５
及びソース配線６との間の寄生容量を低減できる。この
ため、クロストークの発生を抑制でき、開口率の大きな
液晶表示装置を得ることが可能となる。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶表示装置及びその製造方法に示されたように、
配線上に層間絶縁膜を有する構造のアクティブ素子アレ
イ基板の場合、駆動回路との実装工程において接続不良
（以下、実装不良という）が生じると、再実装を行わな
ければならない。このとき、アクティブ素子アレイ基板
のパネル実装電極部から回路実装電極部を剥離すると、
実装部近傍の層間絶縁膜が破損することが多かった。こ
の場合、液晶表示装置の信頼性を損なう恐れが生じる。

【０００８】以下に図９及び図１０〜図１２を用い、上
記の実装部近傍のアクティブ素子アレイ基板の構造と、
回路実装電極部との接続方法について詳細に説明する。
図１０は、従来の液晶表示装置でのアクティブ素子アレ
イ基板の実装部における構造図であり、（ａ）は部分透
視平面図、（ｂ）は（ａ）のＡ―Ｂ線で切断した構造断
面図である。図１１は従来の液晶表示装置での実装工程
後の実装部における構造図であり、（ａ）は部分透視平
面図、（ｂ）は（ａ）のＡ―Ｂ線で切断した構造断面図
である。図１２は従来の液晶表示装置での実装工程での
実装不良に伴い、接続膜除去後のアクティブ素子アレイ
基板の実装部における構造図であり、（ａ）は部分透視
平面図、（ｂ）は（ａ）中のＡ―Ｂ線で切断した構造断
面図である。

【０００９】図１０〜図１２において、パネル実装電極
６ａは図９のソース配線６に給電する引出電極であり、
ソース配線６と同時に形成される。層間絶縁膜端部７ｂ
はパネル実装電極６ａを露呈するために形成された層間
絶縁膜７の終端部であり、基板１の端部と一定の距離を
隔てて層間絶縁膜７をパターンニングにより除去するこ
とにより形成される。回路実装端子９はＦＰＣ又はＴＣ
Ｐの端部であり、回路実装電極１０がパターンニングに
より形成されている。

【００１０】図１１（ｂ）に示す接続膜１１は、回路実
装端子９をパネル実装電極６ａに実装接続する導電性の
接続膜である。接続膜１１は異方性導電膜（ＡＣＦ）と
も呼ばれ、導電粒子と接着材から構成される。接続原理
は基本的には圧接であり、導電粒子が電気接続を、接着
材が圧接状態を保持する機能を有している。従って圧接
方向に存在する電極に対してのみ電気的接続を行うこと
ができる。図１２に示す層間絶縁膜欠損部７ｃは、実装
部再生のため接続膜１１を除去する際に、層間絶縁膜端
部７ｂが欠損した部分である。その他の構成は図９に示
したものと同じであるため、同一構成部分には同一番号
を付して詳細な説明を省略する。

【００１１】まず、アクティブ素子アレイ基板の実装部
において、画素電極の形成前に層間絶縁膜７が形成され
る。この層間絶縁膜７に対し、パターンニングにより図
９に示すようなコンタクトホール７ａが形成される。そ
して図１０のように、ＴＦＴ４への給電のためのパネル
実装電極６ａが露呈されるよう層間絶縁膜端部７ｂが形
成される。

【００１２】その後の実装工程において、回路実装電極
１０を有する回路実装端子９を接続膜１１を挟んでパネ
ル実装電極６ａ上に押圧し、接続膜１１の加熱により接
着材を硬化させる。こうしてアクティブ素子アレイ基板
とＦＰＣ又はＴＣＰとの接続を完了する。なお、接続膜
１１の厚みは導電粒子の径と同程度に保持されているの
で、複数の導電粒子がパネル実装電極６ａと回路実装電
極１０とに接触する。一方、パネル実装電極６ａ又は回
路実装電極１０の配列ピッチは導電粒子の径より十分大
きいので、隣接するパネル実装電極６ａ同志、又は回路
実装電極１０同志は絶縁された状態となる。こうしてパ
ネル実装電極６ａと回路実装電極１０との方向のみに導
電性が確保される。

【００１３】この実装工程後に接続検査を行う。このと
きの検査により、回路実装電極１０とパネル実装電極６
ａとの電気的接続が不完全と判定された場合、接続膜１
１を剥離し、パネル実装電極６ａと回路実装電極１０と
を再生すべく、実装工程を再度行う。この剥離工程にお
いて、接続膜１１と接触していた層間絶縁膜端部７ｂの
一部が図１２（ａ），（ｂ）に示すように欠損し、層間
絶縁膜欠損部７ｃを生じてしまう。

【００１４】この原因として、接続膜１１と層間絶縁膜
端部７ｂとの密着性が、層間絶縁膜端部７ｂとその下層
との密着性より強固であるためと推測される。このよう
な層間絶縁膜欠損部７ｃを有する状態で、アクティブ素
子アレイ基板の再度の実装を行うと、液晶表示装置の信
頼性が低下する。信頼性低下の主たる要因は、パネル実
装電極６ａとの界面において水分等の不純物が侵入し、
アクティブ素子の機能が劣化することである。この課題
に対し、層間絶縁膜端部７ｂを接続膜１１と接しないよ
うに遠ざけて形成することも考えられるが、アクティブ
素子からパネル実装電極６ａまでの配線が長くなり、寄
生抵抗の増大という好ましくない結果につながる。

【００１５】本発明は、このような従来の問題点に鑑み
てなされたものであって、アクティブ素子アレイ基板の
実装不良が生じた場合、実装部における寄生抵抗の増大
及び層間絶縁膜欠損部の発生をなくし、アクティブ素子
アレイ基板と回路実装電極とを再接続できる液晶表示装
置と、その製造方法を実現とすることを目的とする。

【００１６】

【課題を解決するための手段】このような課題を解決す
るために、本願の請求項１の発明は、各画素の液晶セル
を駆動するアクティブ素子が形成されたアクティブ素子
部、及び回路実装電極を介して液晶セルの駆動信号を前
記アクティブ素子に与える実装部がアクティブ素子アレ
イ基板に設けられた液晶表示装置であって、前記アクテ
ィブ素子アレイ基板の実装部に所定の間隔を設けて帯状
に複数本設けられ、前記アクティブ素子の制御電極と前
記回路実装電極とを導体膜を介して接続するパネル実装
電極と、前記アクティブ素子部の上面及び前記実装部の
上面の一部に対して絶縁膜材料を用いて成膜され、前記
アクティブ素子の制御電極に向かって前記絶縁膜材料が
コンタクトホールとして開口され、且つ前記パネル実装
電極の上部が接続部として開口された層間絶縁膜と、透
明導電体を用いて画素毎に前記層間絶縁膜上に成膜さ
れ、前記コンタクトホールを通じ前記アクティブ素子に
接続された画素電極と、前記アクティブ素子アレイ基板
の接続部の近傍における前記層間絶縁膜と前記パネル実
装電極とに対して、前記画素電極と同一の導電体を用い
て成膜された保護膜と、前記パネル実装電極と回路実装
電極とを前記保護膜を介して接続し、異方導電性と接着
性とを有する接続膜と、を具備することを特徴とするも
のである。

【００１７】本願の請求項２の発明は、請求項１の液晶
表示装置において、前記アクティブ素子は、薄膜トラン
ジスタであり、前記画素電極との接続が前記薄膜トラン
ジスタのドレイン電極を介して行われることを特徴とす
るものである。

【００１８】本願の請求項３の発明は、請求項１の液晶
表示装置において、前記層間絶縁膜は、有機膜であり、
前記接続膜は、導電粒子を接着材に分散混入したことを
特徴とするものである。

【００１９】本願の請求項４の発明は、請求項１の液晶
表示装置において、前記画素電極及び前記保護膜は、イ
ンジュウム錫酸化物であることを特徴とするものであ
る。

【００２０】本願の請求項５の発明は、液晶セルを駆動
するアクティブ素子を透明基板上に形成する共に、前記
アクティブ素子の制御端子に接続されるパネル実装電極
を前記透明基板の縁部上に形成する第１の工程と、前記
アクティブ素子の上部及び前記パネル実装電極の上部に
層間絶縁膜材料を夫々塗布する第２の工程と、前記アク
ティブ素子の制御端子と連通するコンタクトホールパタ
ーンと前記パネル実装電極とを開口するための開口パタ
ーンとを有するフォトマスクを用い、前記層間絶縁膜材
料を露光現像し、パターン化された層間絶縁膜を形成す
る第３の工程と、前記層間絶縁膜の形成後に透明導電体
の画素電極材料を成膜し、画素電極パターンとパネル実
装電極パターンとを有するマスクを用いてエッチングを
行い、コンタクトホールを通じ前記アクティブ素子に接
続された画素電極を形成すると共に、前記パネル実装電
極近傍の前記層間絶縁膜と前記パネル実装電極にまたが
って保護膜を被覆する第４の工程と、前記パネル実装電
極と駆動回路に接続された回路実装電極とを、異方導電
性の接続膜を用いて接続実装する第５の工程と、を具備
することを特徴とするものである。

【００２１】本願の請求項６の発明は、請求項５の液晶
表示装置の製造方法において、前記アクティブ素子は、
薄膜トランジスタであり、前記画素電極との接続が前記
薄膜トランジスタのドレイン電極を介して行われること
を特徴とするものである。

【００２２】本願の請求項７の発明は、請求項５の液晶
表示装置の製造方法において、前記層間絶縁膜は、有機
膜であり、前記接続膜は、導電粒子を接着材に分散混入
したことを特徴とするものである。

【００２３】本願の請求項８の発明は、請求項５の液晶
表示装置の製造方法において、前記画素電極及び前記保
護膜は、インジュウム錫酸化物であることを特徴とする
ものである。

【００２４】

【発明の実施の形態】以下、本発明の各実施の形態にお
ける液晶表示装置及びその製造方法について図面を参照
しつつ説明する。

【００２５】（実施の形態１）まず、本発明の実施の形
態１における液晶表示装置及びその製造方法について、
図１〜図４を用いて説明する。尚、従来例と同一部分に
ついて同一の符号を用い、詳細な説明は省略する。図１
は本実施の形態による液晶表示装置の製造工程中におけ
る実装部の構造を示す部分透視平面図である。図２は本
実施の形態による液晶表示装置におけるアクティブ素子
アレイ基板の各製造工程を示す断面構造図である。図３
は液晶表示装置におけるアクティブ素子アレイ基板の製
造工程（その１）での実装部の構造を示す平面図であ
る。図４（ａ）は製造工程（その２）での実装部の構造
を示す平面図であり、図４（ｂ），（ｃ）は製造工程
（その２）での実装部の構造を示す断面図である。

【００２６】図１〜図４において、アクティブ素子アレ
イ基板はアクティブ素子部と実装部を有している。図１
に示すようにアクティブ素子アレイ基板の縁部に実装部
が形成され、図２に示すようにアクティブ素子アレイ基
板の各画素部にＴＦＴ４がアクティブ素子部として形成
されている。図２（ａ）に示すように、ＴＦＴ４では、
基板１の上面にゲート電極５ａ、ゲート絶縁膜２１、チ
ャネル層２２、チャネル保護膜２３、コンタクト層２
４、ソース電極２及びドレイン電極３がこの順序で形成
されている。また図２（ｂ），（ｃ）に示すように、Ｔ
ＦＴ４の上部と、ＴＦＴ４が形成されていないゲート絶
縁膜２１の上面には、層間絶縁膜７が形成されている。
そして、ＴＦＴ４の上部に位置する層間絶縁膜７の一部
がドレイン電極３の部分まで開口され、コンタクトホー
ル７ａとなっている。そしてコンタクトホール７ａを含
む画素部の層間絶縁膜７の表面にＩＴＯ膜がパターンニ
ングにより形成され、画素電極８となっている。

【００２７】図１及び図３（ａ），（ｂ）に示すように
アクティブ素子アレイ基板の実装部には、ＴＦＴ４の形
成時に、ソース電極２及びドレイン電極３と同一導電膜
を用いてパネル実装電極６ａが帯状に形成されている。
図１，図３（ｃ）及び図４に示す保護膜８ｂは、パネル
実装電極６ａ上の層間絶縁膜端部７ｂが、実装時に塗布
された接続膜１１と直接に接触を防止するための保護膜
である。回路実装端子９の回路実装電極１０は駆動回路
に接続され、接続膜１１の圧接と硬化により保護膜８ｂ
を介してパネル実装電極６ａに接続されることが本実施
の形態の特徴である。

【００２８】このような構造を有する液晶表示装置のア
クティブ素子アレイ基板の製造方法について以下に説明
する。先ず、ガラスからなる基板１上に、スパッタリン
グ法によりＡｌＺｒ合金（Ｚｒ：１ａｔ％）を成膜し、
ゲートパターンを用いてエッチング加工を行い、ゲート
電極配線５及びゲート電極５ａを形成する。次に、プラ
ズマ化学気相蒸着法（以下、ｐ−ＣＶＤ法という）によ
り第１のＳｉＮｘを成膜し、ゲート絶縁膜２１を形成す
る。そして非晶質Ｓｉを成膜してチャネル層２２を形成
し、更に第２のＳｉＮｘを成膜してからパターンニング
によりチャネル保護膜２３を形成する。

【００２９】次に、ｐ−ＣＶＤ法によりＰを不純物添加
してｎ型としたｎ型非晶質Ｓｉと、Ａｒガスを用いたス
パッタリング法によりＴｉとを全面に成膜する。次に、
非晶質Ｓｉとｎ型非晶質ＳｉとＴｉとを所定形状にエッ
チング加工することにより、図２（ａ）に示す断面形状
のチャネル層２２とコンタクト層２４とソース電極２と
ドレイン電極３とを同時に形成する。このとき、図３
（ａ）で示すように、Ｔｉで成膜されたパネル実装電極
６ａも同時形成する。

【００３０】次に図２（ｂ）及び図３（ｂ）に示すよう
に、感光性有機材料（日本合成ゴム社製；ＰＣ−３０
２）である層間絶縁膜材料を全面にスピン塗布（１００
０ｒｐｍ，１５ｓｅｃ）し、露光現像によりコンタクト
ホール７ａと層間絶縁膜端部７ｂとを形成する。こうし
て実装部の層間絶縁膜７を除去し、パネル実装電極６ａ
を露呈させる。

【００３１】次に図２（ｃ）及び図３（ｃ）に示すよう
に、スパッタリング法により画素電極材料であるＩＴＯ
を全面に厚さ約１００ｎｍで成膜する。そしてレジスト
パターンをマスクとしたウェットエッチングにより、コ
ンタクトホール７ａを通じてドレイン電極３と接続した
画素電極８を形成し、これと同時に実装部に保護膜８ｂ
を形成する。図４（ｂ）は図４（ａ）のＡ−Ｂ間の部分
断面図、図４（ｃ）は図４（ａ）のＣ−Ｄ間の部分断面
図である。保護膜８ｂは図４（ｂ），（ｃ）に示すよう
に、パネル実装電極６ａと層間絶縁膜端部７ｂとをまた
がるように被覆する。ここでＣ−Ｄ方向に沿った保護膜
８ｂの間隔は、レジストパターンの欠陥等による隣接シ
ョート、及び隣り合う保護膜８ｂ間の寄生容量を考慮
し、層間絶縁膜端部７ｂ上において約２０μｍとした。

【００３２】次に図４（ａ），（ｂ）に示すように、ア
クティブ素子アレイ基板の実装工程において、駆動回路
に接続された実装回路端子９を接続膜１１を用いてパネ
ル実装電極６ａに実装接続する。前述したように、接続
膜１１は導電粒子を接着材に分散混入したものであり、
個々の導電粒子がパネル実装電極６ａと回路実装電極１
０とに挟まれることにより、両電極が電気的に接続され
る。この接続状態は接着剤の密着性により保持される。

【００３３】実装不良が発生したときに実装再生を行う
が、接続膜１１を剥離したとき、保護膜８ｂ下での層間
絶縁膜端部７ｂでは層間絶縁膜の欠損が発生しなくなっ
た。このように改善された理由は、保護膜８ｂの存在に
より接続膜１１の密着性が低減され、保護膜８ｂと接続
膜１１との界面で剥離が生じたと推測される。なお、保
護膜８ｂ間であって、層間絶縁膜端部７ｂと接続膜１１
とが直接接触している部分では若干の層間絶縁膜端部の
欠損が見られたが、パネル実装電極上６ａ上での欠損で
ないため、水分等の不純物の侵入もなく、アクティブ素
子の信頼性への悪影響も全くなかった。

【００３４】（実施の形態２）次に、本発明の実施の形
態２における液晶表示装置及びその製造方法について、
図５及び図６を用いて説明する。尚、従来例及び実施の
形態１と同一部分について同一の符号を用い詳細な説明
は省略する。図５は本実施の形態の液晶表示装置におけ
るアクティブ素子アレイ基板の各製造工程での実装部の
構造を示す平面図である。また図６は液晶表示装置にお
けるアクティブ素子アレイ基板の実装部での断面構造を
示し、（ａ）は図５（ｃ）のＡ−Ｂに沿った断面図、
（ｂ）は図５（ｃ）のＣ−Ｄに沿った断面図である。

【００３５】アクティブ素子部の全工程及び実装部での
層間絶縁膜７の形成工程までは、図２及び図３（ａ）で
示したものと同一である。よってここでは層間絶縁膜７
の形成以降の工程を説明する。尚、アクティブ素子部と
して図２を用い、実装部として図５及び図６を用いる。

【００３６】まず、層間絶縁膜７の形成工程として、感
光性有機材料（日本合成ゴム社製；ＰＣ−３０２）から
なる絶縁層間膜材料を全面にスピン塗布（１０００ｒｐ
ｍ，１５ｓｅｃ）し、露光現像によりコンタクトホール
７ａと層間絶縁膜端部７ｂとを形成する。こうすると、
図２（ｂ）、図５（ａ）、図６（ｂ）に示すように、層
間絶縁膜７が帯状に開口され、パネル実装電極６ａの部
分のみが露呈される。

【００３７】次に図２（ｃ）及び図５（ｂ）に示すよう
に、スパッタリング法により画素電極材料としてＩＴＯ
を全面に約１００ｎｍの厚さに成膜する。この後、レジ
ストパターンをマスクとしたウェットエッチングを行
い、コンタクトホール７ａを通じてドレイン電極３と接
続した画素電極８を形成する。これと同時にパネル実装
電極６ａと層間絶縁膜端部７ｂとに対して保護膜８ｂを
被覆する。ここで保護膜８ｂの間隔は、レジストパター
ンの欠陥等による隣接ショート、及び隣り合う保護膜８
ｂ間の寄生容量を考慮し、約５０μｍとした。

【００３８】次に図５（ｃ）及び図６に示すように、ア
クティブ素子アレイ基板の実装工程において、実施の形
態１と同様に回路実装電極１０を有する実装回路端子９
を接続膜１１を用いてパネル実装電極６ａ上に実装接続
する。

【００３９】実装不良が発生したときに実装再生を行う
が、接続膜１１を剥離したとき、保護膜８ｂ下での層間
絶縁膜端部７ｂでは層間絶縁膜の欠損が生じなくなっ
た。このように改善された理由は、保護膜８ｂにより接
続膜１１の密着性が低減され、保護膜８ｂと接続膜１１
との界面で剥離が生じたためと推測される。また保護膜
８ｂ間であって、層間絶縁膜７と接続膜１１とが直接接
触している部分であっても、層間絶縁膜７の欠損が見ら
れなかった。これは、保護膜８ｂにより層間絶縁膜７の
端部が被覆されたためと推測される。

【００４０】（実施の形態３）次に、本発明の実施の形
態３における液晶表示装置及びその製造方法について、
図７及び図８を用いて説明する。尚、従来例及び実施の
形態１，２と同一部分について同一の符号を用い詳細な
説明は省略する。図７は本実施の形態の液晶表示装置に
おけるアクティブ素子アレイ基板の各製造工程での実装
部の構造を示す平面図である。また図８は液晶表示装置
におけるアクティブ素子アレイ基板の実装部での断面構
造を示し、（ａ）は図７（ｃ）のＡ−Ｂに沿った断面
図、（ｂ）は図７（ｃ）のＣ−Ｄに沿った断面図であ
る。

【００４１】またアクティブ素子部の全工程及び実装部
での層間絶縁膜７の形成までの工程は、図２と図３
（ａ）とを用いた実施の形態１での説明と同一である。
よってここでは層間絶縁膜７の形成以降の工程を説明す
る。尚、アクティブ素子部として図２を用い、実装部と
して図７及び図８を用いる。

【００４２】まず、図２（ｂ）及び図７（ａ）に示すよ
うに、層間絶縁膜７の形成工程として、感光性有機材料
（日本合成ゴム社製；PC-302）からなる層間絶縁膜材料
を全面にスピン塗布（１０００ｒｐｍ，１５ｓｅｃ）
し、露光現像によりコンタクトホール７ａと層間絶縁膜
端部７ｂとを形成する。この層間絶縁膜端部７ｂでは、
パネル実装電極６ａとパネル実装電極６ａ周辺のゲート
絶縁膜２１とに対して層間絶縁膜７が帯状に開口されて
いる。

【００４３】次に図２（ｃ）及び図７（ｂ）に示すよう
に、スパッタリング法を用い、画素電極材料としてＩＴ
Ｏを約１００ｎｍの厚さに全面に成膜する。そして、レ
ジストパターンをマスクとしたウェットエッチングを行
い、コンタクトホール７ａを通じてドレイン電極３と接
続した画素電極８を形成する。そしてこれと同時にパネ
ル実装電極６ａと、パネル実装電極６ａ周辺のゲート絶
縁膜２１と、層間絶縁膜端部７ｂとを被覆するために保
護膜８ｂを形成する。ここで保護膜８ｂの間隔は、レジ
ストパターンの欠陥等による隣接ショート、及び隣り合
う保護膜８ｂ間の寄生容量を考慮し、約４０μとした。

【００４４】次に図７（ｃ）に示すように、アクティブ
素子アレイ基板の実装工程において、実施の形態１と同
様に回路実装電極１０を有する実装回路端子９を接続膜
１１を用いてパネル実装電極６ａ上に実装接続する。

【００４５】実装不良が発生したときに実装再生を行う
が、接続膜１１を剥離したとき、保護膜８ｂ下での層間
絶縁膜端部７ｂでは層間絶縁膜の欠損が生じなくなっ
た。このように改善された理由は、保護膜８ｂにより接
続膜１１の密着性が低減され、保護膜８ｂと接続膜１１
との界面で剥離が生じたと推測される。また、保護膜８
ｂ間であって、層間絶縁膜７と接続膜１１とが直接接触
している部分であっても、層間絶縁膜７の欠損が見らな
かった。これは保護膜８ｂにより層間絶縁膜７の端部が
被覆されたためと推測される。

【００４６】なお、以上の説明では、保護膜８ｂを画素
電極８と同一材料のＩＴＯからなるものとし、保護膜８
ｂの製造工程も共通とした。しかし、保護膜８ｂはパネ
ル実装電極６ａ上の層間絶縁膜端部７ｂと接続膜１１と
の接触を防止するもので、保護膜８ｂの成膜において下
地層に影響を与えないものであれば、他の材料を用いて
もよい。例えば低温成膜のＳｉＮでも同様の効果が得ら
れた。更に、アクティブ素子をＴＦＴからなるものとし
たが、ＭＩＭ等の非線形の２端子素子としてもよい。

【００４７】

【発明の効果】以上のように本発明によれば、パネル実
装電極上の層間絶縁膜端部を保護膜で被覆しているた
め、層間絶縁膜端部に欠損を生じることなく実装不良に
対する再生工程として接続膜の剥離を容易に行うことが
できる。このため液晶表示装置の製造歩留まりが向上す
るという有利な効果が得られる。

【００４８】特に請求項１記載の発明によれば、接続膜
の剥離除去において、層間絶縁膜の欠損部の発生を抑止
できる効果が得られる。

【００４９】特に請求項２記載の発明によれば、アクテ
ィブ素子が薄膜トランジスタであるので、クロストーク
がより低減化された液晶表示装置が得られる。

【００５０】特に請求項３記載の発明によれば、層間絶
縁膜を厚くすることにより開口率を大きくすることがで
きる。また実装部の接続が接続膜の圧接と加熱により簡
単に行える。

【００５１】特に請求項４記載の発明によれば、画素電
極と保護膜がインジュウム錫酸化物であるので、保護膜
と画素電極とを同一の工程で形成できる。

【００５２】また請求項５記載の発明によれば、アクテ
ィブ素子に対して層間絶縁膜を厚く形成することがで
き、開口率の高い液晶表示装置が製造できる。また実装
不良が発生して接続膜を剥離除去するとき、層間絶縁膜
の欠損をなくすことができる。

【００５３】特に請求項６記載の発明によれば、クロス
トークがより低減化された液晶表示装置が製造できる。

【００５４】特に請求項７記載の発明によれば、層間絶
縁膜材料の加工工程において通常のフォトエッチング工
程の装置との共有化が可能となる。また異方性の導電特
性を有する接続膜を用いることにより、実装部の接続が
接続膜の圧接と加熱により簡単に行える。

【００５５】特に請求項８記載の発明によれば、アクテ
ィブ素子及び層間絶縁膜にダメージを与えずに、低抵抗
・高透過率の画素電極を形成できる。また保護膜と画素
電極とを同一の工程で形成できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による液晶表示装置にお
いて、実装部の構造を示す部分透視平面図である。

【図２】実施の形態１による液晶表示装置において、ア
クティブ素子アレイ基板（アクティブ素子部）の製造方
法を示す各工程の部分断面図である。

【図３】実施の形態１による液晶表示装置において、ア
クティブ素子アレイ基板（実装部）の製造方法（その
１）を示す各工程の部分平面図である。

【図４】実施の形態１による液晶表示装置において、ア
クティブ素子アレイ基板（実装部）の製造方法（その
２）を示す説明図であり、（ａ）は部分平面図、（ｂ）
は（ａ）のＡ−Ｂに沿った断面図、（ｃ）は（ａ）のＣ
−Ｄに沿った断面図である。

【図５】本発明の実施の形態２による液晶表示装置にお
いて、アクティブ素子アレイ基板（実装部）の製造方法
（その１）を示す各工程の部分平面図である。

【図６】実施の形態２による液晶表示装置において、ア
クティブ素子アレイ基板（実装部）の製造方法（その
２）を示す説明図であり、（ａ）は図５（ｃ）のＡ−Ｂ
に沿った断面図、（ｂ）は図５（ｃ）のＣ−Ｄに沿った
断面図である。

【図７】本発明の実施の形態３による液晶表示装置にお
いて、アクティブ素子アレイ基板（実装部）の製造方法
（その１）を示す各工程の部分平面図である。

【図８】実施の形態３による液晶表示装置において、ア
クティブ素子アレイ基板（実装部）の製造方法（その
２）を示す説明図であり、（ａ）は図７（ｃ）のＡ−Ｂ
に沿った断面図、（ｂ）は図７（ｃ）のＣ−Ｄに沿った
断面図である。

【図９】従来の液晶表示装置及びその製造方法におい
て、アクティブ素子部での構造を示す断面図である。

【図１０】従来の液晶表示装置及びその製造方法におい
て、（ａ）はアクティブ素子アレイ基板の実装部での構
造を示す透視平面図であり、（ｂ）は（ａ）のＡ―Ｂで
の部分構造を示す断面図である。

【図１１】従来の液晶表示装置及びその製造方法おい
て、（ａ）は実装部に回路実装端子が接続された状態を
示す透視平面図であり、（ｂ）は（ａ）のＡ―Ｂでの部
分構造を示す断面図である。

【図１２】従来の液晶表示装置及びその製造方法におい
て、実装不良が生じた際の剥離工程後の状態を示す説明
図であり、（ａ）は実装部での部分透視平面図、（ｂ）
は（ａ）のＡ―Ｂでの部分構造を示す断面図である。

【符号の説明】

１ 基板 ２ ソース電極 ３ ドレイン電極 ４ ＴＦＴ ５ ゲート電極配線 ５ａ ゲート電極 ６ ソース配線 ６ａ パネル実装電極 ７ 層間絶縁膜 ７ａ コンタクトホール ７ｂ 層間絶縁膜端部 ７ｃ 層間絶縁膜欠損部 ８ 画素電極 ８ｂ 保護膜 ９ 回路実装端子 １０ 回路実装電極 １１ 接続膜 ２１ ゲート絶縁膜 ２２ チャネル層 ２３ チャネル保護膜 ２４ コンタクト層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇本 竜也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA43 GA44 GA49 JA26 JA36 JA44 JA46 JB01 JB56 JB71 KA05 KA07 KA12 KA18 KA24 KB25 MA05 MA07 MA10 MA13 MA17 MA46 NA17 NA28 5C094 AA09 AA10 AA42 AA43 BA03 BA43 CA19 DA13 DA15 DB03 EA04 EA05 EA10 EB02 FA01 FA02 FB01 FB02 FB12 FB15 GB10

Claims (8)

【特許請求の範囲】
1. 【請求項１】 各画素の液晶セルを駆動するアクティブ
   素子が形成されたアクティブ素子部、及び回路実装電極
   を介して液晶セルの駆動信号を前記アクティブ素子に与
   える実装部がアクティブ素子アレイ基板に設けられた液
   晶表示装置であって、 前記アクティブ素子アレイ基板の実装部に所定の間隔を
   設けて帯状に複数本設けられ、前記アクティブ素子の制
   御電極と前記回路実装電極とを導体膜を介して接続する
   パネル実装電極と、 前記アクティブ素子部の上面及び前記実装部の上面の一
   部に対して絶縁膜材料を用いて成膜され、前記アクティ
   ブ素子の制御電極に向かって前記絶縁膜材料がコンタク
   トホールとして開口され、且つ前記パネル実装電極の上
   部が接続部として開口された層間絶縁膜と、 透明導電体を用いて画素毎に前記層間絶縁膜上に成膜さ
   れ、前記コンタクトホールを通じ前記アクティブ素子に
   接続された画素電極と、 前記アクティブ素子アレイ基板の接続部の近傍における
   前記層間絶縁膜と前記パネル実装電極とに対して、前記
   画素電極と同一の導電体を用いて成膜された保護膜と、 前記パネル実装電極と回路実装電極とを前記保護膜を介
   して接続し、異方導電性と接着性とを有する接続膜と、
   を具備することを特徴とする液晶表示装置。
2. 【請求項２】 前記アクティブ素子は、 薄膜トランジスタであり、前記画素電極との接続が前記
   薄膜トランジスタのドレイン電極を介して行われること
   を特徴とする請求項１記載の液晶表示装置。
3. 【請求項３】 前記層間絶縁膜は、有機膜であり、 前記接続膜は、導電粒子を接着材に分散混入したもので
   あることを特徴とする請求項１記載の液晶表示装置。
4. 【請求項４】 前記画素電極及び前記保護膜は、インジ
   ュウム錫酸化物であることを特徴とする請求項１記載の
   液晶表示装置。
5. 【請求項５】 液晶セルを駆動するアクティブ素子を透
   明基板上に形成する共に、前記アクティブ素子の制御端
   子に接続されるパネル実装電極を前記透明基板の縁部上
   に形成する第１の工程と、 前記アクティブ素子の上部及び前記パネル実装電極の上
   部に層間絶縁膜材料を夫々塗布する第２の工程と、 前記アクティブ素子の制御端子と連通するコンタクトホ
   ールパターンと前記パネル実装電極とを開口するための
   開口パターンとを有するフォトマスクを用い、前記層間
   絶縁膜材料を露光現像し、パターン化された層間絶縁膜
   を形成する第３の工程と、 前記層間絶縁膜の形成後に透明導電体の画素電極材料を
   成膜し、画素電極パターンとパネル実装電極パターンと
   を有するマスクを用いてエッチングを行い、コンタクト
   ホールを通じ前記アクティブ素子に接続された画素電極
   を形成すると共に、前記パネル実装電極近傍の前記層間
   絶縁膜と前記パネル実装電極にまたがって保護膜を被覆
   する第４の工程と、 前記パネル実装電極と駆動回路に接続された回路実装電
   極とを、異方導電性の接続膜を用いて接続実装する第５
   の工程と、を具備することを特徴とする液晶表示装置の
   製造方法。
6. 【請求項６】 前記アクティブ素子は、 薄膜トランジスタであり、前記画素電極との接続が前記
   薄膜トランジスタのドレイン電極を介して行われること
   を特徴とする請求項５記載の液晶表示装置の製造方法。
7. 【請求項７】 前記層間絶縁膜は、有機膜であり、 前記接続膜は、導電粒子を接着材に分散混入したもので
   あることを特徴とする請求項５記載の液晶表示装置の製
   造方法。
8. 【請求項８】 前記画素電極及び前記保護膜は、インジ
   ュウム錫酸化物であることを特徴とする請求項５記載の
   液晶表示装置の製造方法。