JPH0990421A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0990421A JPH0990421A JP24951495A JP24951495A JPH0990421A JP H0990421 A JPH0990421 A JP H0990421A JP 24951495 A JP24951495 A JP 24951495A JP 24951495 A JP24951495 A JP 24951495A JP H0990421 A JPH0990421 A JP H0990421A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- electrode
- film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】
【課題】 製造工程において、薬液が層間絶縁膜の周縁
部から浸入することによって生じる膜の密着性の低下、
及びそれに伴う歩留まりの低下を防止する。 【解決手段】 画素部を取り囲むように形成されたゲー
ト信号入力端子２１およびソース信号入力端子２２上に
設けられた、層間絶縁膜３７の周縁部が保護膜３８で被
覆されている。このため、製造工程で使用する薬液が浸
入するのを防ぐことができ、層間絶縁膜３７の剥離また
は変質を防止して、歩留まりを向上させることができ
る。
部から浸入することによって生じる膜の密着性の低下、
及びそれに伴う歩留まりの低下を防止する。 【解決手段】 画素部を取り囲むように形成されたゲー
ト信号入力端子２１およびソース信号入力端子２２上に
設けられた、層間絶縁膜３７の周縁部が保護膜３８で被
覆されている。このため、製造工程で使用する薬液が浸
入するのを防ぐことができ、層間絶縁膜３７の剥離また
は変質を防止して、歩留まりを向上させることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴという）などのスイッチング素子を備え
た液晶表示装置およびその製造方法に関する。
（以下、ＴＦＴという）などのスイッチング素子を備え
た液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】以下、図５を用いて従来技術について説
明する。図５（ａ）は、従来のアクティブマトリクス基
板のＴＦＴ部分および、基板端部に形成されたゲート信
号入力端子部分の断面図、図５（ｂ）は従来のアクティ
ブマトリクス基板のＴＦＴ部分および、基板端部に形成
されたソース信号入力端子部分の断面図である。
明する。図５（ａ）は、従来のアクティブマトリクス基
板のＴＦＴ部分および、基板端部に形成されたゲート信
号入力端子部分の断面図、図５（ｂ）は従来のアクティ
ブマトリクス基板のＴＦＴ部分および、基板端部に形成
されたソース信号入力端子部分の断面図である。
【０００３】図５（ａ）、（ｂ）において、絶縁性基板
１上に、走査配線（以下、ゲート信号配線という）９に
接続されたゲート電極２、信号配線（以下、ソース信号
配線という）１０に接続されたソース電極３、透明電極
４に接続されたドレイン電極５が形成されている。これ
らの上部を被覆する形で層間絶縁膜６が形成されてお
り、さらにこの上には、画素電極７となる透明導電膜が
形成されている。この画素電極７は、コンタクトホール
８を通じてその下の透明電極４と電気的に接続されてい
る。
１上に、走査配線（以下、ゲート信号配線という）９に
接続されたゲート電極２、信号配線（以下、ソース信号
配線という）１０に接続されたソース電極３、透明電極
４に接続されたドレイン電極５が形成されている。これ
らの上部を被覆する形で層間絶縁膜６が形成されてお
り、さらにこの上には、画素電極７となる透明導電膜が
形成されている。この画素電極７は、コンタクトホール
８を通じてその下の透明電極４と電気的に接続されてい
る。
【０００４】以上のように、ゲート信号配線９およびソ
ース信号配線１０と、画素電極７との間に層間絶縁膜６
が形成されているので、各信号配線に対して画素電極７
がオーバーラップした構造となる。この結果、液晶表示
装置の開口率が大幅に向上すると共に、各信号配線に起
因する電界をシールドして液晶の配向不良を抑制するこ
とが可能となる。
ース信号配線１０と、画素電極７との間に層間絶縁膜６
が形成されているので、各信号配線に対して画素電極７
がオーバーラップした構造となる。この結果、液晶表示
装置の開口率が大幅に向上すると共に、各信号配線に起
因する電界をシールドして液晶の配向不良を抑制するこ
とが可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構造の従来の液晶表示装置には次のような問題点が
存在していた。すなわち、ＴＦＴ基板の製造工程におい
て、感光性の有機樹脂からなる層間絶縁膜６は、スピン
コート法で薄膜塗布し、ステッパーによる露光、及び現
像工程を経て、パターニングされる。続く上層膜のパタ
ーニングプロセスにおいて、エッチング工程やレジスト
剥離工程など、特にウェット方式で薬液を用いるような
製造工程を経た場合、使用する薬液、例えばエッチング
工程ならば塩酸（ＨＣｌ）と塩化鉄（ＦｅＣｌ3 ）溶液
の混合液等が、各信号入力端子部の層間絶縁膜６の周縁
とその下地層との接触部から浸入するために、層間絶縁
膜６の下地層との密着性が著しく悪化したり、さらには
スイッチング素子にも影響を与え、これらに起因する歩
留まりの低下を招いていた。
うな構造の従来の液晶表示装置には次のような問題点が
存在していた。すなわち、ＴＦＴ基板の製造工程におい
て、感光性の有機樹脂からなる層間絶縁膜６は、スピン
コート法で薄膜塗布し、ステッパーによる露光、及び現
像工程を経て、パターニングされる。続く上層膜のパタ
ーニングプロセスにおいて、エッチング工程やレジスト
剥離工程など、特にウェット方式で薬液を用いるような
製造工程を経た場合、使用する薬液、例えばエッチング
工程ならば塩酸（ＨＣｌ）と塩化鉄（ＦｅＣｌ3 ）溶液
の混合液等が、各信号入力端子部の層間絶縁膜６の周縁
とその下地層との接触部から浸入するために、層間絶縁
膜６の下地層との密着性が著しく悪化したり、さらには
スイッチング素子にも影響を与え、これらに起因する歩
留まりの低下を招いていた。
【０００６】
【課題を解決するための手段】本発明の液晶表示装置
は、ゲート信号配線とソース信号配線の交差部近傍に、
該ゲート信号配線および該ソース信号配線に接続され
た、薄膜トランジスタからなるスイッチング素子が設け
られ、該スイッチング素子、該ゲート信号配線および該
ソース信号配線の上部に、層間絶縁膜が設けられ、該層
間絶縁膜上に透明導電膜からなる画素電極が設けられた
液晶表示装置において、該層間絶縁膜と該層間絶縁膜の
下地層との界面露出部が保護膜で被覆されていることに
より、上記目的が達成される。
は、ゲート信号配線とソース信号配線の交差部近傍に、
該ゲート信号配線および該ソース信号配線に接続され
た、薄膜トランジスタからなるスイッチング素子が設け
られ、該スイッチング素子、該ゲート信号配線および該
ソース信号配線の上部に、層間絶縁膜が設けられ、該層
間絶縁膜上に透明導電膜からなる画素電極が設けられた
液晶表示装置において、該層間絶縁膜と該層間絶縁膜の
下地層との界面露出部が保護膜で被覆されていることに
より、上記目的が達成される。
【０００７】本発明の液晶表示装置の製造方法は、絶縁
性基板上に、複数のスイッチング素子をマトリクス状に
形成すると共に、該スイッチング素子のゲート電極以外
の一方電極に接続されたゲート信号配線および該スイッ
チング素子のゲート電極以外の一方電極に接続されたソ
ース信号配線を互いに交差するように形成し、かつ該ス
イッチング素子のゲート電極以外の他方電極に接続され
た透明導電膜よりなる透明電極を形成する工程と、該ス
イッチング素子、該ゲート信号配線、該ソース信号配線
および該透明電極の上部に有機薄膜を塗布した後これを
パターニングして層間絶縁膜を形成すると共に、該層間
絶縁膜を貫いて該接続電極に達するコンタクトホールを
形成する工程と、該層間絶縁膜上およびコンタクトホー
ル内に、透明導電膜からなる画素電極を、少なくとも該
ゲート信号配線および／または該ソース信号配線と、少
なくとも一部が重なるように形成する工程と、該層間絶
縁膜の周縁部および該周縁部の下地層との界面露出部を
保護膜で被覆する工程からなり、そのことにより上記目
的が達成される。
性基板上に、複数のスイッチング素子をマトリクス状に
形成すると共に、該スイッチング素子のゲート電極以外
の一方電極に接続されたゲート信号配線および該スイッ
チング素子のゲート電極以外の一方電極に接続されたソ
ース信号配線を互いに交差するように形成し、かつ該ス
イッチング素子のゲート電極以外の他方電極に接続され
た透明導電膜よりなる透明電極を形成する工程と、該ス
イッチング素子、該ゲート信号配線、該ソース信号配線
および該透明電極の上部に有機薄膜を塗布した後これを
パターニングして層間絶縁膜を形成すると共に、該層間
絶縁膜を貫いて該接続電極に達するコンタクトホールを
形成する工程と、該層間絶縁膜上およびコンタクトホー
ル内に、透明導電膜からなる画素電極を、少なくとも該
ゲート信号配線および／または該ソース信号配線と、少
なくとも一部が重なるように形成する工程と、該層間絶
縁膜の周縁部および該周縁部の下地層との界面露出部を
保護膜で被覆する工程からなり、そのことにより上記目
的が達成される。
【０００８】前記保護膜は、好ましくは、画素電極と同
時に形成される。
時に形成される。
【０００９】また、前記保護膜はレーザー照射による短
絡処理を用いたバスライン欠陥修正時の冗長配線として
用いることができる。
絡処理を用いたバスライン欠陥修正時の冗長配線として
用いることができる。
【００１０】以下、前記構成による作用について説明す
る。
る。
【００１１】本発明における液晶表示装置は、スイッチ
ング素子、ゲート信号配線およびソース信号配線の上部
に層間絶縁膜が設けられ、その上に画素電極が設けられ
ると共に、層間絶縁膜とその下地層との界面露出部が保
護膜で被覆されている構成であるため、その後の製造工
程で使用する薬液が、層間絶縁膜とその下地との界面露
出部から浸入することを防止することができる。その結
果、層間絶縁膜が変質したり、剥離することがなくなる
ので、層間絶縁膜と下地層との密着性を向上させること
ができる。さらには、スイッチング素子への影響もなく
なり、歩留まりを向上させることができる。
ング素子、ゲート信号配線およびソース信号配線の上部
に層間絶縁膜が設けられ、その上に画素電極が設けられ
ると共に、層間絶縁膜とその下地層との界面露出部が保
護膜で被覆されている構成であるため、その後の製造工
程で使用する薬液が、層間絶縁膜とその下地との界面露
出部から浸入することを防止することができる。その結
果、層間絶縁膜が変質したり、剥離することがなくなる
ので、層間絶縁膜と下地層との密着性を向上させること
ができる。さらには、スイッチング素子への影響もなく
なり、歩留まりを向上させることができる。
【００１２】また、前記保護膜が導電性の材料で形成さ
れることにより、その保護膜をバスライン欠陥を修正す
る際の冗長配線として用いることができる。
れることにより、その保護膜をバスライン欠陥を修正す
る際の冗長配線として用いることができる。
【００１３】さらに、前記保護膜は、画素電極と同一工
程、同一材料で形成できるので、何等工程や装置を増加
させることなく、従来の製造方法のままで、簡単に製造
できる。
程、同一材料で形成できるので、何等工程や装置を増加
させることなく、従来の製造方法のままで、簡単に製造
できる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１５】（実施形態１）図１は、本発明の実施形態
１の液晶表示装置におけるアクティブマトリクス基板の
画素部およびそれを取り囲む信号入力端子部の構成を示
す平面図である。また、図２は、アクティブマトリクス
基板の１画素の構成を示す平面図である。さらに、図３
（ａ）は図１のＡ−Ａ’で示された、アクティブマトリ
クス基板のＴＦＴ部分およびゲート信号入力端子部の断
面図、図３（ｂ）は図１のＢ−Ｂ’で示された、アクテ
ィブマトリクス基板のＴＦＴ部分およびソース信号入力
端子部を示す断面図である。
１の液晶表示装置におけるアクティブマトリクス基板の
画素部およびそれを取り囲む信号入力端子部の構成を示
す平面図である。また、図２は、アクティブマトリクス
基板の１画素の構成を示す平面図である。さらに、図３
（ａ）は図１のＡ−Ａ’で示された、アクティブマトリ
クス基板のＴＦＴ部分およびゲート信号入力端子部の断
面図、図３（ｂ）は図１のＢ−Ｂ’で示された、アクテ
ィブマトリクス基板のＴＦＴ部分およびソース信号入力
端子部を示す断面図である。
【００１６】図１において、アクティブマトリクス基板
１００には、複数の画素電極２０がマトリクス状に設け
られており、基板の端部には画素部を取り囲むようにし
て、複数のゲート信号入力端子２１およびソース信号入
力端子２２が設けられている。また、各画素電極２０の
周囲を通り、互いに直交差するように、ゲート信号配線
２３とソース信号配線２４が設けられており、ゲート信
号配線２３はゲート信号入力端子２１に、ソース信号配
線２４はソース信号入力端子２２にそれぞれ接続されて
いる。さらに、ゲート信号配線２３とソース信号配線２
４の交差部付近には液晶駆動用のスイッチング素子とし
て画素電極２０に接続されたＴＦＴ２５が設けられてい
る。
１００には、複数の画素電極２０がマトリクス状に設け
られており、基板の端部には画素部を取り囲むようにし
て、複数のゲート信号入力端子２１およびソース信号入
力端子２２が設けられている。また、各画素電極２０の
周囲を通り、互いに直交差するように、ゲート信号配線
２３とソース信号配線２４が設けられており、ゲート信
号配線２３はゲート信号入力端子２１に、ソース信号配
線２４はソース信号入力端子２２にそれぞれ接続されて
いる。さらに、ゲート信号配線２３とソース信号配線２
４の交差部付近には液晶駆動用のスイッチング素子とし
て画素電極２０に接続されたＴＦＴ２５が設けられてい
る。
【００１７】図２において、ＴＦＴのゲート電極２６に
はゲート信号配線２３が接続されており、図１に示した
ゲート信号入力端子２１から入力された信号がゲート信
号配線２３を介してゲート電極２６に入力されることに
よりＴＦＴが駆動制御される。また、ＴＦＴのソース電
極２７にはソース信号配線２４が接続されており、図１
に示したソース信号入力端子２２から入力されたデータ
信号がソース信号配線２４を介してソース電極２７に入
力される。さらに、ＴＦＴのドレイン電極２８は、図３
に示した透明電極３５さらにコンタクトホール２９を介
して画素電極２０と接続されるとともに、透明電極３５
を介して付加容量の一方の電極３０ｂと接続されてい
る。付加容量の他方の電極３０ａは共通配線に接続され
ている。
はゲート信号配線２３が接続されており、図１に示した
ゲート信号入力端子２１から入力された信号がゲート信
号配線２３を介してゲート電極２６に入力されることに
よりＴＦＴが駆動制御される。また、ＴＦＴのソース電
極２７にはソース信号配線２４が接続されており、図１
に示したソース信号入力端子２２から入力されたデータ
信号がソース信号配線２４を介してソース電極２７に入
力される。さらに、ＴＦＴのドレイン電極２８は、図３
に示した透明電極３５さらにコンタクトホール２９を介
して画素電極２０と接続されるとともに、透明電極３５
を介して付加容量の一方の電極３０ｂと接続されてい
る。付加容量の他方の電極３０ａは共通配線に接続され
ている。
【００１８】図３（ａ）、（ｂ）のＴＦＴ部分におい
て、透明絶縁性基板３１上に、ゲート信号配線２３に接
続されたゲート電極２６が設けられ、その上を覆ってゲ
ート絶縁膜３２が設けられている。その上にはゲート電
極２６と重畳するように半導体層３３が設けられ、その
中央部上にチャネル保護層３４が設けられている。この
チャネル保護層３４の両端部および半導体層の一部を覆
い、チャネル保護層上で分断された状態で、ソース電極
２７およびドレイン電極２８が設けられている。ソース
電極２７およびドレイン電極２８の端部上には、透明電
極３５と金属層３６とが設けられ、透明電極３５は延長
されて、ドレイン電極２８と画素電極２０とを接続する
とともに付加容量の一方の電極に接続される接続電極と
なっている。さらに、ＴＦＴ、ゲート信号配線２３およ
びソース信号配線、接続電極の上部を覆って層間絶縁膜
３７が設けられている。
て、透明絶縁性基板３１上に、ゲート信号配線２３に接
続されたゲート電極２６が設けられ、その上を覆ってゲ
ート絶縁膜３２が設けられている。その上にはゲート電
極２６と重畳するように半導体層３３が設けられ、その
中央部上にチャネル保護層３４が設けられている。この
チャネル保護層３４の両端部および半導体層の一部を覆
い、チャネル保護層上で分断された状態で、ソース電極
２７およびドレイン電極２８が設けられている。ソース
電極２７およびドレイン電極２８の端部上には、透明電
極３５と金属層３６とが設けられ、透明電極３５は延長
されて、ドレイン電極２８と画素電極２０とを接続する
とともに付加容量の一方の電極に接続される接続電極と
なっている。さらに、ＴＦＴ、ゲート信号配線２３およ
びソース信号配線、接続電極の上部を覆って層間絶縁膜
３７が設けられている。
【００１９】この層間絶縁膜３７上には、画素電極２０
となる透明導電膜が設けられ、層間絶縁膜３７を貫くコ
ンタクトホール２９を介して、透明電極３５によりＴＦ
Ｔのドレイン電極２８と接続されている。
となる透明導電膜が設けられ、層間絶縁膜３７を貫くコ
ンタクトホール２９を介して、透明電極３５によりＴＦ
Ｔのドレイン電極２８と接続されている。
【００２０】図３（ａ）のゲート信号入力端子部におい
て、透明絶縁基板上３１に、ゲート信号配線２３ならび
にゲート信号入力端子２１が設けられている。これら
は、ＴＦＴのゲート電極２６に接続されている。この上
に、ゲート絶縁膜３２が設けられている。このゲート絶
縁膜３２上には、ゲート信号入力端子２１の方向に向か
って透明電極３５が設けられている。また、ゲート絶縁
膜３２上には、画素部から引き続き、層間絶縁膜３７が
形成されている。この層間絶縁膜３７と下地であるゲー
ト絶縁膜３２との接点を覆うように、保護膜３８が形成
されている。
て、透明絶縁基板上３１に、ゲート信号配線２３ならび
にゲート信号入力端子２１が設けられている。これら
は、ＴＦＴのゲート電極２６に接続されている。この上
に、ゲート絶縁膜３２が設けられている。このゲート絶
縁膜３２上には、ゲート信号入力端子２１の方向に向か
って透明電極３５が設けられている。また、ゲート絶縁
膜３２上には、画素部から引き続き、層間絶縁膜３７が
形成されている。この層間絶縁膜３７と下地であるゲー
ト絶縁膜３２との接点を覆うように、保護膜３８が形成
されている。
【００２１】他方、図３（ｂ）のソース信号入力端子部
において、透明絶縁性基板３１上に、ソース信号配線２
４ならびにソース信号入力端子２２が設けられている。
これらは、ＴＦＴのソース電極２７に接続されている。
この上に、画素部から引き続きゲート絶縁膜３２および
ゲート絶縁膜３２と同質の材料で形成された短絡防止絶
縁膜３９が設けられている。ゲート絶縁膜３２および短
絡防止絶縁膜３９の一部の上には、画素部から続く透明
電極３５とさらに金属層３６が形成されている。また、
ソース信号入力端子２２側には透明導電膜が設けられて
いる。また、短絡防止絶縁膜３９上の画素部寄りの部分
まで、画素部から引き続き層間絶縁膜３７が形成されて
いる。そして、この層間絶縁膜３７と短絡防止絶縁膜３
９との接点を覆うように、保護膜３８が形成されてい
る。
において、透明絶縁性基板３１上に、ソース信号配線２
４ならびにソース信号入力端子２２が設けられている。
これらは、ＴＦＴのソース電極２７に接続されている。
この上に、画素部から引き続きゲート絶縁膜３２および
ゲート絶縁膜３２と同質の材料で形成された短絡防止絶
縁膜３９が設けられている。ゲート絶縁膜３２および短
絡防止絶縁膜３９の一部の上には、画素部から続く透明
電極３５とさらに金属層３６が形成されている。また、
ソース信号入力端子２２側には透明導電膜が設けられて
いる。また、短絡防止絶縁膜３９上の画素部寄りの部分
まで、画素部から引き続き層間絶縁膜３７が形成されて
いる。そして、この層間絶縁膜３７と短絡防止絶縁膜３
９との接点を覆うように、保護膜３８が形成されてい
る。
【００２２】本実施形態１のアクティブマトリクス基板
は以上のように構成され、次に示すようにして製造する
ことができる。
は以上のように構成され、次に示すようにして製造する
ことができる。
【００２３】図３（ａ）、（ｂ）において、ガラス基板
などの透明絶縁性基板３１上に、Ａｌ、Ｃｒ、Ｔａ、Ｍ
ｏＴａ等の導電体をスパッタ法により成膜して、ゲート
電極２６、ゲート信号配線２３、ゲート信号入力端子２
１を形成し、それぞれ電気的に接続する。ゲート電極２
６、ゲート信号配線２３、ゲート信号入力端子２１を覆
うようにして、ＳｉＮx をＣＶＤ法によって成膜した
後、所望の形にパターニングして、ゲート絶縁膜３２を
形成する。ゲート絶縁膜３２としては他にも、例えば、
ＳｉＯx 、ＴａＯx 、ＡｌＯx のような絶縁体を用いる
ことが可能である。ソース信号入力端子部においてはこ
れと同一工程で、絶縁体成膜後、信号入力端子を横断す
るようにパターニングし、短絡防止絶縁膜３９を形成す
る。
などの透明絶縁性基板３１上に、Ａｌ、Ｃｒ、Ｔａ、Ｍ
ｏＴａ等の導電体をスパッタ法により成膜して、ゲート
電極２６、ゲート信号配線２３、ゲート信号入力端子２
１を形成し、それぞれ電気的に接続する。ゲート電極２
６、ゲート信号配線２３、ゲート信号入力端子２１を覆
うようにして、ＳｉＮx をＣＶＤ法によって成膜した
後、所望の形にパターニングして、ゲート絶縁膜３２を
形成する。ゲート絶縁膜３２としては他にも、例えば、
ＳｉＯx 、ＴａＯx 、ＡｌＯx のような絶縁体を用いる
ことが可能である。ソース信号入力端子部においてはこ
れと同一工程で、絶縁体成膜後、信号入力端子を横断す
るようにパターニングし、短絡防止絶縁膜３９を形成す
る。
【００２４】次に、ソース信号配線２４、透明電極３
５、および金属層３６をスパッタ法により順次成膜して
所定の形状にパターニングする。信号入力端子部の透明
電極３５をパターニングする際、前記の短絡防止絶縁膜
３９の一部を覆うように形成する。
５、および金属層３６をスパッタ法により順次成膜して
所定の形状にパターニングする。信号入力端子部の透明
電極３５をパターニングする際、前記の短絡防止絶縁膜
３９の一部を覆うように形成する。
【００２５】さらに、その上に、層間絶縁膜３７として
感光性のアクリル樹脂を例えばスピン塗布法により例え
ば３μｍの膜厚で形成する。この樹脂に対して、所望の
パターンに従って露光し、アルカリ性の溶液によって処
理する。これにより露光された部分のみがアルカリ性の
溶液によって現像されると、層間絶縁膜３７を貫通する
コンタクトホール２９が形成されることになる。また、
層間絶縁膜３７の周縁部は、図３（ａ）のゲート信号入
力端子部においてはゲート絶縁膜３２上、図３（ｂ）に
示すようにソース信号入力端子部においては短絡防止絶
縁膜３９上の一部を覆うように形成される。
感光性のアクリル樹脂を例えばスピン塗布法により例え
ば３μｍの膜厚で形成する。この樹脂に対して、所望の
パターンに従って露光し、アルカリ性の溶液によって処
理する。これにより露光された部分のみがアルカリ性の
溶液によって現像されると、層間絶縁膜３７を貫通する
コンタクトホール２９が形成されることになる。また、
層間絶縁膜３７の周縁部は、図３（ａ）のゲート信号入
力端子部においてはゲート絶縁膜３２上、図３（ｂ）に
示すようにソース信号入力端子部においては短絡防止絶
縁膜３９上の一部を覆うように形成される。
【００２６】その後、ＩＴＯなどの透明導電膜をスパッ
タ法により成膜する。次にこの透明導電膜を用いて、画
素電極２０、保護膜３８をそれぞれ所定の形状にパター
ニングして形成する。特に、保護膜３８は、パターニン
グの際にエッチングやレジスト剥離などで用いられる薬
液、例えば前者ならばＨＣｌとＦｅＣｌ3 の混合液が層
間絶縁膜３７の周縁から浸入することの無いように、ゲ
ート絶縁膜３２および短絡防止絶縁膜３９と層間絶縁膜
３７との接点を被覆し、信号入力端子を横断するような
リング型に形成するのがよい。このように、保護膜３８
を画素電極２０と同一工程において、同一材料を用いて
形成することにより製造工程を簡素化ならびに短縮化す
ることが可能となる。ただし、これらに限定するもので
はなく、画素電極２０を形成する前の工程で形成するこ
とも可能であるし、また、材質に関しても透明導電体に
限らず、アクティブマトリクス基板の製造に使用され
る、例えば、フッ素系樹脂等の耐薬品性に優れたものや
金属を用いることも可能である。
タ法により成膜する。次にこの透明導電膜を用いて、画
素電極２０、保護膜３８をそれぞれ所定の形状にパター
ニングして形成する。特に、保護膜３８は、パターニン
グの際にエッチングやレジスト剥離などで用いられる薬
液、例えば前者ならばＨＣｌとＦｅＣｌ3 の混合液が層
間絶縁膜３７の周縁から浸入することの無いように、ゲ
ート絶縁膜３２および短絡防止絶縁膜３９と層間絶縁膜
３７との接点を被覆し、信号入力端子を横断するような
リング型に形成するのがよい。このように、保護膜３８
を画素電極２０と同一工程において、同一材料を用いて
形成することにより製造工程を簡素化ならびに短縮化す
ることが可能となる。ただし、これらに限定するもので
はなく、画素電極２０を形成する前の工程で形成するこ
とも可能であるし、また、材質に関しても透明導電体に
限らず、アクティブマトリクス基板の製造に使用され
る、例えば、フッ素系樹脂等の耐薬品性に優れたものや
金属を用いることも可能である。
【００２７】以上のようにして、本実施形態１のアクテ
ィブマトリクス基板を製造することができる。
ィブマトリクス基板を製造することができる。
【００２８】このようにしてでき上がったアクティブマ
トリクス基板を、カラーフィルターなどを形成した対向
基板と貼り合わせて液晶を注入することにより、液晶表
示装置が完成する。
トリクス基板を、カラーフィルターなどを形成した対向
基板と貼り合わせて液晶を注入することにより、液晶表
示装置が完成する。
【００２９】このようにして得られた液晶表示装置で
は、従来問題となっていた、エッチング液やレジスト剥
離液などの浸入による層間絶縁膜３７の変質や剥離など
に起因する歩留まりの低下を抑制することができる。し
かも、従来の製造工程と同じ工程数で製造することがで
き、新しく設備を増設する必要がないという利点も兼ね
備えている。
は、従来問題となっていた、エッチング液やレジスト剥
離液などの浸入による層間絶縁膜３７の変質や剥離など
に起因する歩留まりの低下を抑制することができる。し
かも、従来の製造工程と同じ工程数で製造することがで
き、新しく設備を増設する必要がないという利点も兼ね
備えている。
【００３０】（実施形態２）本実施形態２では、本発明
実施形態１の液晶表示装置におけるアクティブマトリク
ス基板において、層間絶縁膜変質防止用の保護膜を、さ
らにバスライン欠陥修正用の冗長配線として用いる方法
について述べる。
実施形態１の液晶表示装置におけるアクティブマトリク
ス基板において、層間絶縁膜変質防止用の保護膜を、さ
らにバスライン欠陥修正用の冗長配線として用いる方法
について述べる。
【００３１】図４は、本発明実施形態２のアクティブマ
トリクス基板の構成を示す平面図である。
トリクス基板の構成を示す平面図である。
【００３２】図４において、保護膜５０はＩＴＯなどの
導電性の薄膜によって形成されており、この保護膜５０
は、ソースまたはゲート信号入力端子５１との間に、Ｓ
ｉＮx、アクリル系樹脂などの絶縁体からなる層を挟む
部分を持っている。
導電性の薄膜によって形成されており、この保護膜５０
は、ソースまたはゲート信号入力端子５１との間に、Ｓ
ｉＮx、アクリル系樹脂などの絶縁体からなる層を挟む
部分を持っている。
【００３３】例えば、ゲートあるいはソース信号配線上
に、断線などによるバスライン欠陥が１箇所生じた場
合、または、一本の信号配線上に複数の欠陥が生じた場
合、保護膜５０を冗長配線として次のように修正するこ
とができる。
に、断線などによるバスライン欠陥が１箇所生じた場
合、または、一本の信号配線上に複数の欠陥が生じた場
合、保護膜５０を冗長配線として次のように修正するこ
とができる。
【００３４】すなわち、欠陥の生じた信号配線の信号入
力端子５１と保護膜５０とがオーバーラップする箇所に
おいて、両者をレーザー照射などにより短絡させ、さら
に、その信号配線の両信号入力端子５１を外部配線など
を用いて電気的に接続させる。
力端子５１と保護膜５０とがオーバーラップする箇所に
おいて、両者をレーザー照射などにより短絡させ、さら
に、その信号配線の両信号入力端子５１を外部配線など
を用いて電気的に接続させる。
【００３５】また、ゲートあるいはソース信号配線の何
れかにおいて、複数の信号配線上に同時に複数のバスラ
イン欠陥が生じた場合にも、各々の欠陥箇所間に備わる
両信号入力端子部上の保護膜５０を、レーザー照射など
の方法を用いて分断し、各欠陥箇所について前記の修正
方法を実施することにより、保護膜５０は複数のバスラ
イン欠陥に対する冗長配線として用いられる。
れかにおいて、複数の信号配線上に同時に複数のバスラ
イン欠陥が生じた場合にも、各々の欠陥箇所間に備わる
両信号入力端子部上の保護膜５０を、レーザー照射など
の方法を用いて分断し、各欠陥箇所について前記の修正
方法を実施することにより、保護膜５０は複数のバスラ
イン欠陥に対する冗長配線として用いられる。
【００３６】このように、保護膜５０を導電性材料で形
成すると、これをバスライン欠陥修正用の冗長配線とし
て用いることが可能となる。
成すると、これをバスライン欠陥修正用の冗長配線とし
て用いることが可能となる。
【００３７】
【発明の効果】以上のように、本発明によれば、層間絶
縁膜の周縁部において、下地層との接触部に保護膜を設
けることにより、その後の製造工程で使用する薬液が、
層間絶縁膜とその下地との界面露出部から浸入すること
を防止することができ、その結果、層間絶縁膜が変質し
たり、剥離することがなくなるので、層間絶縁膜と下地
層との密着性を向上させることができる。さらには、ス
イッチング素子への影響もなくなり、歩留まりを向上さ
せることができる。
縁膜の周縁部において、下地層との接触部に保護膜を設
けることにより、その後の製造工程で使用する薬液が、
層間絶縁膜とその下地との界面露出部から浸入すること
を防止することができ、その結果、層間絶縁膜が変質し
たり、剥離することがなくなるので、層間絶縁膜と下地
層との密着性を向上させることができる。さらには、ス
イッチング素子への影響もなくなり、歩留まりを向上さ
せることができる。
【００３８】さらに、前記保護膜は、画素電極と同一工
程、同一材料で形成できるので、何等工程や装置を増加
させることなく、従来の製造方法のままで、簡単に製造
できる。
程、同一材料で形成できるので、何等工程や装置を増加
させることなく、従来の製造方法のままで、簡単に製造
できる。
【００３９】さらに、保護膜を導電性の薄膜とすること
で、バスライン欠陥修正用の冗長配線としても有効に利
用することができる。
で、バスライン欠陥修正用の冗長配線としても有効に利
用することができる。
【図１】本発明の実施形態１の液晶表示装置におけるア
クティブマトリクス基板の画素部および信号入力端子を
示す平面図である。
クティブマトリクス基板の画素部および信号入力端子を
示す平面図である。
【図２】図１の液晶表示装置におけるアクティブマトリ
クス基板の１画素部分の構成を示す平面図である。
クス基板の１画素部分の構成を示す平面図である。
【図３】図１の液晶表示装置におけるアクティブマトリ
クス基板のＡ−Ａ’およびＢ−Ｂ’断面図である。
クス基板のＡ−Ａ’およびＢ−Ｂ’断面図である。
【図４】本発明の実施形態２の液晶表示装置におけるア
クティブマトリクス基板のバスラインおよび冗長配線と
しての保護膜を示す平面図である。
クティブマトリクス基板のバスラインおよび冗長配線と
しての保護膜を示す平面図である。
【図５】従来の液晶表示装置におけるアクティブマトリ
クス基板のＴＦＴ、ソース信号入力端子およびゲート信
号入力端子部分の断面図である。
クス基板のＴＦＴ、ソース信号入力端子およびゲート信
号入力端子部分の断面図である。
１、３１ 絶縁性基板 ２、２６ ゲート電極 ３、２７ ソース電極 ４、３５ 透明電極 ５、２８ ドレイン電極 ６、３７ 層間絶縁膜 ７、２０ 画素電極 ８、２９ コンタクトホール ９、２３ ゲート信号配線 １０、２４ ソース信号配線 ２１ ゲート信号入力端子 ２２ ソース信号入力端子 ２５ ＴＦＴ ３０ａ、３０ｂ 付加容量の電極 ３２ ゲート絶縁膜 ３３ 半導体層 ３４ チャネル保護層 ３６ 金属層 ３８、５０ 保護膜 ３９ 短絡防止絶縁膜 ５１ 信号入力端子 １００ アクティブマトリクス基板
Claims (5)
- 【請求項１】 走査配線と信号配線の交差部近傍に該走
査配線および該信号配線に接続された薄膜トランジスタ
からなるスイッチング素子が設けられ、該スイッチング
素子、該走査配線および該信号配線の上部に層間絶縁膜
が設けられ、該層間絶縁膜上に画素電極が設けられた液
晶表示装置において、 該層間絶縁膜と該層間絶縁膜の下地層との界面露出部が
保護膜で被覆されていることを特徴とする液晶表示装
置。 - 【請求項２】 前記保護膜が導電性の薄膜からなること
を特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 絶縁性基板上に、複数のスイッチング素
子をマトリクス状に形成すると共に、該スイッチング素
子のゲート電極以外の一方電極に接続された走査配線お
よび該スイッチング素子のゲート電極以外の一方電極に
接続された信号配線を互いに交差するように形成し、か
つ該スイッチング素子のゲート電極以外の他方電極に接
続された透明導電膜よりなる透明電極を形成する工程
と、 該スイッチング素子、該走査配線、該信号配線および該
透明電極の上部に有機薄膜を塗布した後これをパターニ
ングして層間絶縁膜を形成すると共に、該層間絶縁膜を
貫いて該透明電極に達するコンタクトホールを形成する
工程と、 該層間絶縁膜上およびコンタクトホール内に、画素電極
を、少なくとも走査配線および／または信号配線と、少
なくとも一部が重なるように形成する工程と、該層間絶
縁膜の周縁部および該周縁部の下地層との界面露出部を
保護膜で被覆する工程とを含むことを特徴とする液晶表
示装置の製造方法。 - 【請求項４】 前記保護膜を前記画素電極と同時に形成
する工程を含むことを特徴とする請求項３記載の液晶表
示装置の製造方法。 - 【請求項５】 前記保護膜が、レーザー照射による短絡
処理を用いたバスライン欠陥修正時の冗長配線として用
いられることを特徴とする請求項２記載の液晶表示装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24951495A JPH0990421A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置およびその製造方法 |
| US08/721,328 US5731855A (en) | 1995-09-27 | 1996-09-26 | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24951495A JPH0990421A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0990421A true JPH0990421A (ja) | 1997-04-04 |
Family
ID=17194113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24951495A Pending JPH0990421A (ja) | 1995-09-27 | 1995-09-27 | 液晶表示装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5731855A (ja) |
| JP (1) | JPH0990421A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121783A (ja) * | 1997-10-09 | 1999-04-30 | Canon Inc | 光検出装置およびその製造方法 |
| WO1999030352A3 (de) * | 1997-12-10 | 1999-12-09 | Bosch Gmbh Robert | Verfahren zur herstellung einer matrix aus dünnschichttransistoren mit speicherkapazitäten |
| JP2000206557A (ja) * | 1999-01-14 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
| JP2008026900A (ja) * | 2006-07-18 | 2008-02-07 | Samsung Electronics Co Ltd | 駆動チップ、それを具備した表示装置及びリペア方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5931855A (en) | 1997-05-21 | 1999-08-03 | Frank Hoffman | Surgical methods using one-way suture |
| JP3966614B2 (ja) * | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
| KR100474002B1 (ko) * | 1998-04-28 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의불량패드수리방법및그구조 |
| US6353464B1 (en) * | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
| US6317174B1 (en) * | 1999-11-09 | 2001-11-13 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof |
| JP4414568B2 (ja) * | 2000-07-24 | 2010-02-10 | 三菱電機株式会社 | 液晶表示装置のｔｆｔアレイ基板製造方法 |
| US7056331B2 (en) | 2001-06-29 | 2006-06-06 | Quill Medical, Inc. | Suture method |
| US6848152B2 (en) * | 2001-08-31 | 2005-02-01 | Quill Medical, Inc. | Method of forming barbs on a suture and apparatus for performing same |
| JP4197233B2 (ja) * | 2002-03-20 | 2008-12-17 | 株式会社日立製作所 | 表示装置 |
| US6773450B2 (en) | 2002-08-09 | 2004-08-10 | Quill Medical, Inc. | Suture anchor and method |
| KR100905017B1 (ko) * | 2002-12-27 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| BRPI0510975B8 (pt) | 2004-05-14 | 2021-06-22 | Ethicon Endo Surgery Llc | sutura farpada |
| US20080255612A1 (en) * | 2007-04-13 | 2008-10-16 | Angiotech Pharmaceuticals, Inc. | Self-retaining systems for surgical procedures |
| US8777987B2 (en) * | 2007-09-27 | 2014-07-15 | Ethicon, Inc. | Self-retaining sutures including tissue retainers having improved strength |
| WO2009086172A2 (en) | 2007-12-19 | 2009-07-09 | Angiotech Pharmaceuticals, Inc. | Self-retaining sutures with heat-contact mediated retainers |
| US8916077B1 (en) | 2007-12-19 | 2014-12-23 | Ethicon, Inc. | Self-retaining sutures with retainers formed from molten material |
| US8118834B1 (en) | 2007-12-20 | 2012-02-21 | Angiotech Pharmaceuticals, Inc. | Composite self-retaining sutures and method |
| US8875607B2 (en) | 2008-01-30 | 2014-11-04 | Ethicon, Inc. | Apparatus and method for forming self-retaining sutures |
| US8615856B1 (en) | 2008-01-30 | 2013-12-31 | Ethicon, Inc. | Apparatus and method for forming self-retaining sutures |
| EP3533399A3 (en) | 2008-02-21 | 2019-10-23 | Ethicon LLC | Method for elevating retainers on self-retaining sutures |
| US8641732B1 (en) | 2008-02-26 | 2014-02-04 | Ethicon, Inc. | Self-retaining suture with variable dimension filament and method |
| EP3530196A1 (en) | 2008-04-15 | 2019-08-28 | Ethicon, LLC | Self-retaining sutures with bi-directional retainers or uni-directional retainers |
| MX381532B (es) | 2008-11-03 | 2025-03-12 | Ethicon Llc | Longitud de sutura autorretenible y metodo y dispositivo para su uso. |
| WO2011090628A2 (en) | 2009-12-29 | 2011-07-28 | Angiotech Pharmaceuticals, Inc. | Bidirectional self-retaining sutures with laser-marked and/or non-laser marked indicia and methods |
| KR102045300B1 (ko) | 2010-05-04 | 2019-11-18 | 에티컨, 엘엘씨 | 레이저 커팅된 리테이너를 갖는 자가-유지형 시스템 |
| EP2579787B1 (en) | 2010-06-11 | 2016-11-30 | Ethicon, LLC | Suture delivery tools for endoscopic and robot-assisted surgery |
| KR102236459B1 (ko) | 2010-11-03 | 2021-04-07 | 에티컨, 엘엘씨 | 약물-용출 자가-유지형 봉합재 및 그 관련 방법 |
| NZ704801A (en) | 2010-11-09 | 2015-10-30 | Ethicon Llc | Emergency self-retaining sutures and packaging |
| BR112013024303B1 (pt) | 2011-03-23 | 2020-12-15 | Ethicon Llc | Sistema de sutura de autorretenção e método para fabricar um sistema de sutura de autorretenção |
| US20130172931A1 (en) | 2011-06-06 | 2013-07-04 | Jeffrey M. Gross | Methods and devices for soft palate tissue elevation procedures |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184929A (ja) * | 1982-04-23 | 1983-10-28 | Citizen Watch Co Ltd | 立体視装置 |
| US4688896A (en) * | 1985-03-04 | 1987-08-25 | General Electric Company | Information conversion device with auxiliary address lines for enhancing manufacturing yield |
| JPS62135810A (ja) * | 1985-12-10 | 1987-06-18 | Nippon Kayaku Co Ltd | 液晶表示素子 |
| JPS6435351A (en) * | 1987-07-31 | 1989-02-06 | Nikkiso Co Ltd | Method for diagnosing water quality analyzer for water quality control of thermal power plant |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5187604A (en) * | 1989-01-18 | 1993-02-16 | Hitachi, Ltd. | Multi-layer external terminals of liquid crystal displays with thin-film transistors |
| EP0456338B1 (en) * | 1990-05-11 | 1996-09-18 | Sharp Kabushiki Kaisha | An active matrix display device and a method of manufacturing the same |
| JPH0474714A (ja) * | 1990-07-09 | 1992-03-10 | Seiko Epson Corp | Ｔｉ系超伝導材料 |
| JP2998255B2 (ja) * | 1991-04-04 | 2000-01-11 | セイコーエプソン株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JPH0572553A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH06230422A (ja) * | 1993-02-03 | 1994-08-19 | Fujitsu Ltd | 液晶パネル |
| JP3184853B2 (ja) * | 1993-06-24 | 2001-07-09 | 株式会社日立製作所 | 液晶表示装置 |
| JP3091603B2 (ja) * | 1993-07-23 | 2000-09-25 | シャープ株式会社 | 液晶表示装置 |
| JP3644980B2 (ja) * | 1993-09-06 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
-
1995
- 1995-09-27 JP JP24951495A patent/JPH0990421A/ja active Pending
-
1996
- 1996-09-26 US US08/721,328 patent/US5731855A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121783A (ja) * | 1997-10-09 | 1999-04-30 | Canon Inc | 光検出装置およびその製造方法 |
| WO1999030352A3 (de) * | 1997-12-10 | 1999-12-09 | Bosch Gmbh Robert | Verfahren zur herstellung einer matrix aus dünnschichttransistoren mit speicherkapazitäten |
| JP2000206557A (ja) * | 1999-01-14 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
| JP2008026900A (ja) * | 2006-07-18 | 2008-02-07 | Samsung Electronics Co Ltd | 駆動チップ、それを具備した表示装置及びリペア方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5731855A (en) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| US5835177A (en) | Array substrate with bus lines takeout/terminal sections having multiple conductive layers | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US5585290A (en) | Method of manufacturing a thin film transistor substrate | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JP2005242372A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR100418645B1 (ko) | 박막트랜지스터패널의 제조방법 | |
| JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| KR101006781B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3393420B2 (ja) | 半導体装置 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 |