JP2000206560A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2000206560A JP2000206560A JP956399A JP956399A JP2000206560A JP 2000206560 A JP2000206560 A JP 2000206560A JP 956399 A JP956399 A JP 956399A JP 956399 A JP956399 A JP 956399A JP 2000206560 A JP2000206560 A JP 2000206560A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel electrode
- electrode
- liquid crystal
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 一つの画素電極とその両側の信号線間の容量
のバランスをとりクロストークなどの表示不良を防止す
る。 【解決手段】 信号線１３に交差する補助容量線１４か
ら信号線に沿ってシールド電極１７を延在させ、シール
ド電極の一方の縁辺を当該画素電極１６２に重畳させ、
他方の縁辺を隣接画素電極１６１に重畳させ、その重畳
長さＬ１、Ｌ２を異ならせる。
のバランスをとりクロストークなどの表示不良を防止す
る。 【解決手段】 信号線１３に交差する補助容量線１４か
ら信号線に沿ってシールド電極１７を延在させ、シール
ド電極の一方の縁辺を当該画素電極１６２に重畳させ、
他方の縁辺を隣接画素電極１６１に重畳させ、その重畳
長さＬ１、Ｌ２を異ならせる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関わる。
クス型液晶表示装置に関わる。
【０００２】
【従来の技術】近年、高密度かつ大容量でありながら、
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。この液晶表示装置には、各種方式が
あるが、中でも隣接画素間のクロストークが小さく、高
コントラストの表示が得られ、透過型表示が可能かつ大
面積化も容易などの理由から、互いに交差する方向に設
けられた複数本の走査線と複数本の信号線により区画さ
れ画素領域となる複数個の領域に薄膜トランジスタ（Ｔ
ＦＴ）をスイッチング素子とする画素電極がマトリクス
状に設けられたアレイ基板を備えるアクティブマトリク
ス型液晶表示装置が多く用いられている。
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。この液晶表示装置には、各種方式が
あるが、中でも隣接画素間のクロストークが小さく、高
コントラストの表示が得られ、透過型表示が可能かつ大
面積化も容易などの理由から、互いに交差する方向に設
けられた複数本の走査線と複数本の信号線により区画さ
れ画素領域となる複数個の領域に薄膜トランジスタ（Ｔ
ＦＴ）をスイッチング素子とする画素電極がマトリクス
状に設けられたアレイ基板を備えるアクティブマトリク
ス型液晶表示装置が多く用いられている。
【０００３】画素は開口率の高い構造が望ましく、高開
口率の得られる構造として、信号線と画素電極を重ねる
配線ＢＭ（ブラックマトリクス）構造などがある。この
構造は、信号線上に絶縁層を介して画素電極を重ね配線
に遮光体を兼ねさせる構成であり、信号線と画素電極間
の寄生容量が大きい。
口率の得られる構造として、信号線と画素電極を重ねる
配線ＢＭ（ブラックマトリクス）構造などがある。この
構造は、信号線上に絶縁層を介して画素電極を重ね配線
に遮光体を兼ねさせる構成であり、信号線と画素電極間
の寄生容量が大きい。
【０００４】ＴＦＴ液晶ディスプレイの表示品位は、信
号線と画素電極との寄生容量によって左右され、この寄
生容量の影響は、補助容量を形成したり一定の電位に固
定されたシールド電極を、層間絶縁膜を介して画素電極
と信号線に重なるように配置することにより抑制するこ
とができる。
号線と画素電極との寄生容量によって左右され、この寄
生容量の影響は、補助容量を形成したり一定の電位に固
定されたシールド電極を、層間絶縁膜を介して画素電極
と信号線に重なるように配置することにより抑制するこ
とができる。
【０００５】
【発明が解決しようとする課題】また、配線ＢＭ構造で
は、ラビング方向の下流側の信号線の端部付近に、液晶
の配向不良領域が発生することが知られており、この領
域から光漏れが発生して不良の原因になっている。その
ため、液晶の配向不良領域を配線で遮光するために、信
号線と画素電極の重ね幅を大きくする必要があり、信号
線と画素電極間の寄生容量が増加するといった問題が発
生する。
は、ラビング方向の下流側の信号線の端部付近に、液晶
の配向不良領域が発生することが知られており、この領
域から光漏れが発生して不良の原因になっている。その
ため、液晶の配向不良領域を配線で遮光するために、信
号線と画素電極の重ね幅を大きくする必要があり、信号
線と画素電極間の寄生容量が増加するといった問題が発
生する。
【０００６】そこで、信号線と画素電極間の寄生容量の
増加をできるだけ抑えるために、信号線と画素電極の重
ね幅を、液晶の配向不良が発生する部分のみを大きくす
るという方法がある。しかしこの方法では、当該信号線
と画素電極間の容量と、隣接信号線と画素電極間の容量
のバランスがくずれるため、クロストークなどの表示不
良が発生しやすくなる。
増加をできるだけ抑えるために、信号線と画素電極の重
ね幅を、液晶の配向不良が発生する部分のみを大きくす
るという方法がある。しかしこの方法では、当該信号線
と画素電極間の容量と、隣接信号線と画素電極間の容量
のバランスがくずれるため、クロストークなどの表示不
良が発生しやすくなる。
【０００７】本発明は、このような不具合を改善するも
のであり、高い表示品位を有するアクティブマトリクス
型液晶表示装置を提供することを目的とする。
のであり、高い表示品位を有するアクティブマトリクス
型液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、共通電極を有
する対向基板とこの対向基板とともに液晶層を挟持する
アレイ基板と、このアレイ基板上に形成された複数の走
査線と、前記走査線と交差して形成された複数の信号線
と、前記走査線と前記信号線との交点部近傍に形成され
た薄膜トランジスタと、前記走査線と前記信号線とに囲
まれたそれぞれの領域に形成され相互に隣接する第１画
素電極と第２画素電極を含む複数の画素電極と、前記信
号線に対して交差して形成された補助容量線と、前記補
助容量線から延在し前記信号線に沿って形成されたシー
ルド電極とを有し、前記信号線と前記シールド電極が遮
光体を兼ね、前記遮光体と前記第１画素電極の重畳する
幅と、前記遮光体と前記第２画素電極の重畳する幅が異
なる液晶表示装置において、前記シールド電極は、前記
信号線の縁辺のうち前記第１画素電極側の縁辺のみに重
畳する第１の部分と、前記信号線の縁辺のうち前記第２
画素電極側の縁辺のみに重畳する第２の部分とを有し、
前記第１の部分と前記第２の部分の長さが異なることを
特徴とする液晶表示装置を得るものである。
する対向基板とこの対向基板とともに液晶層を挟持する
アレイ基板と、このアレイ基板上に形成された複数の走
査線と、前記走査線と交差して形成された複数の信号線
と、前記走査線と前記信号線との交点部近傍に形成され
た薄膜トランジスタと、前記走査線と前記信号線とに囲
まれたそれぞれの領域に形成され相互に隣接する第１画
素電極と第２画素電極を含む複数の画素電極と、前記信
号線に対して交差して形成された補助容量線と、前記補
助容量線から延在し前記信号線に沿って形成されたシー
ルド電極とを有し、前記信号線と前記シールド電極が遮
光体を兼ね、前記遮光体と前記第１画素電極の重畳する
幅と、前記遮光体と前記第２画素電極の重畳する幅が異
なる液晶表示装置において、前記シールド電極は、前記
信号線の縁辺のうち前記第１画素電極側の縁辺のみに重
畳する第１の部分と、前記信号線の縁辺のうち前記第２
画素電極側の縁辺のみに重畳する第２の部分とを有し、
前記第１の部分と前記第２の部分の長さが異なることを
特徴とする液晶表示装置を得るものである。
【０００９】本発明によれば、液晶配向不良領域を配線
で遮光することによる信号線の負荷容量の増加を抑えな
がら、当該信号線と画素電極間の容量と、隣接信号線と
画素電極間の容量の差が少なく、高い表示品位のアクテ
ィブマトリクス型液晶表示装置を実現することができ
る。
で遮光することによる信号線の負荷容量の増加を抑えな
がら、当該信号線と画素電極間の容量と、隣接信号線と
画素電極間の容量の差が少なく、高い表示品位のアクテ
ィブマトリクス型液晶表示装置を実現することができ
る。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１に本発明の第１の実
施の形態のアクティブマトリクス型液晶表示装置のアレ
イ基板の平面図を示し、図２にその一部拡大図、図３に
図２のＡＢ線に沿って切断した断面図、図４に図２のＤ
ＥＦＧＨ線に沿う液晶表示装置の一部断面図を示す。
いて図面を参照して説明する。図１に本発明の第１の実
施の形態のアクティブマトリクス型液晶表示装置のアレ
イ基板の平面図を示し、図２にその一部拡大図、図３に
図２のＡＢ線に沿って切断した断面図、図４に図２のＤ
ＥＦＧＨ線に沿う液晶表示装置の一部断面図を示す。
【００１１】図において、透明ガラスでできた絶縁性基
板１１上に、行方向に並行配列された複数の走査線１２
と、これに直交するように列方向に平行に配列された複
数の信号線１３とが格子状に配置される。これらの走査
線１２間に信号線１３に直交するように補助容量線１４
が設けられる。走査線と信号線が交差する近傍の図示の
下端部にポリシリコンやアモルファスシリコンの活性層
をもつＴＦＴ１５が配置され、走査線１２と信号線１３
とで囲まれた領域に、相互に隣接する画素電極１６すな
わち１６１、１６２、１６３・・・を配置する。
板１１上に、行方向に並行配列された複数の走査線１２
と、これに直交するように列方向に平行に配列された複
数の信号線１３とが格子状に配置される。これらの走査
線１２間に信号線１３に直交するように補助容量線１４
が設けられる。走査線と信号線が交差する近傍の図示の
下端部にポリシリコンやアモルファスシリコンの活性層
をもつＴＦＴ１５が配置され、走査線１２と信号線１３
とで囲まれた領域に、相互に隣接する画素電極１６すな
わち１６１、１６２、１６３・・・を配置する。
【００１２】信号線１３の縁辺と一つの画素電極１６２
の周辺部の縁辺の少なくとも一部の切り欠いた部分１６
ａ、１６ｂに重畳するように配設された補助容量線１４
の一部を延在させて設けた静電遮蔽性を有するシールド
電極１７が、一画素ピッチ内で信号線と交差し、隣接す
る画素電極１６１の周辺部の縁辺とも図３の幅ｂで一部
重なるように配設されている。図２中矢印３８ａは画素
電極１６２を覆って形成される配向膜３８の配向ベクト
ルを示す。以降の図では配向ベクトルを省略する。さら
に、信号線１３とシールド電極１７は遮光体を兼ねてお
り、配向ベクトルの上手側となる液晶の配向不良領域Ｎ
Ａが発生する場所（図２においては画素の左側の信号線
に沿った部分）だけ、遮光体（１３、１７）と画素電極
１６２の重畳する幅ａを大きくしている。シールド電極
１７は、１つの画素電極１６２と隣り合う２つの信号線
１３、１３の影響が等しくなるように、信号線１３の中
心軸１３ａに対して一つの画素１６２側のずれ領域１７
Ｂと隣接画素１６１側へのずれ領域１７Ａとで形成し
て、そのシールド電極１４の領域の長さＬ１、Ｌ２が調
整されて形成されている。一例としてＬ１＜Ｌ２とな
る。各ずれ領域に相当する画素電極の縁辺に切り欠け１
６ａ、１６ａが設けられ、この部分で信号１３は重畳し
ていない。従って、液晶の配向不良領域を隠すことによ
る信号線容量の増加および、信号線１３、１３と画素電
極１６２間容量の増加を最小限に抑え、さらに画素電極
１６２に対してＴＦＴ１５の接続されている信号線１３
の影響と接続されていない信号線１３の影響はほぼ同程
度であるため、信号線と画素電極との間の寄生容量の影
響を最小限に抑えることができる。
の周辺部の縁辺の少なくとも一部の切り欠いた部分１６
ａ、１６ｂに重畳するように配設された補助容量線１４
の一部を延在させて設けた静電遮蔽性を有するシールド
電極１７が、一画素ピッチ内で信号線と交差し、隣接す
る画素電極１６１の周辺部の縁辺とも図３の幅ｂで一部
重なるように配設されている。図２中矢印３８ａは画素
電極１６２を覆って形成される配向膜３８の配向ベクト
ルを示す。以降の図では配向ベクトルを省略する。さら
に、信号線１３とシールド電極１７は遮光体を兼ねてお
り、配向ベクトルの上手側となる液晶の配向不良領域Ｎ
Ａが発生する場所（図２においては画素の左側の信号線
に沿った部分）だけ、遮光体（１３、１７）と画素電極
１６２の重畳する幅ａを大きくしている。シールド電極
１７は、１つの画素電極１６２と隣り合う２つの信号線
１３、１３の影響が等しくなるように、信号線１３の中
心軸１３ａに対して一つの画素１６２側のずれ領域１７
Ｂと隣接画素１６１側へのずれ領域１７Ａとで形成し
て、そのシールド電極１４の領域の長さＬ１、Ｌ２が調
整されて形成されている。一例としてＬ１＜Ｌ２とな
る。各ずれ領域に相当する画素電極の縁辺に切り欠け１
６ａ、１６ａが設けられ、この部分で信号１３は重畳し
ていない。従って、液晶の配向不良領域を隠すことによ
る信号線容量の増加および、信号線１３、１３と画素電
極１６２間容量の増加を最小限に抑え、さらに画素電極
１６２に対してＴＦＴ１５の接続されている信号線１３
の影響と接続されていない信号線１３の影響はほぼ同程
度であるため、信号線と画素電極との間の寄生容量の影
響を最小限に抑えることができる。
【００１３】以下図４に基づき上記のアクティブマトリ
クス型液晶表示装置の製造方法について説明する。ま
ず、高融点ガラス基板や石英基板などの透明絶縁性基板
１１上にＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ程度
被着する。４５０℃で１時間炉アニールを行った後、Ｘ
ｅＣｌエキシマレーザを照射し、ａ−Ｓｉを多結晶化す
る。その後に、多結晶Ｓｉをフォトエッチング法により
パターニングして、表示領域内のＴＦＴ１５のチャネル
層となる半導体層２０を形成した。次に、ＣＶＤ法によ
り絶縁基板１１の全面にゲート絶縁膜２１となるＳｉＯ
ｘ膜を１００ｎｍから１５０ｎｍ程度被着する。続い
て、ゲート絶縁膜２１上にＴａ，Ｃｒ，Ａｌ，Ｍｏ，
Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜を２
００ｎｍから４００ｎｍ程度被着し、フォトエッチング
法により、ゲート電極２２、ゲート線１２、補助容量電
極１４を形成した。
クス型液晶表示装置の製造方法について説明する。ま
ず、高融点ガラス基板や石英基板などの透明絶縁性基板
１１上にＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ程度
被着する。４５０℃で１時間炉アニールを行った後、Ｘ
ｅＣｌエキシマレーザを照射し、ａ−Ｓｉを多結晶化す
る。その後に、多結晶Ｓｉをフォトエッチング法により
パターニングして、表示領域内のＴＦＴ１５のチャネル
層となる半導体層２０を形成した。次に、ＣＶＤ法によ
り絶縁基板１１の全面にゲート絶縁膜２１となるＳｉＯ
ｘ膜を１００ｎｍから１５０ｎｍ程度被着する。続い
て、ゲート絶縁膜２１上にＴａ，Ｃｒ，Ａｌ，Ｍｏ，
Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜を２
００ｎｍから４００ｎｍ程度被着し、フォトエッチング
法により、ゲート電極２２、ゲート線１２、補助容量電
極１４を形成した。
【００１４】その後、このゲート電極２２をマスクとし
てイオン注入やイオンドーピング法により不純物の注入
を行い、画素部のＴＦＴ１５のドレイン電極２３とソー
ス電極２４を形成した。不純物の注入は、例えば加速電
圧８０ｋｅｖで５ｘ１０１５ａｔｏｍｓ／ｃｍ２のドー
ズ量で、ＰＨ３／Ｈ２によりリンを高濃度注入した。そ
の後、基板をアニールすることにより不純物を活性化す
る。その後、更にＮｃｈ型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ）２５、２６を形成するための不
純物注入を行い、基板をアニールすることにより不純物
を活性化する。
てイオン注入やイオンドーピング法により不純物の注入
を行い、画素部のＴＦＴ１５のドレイン電極２３とソー
ス電極２４を形成した。不純物の注入は、例えば加速電
圧８０ｋｅｖで５ｘ１０１５ａｔｏｍｓ／ｃｍ２のドー
ズ量で、ＰＨ３／Ｈ２によりリンを高濃度注入した。そ
の後、基板をアニールすることにより不純物を活性化す
る。その後、更にＮｃｈ型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ）２５、２６を形成するための不
純物注入を行い、基板をアニールすることにより不純物
を活性化する。
【００１５】更に、例えばＰＥＣＶＤ法を用いて絶縁基
板の全面に層間絶縁膜ＳｉＯ２２７を５００ｎｍから７
００ｎｍ程度被着する。続いて、フォトエッチング法に
より、画素部のＴＦＴ１５のドレイン電極２３とソース
電極２４に至るコンタクトホール２８（図２）を形成し
た。次に、Ｔａ，Ｃｒ，Ａ１，Ｍｏ，Ｗ，Ｃｕなどの単
体又はその積層膜あるいは合金膜を５００ｎｍ〜７００
ｎｍ程度被着し、フォトエッチング法により所定の形状
にパターンニングし、信号線１３、補助容量電極１４、
ＴＦＴ１５のドレイン電極２３と信号線１３の接続の各
種配線等を行った。次に、ＰＥＣＶＤ法により絶縁基板
の全面にＳｉＮｘからなる透明保護絶縁膜２９を成膜
し、フォトエッチング法により第１のスルーホール３０
を形成する。次に有機絶縁層３１を全面に２μｍから４
μｍほど塗布し、補助容量素子の上部電極１４に至る第
２のスルーホール３２を形成する。次に、ＩＴＯをスパ
ッタ法により１００ｎｍ程度成膜し、フォトエッチング
法により所定の形状にパターンニングして、画素電極１
６を形成した。以上の工程により、アクティブマトリク
ス型液晶表示素子のアレイ基板３３が得られる。
板の全面に層間絶縁膜ＳｉＯ２２７を５００ｎｍから７
００ｎｍ程度被着する。続いて、フォトエッチング法に
より、画素部のＴＦＴ１５のドレイン電極２３とソース
電極２４に至るコンタクトホール２８（図２）を形成し
た。次に、Ｔａ，Ｃｒ，Ａ１，Ｍｏ，Ｗ，Ｃｕなどの単
体又はその積層膜あるいは合金膜を５００ｎｍ〜７００
ｎｍ程度被着し、フォトエッチング法により所定の形状
にパターンニングし、信号線１３、補助容量電極１４、
ＴＦＴ１５のドレイン電極２３と信号線１３の接続の各
種配線等を行った。次に、ＰＥＣＶＤ法により絶縁基板
の全面にＳｉＮｘからなる透明保護絶縁膜２９を成膜
し、フォトエッチング法により第１のスルーホール３０
を形成する。次に有機絶縁層３１を全面に２μｍから４
μｍほど塗布し、補助容量素子の上部電極１４に至る第
２のスルーホール３２を形成する。次に、ＩＴＯをスパ
ッタ法により１００ｎｍ程度成膜し、フォトエッチング
法により所定の形状にパターンニングして、画素電極１
６を形成した。以上の工程により、アクティブマトリク
ス型液晶表示素子のアレイ基板３３が得られる。
【００１６】一方、透明性絶縁基板３５として例えばガ
ラス基板上に、スパッタ法により例えばＩＴＯからなる
透明性電極である対向電極３６を形成することにより、
対向基板３７が得られる。続いて、アレイ基板３３と対
向基板３７の画素電極１６側と対向電極３６側全面に低
温キュア型のポリイミドからなる配向膜３８、３９、を
印刷塗布し、両基板３３、３７、の対向時に配向軸が９
０°となるようにラビング処理をした後、両基板３３、
３７を対向して組み立て、セル化し、その間隙にネマテ
ィック液晶層４０を注入し封止する。そして、両基板３
３、３７の絶縁基板１１、３５側に偏光板４１、４２を
貼り付けることにより液晶表示装置が得られる。
ラス基板上に、スパッタ法により例えばＩＴＯからなる
透明性電極である対向電極３６を形成することにより、
対向基板３７が得られる。続いて、アレイ基板３３と対
向基板３７の画素電極１６側と対向電極３６側全面に低
温キュア型のポリイミドからなる配向膜３８、３９、を
印刷塗布し、両基板３３、３７、の対向時に配向軸が９
０°となるようにラビング処理をした後、両基板３３、
３７を対向して組み立て、セル化し、その間隙にネマテ
ィック液晶層４０を注入し封止する。そして、両基板３
３、３７の絶縁基板１１、３５側に偏光板４１、４２を
貼り付けることにより液晶表示装置が得られる。
【００１７】このようにして出来上がったアレイ基板３
３では、液晶の配向不良が発生する領域だけ、遮光体
（１３、１７）と画素電極１６の重なり幅を大きくする
ので、信号線１３の容量の増加と、信号線１３と画素電
極１６間容量の増加を最小限に抑えることができる。ま
た、当該信号線１３と画素電極１６間の容量と、隣接信
号線１３と画素電極１６間の容量がほぼ等しくなるの
で、クロストークや輝度むらといった画質不良の無い良
好な表示が得られた。また、本発明は種々変形が可能で
ある。以下図１と同符号の部分は同様部分を示す。
３では、液晶の配向不良が発生する領域だけ、遮光体
（１３、１７）と画素電極１６の重なり幅を大きくする
ので、信号線１３の容量の増加と、信号線１３と画素電
極１６間容量の増加を最小限に抑えることができる。ま
た、当該信号線１３と画素電極１６間の容量と、隣接信
号線１３と画素電極１６間の容量がほぼ等しくなるの
で、クロストークや輝度むらといった画質不良の無い良
好な表示が得られた。また、本発明は種々変形が可能で
ある。以下図１と同符号の部分は同様部分を示す。
【００１８】図５に示す第２の実施の形態は、図１に示
す実施の形態において、シールド電極１７ではなく信号
線１３０の両画素電極側に切込み５１、５２を設けて、
このシールド電極１７の中心１７ａに対して非直線の鍵
型に形成した場合である。この様な構成にしても、上記
実施例と同様の効果が得られる。
す実施の形態において、シールド電極１７ではなく信号
線１３０の両画素電極側に切込み５１、５２を設けて、
このシールド電極１７の中心１７ａに対して非直線の鍵
型に形成した場合である。この様な構成にしても、上記
実施例と同様の効果が得られる。
【００１９】図６に示す第３の実施の形態は、図１に示
す実施例において、シールド電極１７０を前段のゲート
線１２０から延在させて形成した場合である。このよう
な構成では、補助容量線が不要になり、高い開口率を得
ることができる。
す実施例において、シールド電極１７０を前段のゲート
線１２０から延在させて形成した場合である。このよう
な構成では、補助容量線が不要になり、高い開口率を得
ることができる。
【００２０】図７に示す第４の実施の形態は、液晶の配
向不良領域が発生する信号線１３１の端部、すなわち、
信号線１３１と画素電極１６の重畳する幅の大きい側の
みにシールド電極１７０を補助容量線１４から延在させ
て形成した場合である。このシールド電極１７０の長さ
Ｌ１は、画素電極１６と隣り合う２つの信号線１３１、
１３２の影響が等しくなるように、シールド電極の長さ
が調整されて形成されている。この様な構成にしても、
上記実施の形態と同様の効果が得られる。図８に示す第
５の実施の形態は、第１のシールド電極１７１と第２の
シールド電極１７２を信号線１３の両側に補助容量線１
４から延在させて形成した場合であり、第１のシールド
電極１７１の長さＬ１と第２のシールド電極１７２の長
さＬ２が異なっている。
向不良領域が発生する信号線１３１の端部、すなわち、
信号線１３１と画素電極１６の重畳する幅の大きい側の
みにシールド電極１７０を補助容量線１４から延在させ
て形成した場合である。このシールド電極１７０の長さ
Ｌ１は、画素電極１６と隣り合う２つの信号線１３１、
１３２の影響が等しくなるように、シールド電極の長さ
が調整されて形成されている。この様な構成にしても、
上記実施の形態と同様の効果が得られる。図８に示す第
５の実施の形態は、第１のシールド電極１７１と第２の
シールド電極１７２を信号線１３の両側に補助容量線１
４から延在させて形成した場合であり、第１のシールド
電極１７１の長さＬ１と第２のシールド電極１７２の長
さＬ２が異なっている。
【００２１】図９は、図８をＡＢ線に沿って切断した断
面図であり、第１のシールド電極１７１と画素電極１６
２の重畳する幅ｃと第２のシールド電極１７２と隣の画
素電極１６１の重畳するｄが異なっている。この様な構
成にしても上記実施の形態と同様の効果が得られる。
面図であり、第１のシールド電極１７１と画素電極１６
２の重畳する幅ｃと第２のシールド電極１７２と隣の画
素電極１６１の重畳するｄが異なっている。この様な構
成にしても上記実施の形態と同様の効果が得られる。
【００２２】また、本実施の形態は半導体層としてポリ
シリコン層を用いたアクティブマトリクス型液晶表示装
置に関して記述したが、本発明は半導体層として例えば
アモルファスシリコン層等の他の半導体層を用いたアク
ティブマトリクス型液晶表示装置についても同様の効果
が得られる。
シリコン層を用いたアクティブマトリクス型液晶表示装
置に関して記述したが、本発明は半導体層として例えば
アモルファスシリコン層等の他の半導体層を用いたアク
ティブマトリクス型液晶表示装置についても同様の効果
が得られる。
【００２３】
【発明の効果】以上詳述したように、この発明による
と、液晶の配向不良が発生する領域だけ遮光体と画素電
極の重なり幅を大きくするので、信号線容量の増加及び
信号線と画素電極間容量の増加を最小限に抑えることが
できる。また、当該自信号線と画素電極間の容量と、隣
接信号線と画素電極間の容量をほぼ等しくすることがで
きるので、クロストークや輝度むらといった画質不良の
無いアクティブマトリクス型液晶表示装置を実現するこ
とができる。
と、液晶の配向不良が発生する領域だけ遮光体と画素電
極の重なり幅を大きくするので、信号線容量の増加及び
信号線と画素電極間容量の増加を最小限に抑えることが
できる。また、当該自信号線と画素電極間の容量と、隣
接信号線と画素電極間の容量をほぼ等しくすることがで
きるので、クロストークや輝度むらといった画質不良の
無いアクティブマトリクス型液晶表示装置を実現するこ
とができる。
【図１】本発明の第１の実施の形態におけるアクティブ
マトリクス型液晶表示装置の一画素平面図
マトリクス型液晶表示装置の一画素平面図
【図２】図１における一部拡大平面図
【図３】図２をＡＢ線で切断したアレイ基板の断面図
【図４】図２におけるＤＥＦＧＨ線で切断したアレイ基
板およびこれと対応する対向基板を含んだ液晶表示装置
の一部断面図
板およびこれと対応する対向基板を含んだ液晶表示装置
の一部断面図
【図５】本発明の２の実施の形態の一画素平面図
【図６】本発明の第３の実施の形態の一画素平面図
【図７】本発明の第４の実施の形態の一画素平面図
【図８】本発明の第５の実施の形態の一画素平面図
【図９】図８におけるＡＢ線で切断したアレイ基板の断
面図
面図
１２：走査線 １３：信号線 １４：補助容量線 １５：ＴＦＴ １６、１６１、１６２、・・・：画素電極 １７：シールド電極 ３３：アレイ基板 ３７：対向基板 ４０：液晶層
フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA35 JA38 JA39 JA42 JA44 JB13 JB23 JB32 JB33 JB42 JB52 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 KB14 KB23 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA28 MA35 MA37 MA41 NA01 NA23 NA24 NA25 QA07
Claims (9)
- 【請求項１】 共通電極を有する対向基板とこの対向基
板とともに液晶層を挟持するアレイ基板と、このアレイ
基板上に形成された複数の走査線と、前記走査線と交差
して形成された複数の信号線と、前記走査線と前記信号
線との交点部近傍に形成された薄膜トランジスタと、前
記走査線と前記信号線とに囲まれたそれぞれの領域に形
成され相互に隣接する第１画素電極と第２画素電極を含
む複数の画素電極と、前記信号線に対して交差して形成
された補助容量線と、前記補助容量線から延在し前記信
号線に沿って形成されたシールド電極とを有し、前記信
号線と前記シールド電極が遮光体を兼ね、前記遮光体と
前記第１画素電極の重畳する幅と、前記遮光体と前記第
２画素電極の重畳する幅が異なる液晶表示装置におい
て、前記シールド電極は、前記信号線の縁辺のうち前記
第１画素電極側の縁辺のみに重畳する第１の部分と、前
記信号線の縁辺のうち前記第２画素電極側の縁辺のみに
重畳する第２の部分とを有し、前記第１の部分と前記第
２の部分の長さが異なることを特徴とする液晶表示装
置。 - 【請求項２】 前記信号線は略直線状の中心軸を有し、
前記信号線に沿って形成されるシールド電極は、前記中
心軸に対して前記第１画素電極側にずれて形成された部
分と、前記第２画素電極側にずれて形成された部分とを
有する非直線形状であることを特徴とする請求項１記載
の液晶表示装置。 - 【請求項３】 前記信号線はその中心軸に対して前記第
１画素電極側にずれて形成された部分と、前記第２画素
電極側にずれて形成された部分とを有する非直線形状で
あることを特徴とする請求項１記載の液晶表示装置。 - 【請求項４】 前記信号線の少なくとも一部が、前記第
１の部分において前記第１画素電極と、かつ前記第２の
部分において前記第２の画素電極と重畳しないことを特
徴とする請求項１記載の液晶表示装置。 - 【請求項５】 前記信号線と前記シールド電極で形成さ
れる遮光体が直線状であることを特徴とする請求項１記
載の液晶表示装置。 - 【請求項６】 基板上に形成された複数の走査線と、前
記走査線と交差して形成された複数の信号線と、前記走
査線と前記信号線との交点部近傍に形成された薄膜トラ
ンジスタと、前記走査線と前記信号線とに囲まれたそれ
ぞれの領域に形成された複数の画素電極と、前記信号線
に対して交差して形成された補助容量線と、前記補助容
量線から延在し前記信号線に沿って形成されたシールド
電極とを有し、前記信号線と前記シールド電極が遮光体
を兼ね、前記遮光体と前記画素電極のうちの第１画素電
極に重畳する幅と、前記遮光体と前記が疎電極のうちの
前記第１画素電極に隣接する第２画素電極に重畳する幅
とが異なる液晶表示装置において、前記シールド電極
は、前記信号線の縁辺のうち前記第２画素電極側の縁辺
のみに重畳する第２の部分を有することを特徴とする液
晶表示装置。 - 【請求項７】 基板上に形成された複数の走査線と、前
記走査線と交差して形成された複数の信号線と、前記走
査線と前記信号線との交点部近傍に形成された薄膜トラ
ンジスタと、前記走査線と前記信号線とに囲まれたそれ
ぞれの領域に形成された複数の画素電極と、前記信号線
に対して直交して形成された補助容量線と、前記補助容
量線から延在し前記信号線に沿って形成されたシールド
電極とを有し、前記信号線と前記シールド電極が遮光体
を兼ね、前記遮光体と第１画素電極の重畳する幅と、前
記遮光体と第２画素電極の重畳する幅が異なる液晶表示
装置において、前記補助容量線から延在し前記信号線に
沿って形成された第１のシールド電極と第２のシールド
電極が、前記信号線の両辺に重畳する部分を有し、前記
第１のシールド電極と前記第２のシールド電極の長さが
異なることを特徴とする液晶表示装置。 - 【請求項８】 前記走査線は前記補助容量線を兼ね、前
記シールド電極は前記走査線から延在していることを特
徴とする請求項１、６および７のいずれかに記載の液晶
表示装置。 - 【請求項９】 基板上に形成された複数の走査線と、前
記走査線と交差して形成された複数の信号線と、前記走
査線と前記信号線との交点部近傍に形成された薄膜トラ
ンジスタと、前記走査線と前記信号線とに囲まれたそれ
ぞれの領域に形成された複数の画素電極と、前記信号線
に対して直交して形成された補助容量線と、前記補助容
量線から延在し前記信号線に沿って形成されたシールド
電極とを有し、前記信号線と前記シールド電極が遮光体
を兼ね、前記遮光体と第１画素電極の重畳する幅と、前
記遮光体と第２画素電極の重畳する幅が異なる液晶表示
装置において、前信号線に隣接する画素電極の縁辺に前
記信号線と重畳しない欠け部を形成してこの欠け部を覆
ってその周囲の前記信号線と前記画素電極に重畳するよ
うにシールド電極を配置してなる液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956399A JP2000206560A (ja) | 1999-01-18 | 1999-01-18 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956399A JP2000206560A (ja) | 1999-01-18 | 1999-01-18 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000206560A true JP2000206560A (ja) | 2000-07-28 |
Family
ID=11723773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP956399A Pending JP2000206560A (ja) | 1999-01-18 | 1999-01-18 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000206560A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004038041A (ja) * | 2002-07-05 | 2004-02-05 | Chi Mei Electronics Corp | 画像表示素子及び画像表示装置 |
| JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
| JP2007094261A (ja) * | 2005-09-30 | 2007-04-12 | Epson Imaging Devices Corp | 半透過型液晶表示パネル |
| US7394513B2 (en) | 2004-02-04 | 2008-07-01 | Sharp Kabushiki Kaisha | Display device having particular signal lines |
| US7773049B2 (en) | 2004-05-13 | 2010-08-10 | Sharp Kabushiki Kaisha | Crosstalk elimination circuit, liquid crystal display apparatus, and display control method |
| US8253872B2 (en) | 2004-01-29 | 2012-08-28 | Sharp Kabushiki Kaisha | Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement |
-
1999
- 1999-01-18 JP JP956399A patent/JP2000206560A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004038041A (ja) * | 2002-07-05 | 2004-02-05 | Chi Mei Electronics Corp | 画像表示素子及び画像表示装置 |
| JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
| US8253872B2 (en) | 2004-01-29 | 2012-08-28 | Sharp Kabushiki Kaisha | Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement |
| US7394513B2 (en) | 2004-02-04 | 2008-07-01 | Sharp Kabushiki Kaisha | Display device having particular signal lines |
| US7773049B2 (en) | 2004-05-13 | 2010-08-10 | Sharp Kabushiki Kaisha | Crosstalk elimination circuit, liquid crystal display apparatus, and display control method |
| JP2007094261A (ja) * | 2005-09-30 | 2007-04-12 | Epson Imaging Devices Corp | 半透過型液晶表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4445077B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
| US5953088A (en) | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes | |
| US7619286B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US6475837B2 (en) | Electro-optical device | |
| JP3782194B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| KR100330363B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| US8300166B2 (en) | Display panel and method of manufacturing the same | |
| JP4126156B2 (ja) | 液晶表示装置 | |
| JP3420201B2 (ja) | 液晶表示装置 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JPH11242244A (ja) | 液晶表示装置 | |
| US20090273747A1 (en) | Liquid crystal display and method for manufacturing the same | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| KR100372530B1 (ko) | 액티브 매트릭스 기판의 제조방법 | |
| JP2000267130A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100721304B1 (ko) | 액정표시장치용 액정패널 및 그의 제조방법 | |
| JP2001228491A (ja) | 液晶表示装置 | |
| US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2001318390A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001154205A (ja) | アクティブマトリクス型の液晶表示装置 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JP4216615B2 (ja) | 液晶表示装置 |