JP2000207203A - マイクロコントロ―ラ - Google Patents
マイクロコントロ―ラInfo
- Publication number
- JP2000207203A JP2000207203A JP11183962A JP18396299A JP2000207203A JP 2000207203 A JP2000207203 A JP 2000207203A JP 11183962 A JP11183962 A JP 11183962A JP 18396299 A JP18396299 A JP 18396299A JP 2000207203 A JP2000207203 A JP 2000207203A
- Authority
- JP
- Japan
- Prior art keywords
- enable signal
- microcode
- program
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 マイクロコードだけを利用して種々のメモリ
特性を持った外部メモリにアクセスする。 【解決手段】 メモリタイププログラムブロック２２は
マイクロコードＲＯＭ１２からのシーケンスフィールド
信号SEQUENCE FIELDに応答して内部レジスタに記憶され
た値をオフセット値ADD VALUEで出力する。マイクロコ
ードプログラムカウンタ２０はオフセット値ADD VALUE
を受けてプログラムカウンタ値をオフセット値ADD VALU
Eだけ増加させ、この増加されたプログラムカウンタ値
に該当する次のマイクロコードアドレスを出力する。マ
イクロコードＲＯＭ１２は外部メモリをアクセスするの
に使われるマイクロコードを記憶している。メモリタイ
ププログラムブロック２２はＡＬＥプログラムレジスタ
イネーブル信号とＷＡＩＴプログラムレジスタイネーブ
ル信号に応答して使用者がプログラムした外部メモリの
特性値を記憶する。
特性を持った外部メモリにアクセスする。 【解決手段】 メモリタイププログラムブロック２２は
マイクロコードＲＯＭ１２からのシーケンスフィールド
信号SEQUENCE FIELDに応答して内部レジスタに記憶され
た値をオフセット値ADD VALUEで出力する。マイクロコ
ードプログラムカウンタ２０はオフセット値ADD VALUE
を受けてプログラムカウンタ値をオフセット値ADD VALU
Eだけ増加させ、この増加されたプログラムカウンタ値
に該当する次のマイクロコードアドレスを出力する。マ
イクロコードＲＯＭ１２は外部メモリをアクセスするの
に使われるマイクロコードを記憶している。メモリタイ
ププログラムブロック２２はＡＬＥプログラムレジスタ
イネーブル信号とＷＡＩＴプログラムレジスタイネーブ
ル信号に応答して使用者がプログラムした外部メモリの
特性値を記憶する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコントロ
ーラに関し、特に、マイクロコード（microcode）を利
用して動作特性が異なる外部メモリをアクセスするマイ
クロコントローラに関するものである。
ーラに関し、特に、マイクロコード（microcode）を利
用して動作特性が異なる外部メモリをアクセスするマイ
クロコントローラに関するものである。
【０００２】
【従来の技術】一般に、組み込みアプリケーション（em
beded application）はハードウェアを制御するのに使
用されている。組み込みアプリケーションは制御するハ
ードウェアが決まれば上記ハードウェアを制御する制御
方式が決定され、決定された制御方式はプログラムで具
現される。
beded application）はハードウェアを制御するのに使
用されている。組み込みアプリケーションは制御するハ
ードウェアが決まれば上記ハードウェアを制御する制御
方式が決定され、決定された制御方式はプログラムで具
現される。
【０００３】したがって、このようなプログラムはハー
ドウェアによって異なり、また、プログラムの大きさも
種々である。大部分のマイクロコントローラ（以下、Ｍ
ＣＵ（micro controller unit）という）は、内部にコ
ードを記憶するためのコードメモリとデータを記憶する
ためのデータメモリのような内部メモリを有する。
ドウェアによって異なり、また、プログラムの大きさも
種々である。大部分のマイクロコントローラ（以下、Ｍ
ＣＵ（micro controller unit）という）は、内部にコ
ードを記憶するためのコードメモリとデータを記憶する
ためのデータメモリのような内部メモリを有する。
【０００４】一方、組み込みコントローラ（embeded co
ntroller）としてＭＣＵを使用し、大きさが非常に大き
い組み込みアプリケーションを実行する場合に、内部メ
モリだけでは実行できないときには、外部メモリを使用
して上記アプリケーションを実行する。
ntroller）としてＭＣＵを使用し、大きさが非常に大き
い組み込みアプリケーションを実行する場合に、内部メ
モリだけでは実行できないときには、外部メモリを使用
して上記アプリケーションを実行する。
【０００５】したがって、ＭＣＵは外部メモリに対する
読み出し／書き込み動作を制御するためのメモリ管理ユ
ニット（以下、ＭＭＵ（memory management unit）とい
う）を有し、外部メモリをアクセスできる命令語（inst
ruction）を提供する。
読み出し／書き込み動作を制御するためのメモリ管理ユ
ニット（以下、ＭＭＵ（memory management unit）とい
う）を有し、外部メモリをアクセスできる命令語（inst
ruction）を提供する。
【０００６】また、ＭＭＵは種々の動作特性の外部メモ
リをアクセスできる柔軟性（flexibility）がなければ
ならない。この特性のうち重要なものがアクセス時間
（access time）である。
リをアクセスできる柔軟性（flexibility）がなければ
ならない。この特性のうち重要なものがアクセス時間
（access time）である。
【０００７】図１はハンドシェーク方式を使用して外部
メモリにアクセスする従来のＭＣＵを示すブロック図で
ある。ＭＣＵには、データパス１０と、マイクロコード
ＲＯＭ１２と、ＭＭＵ１４と、バスユニット１６が含ま
れている。外部メモリにアクセスするとき、ＭＭＵ１４
は外部メモリ要求信号（REQUEST）をバスユニット１６
に出力し、バスユニット１６は外部メモリ要求信号に応
答してメモリアクセスバスサイクルを発生させ、外部メ
モリ１８にアクセスする。
メモリにアクセスする従来のＭＣＵを示すブロック図で
ある。ＭＣＵには、データパス１０と、マイクロコード
ＲＯＭ１２と、ＭＭＵ１４と、バスユニット１６が含ま
れている。外部メモリにアクセスするとき、ＭＭＵ１４
は外部メモリ要求信号（REQUEST）をバスユニット１６
に出力し、バスユニット１６は外部メモリ要求信号に応
答してメモリアクセスバスサイクルを発生させ、外部メ
モリ１８にアクセスする。
【０００８】外部メモリ１８にアクセスした後、バスユ
ニット１６はＭＭＵに外部メモリからアクセスしたデー
タが用意されたことを知らせるレディ信号（READY）を
出力し、上記アクセスしたデータをデータパス１０に出
力する。
ニット１６はＭＭＵに外部メモリからアクセスしたデー
タが用意されたことを知らせるレディ信号（READY）を
出力し、上記アクセスしたデータをデータパス１０に出
力する。
【０００９】詳述した従来のメカニズムはＭＭＵ１４お
よびバスユニット１６により、外部メモリ１８をアクセ
スするようにしたので、外部メモリアクセス動作がＭＣ
Ｕの内部動作と分離されることによって高い柔軟性があ
るものの、ＭＭＵ、バスユニット等の多くのハードウェ
アを必要とし、内部制御のために使われるマイクロコー
ドも多くのコードを必要とするため、全般的に回路の大
きさが大きくなるという問題があった。
よびバスユニット１６により、外部メモリ１８をアクセ
スするようにしたので、外部メモリアクセス動作がＭＣ
Ｕの内部動作と分離されることによって高い柔軟性があ
るものの、ＭＭＵ、バスユニット等の多くのハードウェ
アを必要とし、内部制御のために使われるマイクロコー
ドも多くのコードを必要とするため、全般的に回路の大
きさが大きくなるという問題があった。
【００１０】図２および図３は外部メモリの基本的な読
み出し／書き込みサイクルを示す。図２および図３を説
明する。メモリサイクルにより種々の外部メモリのアク
セス時間を支援しようとすれば、アドレスラッチイネー
ブル信号ＡＬＥと、読み出しイネーブル信号ＲＤ＃と、
書き込みイネーブル信号ＷＲ＃が外部メモリの仕様（sp
ecification）によって拡張されなければならない。こ
こで、Ｐｏｒｔ０はアドレス／データ共用バスであり、
Ｐｏｒｔ１はアドレスバスである。
み出し／書き込みサイクルを示す。図２および図３を説
明する。メモリサイクルにより種々の外部メモリのアク
セス時間を支援しようとすれば、アドレスラッチイネー
ブル信号ＡＬＥと、読み出しイネーブル信号ＲＤ＃と、
書き込みイネーブル信号ＷＲ＃が外部メモリの仕様（sp
ecification）によって拡張されなければならない。こ
こで、Ｐｏｒｔ０はアドレス／データ共用バスであり、
Ｐｏｒｔ１はアドレスバスである。
【００１１】図４を参照して上記ハンドシェーク方式で
外部メモリをアクセスする従来のＭＣＵ動作を詳細に説
明する。ここで、外部メモリをアクセスする命令語をＭ
ＯＶＸとし、この命令語がマイクロコードによって動作
する。
外部メモリをアクセスする従来のＭＣＵ動作を詳細に説
明する。ここで、外部メモリをアクセスする命令語をＭ
ＯＶＸとし、この命令語がマイクロコードによって動作
する。
【００１２】命令語ＭＯＶＸを実行するとき、プログラ
ムカウンタ値を順次に増加させるマイクロコードプログ
ラムカウンタ２０は、ＭＭＵ１４にアクティブ信号ＡＣ
ＴＩＶＥを出力して、プログラムカウンタをこれ以上増
加させない。そして、ＭＭＵ１４とバスユニット１６の
間のハンドシェーク動作により外部メモリアクセス動作
が全部終われば、ＭＭＵ１４はマイクロコードプログラ
ムカウンタ２０に再開始信号ＲＥＳＵＭＥを送る。
ムカウンタ値を順次に増加させるマイクロコードプログ
ラムカウンタ２０は、ＭＭＵ１４にアクティブ信号ＡＣ
ＴＩＶＥを出力して、プログラムカウンタをこれ以上増
加させない。そして、ＭＭＵ１４とバスユニット１６の
間のハンドシェーク動作により外部メモリアクセス動作
が全部終われば、ＭＭＵ１４はマイクロコードプログラ
ムカウンタ２０に再開始信号ＲＥＳＵＭＥを送る。
【００１３】マイクロコードプログラムカウンタ２０は
再開始信号ＲＥＳＵＭＥに応答してプログラムカウント
動作をまた開始し、次のマイクロコードのアドレスをマ
イクロコードＲＯＭ１２に順次に出力する。
再開始信号ＲＥＳＵＭＥに応答してプログラムカウント
動作をまた開始し、次のマイクロコードのアドレスをマ
イクロコードＲＯＭ１２に順次に出力する。
【００１４】
【発明が解決しようとする課題】従来のこのような方式
はＭＭＵ１４とバスユニット１６を介してメモリアクセ
ス動作を分散処理したので、ＭＣＵの全体的な運用が簡
単であるが、組み込みコントローラで使われるＭＣＵで
は、このようなハードウェアがむしろ複雑になって、チ
ップの安定性（stability）が損なわれることになる。
はＭＭＵ１４とバスユニット１６を介してメモリアクセ
ス動作を分散処理したので、ＭＣＵの全体的な運用が簡
単であるが、組み込みコントローラで使われるＭＣＵで
は、このようなハードウェアがむしろ複雑になって、チ
ップの安定性（stability）が損なわれることになる。
【００１５】本発明の目的は、上記のような問題点を解
決し、ＭＭＵおよびバスユニットなどのようなハードウ
ェアを別途使用せず、マイクロコードだけを利用して、
種々のメモリ特性を持った外部メモリにアクセスするこ
とができるマイクロコントローラを提供することにあ
る。
決し、ＭＭＵおよびバスユニットなどのようなハードウ
ェアを別途使用せず、マイクロコードだけを利用して、
種々のメモリ特性を持った外部メモリにアクセスするこ
とができるマイクロコントローラを提供することにあ
る。
【００１６】
【課題を解決するための手段】請求項１の発明は、外部
メモリのアクセス特性によって前記外部メモリにアクセ
スするマイクロコントローラにおいて、マイクロコード
記憶手段と、前記外部メモリのアクセス特性によって使
用者によりプログラムされたアドレスラッチイネーブル
信号およびウェイト信号のサイクル拡張データを記憶
し、前記マイクロコード記憶手段から出力されるマイク
ロコードのシーケンスフィールドに応答して前記記憶さ
れたサイクル拡張データをマイクロコードプログラムカ
ウント手段のオフセット値で出力するためのメモリタイ
ププログラム手段と、前記メモリタイププログラム手段
からのオフセット値に応答してプログラムカウンタ値を
増加させ次のマイクロコードのアドレスを出力するマイ
クロコードプログラムカウント手段とを備えたことを特
徴とする。
メモリのアクセス特性によって前記外部メモリにアクセ
スするマイクロコントローラにおいて、マイクロコード
記憶手段と、前記外部メモリのアクセス特性によって使
用者によりプログラムされたアドレスラッチイネーブル
信号およびウェイト信号のサイクル拡張データを記憶
し、前記マイクロコード記憶手段から出力されるマイク
ロコードのシーケンスフィールドに応答して前記記憶さ
れたサイクル拡張データをマイクロコードプログラムカ
ウント手段のオフセット値で出力するためのメモリタイ
ププログラム手段と、前記メモリタイププログラム手段
からのオフセット値に応答してプログラムカウンタ値を
増加させ次のマイクロコードのアドレスを出力するマイ
クロコードプログラムカウント手段とを備えたことを特
徴とする。
【００１７】請求項１において、メモリタイププログラ
ム手段は、第１イネーブル信号に応答して使用者により
プログラムされた前記アドレスラッチイネーブル信号の
サイクル拡張データを記憶するための第１記憶手段と、
第２イネーブル信号に応答して使用者によりプログラム
された前記ウェイト信号のサイクル拡張データを記憶す
るための第２記憶手段と、前記マイクロコード記憶手段
から出力されるマイクロコードの前記シーケンスフィー
ルドに応答して、前記第１および第２記憶手段にそれぞ
れ記憶された前記アドレスラッチイネーブル信号および
前記ウェイト信号のサイクル拡張データを、前記マイク
ロコードプログラムカウント手段のオフセット値で選択
して出力する選択手段とを備えることができる。
ム手段は、第１イネーブル信号に応答して使用者により
プログラムされた前記アドレスラッチイネーブル信号の
サイクル拡張データを記憶するための第１記憶手段と、
第２イネーブル信号に応答して使用者によりプログラム
された前記ウェイト信号のサイクル拡張データを記憶す
るための第２記憶手段と、前記マイクロコード記憶手段
から出力されるマイクロコードの前記シーケンスフィー
ルドに応答して、前記第１および第２記憶手段にそれぞ
れ記憶された前記アドレスラッチイネーブル信号および
前記ウェイト信号のサイクル拡張データを、前記マイク
ロコードプログラムカウント手段のオフセット値で選択
して出力する選択手段とを備えることができる。
【００１８】請求項２において、マイクロコード記憶手
段は、前記アドレスラッチイネーブル信号をイネーブル
にさせるための第１コードと、前記アドレスラッチイネ
ーブル信号のイネーブル状態を多数のサイクルの間に維
持するための多数のコードとを備えることができ、前記
メモリタイププログラム手段から出力される前記アドレ
スラッチイネーブル信号のサイクル拡張データを前記オ
フセット値として、前記アドレスラッチイネーブル信号
のイネーブル状態を前記アドレスラッチイネーブル信号
のサイクル拡張データだけ維持するためのいずれか１つ
のコードに該当するアドレスを出力することができる。
段は、前記アドレスラッチイネーブル信号をイネーブル
にさせるための第１コードと、前記アドレスラッチイネ
ーブル信号のイネーブル状態を多数のサイクルの間に維
持するための多数のコードとを備えることができ、前記
メモリタイププログラム手段から出力される前記アドレ
スラッチイネーブル信号のサイクル拡張データを前記オ
フセット値として、前記アドレスラッチイネーブル信号
のイネーブル状態を前記アドレスラッチイネーブル信号
のサイクル拡張データだけ維持するためのいずれか１つ
のコードに該当するアドレスを出力することができる。
【００１９】請求項２において、マイクロコード記憶手
段は、前記外部メモリにデータを読み出したり書き込ん
だりするための読み出しイネーブル信号または書き込み
イネーブル信号をイネーブルさせるための第１コード
と、前記読み出しイネーブル信号または前記書き込みイ
ネーブル信号のイネーブル状態を多数のサイクルの間に
維持するための多数のコードとを備えることができ、前
記マイクロコードプログラムカウント手段は、前記メモ
リタイププログラム手段から出力される前記ウェイト信
号のサイクル拡張データを前記オフセット値として前記
マイクロコードのアドレスを出力するが、前記多数のコ
ードのうち前記ウェイト信号のイネーブル状態を前記ウ
ェイト信号のサイクル拡張データだけ維持するためのい
ずれか１つのコードに該当するアドレスを出力すること
ができる。
段は、前記外部メモリにデータを読み出したり書き込ん
だりするための読み出しイネーブル信号または書き込み
イネーブル信号をイネーブルさせるための第１コード
と、前記読み出しイネーブル信号または前記書き込みイ
ネーブル信号のイネーブル状態を多数のサイクルの間に
維持するための多数のコードとを備えることができ、前
記マイクロコードプログラムカウント手段は、前記メモ
リタイププログラム手段から出力される前記ウェイト信
号のサイクル拡張データを前記オフセット値として前記
マイクロコードのアドレスを出力するが、前記多数のコ
ードのうち前記ウェイト信号のイネーブル状態を前記ウ
ェイト信号のサイクル拡張データだけ維持するためのい
ずれか１つのコードに該当するアドレスを出力すること
ができる。
【００２０】請求項２において、マイクロコード記憶手
段は、前記アドレスラッチイネーブル信号をイネーブル
させるための第１コードと、前記アドレスラッチイネー
ブル信号のイネーブル状態を多数のサイクルの間に維持
するための多数の第２コードと、前記アドレスラッチイ
ネーブル信号をディスエーブルにさせ、前記外部メモリ
にデータを読み出したり書き込んだりするための読み出
しイネーブル信号または書き込みイネーブル信号をイネ
ーブルさせるための第３コードと、前記読み出しイネー
ブル信号または前記書き込みイネーブル信号のイネーブ
ル状態を多数のサイクルの間に維持するための多数の第
４コードとを求めることができ、前記マイクロコードプ
ログラムカウント手段は、前記メモリタイププログラム
手段から出力される前記アドレスラッチイネーブル信号
のイネーブル状態を前記アドレスラッチイネーブル信号
のサイクルデータ程度維持するためのいずれか１つのコ
ードに該当するアドレスを出力し、前記メモリタイププ
ログラム手段から出力される前記ウェイト信号のサイク
ル拡張データを前記オフセット値として前記マイクロコ
ードのアドレスを出力し、前記第４コードのうち前記読
み出しイネーブル信号または前記書き込みイネーブル信
号のイネーブル状態を前記ウェイト信号のサイクル拡張
データ程度維持するためのいずれか１つのコードに該当
するアドレスを出力することができる。
段は、前記アドレスラッチイネーブル信号をイネーブル
させるための第１コードと、前記アドレスラッチイネー
ブル信号のイネーブル状態を多数のサイクルの間に維持
するための多数の第２コードと、前記アドレスラッチイ
ネーブル信号をディスエーブルにさせ、前記外部メモリ
にデータを読み出したり書き込んだりするための読み出
しイネーブル信号または書き込みイネーブル信号をイネ
ーブルさせるための第３コードと、前記読み出しイネー
ブル信号または前記書き込みイネーブル信号のイネーブ
ル状態を多数のサイクルの間に維持するための多数の第
４コードとを求めることができ、前記マイクロコードプ
ログラムカウント手段は、前記メモリタイププログラム
手段から出力される前記アドレスラッチイネーブル信号
のイネーブル状態を前記アドレスラッチイネーブル信号
のサイクルデータ程度維持するためのいずれか１つのコ
ードに該当するアドレスを出力し、前記メモリタイププ
ログラム手段から出力される前記ウェイト信号のサイク
ル拡張データを前記オフセット値として前記マイクロコ
ードのアドレスを出力し、前記第４コードのうち前記読
み出しイネーブル信号または前記書き込みイネーブル信
号のイネーブル状態を前記ウェイト信号のサイクル拡張
データ程度維持するためのいずれか１つのコードに該当
するアドレスを出力することができる。
【００２１】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００２２】ＭＣＵにおいて、マイクロコードはシーケ
ンスフィールドと、アドレスラッチイネーブルフィール
ドと、読み出しイネーブルフィールドと、書き込みイネ
ーブルフィールドとを含んでいる。
ンスフィールドと、アドレスラッチイネーブルフィール
ドと、読み出しイネーブルフィールドと、書き込みイネ
ーブルフィールドとを含んでいる。
【００２３】図５は本発明の一実施の形態に係るマイク
ロコントローラを示す。図５を説明する。メモリタイプ
プログラムブロック２２はマイクロコードＲＯＭ１２か
らのシーケンスフィールド信号SEQUENCE FIELDに応答し
て内部レジスタに記憶された値をオフセット値ADD VALU
Eで出力する。
ロコントローラを示す。図５を説明する。メモリタイプ
プログラムブロック２２はマイクロコードＲＯＭ１２か
らのシーケンスフィールド信号SEQUENCE FIELDに応答し
て内部レジスタに記憶された値をオフセット値ADD VALU
Eで出力する。
【００２４】マイクロコードプログラムカウンタ２０は
オフセット値ADD VALUEを受けてプログラムカウンタ値
をオフセット値ADD VALUEだけ増加させ、この増加され
たプログラムカウンタ値に該当する次のマイクロコード
アドレスを出力する。
オフセット値ADD VALUEを受けてプログラムカウンタ値
をオフセット値ADD VALUEだけ増加させ、この増加され
たプログラムカウンタ値に該当する次のマイクロコード
アドレスを出力する。
【００２５】マイクロコードＲＯＭ１２は外部メモリを
アクセスするのに使われるマイクロコードを記憶してい
る。メモリタイププログラムブロック２２はＡＬＥプロ
グラムレジスタイネーブル信号とＷＡＩＴプログラムレ
ジスタイネーブル信号に応答して使用者がプログラムし
た外部メモリの特性値を記憶する。
アクセスするのに使われるマイクロコードを記憶してい
る。メモリタイププログラムブロック２２はＡＬＥプロ
グラムレジスタイネーブル信号とＷＡＩＴプログラムレ
ジスタイネーブル信号に応答して使用者がプログラムし
た外部メモリの特性値を記憶する。
【００２６】この記憶された値はシーケンスフィールド
信号SEQUENCE FIELDに応答してオフセット値ADD VALUE
で出力する。ここで、オフセット値ADD VALUEは次のマ
イクロプログラムカウンタ値を計算するのに使われる。
正常動作時、マイクロプログラムカウンタ２０はプログ
ラムカウンタを１ずつ増加させる。
信号SEQUENCE FIELDに応答してオフセット値ADD VALUE
で出力する。ここで、オフセット値ADD VALUEは次のマ
イクロプログラムカウンタ値を計算するのに使われる。
正常動作時、マイクロプログラムカウンタ２０はプログ
ラムカウンタを１ずつ増加させる。
【００２７】一方、オフセット値ADD VALUEが入力され
れば、マイクロプログラムカウンタ２０はオフセット値
ADD VALUEを加算して次のマイクロプログラムカウンタ
値を計算し、得られた値に該当するアドレスをマイクロ
コードＲＯＭ２１に出力する。
れば、マイクロプログラムカウンタ２０はオフセット値
ADD VALUEを加算して次のマイクロプログラムカウンタ
値を計算し、得られた値に該当するアドレスをマイクロ
コードＲＯＭ２１に出力する。
【００２８】マイクロコードプログラムカウンタ２０か
らのアドレスによってアドレスラッチイネーブル信号Ａ
ＬＥと、読み出しイネーブル信号ＲＤ＃と、書き込みイ
ネーブル信号ＷＲ＃が拡張される。
らのアドレスによってアドレスラッチイネーブル信号Ａ
ＬＥと、読み出しイネーブル信号ＲＤ＃と、書き込みイ
ネーブル信号ＷＲ＃が拡張される。
【００２９】図６を説明する。メモリタイププログラム
ブロック２２は、ＡＬＥプログラムレジスタイネーブル
信号に応答してデータバスＡを介してＡＬＥサイクルの
拡張に該当する値を記憶しているＡＬＥプログラムレジ
スタ２６と、ＷＡＩＴプログラムレジスタイネーブル信
号に応答してデータバスＡを介してＷＡＩＴサイクル拡
張に該当する値を記憶しているＷＡＩＴプログラムレジ
スタ２８と、シーケンスフィールド信号に応答してＡＬ
Ｅプログラムレジスタ２６と、ＷＡＩＴプログラムレジ
スタ２８および「０」をオフセット値ADD VALUEで選択
出力するマルチプレクサ２４で構成されている。ここ
で、ＷＡＩＴプログラムレジスタに記憶された値は、読
み出しイネーブル信号ＲＤ＃と、書き込みイネーブル信
号ＷＲ＃を拡張するのに共通に使われる。
ブロック２２は、ＡＬＥプログラムレジスタイネーブル
信号に応答してデータバスＡを介してＡＬＥサイクルの
拡張に該当する値を記憶しているＡＬＥプログラムレジ
スタ２６と、ＷＡＩＴプログラムレジスタイネーブル信
号に応答してデータバスＡを介してＷＡＩＴサイクル拡
張に該当する値を記憶しているＷＡＩＴプログラムレジ
スタ２８と、シーケンスフィールド信号に応答してＡＬ
Ｅプログラムレジスタ２６と、ＷＡＩＴプログラムレジ
スタ２８および「０」をオフセット値ADD VALUEで選択
出力するマルチプレクサ２４で構成されている。ここ
で、ＷＡＩＴプログラムレジスタに記憶された値は、読
み出しイネーブル信号ＲＤ＃と、書き込みイネーブル信
号ＷＲ＃を拡張するのに共通に使われる。
【００３０】図７と図８と図９を参照して、ＭＣＵの外
部メモリアクセス動作を詳細に説明する。ここで、外部
メモリアクセス命令語はＭＯＶＸｒｅｇ、ａｄｄｒｅｓ
ｓであり、外部メモリのアドレスに該当するデータを内
部レジスタに書き込むための命令語である。そして、Ａ
ＬＥサイクルは１サイクルだけ拡張でき、ＷＡＩＴサイ
クルは３サイクルまで拡張することができるものと仮定
する。
部メモリアクセス動作を詳細に説明する。ここで、外部
メモリアクセス命令語はＭＯＶＸｒｅｇ、ａｄｄｒｅｓ
ｓであり、外部メモリのアドレスに該当するデータを内
部レジスタに書き込むための命令語である。そして、Ａ
ＬＥサイクルは１サイクルだけ拡張でき、ＷＡＩＴサイ
クルは３サイクルまで拡張することができるものと仮定
する。
【００３１】マイクロコードＲＯＭ１２は、次のような
機能を実行するマイクロコードを次の順に記憶してい
る。外部メモリのデータに該当するアドレスを外部メモ
リアドレスバスにロードし、アドレスラッチイネーブル
信号ＡＬＥおよび読み出しイネーブル信号ＲＤ＃を１と
し（Ｓ３１）、アドレスラッチイネーブル信号ＡＬＥを
０とし（Ｓ３２）、アドレスラッチイネーブル信号ＡＬ
Ｅを０とし（Ｓ３４）、アドレスラッチイネーブル信号
ＡＬＥを１とし、読み出しイネーブル信号ＲＤ＃を０と
し（Ｓ３５）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３７）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３８）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３９）、読み出しイネーブル信号ＲＤ＃を１とする
（Ｓ４０）。
機能を実行するマイクロコードを次の順に記憶してい
る。外部メモリのデータに該当するアドレスを外部メモ
リアドレスバスにロードし、アドレスラッチイネーブル
信号ＡＬＥおよび読み出しイネーブル信号ＲＤ＃を１と
し（Ｓ３１）、アドレスラッチイネーブル信号ＡＬＥを
０とし（Ｓ３２）、アドレスラッチイネーブル信号ＡＬ
Ｅを０とし（Ｓ３４）、アドレスラッチイネーブル信号
ＡＬＥを１とし、読み出しイネーブル信号ＲＤ＃を０と
し（Ｓ３５）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３７）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３８）、読み出しイネーブル信号ＲＤ＃を０とし
（Ｓ３９）、読み出しイネーブル信号ＲＤ＃を１とする
（Ｓ４０）。
【００３２】まず、外部メモリをアクセスする命令語Ｍ
ＯＶＸの実行時、Ｓ３１にて実行するマイクロコードが
オペレートされ、外部メモリアドレスが外部アドレスバ
スにロードされ、同時に、アドレスラッチイネーブル信
号ＡＬＥおよび読み出しイネーブル信号ＲＤ＃がディス
エーブルにされる。
ＯＶＸの実行時、Ｓ３１にて実行するマイクロコードが
オペレートされ、外部メモリアドレスが外部アドレスバ
スにロードされ、同時に、アドレスラッチイネーブル信
号ＡＬＥおよび読み出しイネーブル信号ＲＤ＃がディス
エーブルにされる。
【００３３】マイクロカウンタが１だけ増加し、Ｓ３２
を実行する次のマイクロコードがオペレートされて、ア
ドレスラッチイネーブル信号ＡＬＥがイネーブルにされ
る。
を実行する次のマイクロコードがオペレートされて、ア
ドレスラッチイネーブル信号ＡＬＥがイネーブルにされ
る。
【００３４】ついで、ＡＬＥプログラムレジスタ２６に
記憶された値がシーケンスフィールド信号SEQUENCE FIE
LDに応答してオフセット値ADD VALUEで出力される。こ
の時、ＡＬＥプログラムレジスタ２６の値が０ならば、
オフセット値ADD VALUEが０であるので、Ｓ３４および
Ｓ３５を実行するマイクロコードが順次にオペレートさ
れ、アドレスラッチイネーブル信号ＡＬＥが１サイクル
だけ拡張された後、読み出し信号ＲＤ＃がイネーブルに
される。
記憶された値がシーケンスフィールド信号SEQUENCE FIE
LDに応答してオフセット値ADD VALUEで出力される。こ
の時、ＡＬＥプログラムレジスタ２６の値が０ならば、
オフセット値ADD VALUEが０であるので、Ｓ３４および
Ｓ３５を実行するマイクロコードが順次にオペレートさ
れ、アドレスラッチイネーブル信号ＡＬＥが１サイクル
だけ拡張された後、読み出し信号ＲＤ＃がイネーブルに
される。
【００３５】もしＡＬＥプログラムレジスタ２６の値が
１ならば、オフセット値ADD VALUEが１となり、プログ
ラムカウンタはオフセット値ADD VALUEを加算し、Ｓ３
４をスキップして、Ｓ３５を実行するマイクロコードが
オペレートされ、アドレスラッチイネーブル信号ＡＬＥ
はディスエーブルにされた後、読み出しイネーブル信号
ＲＤ＃がイネーブルにされる。その結果、読み出しイネ
ーブル信号ＲＤ＃は拡張されない。
１ならば、オフセット値ADD VALUEが１となり、プログ
ラムカウンタはオフセット値ADD VALUEを加算し、Ｓ３
４をスキップして、Ｓ３５を実行するマイクロコードが
オペレートされ、アドレスラッチイネーブル信号ＡＬＥ
はディスエーブルにされた後、読み出しイネーブル信号
ＲＤ＃がイネーブルにされる。その結果、読み出しイネ
ーブル信号ＲＤ＃は拡張されない。
【００３６】次に、ＷＡＩＴプログラムレジスタ２８に
記憶されている値をシーケンスフィールド信号SEQUENCE
FIELDに応答してオフセット値ADD VALUEで出力する。
この時、ＷＡＩＴプログラムレジスタ２８の値が０なら
ば、オフセット値ADD VALUEが０となり、Ｓ３７〜Ｓ４
０を実行するマイクロコードが順次にオペレートされ、
読み出しイネーブル信号ＲＤ＃が３サイクルの間に０と
なった後、ディスエーブルにされる。その結果、読み出
しイネーブル信号ＲＤ＃が３サイクルだけ拡張される。
記憶されている値をシーケンスフィールド信号SEQUENCE
FIELDに応答してオフセット値ADD VALUEで出力する。
この時、ＷＡＩＴプログラムレジスタ２８の値が０なら
ば、オフセット値ADD VALUEが０となり、Ｓ３７〜Ｓ４
０を実行するマイクロコードが順次にオペレートされ、
読み出しイネーブル信号ＲＤ＃が３サイクルの間に０と
なった後、ディスエーブルにされる。その結果、読み出
しイネーブル信号ＲＤ＃が３サイクルだけ拡張される。
【００３７】もしＷＡＩＴプログラムレジスタ２８の値
が１ならば、オフセット値ADD VALUEが１となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算して値
を出力し、Ｓ３７をスキップし、Ｓ３８〜Ｓ４０を実行
するマイクロコードが順次にオペレートされ、読み出し
イネーブル信号ＲＤ＃が２サイクルの間に０となった
後、ディスエーブルにされる。その結果、読み出しイネ
ーブル信号ＲＤ＃が２サイクルだけ拡張される。
が１ならば、オフセット値ADD VALUEが１となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算して値
を出力し、Ｓ３７をスキップし、Ｓ３８〜Ｓ４０を実行
するマイクロコードが順次にオペレートされ、読み出し
イネーブル信号ＲＤ＃が２サイクルの間に０となった
後、ディスエーブルにされる。その結果、読み出しイネ
ーブル信号ＲＤ＃が２サイクルだけ拡張される。
【００３８】もしＷＡＩＴプログラムレジスタ２８の値
が２ならば、オフセット値ADD VALUEが２となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算した値
を出力し、Ｓ３７およびＳ３８を実行するマイクロコー
ドをスキップし、Ｓ３９およびＳ４０を実行するマイク
ロコードが順次にオペレートされ、読み出しイネーブル
信号ＲＤ＃が１サイクルの間に０となった後、ディスエ
ーブルにされる。その結果、読み出しイネーブル信号Ｒ
Ｄ＃が１サイクルだけ拡張される。
が２ならば、オフセット値ADD VALUEが２となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算した値
を出力し、Ｓ３７およびＳ３８を実行するマイクロコー
ドをスキップし、Ｓ３９およびＳ４０を実行するマイク
ロコードが順次にオペレートされ、読み出しイネーブル
信号ＲＤ＃が１サイクルの間に０となった後、ディスエ
ーブルにされる。その結果、読み出しイネーブル信号Ｒ
Ｄ＃が１サイクルだけ拡張される。
【００３９】もしＷＡＩＴプログラムレジスタ２８の値
が３ならば、オフセット値ADD VALUEが３となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算した値
を出力し、Ｓ３７〜Ｓ３９をスキップし、Ｓ４０を実行
するマイクロコードがオペレートされ、読み出しイネー
ブル信号ＲＤ＃は拡張されない。ここで、ＡＬＥプログ
ラムレジスタ２６の値が１であるとき、アドレスラッチ
イネーブル信号ＡＬＥが拡張されないので、ＡＬＥプロ
グラムレジスタ２６の基本値は１でなければならない。
が３ならば、オフセット値ADD VALUEが３となり、プロ
グラムカウンタはオフセット値ADD VALUEを加算した値
を出力し、Ｓ３７〜Ｓ３９をスキップし、Ｓ４０を実行
するマイクロコードがオペレートされ、読み出しイネー
ブル信号ＲＤ＃は拡張されない。ここで、ＡＬＥプログ
ラムレジスタ２６の値が１であるとき、アドレスラッチ
イネーブル信号ＡＬＥが拡張されないので、ＡＬＥプロ
グラムレジスタ２６の基本値は１でなければならない。
【００４０】同様に、ＷＡＩＴプログラムレジスタ２８
の値が３であるとき、読み出しイネーブル信号ＲＤ＃は
拡張されないので、ＷＡＩＴプログラムレジスタの基本
値は３でなければならない。
の値が３であるとき、読み出しイネーブル信号ＲＤ＃は
拡張されないので、ＷＡＩＴプログラムレジスタの基本
値は３でなければならない。
【００４１】一方、ＡＬＥプログラムレジスタ２６およ
びＷＡＩＴプログラムレジスタ２８にプログラムされた
値が、拡張される値と一致しないので、もしＡＬＥプロ
グラムレジスタ２６およびＷＡＩＴプログラムレジスタ
２８の出力端子にインバータを設ければ、プログラムさ
れた値と拡張される値が一致するため、メモリサイクル
拡張に関するプログラム時に便利である。
びＷＡＩＴプログラムレジスタ２８にプログラムされた
値が、拡張される値と一致しないので、もしＡＬＥプロ
グラムレジスタ２６およびＷＡＩＴプログラムレジスタ
２８の出力端子にインバータを設ければ、プログラムさ
れた値と拡張される値が一致するため、メモリサイクル
拡張に関するプログラム時に便利である。
【００４２】以上、読み出しイネーブル信号の拡張につ
いて説明したが、当然、書き込みイネーブル信号も同様
に拡張することができる。
いて説明したが、当然、書き込みイネーブル信号も同様
に拡張することができる。
【００４３】本発明の技術思想を本実施の形態で具体的
に説明したが、本発明は本実施の形態の説明により限定
されるものではない。
に説明したが、本発明は本実施の形態の説明により限定
されるものではない。
【００４４】また、本発明の技術分野に属する通常の知
識を有する者にとって、本発明の技術思想の範囲内にお
いて種々の態様が可能であることは当然のことである。
識を有する者にとって、本発明の技術思想の範囲内にお
いて種々の態様が可能であることは当然のことである。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、ＭＣＵ内部の限定されたメ
モリの大きさによって外部メモリを使用して大きいアプ
リケーションを実行するとき、種々の外部メモリの支援
のためにハードウェアを別途使用しないで、マイクロコ
ードのみで制御し、他のハードウェアの負担を減らすこ
とによって構造を簡単にし、ＭＣＵ全体の大きさを減ら
すことができるという効果がある。
上記のように構成したので、ＭＣＵ内部の限定されたメ
モリの大きさによって外部メモリを使用して大きいアプ
リケーションを実行するとき、種々の外部メモリの支援
のためにハードウェアを別途使用しないで、マイクロコ
ードのみで制御し、他のハードウェアの負担を減らすこ
とによって構造を簡単にし、ＭＣＵ全体の大きさを減ら
すことができるという効果がある。
【図１】従来のＭＣＵを示すブロック図である。
【図２】外部メモリの基本的な読み出し／書き込みサイ
クルを示すタイミング図である。
クルを示すタイミング図である。
【図３】外部メモリの基本的な読み出し／書き込みサイ
クルを図示したタイミング図である。
クルを図示したタイミング図である。
【図４】従来の外部メモリアクセス時にＭＭＵを使用す
る場合のＭＣＵの動作を示すブロック図である。
る場合のＭＣＵの動作を示すブロック図である。
【図５】本発明の一実施の形態を示すブロック図であ
る。
る。
【図６】図５のメモリタイププログラムブロックの構成
を示すブロック図である。
を示すブロック図である。
【図７】外部メモリアクセス時のＭＣＵの動作を示すフ
ローチャート（その１）である。
ローチャート（その１）である。
【図８】外部メモリアクセス時のＭＣＵの動作を示すフ
ローチャート（その２）である。
ローチャート（その２）である。
【図９】外部メモリのタイミングの一例を示すタイミン
グ図である。
グ図である。
１２ マイクロコードＲＯＭ ２０ マイクロコードプログラムカウンタ ２２ メモリタイププログラムブロック ２６ ＡＬＥプログラムレジスタ ２８ ＷＡＩＴプログラムレジスタ
Claims (5)
- 【請求項１】 外部メモリのアクセス特性によって前記
外部メモリにアクセスするマイクロコントローラにおい
て、 マイクロコード記憶手段と、 前記外部メモリのアクセス特性によって使用者によりプ
ログラムされたアドレスラッチイネーブル信号およびウ
ェイト信号のサイクル拡張データを記憶し、前記マイク
ロコード記憶手段から出力されるマイクロコードのシー
ケンスフィールドに応答して前記記憶されたサイクル拡
張データをマイクロコードプログラムカウント手段のオ
フセット値で出力するためのメモリタイププログラム手
段と、 前記メモリタイププログラム手段からのオフセット値に
応答してプログラムカウンタ値を増加させ次のマイクロ
コードのアドレスを出力するマイクロコードプログラム
カウント手段とを備えたことを特徴とするマイクロコン
トローラ。 - 【請求項２】 請求項１において、前記メモリタイププ
ログラム手段は、 第１イネーブル信号に応答して使用者によりプログラム
された前記アドレスラッチイネーブル信号のサイクル拡
張データを記憶するための第１記憶手段と、 第２イネーブル信号に応答して使用者によりプログラム
された前記ウェイト信号のサイクル拡張データを記憶す
るための第２記憶手段と、 前記マイクロコード記憶手段から出力されるマイクロコ
ードの前記シーケンスフィールドに応答して、前記第１
および第２記憶手段にそれぞれ記憶された前記アドレス
ラッチイネーブル信号および前記ウェイト信号のサイク
ル拡張データを、前記マイクロコードプログラムカウン
ト手段のオフセット値で選択して出力する選択手段とを
備えたことを特徴とするマイクロコントローラ。 - 【請求項３】 請求項２において、前記マイクロコード
記憶手段は、 前記アドレスラッチイネーブル信号をイネーブルにさせ
るための第１コードと、 前記アドレスラッチイネーブル信号のイネーブル状態を
多数のサイクルの間に維持するための多数のコードとを
備え、 前記メモリタイププログラム手段から出力される前記ア
ドレスラッチイネーブル信号のサイクル拡張データを前
記オフセット値として、前記アドレスラッチイネーブル
信号のイネーブル状態を前記アドレスラッチイネーブル
信号のサイクル拡張データだけ維持するためのいずれか
１つのコードに該当するアドレスを出力することを特徴
とするマイクロコントローラ。 - 【請求項４】 請求項２において、前記マイクロコード
記憶手段は、 前記外部メモリにデータを読み出したり書き込んだりす
るための読み出しイネーブル信号または書き込みイネー
ブル信号をイネーブルさせるための第１コードと、 前記読み出しイネーブル信号または前記書き込みイネー
ブル信号のイネーブル状態を多数のサイクルの間に維持
するための多数のコードとを備え、 前記マイクロコードプログラムカウント手段は、 前記メモリタイププログラム手段から出力される前記ウ
ェイト信号のサイクル拡張データを前記オフセット値と
して前記マイクロコードのアドレスを出力するが、前記
多数のコードのうち前記ウェイト信号のイネーブル状態
を前記ウェイト信号のサイクル拡張データだけ維持する
ためのいずれか１つのコードに該当するアドレスを出力
することを特徴とするマイクロコントローラ。 - 【請求項５】 請求項２において、前記マイクロコード
記憶手段は、 前記アドレスラッチイネーブル信号をイネーブルさせる
ための第１コードと、 前記アドレスラッチイネーブル信号のイネーブル状態を
多数のサイクルの間に維持するための多数の第２コード
と、 前記アドレスラッチイネーブル信号をディスエーブルに
させ、前記外部メモリにデータを読み出したり書き込ん
だりするための読み出しイネーブル信号または書き込み
イネーブル信号をイネーブルさせるための第３コード
と、 前記読み出しイネーブル信号または前記書き込みイネー
ブル信号のイネーブル状態を多数のサイクルの間に維持
するための多数の第４コードとを求め、 前記マイクロコードプログラムカウント手段は、 前記メモリタイププログラム手段から出力される前記ア
ドレスラッチイネーブル信号のイネーブル状態を前記ア
ドレスラッチイネーブル信号のサイクルデータ程度維持
するためのいずれか１つのコードに該当するアドレスを
出力し、 前記メモリタイププログラム手段から出力される前記ウ
ェイト信号のサイクル拡張データを前記オフセット値と
して前記マイクロコードのアドレスを出力し、前記第４
コードのうち前記読み出しイネーブル信号または前記書
き込みイネーブル信号のイネーブル状態を前記ウェイト
信号のサイクル拡張データ程度維持するためのいずれか
１つのコードに該当するアドレスを出力することを特徴
とするマイクロコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998-24646 | 1998-06-29 | ||
| KR1019980024646A KR100321745B1 (ko) | 1998-06-29 | 1998-06-29 | 외부메모리액세스를위한마이크로컨트롤러유닛 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000207203A true JP2000207203A (ja) | 2000-07-28 |
| JP3530886B2 JP3530886B2 (ja) | 2004-05-24 |
Family
ID=19541171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18396299A Expired - Fee Related JP3530886B2 (ja) | 1998-06-29 | 1999-06-29 | マイクロコントローラ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6343353B1 (ja) |
| JP (1) | JP3530886B2 (ja) |
| KR (1) | KR100321745B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499055B1 (ko) * | 1999-12-30 | 2005-07-04 | 주식회사 케이티 | 외부 파일을 이용한 데이터베이스 필드 입력값 검증 방법 |
| US7376820B2 (en) * | 2000-03-16 | 2008-05-20 | Fujitsu Limited | Information processing unit, and exception processing method for specific application-purpose operation instruction |
| KR20030083978A (ko) * | 2002-04-24 | 2003-11-01 | 삼성전자주식회사 | 마이크로코드 관리 장치 및 그 방법 |
| TW594478B (en) * | 2003-05-05 | 2004-06-21 | Winbond Electronics Corp | Device to extend an address space by inserting a waiting state and operation method for the device |
| US7873953B1 (en) * | 2006-01-20 | 2011-01-18 | Altera Corporation | High-level language code sequence optimization for implementing programmable chip designs |
| CN101452262B (zh) * | 2008-12-24 | 2011-07-13 | 中兴通讯股份有限公司 | 一种基于计数器的输出扩展方法、装置及其应用系统 |
| US11720352B2 (en) * | 2019-12-10 | 2023-08-08 | Micron Technology, Inc. | Flexible command pointers to microcode operations |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142657A (ja) | 1990-10-04 | 1992-05-15 | Nec Corp | マルチｅｐｕシステムのメモリ管理方式 |
| KR930008042B1 (ko) | 1991-04-03 | 1993-08-25 | 삼성전자 주식회사 | 마이크로 콘트롤러 유닛 |
| US5408639A (en) * | 1992-07-21 | 1995-04-18 | Advanced Micro Devices | External memory access control for a processing system |
| US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
| JPH0764937A (ja) | 1993-06-30 | 1995-03-10 | Mitsubishi Electric Corp | マイクロコンピュータシステム及びそれに使用されるマイクロコンピュータ |
| US5860161A (en) * | 1996-08-14 | 1999-01-12 | Advanced Micro Devices, Inc. | Microcontroller configured to indicate internal memory accesses externally |
| US5903912A (en) * | 1996-08-14 | 1999-05-11 | Advanced Micro Devices, Inc. | Microcontroller configured to convey data corresponding to internal memory accesses externally |
| US5860016A (en) * | 1996-09-30 | 1999-01-12 | Cirrus Logic, Inc. | Arrangement, system, and method for automatic remapping of frame buffers when switching operating modes |
| US5862148A (en) * | 1997-02-11 | 1999-01-19 | Advanced Micro Devices, Inc. | Microcontroller with improved debug capability for internal memory |
| US5893923A (en) * | 1997-05-12 | 1999-04-13 | Lexmark International, Inc. | Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory |
| US5896337A (en) * | 1998-02-23 | 1999-04-20 | Micron Technology, Inc. | Circuits and methods for multi-level data through a single input/ouput pin |
-
1998
- 1998-06-29 KR KR1019980024646A patent/KR100321745B1/ko not_active Expired - Fee Related
-
1999
- 1999-06-29 JP JP18396299A patent/JP3530886B2/ja not_active Expired - Fee Related
- 1999-06-29 US US09/342,091 patent/US6343353B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6343353B1 (en) | 2002-01-29 |
| KR100321745B1 (ko) | 2002-06-20 |
| JP3530886B2 (ja) | 2004-05-24 |
| KR20000003404A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090026276A (ko) | 하이브리드 메모리 장치를 위한 방법 및 시스템 | |
| JP2734468B2 (ja) | プロセッサ | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| US7139919B2 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| KR100212142B1 (ko) | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 | |
| JP2002196981A (ja) | データ処理装置 | |
| US5615348A (en) | Microprocessor having register bank architecture | |
| JP3530886B2 (ja) | マイクロコントローラ | |
| US20020089875A1 (en) | Microcomputer | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| US6243798B1 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| JP7649910B1 (ja) | マイクロプロセッサ、および、マイクロプロセッサのデバッグ方法 | |
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| JP2002229692A (ja) | 情報処理装置 | |
| JP3105822B2 (ja) | マイクロプログラム制御装置 | |
| JP3155840B2 (ja) | マイクロプロセッサ | |
| JP3345050B2 (ja) | 二次元配列型メモリシステム | |
| JPH01216429A (ja) | マイクロコンピュータ | |
| JPH01177145A (ja) | 情報処理装置 | |
| JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
| JP3097602B2 (ja) | データ処理装置 | |
| JPH0578052B2 (ja) | ||
| JPH1049440A (ja) | キャッシュメモリシステム | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH05189015A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| LAPS | Cancellation because of no payment of annual fees |