JP2000208178A - 半導体応用装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高いスループットでかつ安価に製造すること
ができる小型で薄型の半導体応用装置とその製造方法を
提供する。 【解決手段】 複数の第１の端子電極を有する第１の基
板と第１の端子電極にそれぞれ対応するように形成され
た複数の第２の端子電極を有する第２の基板とを備え、
第１の端子電極と第２の端子電極とを異方性導電膜を介
して対向させて接合してなる半導体応用装置であって、
第１の基板において、第１の端子電極の間にそれぞれ溝
が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子が実装
された液晶表示装置等に代表される半導体応用装置の製
造方法に関する。

【０００２】

【従来の技術】近年、半導体素子は非常に高集積化され
て小型になり、半導体応用装置の省スペース化に貢献し
ている。しかし半導体応用装置としては半導体素子の実
装技術がネックとなり実装部のスペースが十分小さくで
きないために半導体素子の小型化を十分生かしきれてい
ないのが現状である。このような状況の下、コスト低
減、省スペース化へ向けて、直接製品に半導体素子を実
装する為の要素技術の開発が活発に行われている。特に
液晶表示装置では、直接ガラス基板に半導体素子を実装
するＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）法（Ｋａｚ
ｕｎａｒｉ Ｔａｎａｋａ 映像情報メディア学会技術
報告１９９８年１月ＩＤＹ９８−４０ ｐ８１−８６）
や、ガラス上の半導体素子を、ガラス上の端子に実装す
るＧＯＧ（ｇｌａｓｓ ｏｎ ｇｌａｓｓ）法等の開発
が進んで来ている。しかしながら、これらに関しても、
端子間隔が狭くなるに従って難しくなり、まだ、課題は
多い。

【０００３】これらの実装技術においては、通常端子間
の接続には異方性導電膜（ＡＣＦＡｎｉｓｏｔｒｏｐｉ
ｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いることが
多い。この異方性導電膜による接続は、通常はガラス基
板上の端子にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）や、ＴＣＰ（Ｔａｐｅ Ｃａｒｒ
ｉｅｒ Ｐａｃｋａｇｅ）等を実装するのに用いられ
る。この異方性導電膜を用いた実装において、一方基板
に形成された端子電極１０３ａと他方の基板に形成され
た端子電極１０３ｂとは図２２に示すように接続され
る。すなわち、対向する端子電極１０３ａと端子電極１
０３ｂとの間では、その間隔を異方性導電膜１０１中の
導電粒子１０２の径より狭くなるようにして導電粒子１
０２を押しつぶして導通を図り、隣りあう端子電極１０
３ａ間及び端子電極１０３ｂ間では、導電粒子１０２の
径に比べて間隔が大きくなるようにして導体粒子１０２
が互いに接触しないようにして絶縁している。

【０００４】このように、異方性導電膜を使用した実装
方法では、対向する端子電極１０３ａと端子電極１０３
ｂとの厚さを利用して、その端子間に挟まれた異方性導
電膜１０１中の導電粒子１０２を介して端子間の導通を
得、隣りあう端子電極１０３ａ間及び端子電極１０３ｂ
間では導体粒子１０２が互いに離れて存在するようにし
て絶縁している。

【０００５】しかしＧＯＧ技術では、端子電極１０３
ａ，ｂ自体の厚さが１００〜５００ｎｍ程度と薄く、時
には端子電極部が周りよりも低くなるように形成される
場合もあり、図２２を用いて説明した異方性導電膜によ
る接続原理を用いて端子電極間の良好な接触を得ること
は困難である。例えば、ＧＯＧ実装において、異方性導
電膜１０１等を用いた場合には、図２３（ａ）及び図２
３（ｂ）に示す様に、対向する端子電極１０３ａ，１０
３ｂ間及び隣接する端子電極１０３ｂ間の双方で導電粒
子１０２がつぶれ、絶縁されるべき端子電極間で短絡す
ることがある。また、隣接する端子電極間の間隔が狭く
なるにつれ導電粒子１０２によってショートする確率は
高くなる。

【０００６】そこで、ＧＯＧ実装における上述の問題点
を改善するために、種々の方法が提案されている。図２
４（ａ）及び図２４（ｂ）はその一例であるバンプ１０
５を用いた方法を示すものである。この方法では、例え
ば、半導体素子の実装に用いるワイヤーボンダーを使
い、全ての端子電極１０３ａにバンプ１０５を形成し、
バンプ１０５と端子電極１０３ｂとの間を狭くすること
でその間に位置する導電粒子１０２をつぶして接触する
ようにしている。尚、バンプ１０５の形成にはメッキ等
を用いる方法もある。あるいは、端子電極上のみに導電
粒子が残る様に写真製版を行う等の方法も考案されてい
る。尚、図２５（ａ）、（ｂ）に夫々ＣＯＧ法、ＧＯＧ
法を用いた液晶表示装置全体の模式図を示す。一部のＩ
Ｃや電源配線等はＦＰＣやＴＣＰにより実装している。

【０００７】

【発明が解決しようとする課題】しかしながら、バンプ
を形成して実装をする方法では、バンプを形成している
ので薄型化が困難であるという問題点があった。また、
ＧＯＧ法においてワイヤーボンダーを用いる方法は、実
装端子数の非常に多い液晶駆動用の半導体素子の場合に
は一パネル当たりのコストが上昇し、スループットが悪
化するという問題点があった。また、バンプを小さくす
ることには限界があるので、高密度化に限界があった。
メッキを用いてバンプを形成する方法では、図２６
（ａ）及び図２６（ｂ）に示す様に半導体素子の大きさ
がある程度以上大きくなると、バンプ１０５として必要
な膜厚に形成しようとした場合、膜厚が不均一となる為
に異方性導電膜１０１に均等に力がかからず場所により
導通不良が発生したりするという問題点があった。写真
製版を用いた場合にも端子間距離が近づくと現象処理だ
けでは端子間にも導電粒子が残って不良が発生するとい
う問題点があった。このために、十分高密度に実装する
ことが困難であった。

【０００８】そこで、本発明は、従来の実装方法におけ
る上述のように問題点を解決して、高いスループットで
かつ安価に製造することができる小型で薄型の半導体応
用装置とその製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は上述の目的を達
成するためになされたものである。すなわち、本発明に
係る半導体応用装置は、複数の第１の端子電極を有する
第１の基板と上記第１の端子電極にそれぞれ対応するよ
うに形成された複数の第２の端子電極を有する第２の基
板とを備え、上記第１の端子電極と上記第２の端子電極
とを異方性導電膜を介して対向させて接合してなる半導
体応用装置であって、上記第１の基板において、上記第
１の端子電極の間にそれぞれ溝が形成されていることを
特徴とする。このようにすると、互いに対向する上記第
１の端子電極と上記第２の端子電極との間隔より、互い
に隣接する上記第１の端子電極の間の溝部分における上
記第１の基板と上記第２の基板との間隔を大きくでき、
互いに隣接する上記第１の端子電極の間（互いに隣接す
る上記第２の電極間）に位置する上記異方性導電膜の絶
縁特性を良好に保持できる。

【００１０】また、本発明に係る半導体応用装置では、
高密度配線および高密度の端子間の接続をするために、
上記第１の端子電極間の間隔を５０μｍ以下にしてもよ
い。

【００１１】さらに、本発明に係る半導体応用装置で
は、上記第１の端子電極の端子数を１００以上にしても
よい。

【００１２】また、本発明に係る半導体応用装置では、
端子電極の厚さのバラツキを小さくするために上記第１
及び第２の端子電極の膜厚をそれぞれ１μｍ以下にする
ことが好ましい。

【００１３】さらに、本発明に係る半導体応用装置で
は、互いに隣接する上記第１の端子電極の間（互いに隣
接する上記第２の電極間）に位置する上記異方性導電膜
の絶縁特性をより良好に保持するために、上記溝の深さ
を上記異方性導電膜に含まれる導電粒子の径より大きく
しかつ上記溝の幅を上記導電粒子径の２倍以上とするこ
とが好ましい。

【００１４】また、本発明に係る半導体応用装置では、
上記溝の深さ及び幅を５μｍ以上としてもよい。このよ
うにすると、一般的に使用される２〜３μｍの導電粒子
が含まれる異方性導電膜を用いた場合において、互いに
隣接する上記第１の端子電極の間（互いに隣接する上記
第２の電極間）に位置する上記異方性導電膜の絶縁特性
を良好に保持できる。

【００１５】また、本発明に係る半導体応用装置では、
上記第１又は第２の基板のうちの少なくとも一方を透明
絶縁基板とすることができる。従って、例えば、液晶表
示パネル等の表示装置に応用することができる。

【００１６】また、本発明に係る半導体応用装置におい
ては、上記第１の基板と上記第２の基板の対向する部分
でかつ上記異方性導電膜が形成されていない部分の少な
くとも一部分に、上記異方性導電膜に含まれる導電粒子
と実質的に同じ大きさを有しかつ非導電性のスペーサー
を含む樹脂膜を形成することが好ましく、これによっ
て、上記第１の基板と上記第２の基板とを実質的に互い
に平行にすることができる。

【００１７】また、本発明に係る半導体応用装置では、
上記第１の端子電極が１μｍ以上の厚さを有する絶縁膜
を介して上記第１の基板上に形成される場合、上記溝を
上記第１の端子電極の間に位置する絶縁膜を除去するこ
とにより形成するようにしてもよい。このようにすると
溝の形成が比較的容易にできる。

【００１８】さらに、本発明に係る半導体応用装置で
は、上記第１と第２の基板のうちいずれか一方は、シリ
コン基板とすることができる。

【００１９】また、本発明に係る半導体応用装置の第１
の製造方法は、複数の第１の端子電極を有する第１の基
板と上記第１の端子電極に対応するように形成された複
数の第２の端子電極を有する第２の基板とを、上記第１
の端子電極と上記第２の端子電極とを異方性導電膜を介
して対向させて接合する接合工程を含む半導体応用装置
の製造方法であって、上記接合工程の前に、上記第１の
基板において上記第１の端子電極の間に溝を形成する溝
形成工程を含むことを特徴とする。このようにすると、
上記第１の基板において互いに隣接する上記第１の端子
電極の間に溝が形成された半導体応用装置を製造するこ
とができる。

【００２０】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の基板がガラス或いは石
英もしくはシリコンからなる基板でる場合には、上記溝
形成工程がフッ酸を含む溶液を用いて上記第１の基板を
エッチングするエッチング工程を含むことにより、容易
に溝を形成することができる。

【００２１】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の基板がガラス或いは石
英もしくはシリコンからなる基板である場合には、上記
溝形成工程がドライエッチングにより上記第１の基板を
エッチングする工程を含み、上記溝を形成するようにし
てもよい。このようにすると、所定の形状の溝を精度よ
く形成することができる。

【００２２】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の端子電極が上記第１の
基板上に１μｍ以上の厚さを有する絶縁膜を介して形成
されている場合には、上記溝形成工程が、上記第１の端
子電極間に位置する上記絶縁膜をエッチングして除去す
ることによって溝を形成する工程であってもよい。この
ようにすると、比較的容易に溝を形成することができ
る。

【００２３】上記製造方法において、上記絶縁膜が感光
性樹脂により形成し、上記溝形成工程が上記感光性樹脂
からなる上記絶縁膜を露光現像することを含むようにし
てもよい。このようにするとさらに容易に溝を形成する
ことができる。

【００２４】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の端子電極は、該第１の
端子電極を形成するための電極層を形成した後に該電極
層上に所定の形状の電極形成用マスクを形成して上記電
極層をエッチングすることにより形成されている場合、
上記溝形成工程において、上記電極形成用マスクを用い
て上記第１の端子電極間をエッチングすることにより上
記溝を形成することが好ましい。

【００２５】さらに、本発明に係る半導体応用装置の第
１の製造方法において、上記溝形成工程において、上記
溝以外の部分にレジストを形成して、該レジストをマス
クとしてエッチングすることにより溝を形成することが
できる。

【００２６】またさらに、本発明に係る半導体応用装置
の第１の製造方法では、上記溝形成工程において、上記
第１の端子電極をマスクとしてエッチングすることによ
り溝を形成することができる。

【００２７】また、本発明に係る半導体応用装置の第２
の製造方法は、複数の第１の端子電極を有する第１の基
板と上記第１の端子電極に対応するように形成された複
数の第２の端子電極を有する第２の基板とを、上記第１
の端子電極と上記第２の端子電極とを異方性導電膜を介
して対向させて接合する工程を含む半導体応用装置の製
造方法であって、上記第１の端子導体上及び該上記第１
の端子電極間に連続した保護膜を形成する保護膜形成工
程と、上記第１の端子電極上に第１の開口部を有しかつ
上記第１の端子電極間に第２の開口部を有する所定の形
状のレジストを上記保護膜上に形成するレジスト形成工
程と、上記第１の開口部を介して上記保護膜を除去する
ことにより上記第１の端子電極上にコンタクトホールを
形成し、上記第２の開口部を介して上記保護膜を除去し
て上記第１の端子電極間に溝を形成するエッチング工程
とを含むことを特徴とする。このようにすると、上記第
１の基板において互いに隣接する上記第１の端子電極の
間に溝が形成された半導体応用装置を、新たに溝形成工
程を追加することなく製造することができる。

【００２８】また、本発明に係る半導体応用装置の第２
の製造方法では、さらに上記第１の基板において、上記
第１の端子電極と上記溝上に連続した異方性導電膜を設
ける工程を含み、該異方性導電膜を介して上記第１の端
子電極と上記第２の端子電極とを接続するようにするこ
とが好ましい。

【００２９】さらに、本発明に係る半導体応用装置の第
２の製造方法は、上記製造方法においてさらに、上記異
方性導電膜に含まれる導電粒子と実質的に同じ大きさを
有しかつ非導電性のスペーサー粒子を含む樹脂膜を、上
記異方性導電膜が形成されていない部分に形成する工程
を含むことが好ましい。

【００３０】

【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。 実施の形態１．本発明に係る実施の形態１は、例えば１
２．１ＳＶＧＡＴＦＴ液晶の液晶表示パネルと駆動回路
基板とを組み合わせてなる液晶表示装置であって、以下
のように構成される。本実施の形態１において、液晶表
示パネルはガラス基板１を用いて構成され、ガラス基板
１の周辺部に、図１に示すように、例えば、１００ｎｍ
程度の厚さのＩＴＯ膜からなる端子電極２が形成され、
該端子電極２にＣｒ、Ａｌ、Ｍｏ等より構成されるゲー
トやソースの配線３が接続されている。また、配線３上
や画素トランジスタ部等には、シリコン窒化膜等からな
る保護膜４が４００ｎｍ程度の厚さに形成されており、
端子電極２上においては保護膜４が除去されている。
尚、液晶７はシール剤５によってシールされたカラーフ
ィルター６とガラス基板１の間に注入されている。ま
た、端子電極２は、例えばソース端子用として２４００
個、ゲート端子用として６００個、その他の信号端子用
として若干数の、合計数千個形成されている。

【００３１】また、この液晶パネルの端子電極２に接続
される駆動回路基板は、以下のように製造される。ま
ず、ガラス基板８上に、図２（ａ）に示すように、低温
ポリシリコンＴＦＴ形成プロセスでＣＭＯＳ回路９を形
成する。ＣＭＯＳ回路９を形成した後、図２（ｂ）に示
すようにシリコン窒化膜、ＳｉＯ₂膜等の積層膜からな
る絶縁膜１０にコンタクトホール１０ａを形成した後、
絶縁膜１０上にスパッタリングにより下層Ｃｒ１００ｎ
ｍ、上層Ａｌ系合金４００ｎｍの二層膜を形成し、ソー
ス電極１１ｓ、ドレイン電極１１ｄ及び配線１１と端子
電極１２をパターニングによって一体で同時に形成す
る。以上のように作製された駆動回路基板の端子部付近
は、図３の平面図に示すようになる。この駆動回路基板
において、例えば、端子電極１２のピッチは８０μｍ、
端子電極１２間の間隔は３０μｍに設定される。

【００３２】次に、配線１１などを保護する為にシリコ
ン窒化膜等からなる保護膜１３を４００ｎｍ程度の厚さ
に形成してその上にレジストを形成し、該レジストを図
４に示す様な形状にパターニングすることにより、端子
電極１２上と、隣接する端子電極１２の間にそれぞれ矩
形の開口部１４ａ，１４ｂを有する所定の形状にパター
ンニングされたレジスト１４を形成する。すなわち、レ
ジスト１４において、図５（ａ）のＡ−Ａ’線について
の一部の断面図に示すように、端子電極１２上にコンタ
クト形成用の開口部（抜きパターン）１４ａと、端子電
極１２間に幅２０μｍ程度の溝状の開口部（抜きパター
ン）１４ｂとが形成されている。

【００３３】そして、レジスト１４をマスクとして、フ
ッ酸を含むエッチング液を用いてエッチングをする。こ
のエッチングによって、端子電極１２上では開口部１４
ａを介してシリコン窒化膜からなる保護膜１３を除去
し、端子電極１２の間においては、保護膜１３及び絶縁
膜１０を除去しさらにガラス基板１の途中までエッチン
グする。ここで、エッチング時間は、ガラス基板を深さ
２０μｍ程度の深さにエッチングするように設定する。
尚、端子電極１２上では開口部１４ａを介して保護膜１
３が除去されるが、端子電極１２は上述のエッチング液
によっては除去されず、それ以上エッチングが進むこと
はない。言いかえれば、上述のエッチング液は、端子電
極１２をエッチングしないものを選ぶ必要がある。

【００３４】このようにして、図５（ｂ）に示すよう
に、端子電極１２上の保護膜１３は除去して端子電極１
２の表面を露出させ、同時に隣接する端子電極１２間に
は深さ２０μｍ程度の溝１５を形成することができる。
尚、図５（ａ）（ｂ）は、図４のＡ−Ａ’線についての
断面の一部分を示している。以上のようにして作製した
液晶パネルと駆動回路基板とを、図６（ａ）に示すよう
に、帯状の異方性導電膜１６を溝１５上を横切るように
端子電極上に配置して、液晶パネルの端子電極２と駆動
回路基板の端子電極１２とを異方性導電膜１６を介して
対向させて接合する。ここで、異方性導電膜１６に含ま
れる導電粒子１７としては直径が２〜３μｍの物を使用
した。このようにすると、図６（ｂ）に示すように、液
晶パネルの端子電極２と駆動回路基板の端子電極１２と
は、異方性導電膜１６に含まれる導電粒子１７によって
導通し、隣接する端子電極２（隣接する端子電極１２）
間においては、溝１５が形成されていることにより、異
方性導電膜１６中の導電粒子１７が互いに離れて存在す
るような状態を維持でき、良好な絶縁状態を保持でき
る。

【００３５】液晶パネルに駆動回路基板を実装する場合
に、駆動回路基板の大きさに対する端子部の占める面積
の比率が大きい場合には、端子部の異方性導電膜１６の
みで貼りあわせ強度を得ることができる。従って、本実
施の形態１では、液晶パネルと駆動回路基板とを、端子
部のみで貼りあわせるようにしている。しかし、端子部
の面積は通常、図７の断面図に示す様に駆動回路基板に
比べて、それ程大きく無い場合が多い。従って、この様
な場合には、端子部以外の部分にもスペーサーの入った
樹脂２８を挟んで圧着することにより充分な貼りあわせ
強度を得ることができる。このようにスペーサーの入っ
た樹脂を用いる場合、スペーサー粒子と導電粒子１７の
径を調整することにより基板間の平行度も保つことが可
能であり、端子部での実装不良の発生を抑えることがで
きる。

【００３６】以上のようにして製造された実施の形態１
の液晶表示装置は、駆動回路基板において隣接する端子
電極１２間に、異方性導電膜１６に含まれる導電粒子１
７の径に比較して十分大きい溝１５を形成しているの
で、非常に端子を狭ピッチにした場合でも、端子間のシ
ョートを発生させずにガラス基板間（液晶パネルと駆動
回路基板間）の実装が可能となる。すなわち、本実施の
形態１では、異方性導電膜を使用して実装を行っている
が、端子電極間に溝１５がある為に異方性導電樹脂が適
度に溝１５に逃げることが可能であり、異方性導電膜１
６内の導電粒子１７は端子電極１２と端子電極２の間で
は、変形して正常に端子電極間の導通を得ることができ
る。また、隣接する端子電極間では、異方性導電膜１６
において導体粒子１７が接触することなく、良好な絶縁
が保持される。

【００３７】従って、本実施の形態１の液晶表示装置で
は、高密度配線および高密度の端子間の接続をするため
に、端子電極間の間隔を５０μｍ以下にすることが容易
にでき、また、本実施の形態１の液晶表示装置では、上
記第１の端子電極を１００以上有する表示装置等の半導
体応用装置を小型に形成することが容易にできる。従っ
て、本発明により、液晶表示装置に限らず、極めて高密
度に形成された端子電極間の接続を必要とする半導体応
用装置を構成することができる。

【００３８】また、本実施の形態１では、異方性導電膜
１６中の導体粒子径２〜３μｍに比べて溝１５の幅、深
さとも２０μｍ程度と非常に大きく設定しているので、
隣接する導電端子間において極めて良好な絶縁性を保持
することができる。しかしながら、本発明において、導
電粒子径及び溝１５の幅、深さは上述の数値に限定され
るものではなく、少なくとも溝１５が形成されることに
より、隣接する端子電極間において異方性導電膜の導体
粒子が接触しないような溝幅及び深さに設定すればよ
い。具体的には、溝深さを導電粒子径以上、溝幅も導電
粒子径の２倍以上に設定することが好ましい。すなわ
ち、異方性導電膜は、上下に位置する端子電極間を含有
する導電粒子によって接続するものであり、導電粒子同
士は横方向には接触しないように膜内に分散されてい
る。従って、溝の深さを導電粒子径以上とすることによ
り、溝部分に位置する導電粒子は変形することがなく、
横方向に隣接する導電粒子間において接触することはな
い。また、溝幅を粒子径の２倍以上に設定することによ
り、溝部分に位置しかつ横方向に隣接する導電粒子間に
おいて接触することはない。また、溝１５の断面形状は
矩形である必要も無く、半円形又はＶ字型等種々の形状
とすることができる。

【００３９】また、本実施の形態１の液晶表示装置で
は、溝１５の深さ及び幅を５μｍ以上とすると以下のよ
うな利点がある。すなわち、一般的に使用される異方性
導電膜には通常２〜３μｍの導電粒子が含まれており、
その異方性導電膜を用いた場合、溝１５の深さ及び幅を
５μｍ以上とすれば、上述した理由により互いに隣接す
る端子電極の間に位置する異方性導電膜の絶縁特性を良
好に保持できる。従って、異方性導電膜として特別のも
のを用いることなく、通常使用されるものを用いること
ができ、安価に製造できる。

【００４０】また、本実施の形態１において、端子電極
の膜厚は１μｍ以下に設定することが好ましい。このよ
うにすると、端子電極の膜厚の面内分布を比較的小さく
でき、端子電極の表面の高さを基板内においてほぼ揃え
ることができる。これによって、接合時に導電粒子に対
して均等に力をかけることができるので、導通不良の発
生を抑えることができる。また、本実施の形態１におい
て、溝１５の深さは基板が大きくなるとかなりのバラツ
キが生じる可能性があるが、そのバラツキを見込んであ
る程度以上の深さに設定することにより、実装上何ら問
題を生じない。従って、駆動回路基板の厚さが厚くても
問題がなく実装することが可能であり、駆動回路基板と
して比較的大きい基板を用いることもできる。また、本
実施の形態１において、溝１５のパターニングは、保護
膜のパターニングと同時に行っている為に写真製版工程
を新たに増加するものではなく、製造コストを押し上げ
ることにはならない。

【００４１】また、本実施の形態１の液晶表示装置の製
造方法では、ワイヤーボンターによるバンプ形成の様に
各端子電極に一つずつバンプを形成するものではないの
で、端子電極の数が非常に多い場合にも工程を簡単にで
き、低コストで製造することができる。尚、本実施の形
態１では溝１５を形成する時のエッチングとしてウェッ
トエッチングを用いたが、スループットと装置コストを
考慮して採用したものであり、本発明はこれに限定され
るものではなく、ドライエッチングを用いてもよい。

【００４２】また、本実施の形態１においては、従来例
に比較してさらに端子電極の幅及び端子電極間の間隔が
狭い場合にも適用できる。より高精度の幅でエッチング
を行う必要があればサイドエッチングの少ないドライエ
ッチングを用いることが好ましい。また、ドライエッチ
ングの中でもＲＩＥモードの異方性エッチングを用いる
と精度の高い加工が可能となり、よりいっそう端子電極
の幅及び端子電極間の間隔が狭い液晶表示装置の作製が
可能である。本実施の形態１では、基板一枚当たりのチ
ップ取り数の多いガラス基板上の低温ポリシリコン駆動
回路を製造する工程において、駆動回路基板側に溝１５
を形成するようにした。これによって、単位チップ当た
りのコスト増加は、取り数の比較的少ない液晶パネル側
に溝１５を設ける場合に比べてすくなくできる。しかし
ながら、本発明はこれに限られるものではなく、液晶パ
ネル基板側の端子電極間に溝を形成するようにしてもよ
い。

【００４３】また、実施の形態１の液晶表示装置では、
ガラス基板１の途中までエッチングすることにより、溝
１５を形成するようにしたが、絶縁膜１０を比較的厚く
（１μｍ以上）形成した場合、端子電極間に位置する絶
縁膜１０のみをエッチングして除去することによって溝
を形成するようにしてもよい。このようにすると比較的
容易に溝を形成することができ、かつ端子電極間の絶縁
性を良好にできる。また、この場合、絶縁膜１０を感光
性樹脂により形成し、その感光性樹脂からなる絶縁膜１
０を露光現像することにより溝を形成するようにすると
さらに容易に溝を形成することができる。

【００４４】以上の様に、本実施の形態１の液晶表示装
置は、駆動回路基板の端子電極間に溝を形成することに
より、異方性導電膜による剛体（ガラス基板と駆動回路
基板）間の高密度実装が高歩留りで可能となる。また、
駆動回路基板の保護膜の除去時の写真製版と同時に溝の
形成を行うことができ、新たに写真製版工程を増加する
ことなく形成できるので、製造コストを上昇させること
もない。また、全ての端子電極に対して同時に処理が可
能であることから、端子数が増加しても製造コストを増
加させることがない。さらに、ＩＣをパッケージせずに
実装できる為、ＩＣを個別にパッケージする場合に比較
してコストを下げることができる。またさらに、半導体
素子として個々にパッケージしていないものを用いるこ
とができるので、半導体素子の占める面積を縮小するこ
とができ、半導体応用装置を非常に小型化、薄型化する
ことが可能になる。

【００４５】実施の形態２．次に、ＴＦＴ液晶の液晶パ
ネルと駆動回路基板とからなる、本発明に係る実施の形
態２の液晶表示装置について説明する。本実施の形態２
の液晶表示装置において、駆動回路基板が実施の形態１
の駆動回路基板とは異なり、液晶パネルは実施の形態１
と同様のものを用いている。また、実施の形態２で使用
する駆動回路基板は、実施の形態１の駆動回路基板にお
いてガラス基板８に代えてシリコン基板１８を用いた以
外は実施の形態１の駆動回路基板と同様に構成される。

【００４６】すなわち、実施の形態２において駆動回路
基板は、図８（ａ）に示すように、単結晶のシリコン基
板１８に、通常のＭＯＳトランジスタ形成プロセスでＣ
ＭＯＳ回路２９を形成し、以下、図８（ｂ）及び図９に
示すように実施の形態１の駆動回路基板の製造方法と同
様にして作製する。尚、本実施の形態２の駆動回路基板
に用いたシリコン基板１８は、実施の形態に用いたガラ
ス基板８と同様に、表面の保護膜１３及び絶縁膜１０に
対しては、フッ酸を含むエッチング液、シリコン基板に
対してはフッ酸及び硝酸を含むエッチング液を使い分け
ることによってエッチングすることができる。

【００４７】また、実施の形態２の液晶パネル装置の製
造方法では、シリコン基板１８を用いて以上のように作
製した駆動回路基板と液晶パネルとを、図１０（ａ）お
よび図１０（ｂ）に示す様に、実施の形態１の場合と同
様にして、異方性導電膜１６が溝１５を必ず横切る様に
端子２と端子１２間に挟み熱圧着によって実装する。

【００４８】以上のように作製された実施の形態２の液
晶表示装置は、実施の形態１と同様の作用効果を有し、
さらに半導体ＩＣチップからなる高性能な駆動回路基板
を用い、かつ通常の半導体素子の様なパッケージや端子
へのバンプ形成等の工程が必要で無いことにより、駆動
ＩＣ部の大幅な低コスト化が可能である。

【００４９】実施の形態３．本実施の形態３の液晶表示
装置は、ＴＦＴ液晶の液晶パネルと駆動回路基板とを接
合してなり、液晶パネル側の端子間に溝を形成して隣接
する端子間の短絡を防止するようにしたことが、実施の
形態１，２とは異なる。この実施の形態３における液晶
パネルは、例えば１２．１ＳＶＧＡ等の一般的な液晶パ
ネルを用いることができる。

【００５０】以下、本実施の形態３の液晶表示装置の製
造方法について説明する。 （液晶パネルの作製）本方法ではまず、図１２に示すよ
うに、ガラス基板１の上に、通常のアモルファスＴＦＴ
の製造方法に従って画像表示部１９を形成する。端子部
分としてはＴＦＴのゲート絶縁膜２０の上にＣｒ、Ａ
ｌ、Ｍｏ等より構成されるゲートやソースの配線３に接
続される様に１００ｎｍ程度の厚さのＩＴＯ膜を形成し
た後に所定の形状にパターンニングすることにより、端
子電極２と画素電極２１とを同時に形成する。次に、配
線３や画素トランジスタ部等を保護する為に、４００ｎ
ｍ程度の厚さのシリコン窒化膜等からなる保護膜４を形
成する。液晶パネルにおいて、端子電極ピッチ及び端子
電極間距離はそれぞれ図１３に示すように、８０μｍ及
び３０μｍである。

【００５１】次に、保護膜４上にレジストを形成し、該
レジストを図１４に示す様な形状にパターニングするこ
とにより、端子電極２上と、隣接する端子電極２の間に
それぞれ矩形の開口部を有する所定の形状にパターンニ
ングされたレジスト１４を形成する。すなわち、レジス
ト１４において、図１４及び図１４のＢ−Ｂ’線につい
ての断面における一部の断面図（図１５（ａ））に示す
ように、端子電極２上にコンタクト形成用の開口部（抜
きパターン）１４ａと、端子電極１２間に幅２０μｍ程
度の溝状の開口部（抜きパターン）１４ｂとが形成され
る。

【００５２】そして、レジスト１４をマスクとして、フ
ッ酸を含むエッチング液を用いてエッチングをする。こ
のエッチングによって、端子電極２上では開口部１４ａ
を介してシリコン窒化膜からなる保護膜４を除去し、端
子電極２の間においては、保護膜４及び絶縁膜２０を除
去しさらにガラス基板１の途中までエッチングする。こ
こで、エッチング時間は、ガラス基板を深さ２０μｍ程
度の深さにエッチングするように設定する。

【００５３】次に、図１６に示すように、通常の液晶パ
ネルの製造法と同様にガラス基板１とカラーフィルター
６とでシール剤５を挟んでセル組を行い、液晶７を注入
し液晶パネルを完成させる。本実施の形態３では、ソー
ス配線と画素電極２１とが同じ層で形式された液晶パネ
ルを用いたが、感光性有機樹脂膜等を３μｍ程度形成し
平坦化した上に画素電極２１や端子３を最上層に形成し
た方式を用いることもできる。

【００５４】（駆動回路基板の作製）次に、この液晶パ
ネルと接合する駆動回路基板の製造工程を図面を参照し
ながら説明する。実施の形態３の駆動回路基板の製造方
法では、図１７（ａ）に示すように、実施の形態１と同
様にして、ガラス基板８上に、低温ポリシリコンＴＦＴ
形成プロセスでＣＭＯＳ回路９を形成し、絶縁膜１０上
に１００ｎｍの厚さのＣｒ層からなる下層と、４００ｎ
ｍの厚さのＡｌ系合金からなる上層との二層膜をスパッ
タリングにより形成し、ソース・ドレイン電極、配線１
１及び端子電極１２をパターニングすることによって形
成する。そして、図１７（ｂ）に示すように、配線など
を保護する為にシリコン窒化膜等からなる保護膜を４０
０ｎｍ程度形成した後、端子電極１２上に開口部１３ａ
が形成されるようにパターンニングすることにより保護
膜１３を形成する。尚、各端子電極１２は図１８に示す
ように、端子ピッチが８０μｍ、端子間距離が３０μｍ
になるように形成される。

【００５５】（液晶パネルと駆動回路基板との接合）以
上のようにして作製した液晶パネルと駆動回路基板と
を、図１９（ａ）に示すように、帯状の異方性導電膜１
６を溝１５上を横切るように配置して、液晶パネルの端
子電極２と駆動回路基板の端子電極１２とを異方性導電
膜１６を介して対向させて接合する。ここで、異方性導
電膜１６に含まれる導電粒子１７としては直径が２〜３
μｍの物を使用した。このようにすると、図１９（ｂ）
に示すように、液晶パネルの端子電極２と駆動回路基板
の端子電極１２とは、異方性導電膜１６に含まれる導電
粒子１７によって導通し、隣接する端子電極２（隣接す
る端子電極１２）間においては、溝１５が形成されてい
ることにより、異方性導電膜１６中の導電粒子１７が互
いに離れて存在させることができ、良好な絶縁状態を保
持できる。

【００５６】本実施の形態３でも実施の形態１と同様に
端子部以外の部分にもスペーサーの入った樹脂を挟んで
圧着することにより充分な貼りあわせ強度を得ることが
できる。また、スペーサー粒子と導電粒子１７の径を調
整することにより基板間の平行度も保つことが可能であ
り、端子部での実装不良も発生し難くすることができ
る。

【００５７】以上のように作製された実施の形態３の液
晶表示装置は、実施の形態１と同様に、端子電極を狭ピ
ッチとした場合においても、隣接する端子電極間におい
て短絡を発生させずにガラス基板間の接合が可能であ
り、小型化ができる。更に端子の数を多くした場合にお
いても、ワイヤーボンダーによるバンプ形成の様に端子
一つずつに処理をする必要はないので、工程を非常に簡
便にでき、低コストで製造することができる。

【００５８】本実施の形態では、駆動回路基板に、ガラ
ス基板上の低温ポリシリコンＴＦＴを実装したが、液晶
パネル側を加工しているので、実施の形態２のシリコン
基板上の駆動回路で溝１５を形成しない基板を作成して
実装しても同様に実装可能である。当然、駆動回路基板
と液晶パネル双方に溝１５を形成しても同様の効果が得
られる。また、本実施の形態３においても、溝１５を、
実施の形態１と同様ドライエッチングを用いても良い。

【００５９】実施の形態４．実施の形態１、２及び３で
は、端子電極上の保護膜１３をパターンニングした後
に、そのパターンニングに用いたレジスト１４を用いて
溝１５を形成したが、端子電極上に保護膜を形成しない
液晶パネル又は駆動回路基板を用いる場合も当然ある。
この実施の形態４は、端子電極上に保護膜１３を形成し
ない場合における、溝形成の一例を示すものである。

【００６０】すなわち、本実施の形態４では、ガラス基
板１上に複数の層からなる絶縁膜１０を形成した後、該
絶縁膜１０上に端子電極４２を形成するための導体層を
形成する。そして、該導体層上に所定の形状にレジスト
４４を形成して、図２０（ａ）に示すように該レジスト
４４をマスクとして導体層をエッチングすることによ
り、所定形状の端子電極４４を形成する。次に、図２０
（ｂ）に示すようにレジスト４４を除去して、図２０
（ｃ）に示すように端子電極４２をマスクとして絶縁膜
１０及びガラス基板１をエッチングすることにより溝４
５を形成する。尚、本発明では、レジスト４４を除去す
る前に、レジスト４４及び端子電極４２をマスクとし
て、エッチングすることにより溝４５を形成するように
してもよい。

【００６１】ここで、溝１５を形成する場合のエッチン
グ工程では、端子電極付近のみエッチング液に浸漬して
端子間に溝１５を形成することが好ましい。このように
すると、液晶パネル側に溝１５を形成する場合、液晶パ
ネルにおいてセル組を行った後に溝形成のためのエッチ
ングを行うことができる。以上のようにして作製した液
晶パネルと駆動回路基板とを実施の形態１、２及び３と
同様にして、図２１（ａ）及び図２１（ｂ）に示す様
に、異方性導電膜が溝１５を必ず横切る様に端子電極４
２と端子電極１２間に挟み熱圧着によって実装する。本
実施の形態４の方法では、図２１（ａ）に示すように溝
４５同士が全てつながることになるが、図２１（ｂ）に
示すように、実施の形態１〜３と同様の作用効果が得ら
れる。

【００６２】また、端子電極４２を形成する時のレジス
ト又は端子電極４２そのものを溝１５を形成するときの
マスクとして用いているので、溝１５を形成するための
パターニングをする写真製版工程を新たに追加するもの
ではない。従って、製造コストを上昇させることが無い
点においても、実施の形態１〜３と同様である。

【００６３】以上説明した実施の形態１〜４においては
いずれも、液晶パネル、駆動回路基板、いずれか一方の
みに溝を形成したが、本発明はこれに限られず、液晶パ
ネル及び駆動回路基板の双方に溝を形成するようにして
もよい。このようにすると、パネル及び基板に形成する
溝の深さをそれぞれ、比較的浅くしても同様の効果を得
ることができる。

【００６４】以上の実施の形態１〜４では、いずれも液
晶表示装置について説明したが、本発明はこれに限られ
るものではない。すなわち、本発明は、それぞれ複数の
端子電極を有する少なくとも２つの基板を張り合わせて
互いに端子電極間を接続する構成を有する半導体応用装
置に適用することができ、実施の形態１〜４と同様の作
用効果を有する。

【００６５】また、実施の形態２〜３において、実施の
形態１で説明した種々の変形が可能であることはいうま
でもない。

【００６６】

【発明の効果】以上詳細に説明したように、本発明に係
る半導体応用装置は、複数の第１の端子電極を有する第
１の基板と複数の第２の端子電極を有する第２の基板と
を、上記第１の端子電極と上記第２の端子電極とが異方
性導電膜を介して対向するように接合されてなり、上記
第１の基板において、上記第１の端子電極の間にそれぞ
れ溝が形成されている。これによって、上記第１の端子
電極の間の溝部分における上記第１の基板と上記第２の
基板との間隔を大きくできることから、上記第１の端子
電極の間に位置する上記異方性導電膜の絶縁特性を良好
に保持でき、端子電極間を狭くすることが可能となるの
で小型にできる。また、上記溝は例えば形成すべき溝部
分に開口部を有するレジストを形成してエッチングをす
ることにより、多くの溝を一度に形成することができ、
高いスループットでかつ安価に製造することができる。

【００６７】また、本発明に係る半導体応用装置では、
上記第１の端子電極間の間隔を５０μｍ以下にすること
ができ、これにより高密度配線および高密度の端子間の
接続が可能となりより小型にできる。

【００６８】さらに、本発明に係る半導体応用装置で
は、上記第１の端子電極の端子数を１００以上にするこ
とにより小型でかつ大規模な回路を構成できる。

【００６９】また、本発明に係る半導体応用装置では、
上記第１及び第２の端子電極の膜厚をそれぞれ１μｍ以
下にすることにより、端子電極の厚さのバラツキを小さ
くできるので、上記第１の端子電極と上記第２の端子電
極との導通を良好にでき、かつ上記第１の端子電極間及
び上記第２の端子電極間において良好な絶縁特性が得ら
れる。また、端子電極を薄型にできることから、半導体
応用装置の薄型化が可能となる。

【００７０】さらに、本発明に係る半導体応用装置で
は、上記溝の深さを上記異方性導電膜に含まれる導電粒
子の径より大きくしかつ上記溝の幅を上記導電粒子径の
２倍以上とすることにより、互いに隣接する上記第１の
端子電極の間（互いに隣接する上記第２の電極間）に位
置する上記異方性導電膜の絶縁特性をより良好に保持で
きるので、端子電極間の間隔をさらに狭くすることが可
能となり、よりいっそうの小型化が可能となる。

【００７１】また、本発明に係る半導体応用装置では、
上記溝の深さ及び幅を５μｍ以上とすることにより、一
般的に使用される２〜３μｍの導電粒子が含まれる異方
性導電膜を用いることができるので、汎用的な異方性導
電膜を用いることができ、安価にできる。

【００７２】また、本発明に係る半導体応用装置では、
上記第１又は第２の基板のうちの少なくとも一方を透明
絶縁基板とすることにより、液晶表示パネル等の表示装
置とできる。

【００７３】また、本発明に係る半導体応用装置におい
ては、上記第１の基板と上記第２の基板の対向する部分
でかつ上記異方性導電膜が形成されていない部分に、上
記異方性導電膜に含まれる導電粒子と実質的に同じ大き
さを有しかつ非導電性のスペーサーを含む樹脂膜を形成
することにより、上記第１の基板と上記第２の基板とを
実質的に互いに平行にすることができるので、上記第１
の端子電極と上記第２の端子電極との導通を良好にで
き、かつ上記第１の端子電極間及び上記第２の端子電極
間において良好な絶縁特性が得られる。

【００７４】また、本発明に係る半導体応用装置では、
上記第１の端子電極が１μｍ以上の厚さを有する絶縁膜
を介して上記第１の基板上に形成される場合、上記溝を
上記第１の端子電極の間に位置する絶縁膜を除去するこ
とにより形成することにより、溝の形成が比較的容易に
できるので安価にできる。

【００７５】また、本発明に係る半導体応用装置では、
上記第１と第２の基板のうちいずれか一方をシリコン基
板とすることにより、容易に回路の集積化ができるの
で、高機能でかつ小型の回路を形成することができる。

【００７６】また、本発明に係る半導体応用装置の第１
の製造方法は、上記第１の基板と上記第２の基板とを、
上記第１と第２の端子電極とを異方性導電膜を介して対
向させて接合する接合工程を含む製造方法であって、上
記接合工程の前に、上記第１の基板において上記第１の
端子電極の間に溝を形成する溝形成工程を含んでいるの
で、上記第１の基板において互いに隣接する上記第１の
端子電極の間に溝が形成された、小型で薄型の半導体応
用装置を製造することができる。

【００７７】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の基板がガラス或いは石
英もしくはシリコンからなる基板でる場合には、上記溝
形成工程がフッ酸を含む溶液を用いて上記第１の基板を
エッチングするエッチング工程を含むことにより、容易
に溝を形成することができ、製造コストを安価にでき
る。

【００７８】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の基板がガラス或いは石
英もしくはシリコンからなる基板である場合には、上記
溝形成工程がドライエッチングにより上記第１の基板を
エッチングする工程を含み、上記溝を形成するようにし
てもよい。このようにすると、所定の形状の溝を精度よ
く形成することができるので、隣接する端子電極間にお
いてより良好な絶縁特性を有する半導体応用装置を製造
することができる。

【００７９】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の端子電極が上記第１の
基板上に１μｍ以上の厚さを有する絶縁膜を介して形成
されている場合には、上記溝形成工程が、上記第１の端
子電極間に位置する上記絶縁膜をエッチングして除去す
ることによって溝を形成する工程とすることにより、比
較的容易に溝を形成することができるので、製造コスト
を安価にできる。

【００８０】上記製造方法において、上記絶縁膜が感光
性樹脂により形成し、上記溝形成工程が上記感光性樹脂
からなる上記絶縁膜を露光現像することを含むようにす
ることにより、さらに容易に溝を形成することができる
ので、より製造コストを安価にできる。

【００８１】また、本発明に係る半導体応用装置の第１
の製造方法において、上記第１の端子電極は、電極層を
形成した後に所定の形状の電極形成用マスクを形成して
エッチングすることにより形成し、上記電極形成用マス
クを用いて上記第１の端子電極間をエッチングすること
により上記溝を形成すると、溝形成用のマスクを別に形
成する必要がないので、製造コストを安価にできる。

【００８２】さらに、本発明に係る半導体応用装置の第
１の製造方法では、上記溝形成工程において、上記溝以
外の部分にレジストを形成して、該レジストをマスクと
してエッチングすることにより溝を形成することにより
容易に溝を形成することができる。

【００８３】またさらに、本発明に係る半導体応用装置
の第１の製造方法では、上記溝形成工程において、上記
第１の端子電極をマスクとしてエッチングすることによ
り溝を形成することにより、製造工程を簡略化できるの
で、製造コストを安価にできる。

【００８４】また、本発明に係る半導体応用装置の第２
の製造方法は、上記第１の基板と上記第２の基板とを、
上記第１の端子電極と上記第２の端子電極とを異方性導
電膜を介して対向させて接合する工程を含む半導体応用
装置の製造方法であって、上記保護膜形成工程と、上記
レジスト形成工程と、上記エッチング工程とを含んでい
るので、上記第１の基板において互いに隣接する上記第
１の端子電極の間に溝が形成された半導体応用装置を、
新たに溝形成工程を追加することなく製造することがで
き、安価に製造することができる。

【００８５】また、本発明に係る半導体応用装置の第２
の製造方法では、さらに上記第１の基板において、上記
第１の端子電極と上記溝上に連続した異方性導電膜を設
ける工程を含み、該異方性導電膜を介して上記第１の端
子電極と上記第２の端子電極とを接続するようにするこ
とにより、上記第１の端子電極の間に位置する上記異方
性導電膜の絶縁特性を良好に保持できる半導体応用装置
を製造することができる。

【００８６】さらに、本発明に係る半導体応用装置の第
２の製造方法は、上記製造方法においてさらに、上記ス
ペーサー粒子を含む樹脂膜を、上記異方性導電膜が形成
されていない部分に形成する工程を含むことにより、上
記第１の端子電極と上記第２の端子電極との間の導通が
良好でかつ上記第１の端子電極間及び上記第２の端子電
極間の絶縁特性のより良好な市半導体応用装置を製造す
ることができる。

【図面の簡単な説明】

【図１】 本発明に係る実施の形態１の半導体応用装置
における液晶パネルの端子部付近の構成を示す断面図で
ある。

【図２】 実施の形態１の半導体応用装置における駆動
回路基板の製造工程を示す断面図である。

【図３】 実施の形態１の駆動回路基板の端子部付近の
構成を示す平面図である。

【図４】 図３の平面図にさらにレジスト１４を形成し
たときの平面図である。

【図５】 実施の形態１において溝を形成する工程を示
す断面図である。

【図６】 （ａ）は、実施の形態１の製造工程におい
て、端子導体上と溝上に異方性導電膜を形成したときの
構成を模式的に示す平面図であり、（ｂ）は、液晶パネ
ルと駆動回路基板とを接合したときの端子部における断
面図である。

【図７】 実施の形態１の液晶表示装置における液晶パ
ネルと駆動回路基板とを接合したときの端子部における
断面図である。

【図８】 本発明に係る実施の形態２の半導体応用装置
における駆動回路基板の製造工程を示す断面図である。

【図９】 実施の形態２の駆動回路基板において溝を形
成する工程を示す断面図である。

【図１０】 （ａ）は、実施の形態２の製造工程におい
て、端子導体上と溝上に異方性導電膜を形成したときの
構成を模式的に示す平面図であり、（ｂ）は、液晶パネ
ルと駆動回路基板とを接合したときの端子部における断
面図である。

【図１１】 実施の形態２の液晶表示装置における液晶
パネルと駆動回路基板とを接合したときの端子部におけ
る断面図である。

【図１２】 本発明に係る実施の形態３の液晶表示装置
における液晶パネルの端子部付近の部分断面図である。

【図１３】 実施の形態３の液晶パネルの端子部付近の
構成を示す平面図である。

【図１４】 図１３の平面図にさらにレジスト１４を形
成したときの平面図である。

【図１５】 実施の形態３において溝を形成する工程を
示す断面図である。

【図１６】 実施の形態３の液晶パネルの端子部付近の
構成を示す断面図である。

【図１７】 実施の形態３の駆動回路基板の製造工程を
示す断面図である。

【図１８】 実施の形態３の駆動回路基板の端子部付近
の平面図である。

【図１９】 （ａ）は、実施の形態３の製造工程におい
て、端子導体上と溝上に異方性導電膜を形成したときの
構成を模式的に示す平面図であり、（ｂ）は、液晶パネ
ルと駆動回路基板とを接合したときの端子部における断
面図である。

【図２０】 本発明に係る実施の形態４の液晶パネルに
おいて溝を形成する工程を示す断面図である。

【図２１】 （ａ）は、実施の形態４の製造工程におい
て、端子導体上と溝上に異方性導電膜を形成したときの
構成を模式的に示す平面図であり、（ｂ）は、液晶パネ
ルと駆動回路基板とを接合したときの端子部における断
面図である。

【図２２】 異方性導電膜を用いた接続の原理を説明す
るための断面図である。

【図２３】 （ａ）は、従来例において、端子電極上に
異方性導電膜を形成したときの構成を模式的に示す平面
図であり、（ｂ）は、従来例における基板を接合したと
きの端子部における断面図である。

【図２４】 （ａ）は、端子電極上にバンプを形成した
従来例において、端子電極上に異方性導電膜を形成した
ときの構成を模式的に示す平面図であり、（ｂ）は、端
子電極上にバンプを形成した従来例における基板を接合
したときの端子部における断面図である。

【図２５】 （ａ）はＣＯＧ法を用いて構成した液晶表
示装置全体の平面図であり、（ｂ）はＧＯＧ法を用いて
構成した液晶表示装置全体の平面図である。

【図２６】 （ａ）は、一方の端子電極が比較的厚い従
来例において、端子電極上に異方性導電膜を形成したと
きの構成を模式的に示す平面図であり、（ｂ）は、一方
の端子電極が比較的厚い従来例における基板を接合した
ときの端子部における断面図である。

【符号の説明】

１，８ ガラス基板、２，４２ 端子電極、３，１１
配線、４，１３ 保護膜４、７ 液晶、５ シール剤、
６ カラーフィルター、９ ＣＭＯＳ回路、１０，２０
絶縁膜、１０ａ コンタクトホール、１１ｓ ソース
電極、１１ｄ ドレイン電極、１２ 端子電極、１４，
４４ レジスト、１４ａ，１４ｂ 開口部、１５，４５
溝、１６ 異方性導電膜、１７ 導電粒子、１８ シ
リコン基板、１９ 画像表示部、２０ ゲート絶縁膜、
２１ 画素電極。

Claims (21)

【特許請求の範囲】
1. 【請求項１】 複数の第１の端子電極を有する第１の基
   板と上記第１の端子電極にそれぞれ対応するように形成
   された複数の第２の端子電極を有する第２の基板とを備
   え、上記第１の端子電極と上記第２の端子電極とを異方
   性導電膜を介して対向させて接合してなる半導体応用装
   置であって、 上記第１の基板において、上記第１の端子電極の間にそ
   れぞれ溝が形成されていることを特徴とする半導体応用
   装置。
2. 【請求項２】 上記第１の端子電極間の間隔が５０μｍ
   以下である請求項１記載の半導体応用装置。
3. 【請求項３】 上記第１の端子電極の端子数が１００以
   上である請求項１又は２記載の半導体応用装置。
4. 【請求項４】 上記第１及び第２の端子電極の膜厚がそ
   れぞれ１μｍ以下である請求項１〜３のうちのいずれか
   １項に記載の半導体応用装置。
5. 【請求項５】 上記異方性導電膜が導電粒子を含んでな
   り、上記溝の深さを上記導電粒子の径より大きくしかつ
   上記溝の幅を上記導電粒子径の２倍以上とした請求項１
   〜４のうちのいずれか１項に記載の半導体応用装置。
6. 【請求項６】 上記溝の深さ及び幅を５μｍ以上とした
   請求項１〜４のうちのいずれか１項に記載の半導体応用
   装置。
7. 【請求項７】 上記第１又は第２の基板のうちの少なく
   とも一方を透明絶縁基板とした請求項１〜６のうちのい
   ずれか１項に記載の半導体応用装置。
8. 【請求項８】 上記第１の基板と上記第２の基板の対向
   する部分でかつ上記異方性導電膜が形成されていない部
   分の少なくとも一部分に、上記異方性導電膜に含まれる
   導電粒子と実質的に同じ大きさを有しかつ非導電性のス
   ペーサーを含む樹脂膜が形成された請求項１〜７のうち
   のいずれか１項に記載の半導体応用装置。
9. 【請求項９】 上記第１の端子電極は１μｍ以上の厚さ
   を有する絶縁膜を介して上記第１の基板上に形成され、
   上記溝が上記第１の端子電極の間に位置する絶縁膜を除
   去することにより形成されている請求項１〜４のうちの
   いずれか１項に記載の半導体応用装置。
10. 【請求項１０】 上記第１と第２の基板のうちいずれか
    一方は、シリコン基板である請求項１〜９のうちのいず
    れか１項に記載の半導体応用装置。
11. 【請求項１１】 複数の第１の端子電極を有する第１の
    基板と上記第１の端子電極に対応するように形成された
    複数の第２の端子電極を有する第２の基板とを、上記第
    １の端子電極と上記第２の端子電極とを異方性導電膜を
    介して対向させて接合する接合工程を含む半導体応用装
    置の製造方法であって、 上記接合工程の前に、上記第１の基板において上記第１
    の端子電極の間に溝を形成する溝形成工程を含むことを
    特徴とする半導体応用装置の製造方法。
12. 【請求項１２】 上記第１の基板がガラス或いは石英も
    しくはシリコンからなる基板であって、上記溝形成工程
    がフッ酸を含む溶液を用いて上記第１の基板をエッチン
    グするエッチング工程を含むことを特徴とする請求項１
    １記載の半導体応用装置の製造方法。
13. 【請求項１３】 上記第１の基板がガラス或いは石英も
    しくはシリコンからなる基板であって、上記溝形成工程
    がドライエッチングにより上記第１の基板をエッチング
    する工程を含む請求項１１記載の半導体応用装置の製造
    方法。
14. 【請求項１４】 上記第１の端子電極が上記第１の基板
    上に１μｍ以上の厚さを有する絶縁膜を介して形成され
    てなり、 上記溝形成工程が、上記第１の端子電極間に位置する上
    記絶縁膜をエッチングして除去することによって溝を形
    成する工程である請求項１１記載の半導体応用装置の製
    造方法。
15. 【請求項１５】 上記絶縁膜が感光性樹脂により形成さ
    れ、上記溝形成工が上記感光性樹脂からなる上記絶縁膜
    を露光現像することを含む請求項１４記載の半導体応用
    装置の製造方法。
16. 【請求項１６】 上記第１の端子電極は、該第１の端子
    電極を形成するための電極層を形成した後に該電極層上
    に所定の形状の電極形成用マスクを形成して上記電極層
    をエッチングすることにより形成され、 上記溝形成工程において、上記電極形成用マスクを用い
    て上記第１の端子電極間をエッチングすることにより上
    記溝を形成する請求項１１記載の半導体応用装置の製造
    方法。
17. 【請求項１７】 上記溝形成工程において、上記溝以外
    の部分にレジストを形成して、該レジストをマスクとし
    てエッチングすることにより溝を形成することを特徴と
    する請求項１１記載の半導体応用装置の製造方法。
18. 【請求項１８】 上記溝形成工程において、上記第１の
    端子電極をマスクとしてエッチングすることにより溝を
    形成することを特徴とする請求項１１記載の半導体応用
    装置の製造方法。
19. 【請求項１９】 複数の第１の端子電極を有する第１の
    基板と上記第１の端子電極に対応するように形成された
    複数の第２の端子電極を有する第２の基板とを、上記第
    １の端子電極と上記第２の端子電極とを異方性導電膜を
    介して対向させて接合する工程を含む半導体応用装置の
    製造方法であって、 上記第１の端子導体上及び該上記第１の端子電極間に連
    続した保護膜を形成する保護膜形成工程と、 上記第１の端子電極上に第１の開口部を有しかつ上記第
    １の端子電極間に第２の開口部を有する所定の形状のレ
    ジストを上記保護膜上に形成するレジスト形成工程と、 上記第１の開口部を介して上記保護膜を除去することに
    より上記第１の端子電極上にコンタクトホールを形成
    し、上記第２の開口部を介して上記保護膜を除去して上
    記第１の端子電極間に溝を形成するエッチング工程とを
    含むことを特徴とする半導体応用装置の製造方法。
20. 【請求項２０】 上記製造方法はさらに、上記第１の基
    板において、上記第１の端子電極と上記溝上に連続した
    異方性導電膜を設ける工程を含み、該異方性導電膜を介
    して上記第１の端子電極と上記第２の端子電極とを接続
    するようにした請求項１１〜１９のうちのいずれか１項
    に記載の半導体応用装置の製造方法。
21. 【請求項２１】 上記製造方法においてさらに、上記異
    方性導電膜に含まれる導電粒子と実質的に同じ大きさを
    有しかつ非導電性のスペーサー粒子を含む樹脂膜を、上
    記異方性導電膜が形成されていない部分に形成する工程
    を含む請求項１１〜２０のうちのいずれか１項に記載の
    半導体応用装置の製造方法。