JP3671192B2 - 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法 - Google Patents

絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法 Download PDF

Info

Publication number
JP3671192B2
JP3671192B2 JP2001246861A JP2001246861A JP3671192B2 JP 3671192 B2 JP3671192 B2 JP 3671192B2 JP 2001246861 A JP2001246861 A JP 2001246861A JP 2001246861 A JP2001246861 A JP 2001246861A JP 3671192 B2 JP3671192 B2 JP 3671192B2
Authority
JP
Japan
Prior art keywords
insulating layer
chip
prismatic
bump
prismatic bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001246861A
Other languages
English (en)
Other versions
JP2002118138A (ja
Inventor
明儀 ▲らい▼
詠芬 謝
尚公 蔡
鏡混 羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2002118138A publication Critical patent/JP2002118138A/ja
Application granted granted Critical
Publication of JP3671192B2 publication Critical patent/JP3671192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261—Functions other than electrical connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/283—Reinforcing structures, e.g. bump collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は絶縁層付角柱状バンプ及びその製造方法に関するものである。
【０００２】
【従来の技術】
ベアダイ（ｂａｒｅｄ ｄｉｅ）のガラスパネルへの実装（チップオンガラス、ｃｈｉｐ ｏｎ ｇｌａｓｓ，「ＣＯＧ」と称する。）は、集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，「ＩＣｓ」と称する。）を電気的に接続し、軽量、小型、低コスト、低消費電力等を達成する先端技術であり、様々なディスプレイ製品において採用されている。例えば、ＣＯＧは、１〜２個のＩＣチップを備える電話、コピー機等の４インチ以下の小型ディスプレイパネルや、３〜１２個のＩＣチップを必要とするビデオカメラ、ナビゲーションシステム等の中型製品（４〜１１インチ）のディスプレイパネルや、ノート型パソコンなどの大型製品のディスプレイパネル（１１インチ以上）に広く採用されている。
【０００３】
液晶ディスプレイ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ，「ＬＣＤ」と称する。）モジュールの品質と信頼性は、駆動ＩＣチップをガラスパネルに実装する精度によって決まる。そして、異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ，「ＡＣＦ」と称する。）は、駆動ＩＣチップをガラスパネルに実装するのに最も広く用いられる材料である。ＡＣＦは、直径３〜１５μｍの分散した微細な電気的導電粒子と、厚さ１５〜３５μｍの絶縁接着フィルムとからなる接着フィルムである。これまで、導電粒子の分布の均一性は、ＡＣＦの電気的特性と信頼性に影響を及ぼすと考えられ、カーボンファイバー、金属（ニッケル、はんだ）及び鍍金（ニッケル／金）プラスチックボール等の様々な種類の導電粒子が提案されてきた。
【０００４】
また、熱可塑性材料、熱硬化性材料、及び熱可塑性材料と熱硬化材料との混合材料等、様々な種類の接着剤も提案されている。一般に、ＡＣＦは二種類に分けられる。その一つは、非常に薄い絶縁層で被覆した直径５μｍ程度の導電粒子を含むものであり、ＩＣチップ上のバンプとガラスパネル上のボンディングパッドとの間に当該導電粒子が挟み込まれ、接合時の押圧により導電粒子が変形し、そのとき導電粒子の薄い絶縁層が断裂して、むき出しになった導電粒子が、ＩＣチップ上のバンプとガラスパネル上のボンディングパッドとの間に挟み込まれた状態になり、双方の電気導通を確保するブリッジ機能するのである。
【０００５】
ところが、上述したように、ＩＣチップ上のバンプとガラスパネル上のボンディングパッドとの間に当該導電粒子が挟み込まれ、接合時の押圧により導電粒子が変形し、薄い絶縁層がうまく断裂して、導電粒子が狙い通りにむき出しになるか否かが確実ではないため、バンプとボンディングパッドとの電気的導通が設計道理に確保できると言う信頼性に欠けるという欠点がある。
【０００６】
そして、もう一つのタイプのＡＣＦは、二層型のタイプであり、直径３μｍ程度の導電粒子を含んだ樹脂層と、導電粒子を含まない樹脂層とからなることにより、主に導電性を確保するために用いる層と主に接着性を確保するために用いる層とを分離して備えた物である。それぞれの層の目的とした機能を別個に発揮させることにより、前記バンプと前記ボンディングパッドとを効率よく接合するのである。ところが、この２層構造を備えたＡＣＦの場合の欠点は、ＩＣチップをバンプを介してガラスパネルと接合したときの、ＩＣチップとガラスパネルとの間に位置する導電粒子の量が多すぎると、ＩＣチップとガラスパネルとの間に並立した複数のバンプ間で電流が流れやすくなり、バンプ間同士で電気的ショートが生じてしまい、誤動作を起こす原因となるのである。
【０００７】
ここで、図１Ａ〜１Ｃを参照して従来の技術を説明することとする。図１Ａは、従来から用いられてきたガラス基板１０の平面図である。図１Ｂは図１Ａで示されるデータＩＣチップ（ｄａｔｅ ＩＣ ｃｈｉｐ）搭載部１５の平面図である。図１Ｃは従来から用いられたＩＣチップ２０の平面図である。ＬＣＤモジュールのガラス基板１０は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，「ＴＦＴ」と称する。）を並べて配置する第１領域１２と、複数個のデータＩＣチップ搭載部１５を備えた第２領域１４と、スキャンＩＣチップ（ｓｃａｎ ＩＣ ｃｈｉｐ）搭載部１６を複数個備えた第３領域１７との３つの領域からなる。
【０００８】
上述したＬＣＤモジュールのガラス基板１０のデータＩＣチップ搭載部１５とスキャンＩＣチップ搭載部１６とには、複数のボンディングパッド（以上及び以下において、ガラス基板側のボンディングパッドを「第１ボンディングパッド」と称する。）１８が設けられている。ＩＣチップ（本件明細書においては、「ＩＣチップ」と称する場合には、データＩＣチップ又はスキャンＩＣチップのいずれかを指すものである。）２０は、そのガラス基板２０との対向面に複数のボンディングパッド（以上及び以下において、ＩＣチップ側のボンディングパッドを「第２ボンディングパッド」と称する。）２２を備えている。そして、それぞれの第２ボンディングパッド２２と、第１ボンディングパッド１８のそれぞれとが相対向する位置に配置されているものである。
【０００９】
図２Ａ〜図３Ｄは、公知技術によるＩＣチップ２０とガラス基板１０の実装方法を示す断面図である。図２Ａは、図１Ｂで示される２−２線に沿った断面図である。ＡＣＦ２４は、ガラス基板１０の表面に取り付けられ、第１ボンディングパッド１８を被覆している。図２Ｂは、図１Ｃで示される２’−２’線に沿った断面図である。バンプ２６は、ＩＣチップ２０の第２ボンディングパッド２２上に配置されている。そして、図３Ｃで示したように、ＩＣチップ２０の各バンプ２６が、ガラス基板１０のガラス基板１０のデータＩＣチップ搭載部１５若しくはスキャンＩＣチップ搭載部１６の第１ボンディングパッド１８に対応するように配置し、加圧圧縮し、第１ボンディングパッド１８とバンプ２６との間に導電粒子２５を挟み込んだ状態で、ＡＣＦ２４の粘着力により、ＩＣチップ２０をガラス基板１０と平面的に接着するのである。そして、熱処理を施すことで、ＡＣＦ２４を硬化させるのである。このようにして、バンプ２６と第１ボンディングパッド１８との間に挟まれた導電粒子２５は、電気的接続のブリッジを構成するのである。
【００１０】
【発明が解決しようとする課題】
しかしながら、図２Ｄで示されるように、製造過程において、導電粒子２５の分布を制御することが困難であるため、並立した状態の相隣接したバンプ２６間に存在する導電粒子２５が横方向の導通可能な状態を形成することがあり、バンプ２６間で電気的ショートを引き起こす場合がある。
【００１１】
特にバンプ２６の寸法を間違えた設計がなされていたり、バンプ２６と第１ボンディングパッド１８のアライメントが正確でない場合等に、相隣接して並立したバンプ２６の相互間の距離が狭くなると、導電粒子２５が横方向に配列し、バンプ２６の側壁同士を通じてのショートが生じる可能性が高くなる。これにより、ＬＣＤモジュールの機能性と信頼性が著しく低下してしまう結果となる。そのため、これらの問題を解決する手法が望まれてきた。
【００１２】
【課題を解決するための手段】
そこで、本件発明者等は、絶縁層を備えたバンプを用いることにより、問題解決を図ることとし、当該バンプを製造するのに適した方法を提供するものとして、以下の発明を行ったのである。
【００１３】
本願発明は、非導電性基板にＩＣチップを実装する際に、非導電性基板側のボンディングパッドと、ＩＣチップ側のボンディングパッドとを複数箇所で接続するために用いる金属製の角柱状バンプであって、前記角柱状バンプは、その４つの側壁面の内、相隣接する２つの側壁面にのみ絶縁層が設けられており、一の角柱状バンプに設けられた絶縁層と、前記一の角柱状バンプと隣接する他のバンプの絶縁層が設けられていない側面とが対向するようになっており、角柱状バンプの絶縁層が設けられた側壁面が同一の方向を指向している金属製の絶縁層付角柱状バンプである。
【００１４】
この絶縁層は酸化ケイ素又は窒化ケイ素よりなるものが好ましい。また、角柱状バンプは金よりなることがこのましい。
【００１５】
また、本発明は、上記に記載の絶縁層付角柱状バンプを備える非導電性基板又はＩＣチップとを接続してなるチップオングラス製品である。このとき、非導電性基板はガラス基板であることが好ましい。そして、非導電性基板と前記ＩＣチップとの間の絶縁層付角柱状バンプが挟み込まれた空間を、異方性導電材料で充填したものが好ましい。
【００１６】
そして本発明は、ＩＣチップ表面に絶縁層付角柱状バンプを一体的に製造する方法であって、以下に示す工程からなることを特徴とする絶縁層付角柱状バンプを備えたＩＣチップの製造方法である。
【００１７】
（ａ）複数の第２ボンディングパッドを備えるＩＣチップの表面にフォトレジスト層を形成する工程
（ｂ）当該フォトレジスト層を露光し現像することで、第２ボンディングパッド上のフォトレジスト層をエッチング処理し、第２ボンディングパッドを露出させる第１ホール部を形成する工程
（ｃ）ＩＣチップ表面の全体を絶縁層の構成材で被覆し、同時に当該第１ホール部に絶縁層の構成材を充填する工程
（ｄ）異方性ドライエッチング法により、前記第２ボンディングパッド上の絶縁層の構成材の一部と前記ＩＣチップの表面に位置する絶縁層の構成材とを除去して、当該第１ホール部の外周壁部に前記絶縁層付角柱状バンプの側壁を構成することとなる絶縁層を形成する部位のみを残し、前記絶縁層付角柱状バンプの中心部を形成するための第２ホールを形成する工程
（ｅ）金属材で前記第２ホールを充填する工程
（ｆ）ＩＣチップ上に残留しているフォトレジスト層を除去する工程
【００１８】
この異方性ドライエッチング工程は、反応性イオンエッチング（ＲＩＥ）法を用いることがこのましい。
【００１９】
以上に述べた絶縁層付バンプは、ＡＣＦを用いた際のバンプ相互間のショート不良を確実の防止することが可能であり、これによりＬＣＤモジュールの機能性と信頼性を大幅に向上させることができる。
【００２０】
【発明の実施の形態】
上述した本発明の目的、特徴、及び長所をより一層明瞭にするため、以下に本発明の好ましい実施の形態を挙げ、図を参照しつつ、さらに詳細に説明する。
【００２１】
参考例１：図４のＡとＢとを参照しつつ説明する。図３Ａは、複数の絶縁層付角柱状バンプ４２を備えたＩＣチップ２０の平面図である。ここで、非導電性基板３０にはガラス基板を用いた。そして、図４Ｂは、非導電性基板３０とＩＣチップ２０を実装した状態で、図４Ａに示した絶縁層付角柱状バンプ４２の３−３線に沿った断面図である。本発明の第１の好ましい具体例では、絶縁層付角柱状バンプ４２は、非導電性基板３０の第１ボンディングパッド１８とＩＣチップ２０の第２ボンディングパッド２２とを接合するよう配置している。
【００２２】
このときの絶縁層付角柱状バンプ４２はＩＣチップ２０の第２ボンディングパッド２２の上に製造したものであり、絶縁層付角柱状バンプ４２の側壁面は、並立して隣接する絶縁層付角柱状バンプ４２との電気的絶縁を確保するため、絶縁層付角柱状バンプ４２の側壁面の全体が絶縁層４４で被覆された状態のものを用いている。
【００２３】
そして、非導電性基板３０とＩＣチップ２０とを重ねて接合すると、ＩＣチップ２０の第２ボンディングパッド２２の上に設けた絶縁層付角柱状バンプ４２が、第１ボンディングパッド１８に導電粒子２５を介して接合するようにした。ＩＣチップ２０と非導電性基板３０との張り合わせは、非導電性基板３０の表面に設けたＡＣＦ３８の粘着力により行った。このようにして、図４Ｂに示した構造のチップオングラス製品とすることで、絶縁層付角柱状バンプ４２の絶縁層４４が、各絶縁層付角柱状バンプ４２の側壁に位置することで、相隣接した絶縁層付角柱状バンプ４２間に横方向に導通状態を作り出した導電粒子２５が存在していても、相隣接した絶縁層付角柱状バンプ４２間の電気的ショートを防ぎ、ＴＦＴの誤動作を有効に防止することが可能となり、ＬＣＤモジュールの機能性と信頼性を大幅に向上させることができる。
【００２４】
ここで用いた絶縁層付角柱状バンプ４２は、次に述べる方法で、ＩＣチップ２０の第２ボンディングパッド２２の上に製造した。図５Ａ〜図６Ｆを参照して説明する。図面上、絶縁層付角柱状バンプ４２を形成する第２ボンディングパッド２２の一つを拡大断面として模式的に示すものとした。図４で示した絶縁層付角柱状バンプ４２の製造フローを断面図として示しているのである。まず、図５Ａで示したように、ＩＣチップ２０は、その表面に第２ボンディングパッド２２と保護層４０とを備えている。本実施形態では、第２ボンディングパッド２２の材質はアルミニウムであり、ＩＣチップ２０上に形成した集積回路を保護する保護層４０は窒化物で形成されている。
【００２５】
そして、絶縁層付角柱状バンプ４２を形成するため、図４Ａで示したように、ＩＣチップ２０の表面にフォトレジスト層４５を形成した。その後、露光工程、現像工程、エッチング工程が順次施されて、フォトレジスト層４５の所定領域を除去して、絶縁層付角柱状バンプ４２の形状に応じたホール部４３を形成し、第２ボンディングパッド２２の表面を露出させた。
【００２６】
次に、図５Ｃで示したように、蒸着法を用いて、ホール部４３を、絶縁層付角柱状バンプ４２の内部を構成する金属材で金属層４６を、ホール部４３の形状通りに製造した。
【００２７】
以上の作業が終了すると、ＩＣチップ２０上の表面に硬化して残留しているフォトレジスト層４５を除去して、図４Ｄに示すような状態とした。その後、酸化ケイ素又は窒化ケイ素を蒸着して絶縁層４４を、図６Ｅとして示したように形成することで、絶縁層付角柱状バンプ４２の突出面と側壁面とを絶縁被覆した。
【００２８】
最後に図６Ｆで示したように、反応性イオンエッチング（ＲＩＥ）法を用いて、異方性ドライエッチングを行うことで、絶縁層付角柱状バンプ４２の突出面とＩＣチップ２０の保護層４０との表面に位置する絶縁層４４を除去した。このようにすることで、絶縁層付角柱状バンプ４２の側壁面の全体にのみ絶縁層４４が残るようにした。
【００２９】
参考例２：基本的には参考例１と同様であって、本参考例は、ＩＣチップ２０上に絶縁層付角柱状バンプ４２の製造方法のみが異なるのみである。従って、以下、異なる部分として、絶縁層付角柱状バンプ４２の形成方法のみを説明する。
【００３０】
また、図７Ａ〜図８Ｆは、図４で示した絶縁層付角柱状バンプ４２のもう一つの製造方法を示す断面図である。本発明の金属突起４２の製造方法によると、図７Ａで示したように、先ず、フォトレジスト層４５を、ＩＣチップ２０上に形成した。その後、図７Ｂで示したように、露光工程、現像工程、レジストエッチング工程を経て、フォトレジスト層４５の所定領域を除去して、絶縁層付角柱状バンプ４２の形状パターンを形成し、第１ホール部４８を形成する。この第１ホール部４８は、その底部に第２ボンディングパッド２２が露出した形で位置し、第２ボンディングパッド２２を取り囲む保護層４０の壁部が形成されることになる。
【００３１】
次に、図７Ｃで示したように、絶縁層付角柱状バンプ４２の絶縁層４４を構成する素材を、ＩＣチップ２０に蒸着し、前記第１ホール部４８を充填埋設する。そして、図８Ｄで示したように、絶縁層エッチングを行い、フォトレジスト層４５、第２ボンディングパッド２２及び保護層４０の表面上に位置する絶縁層４４を除去し、第１ホール部４８の側壁に接する絶縁層４４のみを残して、第２ホール部５０を形成する。
【００３２】
続いて、図８Ｅで示したように、金属層４６を構成する素材をＩＣチップ２０に蒸着し、前記第２ホール部５０を充填埋設し、その後フォトレジスト層４５上に残留する金属層４６を除去し、第２ホール部５０内に位置する金属層４６の表面を平坦に均一化する。
【００３３】
最後に図８Ｆで示したように、硬化したフォトレジスト層４５を除去すると、側壁に絶縁層４４を備える絶縁層付角柱状バンプ４２がＩＣチップ２０の第２ボンディングパッド２２上に完成したのである。
【００３４】
第１実施形態：本実施形態では、絶縁層４４を、当該絶縁層付角柱状バンプの４面の側壁面の内、相隣接する２つの側壁面にのみ絶縁層４４を形成した絶縁層付角柱状バンプを用いて、チップオングラス製品のＩＣチップ２０と非導電性基板３０とを電気的に接続した絶縁層付角柱状バンプ同士の絶縁方法について説明する。
【００３５】
ここでは図９Ａと図９Ｂを参照するものとする。図９Ａは、絶縁層付角柱状バンプ４２１，４２２を形成したＩＣチップ２０を示した平面図である。そして、図９Ｂは、非導電性基板３０にＩＣチップ２０を実装して、絶縁層付角柱状バンプ４２１，４２２の部分を６−６線に沿って切断した場合の断面図である。
【００３６】
本実施形態においては、説明の都合上、ＩＣチップ２０の、第２ボンディングパッド２２の上に形成した絶縁層付角柱状バンプは、複数が並立した状態で存在している。そして、この絶縁層付角柱状バンプの内、説明の都合上、図９に示したように、第１絶縁層付角柱状バンプ４２１と、第２絶縁層付角柱状バンプ４２２と称し、相隣接し並立した状態にある特定位置の絶縁層付角柱状バンプを示すものとする。このとき、第１絶縁層付角柱状バンプ４２１と第２絶縁層付角柱状バンプ４２２とを、図９Ａに示すように配置する。
【００３７】
その結果、第１絶縁層付角柱状バンプ４２１の絶縁層４４を備えた面５２１は、第２絶縁層付角柱状バンプ４２２の絶縁層４４を備えていない面５２２と相対峙することになる。このように配置すれば、第１絶縁層付角柱状バンプ４２１と第２絶縁層付角柱状バンプ４２２との側壁面における電気的ショートは防止できるものとなる。即ち、絶縁層付角柱状バンプの４面の側壁面の全てに絶縁層４４を形成することなく、バンプ相互間の電気的ショートを有効に防止することが可能となるのである。これによりＬＣＤモジュールの機能性と信頼性を向上させることができるのである。
【００３８】
【発明の効果】
本件発明に係る絶縁層付角柱状バンプを用いることで、チップオングラス製品のバンプ相互間のショート不良を解消し、信号伝達時の誤動作を解消することが出来、ＬＣＤモジュールを用いる電気、電子製品の品質安定性を高水準化することが可能となる。また、本件発明に係る製造方法を用いることで、効率よく絶縁層付角柱状バンプの製造を行うことが可能であり、大量の製品の市場供給を可能とするものである。
【図面の簡単な説明】
【図１】 従来のチップオングラスの平面図。
【図２】 図１にて示した断面線における断面観察模式図。
【図３】 従来のチップオングラスの断面図。
【図４】 本件発明に係る絶縁層付角柱状バンプを形成したＩＣチップの平面図及びチップオングラスの断面図。
【図５】 本件発明に係る絶縁層付角柱状バンプをＩＣチップ表面に形成するフローを表した断面概念図。
【図６】 本件発明に係る絶縁層付角柱状バンプをＩＣチップ表面に形成するフローを表した断面概念図。
【図７】 本件発明に係る絶縁層付角柱状バンプをＩＣチップ表面に形成するフローを表した断面概念図。
【図８】 本件発明に係る絶縁層付角柱状バンプをＩＣチップ表面に形成するフローを表した断面概念図。
【図９】 本件発明に係る絶縁層付角柱状バンプを形成したＩＣチップの平面図及びチップオングラスの断面図。
【符号の説明】
１０ ガラス基板
１２ 第１領域
１４ 第２領域
１５ データＩＣ搭載部
１６ スキャンＩＣ搭載部
１７ 第３領域
１８ 第１ボンディングパッド
２０ ＩＣチップ
２２ 第２ボンディングパッド
２４ ＡＣＦ
２５ 導電粒子
２６ バンプ
３０ 非導電性基板
４０ 保護層
４２ 絶縁層付角柱状バンプ
４４ 絶縁層
４６ 金属層
４８ 第１ホール部
５０ 第２ホール部
４２１ 第１絶縁層付角柱状バンプ
４２２ 第２絶縁層付角柱状バンプ

Claims (8)

  1. 非導電性基板にＩＣチップを実装する際に、非導電性基板側のボンディングパッドと、ＩＣチップ側のボンディングパッドとを複数箇所で接続するために用いる金属製の角柱状バンプであって、
    前記角柱状バンプは、その４つの側壁面の内、相隣接する２つの側壁面にのみ絶縁層が設けられており、
    一の角柱状バンプに設けられた絶縁層と、前記一の角柱状バンプと隣接する他の角柱状バンプの絶縁層が設けられていない側面とが相対峙するようになっている金属製の絶縁層付角柱状バンプ。
  2. 絶縁層は酸化ケイ素又は窒化ケイ素よりなる請求項１記載の絶縁層付角柱状バンプ。
  3. 角柱状バンプは金よりなることを特徴とする請求項１又は請求項２に記載の絶縁層付角柱状バンプ。
  4. 請求項１〜請求項３のいずれか１項に記載の絶縁層付角柱状バンプを備える非導電性基板又はＩＣチップを接続してなるチップオングラス製品。
  5. 非導電性基板はガラス基板である請求項４記載のチップオングラス製品。
  6. 非導電性基板と前記ＩＣチップとの間の絶縁層付角柱状バンプが挟み込まれた空間を、異方性導電材料で充填した請求項４又は請求項５に記載のチップオングラス製品。
  7. ＩＣチップ表面に絶縁層付角柱状バンプを一体的に製造する方法であって、以下に示す工程からなる絶縁層付角柱状バンプを備えたＩＣチップの製造方法。
    （ａ）複数の第２ボンディングパッドを備えるＩＣチップの表面にフォトレジスト層を形成する工程
    （ｂ）当該フォトレジスト層を露光し現像することで、第２ボンディングパット上のフォトレジスト層をエッジング処理し、第２ボンディングパッドを露出させる第１ホール部を形成する工程
    （ｃ）ＩＣチップ表面の全体を絶縁層の構成材で被覆し、同時に当該第１ホール部に絶縁層の構成材を充填する工程
    （ｄ）異方性ドライエッチング法により、前記第２ボンディングパット上の絶縁層の構成材の一部と前記ＩＣチップの表面に位置する絶縁層の構成材とを除去して、当該第１ホール部の外周壁部に前記絶縁層付角柱状バンプの側壁を構成することとなる絶縁層を形成する部位のみを残し、前記絶縁層付角柱状バンプの中心部を形成するための第２ホールを形成する工程
    （ｅ）金属材で前記第２ホールを充填する工程
    （ｆ）ＩＣチップ上に残留しているフォトレジスト層を除去する工程
  8. 前記異方性ドライエッチング工程は、反応性イオンエッチング（ＲＩＥ）法を用いる請求項７に記載の絶縁層付角柱状バンプの製造方法。
JP2001246861A 2000-08-29 2001-08-16 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法 Expired - Fee Related JP3671192B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089117464A TW464927B (en) 2000-08-29 2000-08-29 Metal bump with an insulating sidewall and method of fabricating thereof
TW089117464 2000-08-29

Publications (2)

Publication Number Publication Date
JP2002118138A JP2002118138A (ja) 2002-04-19
JP3671192B2 true JP3671192B2 (ja) 2005-07-13

Family

ID=21660945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246861A Expired - Fee Related JP3671192B2 (ja) 2000-08-29 2001-08-16 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法

Country Status (3)

Country Link
US (2) US6958539B2 (ja)
JP (1) JP3671192B2 (ja)
TW (1) TW464927B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
DE10297818T5 (de) * 2002-11-29 2006-03-16 Infineon Technologies Ag Anbringen von Flipchips an Substraten
EP1649507A2 (en) * 2003-07-16 2006-04-26 Koninklijke Philips Electronics N.V. Metal bump with an insulation for the side walls and method of fabricating a chip with such a metal bump
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US20060157869A1 (en) * 2003-11-19 2006-07-20 Industrial Technology Research Institute Semiconductor substrate with conductive bumps having a stress relief buffer layer formed of an electrically insulating organic material
US20050104225A1 (en) * 2003-11-19 2005-05-19 Yuan-Chang Huang Conductive bumps with insulating sidewalls and method for fabricating
KR100632472B1 (ko) * 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
JP5085012B2 (ja) * 2004-04-14 2012-11-28 三星電子株式会社 バンプ構造を含む半導体素子及びその製造方法
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
TWI393226B (zh) 2004-11-04 2013-04-11 台灣積體電路製造股份有限公司 基於奈米管之填充物
CN1901162B (zh) * 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
JP4768491B2 (ja) * 2006-03-30 2011-09-07 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
TWI334183B (en) * 2007-02-15 2010-12-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
TWI419284B (zh) * 2010-05-26 2013-12-11 南茂科技股份有限公司 晶片之凸塊結構及凸塊結構之製造方法
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
WO2012107971A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置及びその製造方法
US8692390B2 (en) 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10049893B2 (en) 2016-05-11 2018-08-14 Advanced Semiconductor Engineering, Inc. Semiconductor device with a conductive post
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US20210159198A1 (en) * 2019-11-24 2021-05-27 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN110930879B (zh) * 2019-11-25 2020-11-10 武汉华星光电半导体显示技术有限公司 一种显示装置
US11380641B2 (en) * 2020-11-04 2022-07-05 International Business Machines Corporation Pillar bump with noble metal seed layer for advanced heterogeneous integration
US12051655B2 (en) * 2021-07-16 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
JP2025144371A (ja) * 2024-03-19 2025-10-02 Ｒａｐｉｄｕｓ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444049A (en) * 1987-08-12 1989-02-16 Fujitsu Ltd Electrode for flip chip bonding
JPH02220863A (ja) 1989-02-23 1990-09-04 Minolta Camera Co Ltd プリンタ装置
JP2928822B2 (ja) * 1990-02-02 1999-08-03 カシオ計算機株式会社 半導体装置およびその接続方法
JPH04196434A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置の製造方法
JPH068599A (ja) 1992-06-29 1994-01-18 Brother Ind Ltd 印字装置
JPH06232211A (ja) * 1993-02-03 1994-08-19 Casio Comput Co Ltd Ｉｃチップの接続構造およびその接続方法
JPH0872486A (ja) 1994-08-31 1996-03-19 Akihiro Aoki 縮尺スケール
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
KR0157905B1 (ko) * 1995-10-19 1998-12-01 문정환 반도체 장치
KR100225398B1 (ko) 1995-12-01 1999-10-15 구자홍 반도체 범프의 본딩구조 및 방법
KR0171099B1 (ko) 1995-11-25 1999-02-01 구자홍 반도체 기판 범프 및 그 제조방법
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6157079A (en) * 1997-11-10 2000-12-05 Citizen Watch Co., Ltd Semiconductor device with a bump including a bump electrode film covering a projecting photoresist
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
KR100347762B1 (ko) * 1999-12-15 2002-08-09 엘지전자주식회사 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법
JP2001244289A (ja) * 1999-12-24 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004134653A (ja) * 2002-10-11 2004-04-30 Sharp Corp 基板接続構造およびその基板接続構造を有する電子部品の製造方法
US7088004B2 (en) * 2002-11-27 2006-08-08 International Rectifier Corporation Flip-chip device having conductive connectors
JP3964319B2 (ja) * 2002-12-20 2007-08-22 セイコーインスツル株式会社 半導体装置
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby

Also Published As

Publication number Publication date
JP2002118138A (ja) 2002-04-19
TW464927B (en) 2001-11-21
US20020048924A1 (en) 2002-04-25
US7041589B2 (en) 2006-05-09
US20040048202A1 (en) 2004-03-11
US6958539B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
JP3671192B2 (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
US7492434B2 (en) Display device having an anisotropic-conductive adhesive film
CN110544434B (zh) 显示面板及其制作方法、显示装置
CN101060205B (zh) 平面显示面板及连接结构
US7763986B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US7916262B2 (en) Signal transmission assembly and display device applied with the same
JP2000221540A (ja) アクティブマトリクス型液晶表示装置
JP2004214374A (ja) 半導体素子及び液晶表示パネル
CN100403140C (zh) 液晶显示装置及液晶显示装置的制造方法
US20040099959A1 (en) Conductive bump structure
US11579501B2 (en) LCOS structure and method of forming same
JP2009054833A (ja) 電子デバイスとその製造方法、電気光学装置および電子機器
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
CN101383331B (zh) 半导体装置、半导体安装结构及电光装置
JP2006163012A (ja) 表示パネル、その表示パネルを用いた表示装置、及び表示パネルの製造方法
JP3810064B2 (ja) 液晶表示装置
CN1176487C (zh) 具有绝缘侧壁的多个金属凸块结构及其制作方法
JP2000111939A (ja) 液晶表示素子
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP2000208178A (ja) 半導体応用装置及びその製造方法
CN101988994B (zh) 焊垫、晶片-基板接合的封装构造及液晶显示面板
TWI483402B (zh) 一種接觸電路
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050323

R150 Certificate of patent or registration of utility model

Ref document number: 3671192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees