JP2000209207A - Ａｔｍ通信方法及びａｔｍ交換装置 - Google Patents

Abstract

(57)【要約】 【課題】 出力優先セルであるにも拘わらず廃棄されて
しまう可能性を低減させ、セル伝送の信頼性を向上させ
ることができるＡＴＭ変換装置を提供する。 【解決手段】 入力回線から流入するＡＴＭセルのトラ
ヒック違反の有／無とセル損失優先（ＣＬＰ）表示ビッ
ト値とをセル監視部２０で検出し、検出したトラヒック
違反の有／無とＣＬＰ表示ビット値（“０”／“１”）
とによりＡＴＭセルに出力優先順位を付けて一旦バッフ
ァ部１１に格納し、このバッファ部１１に格納されたＡ
ＴＭセルを、出力優先順位に基づいて読み出すようにす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ：Asynchronous Transfer Mode）通信技術に係
り、より詳しくは、ＡＴＭ交換装置が備える通信ノード
間の輻輳状態が生じた場合のＡＴＭセルの出力優先順位
（又は、セルの廃棄優先順位）を、セル損失品質の識別
子（以下、「ＣＬＰ」：（Cell Loss Priority））とト
ラヒック的特性（以下、「トラヒックパラメータ」）と
により制御する改良された手法に関する。

【０００２】

【従来の技術】ＡＴＭ通信網では、従来より、情報源の
トラヒックに基づいた統計的な多重化が実現されてい
る。これは、ＡＴＭ通信網に収容される音声、画像、デ
ータ等の多様な情報源のトラヒック量が時間的に変動す
る性質のものであることを利用したものである。即ち、
ＡＴＭ通信網以外の回線交換網が情報源の最大情報発生
速度で網内使用帯域を割り当てる必要があるのに対し、
ＡＴＭ通信網では、平均速度又はこれに近い速度で網内
使用帯域を割り当てることで通信網の有効利用を図って
いる。

【０００３】このような統計的な多重化を行うために、
情報源は発呼時にそのトラヒックパラメータをＡＴＭ通
信網側に申告し、ＡＴＭ通信網側はこれをもとに割り当
て容量を計算する。その結果、当該呼の受付が可能であ
るならば、情報源に通信を許可する。しかし、ＡＴＭ網
側に申告したトラヒック以上の容量の場合は、ＡＴＭ通
信網の伝送能力をオーバする場合があるので、当初申告
したトラヒックに違反したセルは、トラヒック違反セル
として廃棄等の処理を行っている。

【０００４】ＡＴＭ通信網では、また、平均速度または
これに近い速度でＡＴＭ通信網内使用帯域を割り当てる
ため、特定の出力回線にＡＴＭセルが集中すると、セル
間衝突によりセル廃棄が発生する場合がある。これを防
止するため、ＡＴＭ交換装置内に入力されたセルを一旦
格納するバッファ部を設けている。ここで、ＡＴＭ通信
方式では、様々な情報を扱うため、情報の要求品質が大
きく異なる。この要求品質の一つに遅延がある。例え
ば、音声情報などのように遅延に厳しいメディアもあれ
ば、データ通信のように比較的緩いメディアもある。こ
こで、遅延に厳しいセルを出力優先セル（廃棄非優先セ
ル）、緩いセルを出力非優先セル（廃棄優先セル）と呼
ぶ。

【０００５】従来、遅延に対する優先制御としては、Ａ
ＴＭセルヘッダ内のＣＬＰ表示ビット値（ＣＬＰ＝０、
ＣＬＰ＝１）により、出力優先セルは出力優先セルバッ
ファ部に、出力非優先セルは出力非優先セルバッファ部
にそれぞれ格納し、出力優先セルバッファ部に格納され
ているセルから、逐次読み出す方式が採用されている。

【０００６】図８は、従来のＡＴＭセル交換装置におけ
るセルバッファ回路のブロック図を示したものである。
セルバッファ回路２００は、出力優先セルバッファ部２
４０と出力非優先セルバッファ部２５０の２種類のバッ
ファ部を持つ。セル振り分け部２１０は、入力回線から
入力してきたセルのＣＬＰ表示ビット値により、セルの
出力優先順位を読み取り、出力優先順位の高いセルは出
力優先セルバッファ部２４０に、出力優先順位の低いセ
ルはセル出力非優先セルバッファ部２５０にそれぞれ格
納する。また、制御部２３０は、セルの書き込み読み出
し制御を行い、セル出力部２２０は、出力回線にセルを
出力する機能を備えている。このような制御により、出
力優先順位の高いセルは低いセルよりも短い遅延時間で
セルバッファ部から出力され、遅延に対する品質を満足
していた。

【０００７】

【発明が解決しようとする課題】しかし、従来のよう
に、ＣＬＰ表示ビット値（ＣＬＰ＝０とＣＬＰ＝１）の
みにより、セル出力の優先順位を決定する方式では、セ
ル内のＣＬＰ表示ビットが何らかの理由により誤って反
転してしまうと、出力優先セルが出力非優先セルと判断
される。そのため、優先セルであるにも拘わらず、非優
先セルと誤認され、出力非優先セルバッファ部２５０に
書き込まれてしまう結果、出力優先セルと非優先セルの
読み出し順位に逆転が発生してしまうという問題があっ
た。

【０００８】また、ユーザ側で当初申告したトラヒック
をオーバしたセルは、原則として廃棄されるため、ユー
ザが誤ってトラヒックをオーバするセルを送出した場合
でも、そのセルが廃棄されてしまうという問題もあっ
た。

【０００９】更に、セルバッファ部からセルを読み出す
手段として、セルの遅延量の計測を行うためにセルバッ
ファ部内に遅延量計測用セルの書き込みを行っている。
この結果、セルバッファ部内には、データを含む本来の
セルの他に、遅延量測定用セルの２種類が書き込まれる
ことになり、セルバッファ部がオーバフローし、その結
果、セルが廃棄されるという問題もあった。

【００１０】そこで本発明は、上記問題を解消してセル
伝送の信頼性を向上できる、改良されたＡＴＭ通信方法
を提供することを課題とする。本発明の他の課題は、こ
のＡＴＭ通信方法の実施に適したＡＴＭ変換装置を提供
することにある。

【００１１】

【課題を解決するための手段】上記課題を解決する本発
明のＡＴＭ通信方法、入力回線より流入するＡＴＭセル
のトラヒック違反の有無とセル損失優先表示ビット値と
を検出し、これらの検出結果の組み合わせに基づいて前
記ＡＴＭセルに出力優先順位を付けてバッファ部に格納
する過程と、前記バッファ部から前記出力優先順位の高
い順にＡＴＭセルを読み出して出力回線へ送出する過程
とを含む。

【００１２】本発明のＡＴＭ変換装置は、入力回線から
流入するＡＴＭセルに出力優先順位を付けてバッファ部
に格納する第１の手段と、前記バッファ部に格納されて
いる前記ＡＴＭセルを所定の順序で読み出して出力回線
に出力する第２の手段とを備えたものである。前記第１
の手段は、前記ＡＴＭセルのトラヒック違反の有無とセ
ル損失優先表示ビット値とを検出し、この検出結果に基
づいて前記ＡＴＭセルに出力優先順位を付けて前記バッ
ファ部に書き込むセル書き込み制御部を含んで構成さ
れ、前記第２の手段は、前記バッファ部に格納されてい
る前記ＡＴＭセルを前記出力優先順位に基づいて前記出
力回線に出力するセル読み出し制御部を含んで構成され
る。

【００１３】前記セル書き込み制御部は、例えば、前記
ＡＴＭセルのトラヒック違反の有無の検出結果とセル損
失優先表示ビット値の検出結果の組み合わせによって前
記出力優先順位を決定するように構成する。なお、前記
バッファ部は、前記検出結果の組み合わせに対応した少
なくとも４種類のセル格納領域を備えている。

【００１４】好ましくは、アドレス管理部をさらに備え
てＡＴＭ変換装置を構成する。このアドレス管理部は、
前記ＡＴＭセルを前記バッファ部に書き込んだ回数を前
記セル格納領域毎にカウントするセル書き込みカウント
手段と、前記ＡＴＭセルを前記バッファ部から読み出し
た回数を前記セル格納領域毎にカウントするセル読み出
しカウント手段と、前記セル書き込みカウント手段から
得られる前記セル格納領域毎のセル書き込みカウント値
と前記セル読み出しカウント手段から得られる前記セル
格納領毎のセル読み出しカウント値とを比較し、前記セ
ル格納領域毎に該格納領域毎に格納されているセル数を
検出するセル数検出手段とを含んで構成されるものであ
る。このアドレス管理部は、必要に応じて、前記セル格
納領域毎に格納されているセル数に基づいて、前記ＡＴ
Ｍセルを前記バッファ部に書き込む際のアドレスを決定
するアドレス決定手段をも含んで構成される。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て詳細に説明する。図１は、本実施形態のＡＴＭ交換装
置におけるセルバッファ回路１０の構成図である。

【００１６】このセルバッファ回路１０は、入力セル
（入力されたＡＴＭセル、以下同じ）のトラヒック違反
の有無の監視とセル損失優先表示ビット値（ＣＬＰ表示
ビット値）とを監視するセル監視部２０、このセル監視
部２０から出力されるセル（ＡＴＭセル、以下同じ）を
格納するバッファ部１１、このバッファ部１１へのセル
の書き込み制御を行うセル書き込み制御部１２、バッフ
ァ部１１に格納されているセルの読み出し制御を行うセ
ル読み出し制御部１３、及び、セル書き込み制御部１２
及びセル読み出し制御部１３からの制御データに基づい
てバッファ部１１に格納されているセル量の検出とアド
レス管理を行うアドレス管理部１４を含んで構成され
る。

【００１７】図１において、伝送されてくるセルは、ま
ず、セル監視部２０に入力される。セル監視部２０は、
この入力セルのトラヒック違反の有無とＣＬＰ表示ビッ
ト値とを検出し、その結果をセル書き込み制御部１２に
送る。セル書き込み制御部１２は、バッファ部１１にセ
ルを書き込むためのアドレス（以下、書き込みアドレ
ス）を生成する。このセル書き込み制御部１２の構成例
を図２に示す。書き込みアドレスは、上位ライトアドレ
スと下位ライトアドレスとから成る。本実施形態では、
上位ライトアドレスを２ビット、下位ライトアドレスを
２ビットとする。上位ライトアドレスの生成は、上位ラ
イトアドレス生成部１２１によりなされる。

【００１８】上位ライトアドレス生成部１２１は、ま
た、セル監視部２０が検出したトラヒック違反の有／無
の判断結果と、入力セルのＣＬＰ表示ビット値（ＣＬＰ
＝０、又は、ＣＬＰ＝１）との組み合わせにより、入力
セルの出力優先順位を決定する。本実施形態では、トラ
ヒック違反ではない（つまり、トラヒック正常）セルは
出力優先順位が高くなるように、まず、上位ライトアド
レス２ビットの上位ビットを”０”と割り当てる。一
方、トラヒック違反であるセルは、出力優先順位が低く
なるように、上位ライトアドレス２ビットの上位ビット
を“１”と割り当てる。即ち、トラヒック正常セルの上
位ライトアドレスは「０＊」、トラヒック違反セルは
「１＊」となる。次に、上位ライトアドレスの下位ビッ
トをＣＬＰ表示ビット値により決定する。ＣＬＰ＝０
（出力優先セル（廃棄非優先セル））のセルには、上位
ライトアドレスの下位ビットを”０”とし、ＣＬＰ＝１
（出力非優先セル（廃棄優先セル））のセルには、上位
ライトアドレスの下位ビットを“１”とする。

【００１９】この結果、本例では、上位ライトアドレス
は、トラヒック正常・出力優先セル＝「００」、トラヒ
ック正常・出力非優先セル＝「０１」、トラヒック違反
・出力優先セル「１０」、トラヒック違反・出力非優先
セル「１１」の４種類となる。即ち、上位ライトアドレ
スは、出力優先順序が高い順に「００」、「０１」、
「１０」、「１１」の４種類となる。

【００２０】下位ライトアドレスの生成の仕方は、次の
ようになる。下位ライトアドレスの２ビットは、下位ラ
イトアドレス生成部１２２により、アドレス管理部１４
から受信するバッファ部１１の各出力優先領域の空き領
域情報に基づいて決定される。ここで、バッファ部１１
は、上記の出力優先順位に対応した少なくとも４種類の
セル格納領域を備えている。入力セルの格納状況は、セ
ル格納領域毎に検出され、入力セルが格納されていない
状態では下位ライトアドレスは「００」、１個のセルが
滞留していれば「０１」、以下２個の場合は「１０」、
３個の場合は「１１」として、下位ライトアドレスが生
成される。

【００２１】図３は、セル監視部２０により、入力セル
のＣＬＰ表示ビット値とトラヒック違反の有／無とが判
断された結果の出力状況を示したものである。ここで
は、図３（ａ）に示すように、４つのセルが入力された
ものとする。図３（ｂ）は、これなのセル１〜４につい
て、トラヒック違反の有無が判断された結果を示したも
のであり、図３（ｃ）は、このときのＣＬＰ表示ビット
値を示したものである。

【００２２】本例では、入力セルのトラヒック正常
“０”、ＣＬＰ表示ビット値が“０”、の場合がセル１
であり、以下、トラヒック正常っＹ“０”、ＣＬＰ表示
ビット値が“１”の場合がセル２、トラヒック違反
“１”、ＣＬＰ表示ビット値が“０”の場合がセル３、
トラヒック違反“１”、ＣＬＰ表示ビット値が“１”の
場合がセル４である。

【００２３】図４は、上記セル１〜４について、ＣＬＰ
表示ビット値とトラヒック判断結果とに基づいて、上位
ライトアドレスと下位ライトアドレスが生成される状況
を示した図である。（ａ）は各セル１〜４、（ｂ）は上
位ライトアドレス、（ｃ）は下位ライトアドレスであ
る。下位ライトアドレスは、バッファ部１１のセル格納
領域の全てが空き領域と仮定したため、下位ライトアド
レスはセル１〜４の全てについて「００」が生成されて
いる。

【００２４】図５は、上記の動作により、セルの出力優
先順位を４種類に分けてバッファ部１１に格納した入力
セルの状態を示した図である。出力優先順位が１番であ
るセル１は、ライトアドレス「００００」から「００＊
＊」の範囲で格納される。以下、同様に、出力優先順位
が２番のセル２はライトアドレス「０１００」から「０
１＊＊」に、出力優先順位が３番のセルは「１０００」
から「１０＊＊」、最も出力優先順位の低いセル４は
「１１００」から「１１＊＊」の範囲に格納される。

【００２５】図６は、セル読み出し制御部１３の構成図
である。このセル読み出し制御部１３は、アドレス管理
部１４からの読み出し制御信号により、セル格納領域１
〜４に格納されている入力セルの読み出し制御を行う。
例えば、読み出し制御信号によりセル格納領域１にセル
が溜まっていることが判明した場合、セル格納領域２〜
４の読み出しを停止させるため、リード２ＣＴＲ１３６
〜リード４ＣＴＲ１３８により、停止制御信号が、セル
格納領域２ＣＴＲ１３２〜セル格納領域４ＣＴＲ１３４
に出力される。この結果、各セル格納領域２〜４の入力
セルの読み出しが停止される。一方、リード１ＣＴＲ１
３５は、開始制御信号をセル格納領域１ＣＴＲ１３１に
出力し、この結果、セル格納領域１からの読み出しが開
始される。

【００２６】このようにして、セル格納領域１に格納さ
れているセルから優先的にセルの読み出しが行われ、そ
の後、セル格納領域２〜４について同様に動作し、出力
優先順位に従ったセルの読み出しが行われる。なお、読
み出しが行われたアドレスは空き領域となるため、アド
レス管理部１４にその情報が通知される。

【００２７】図７は、アドレス管理部１４の構成図であ
る。セル書き込み制御部１２により生成された書き込み
アドレスのうちの上位ライトアドレスのうち、出力優先
順位を示す上位２ビットは、ライト・カウント制御部１
４０でデコードされる。ここで、上位２ビットが「０
０」のときは、ライト量１ＣＴＲ１４２が、「０１」の
ときはライト量２ＣＴＲ１４３が、「１０」のときはラ
イト量３ＣＴＲ１４４が、そして「１１」の場合はライ
ト量４ＣＴＲがそれぞれインクリメントされる。

【００２８】セル読み出し制御部１３からバッファ部１
１内のセルが出力されたことを示す信号が送られてきた
場合は、リード・カウント制御部１４１が、バッファ部
１１の出力優先領域１からセルが出力されたことを示す
信号をデコードし、リード量１ＣＴＲ１４６をインクリ
メントする。同様に、出力優先領域２からセルが出力さ
れた場合はリード量２ＣＴＲ１４７、出力優先領域３か
らセルが出力された場合はリード量３ＣＴＲ１４８、そ
して、出力優先領域４からセルが出力された場合はリー
ド量４ＣＴＲ１４９をそれぞれインクリメントする。

【００２９】アドレス制御部１５０は、ライト量１ＣＴ
Ｒ１４２〜ライト量４ＣＴＲ１４５のカウント値とリー
ド量１ＣＴＲ１４６〜リード量４ＣＴＲ１４９のカウン
ト値とをそれぞれ比較し、その結果をセル書き込み制御
部１２へ出力する。

【００３０】ここでバッファ部１１のセル格納領域１〜
４に、前述したセル１〜４がそれぞれ書き込まれてお
り、未だ読み出しが行われていない状態の場合を想定す
る。この場合、ライト量１ＣＴＲ１４２のカウント値は
“１”であり、バッファ部１１の出力優先領域１にはセ
ルが１つ書き込まれ、１つのセルが溜まっていることに
なる。同様に、ライト量２ＣＴＲ１４３〜ライト量４Ｃ
ＴＲ１４５のカウント値は“１”であり、セル格納領域
２〜４にはそれぞれ１つのセルが書き込まれ、溜まって
いる状態である。この状態では、まず、セル格納領域１
からセルの読み出しが開始される。セル格納領域１から
セル１の読み出しが行われると、リード量１ＣＴＲ１４
６のカウント値が“１”になる。その後、ライト量１Ｃ
ＴＲ１４２のカウント値とリード量１ＣＴＲ１４６のカ
ウント値とを比較しその差分をとる。差分の結果が
“０”となればセル格納領域１にはセルの滞留はないこ
とになり、セル格納領域１のセル読み出しが完了する。

【００３１】次にセル格納領域２に書き込まれているセ
ルの読み出しを同様に行い、セル格納領域２のセルの読
み出しを完了する。以下、同様に出力優先領域３〜４に
ついて読み出しを行う。このようにして、入力セルを出
力優先順位に従って適正に出力することができるように
なる。

【００３２】なお、本実施形態では、４つの入力セルの
場合について説明したが、このセルの数は例示であり、
必ずしもこの例に限定されるものではない。

【００３３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、出力優先セルと出力非優先セルとが適正に判
別されて出力回線に送出されるので、出力優先セルであ
るにも拘わらず廃棄されてしまう可能性を低減させ、セ
ル伝送の信頼性を向上させることができる。

【００３４】また、セルバッファ部内に遅延量計測用セ
ル等の書き込みを行わなくても、入力セルを出力優先順
位に従って適正に出力できるため、セルバッファ部がオ
ーバフローする事態を防止することができ、バッファ容
量を効率的に使用できるようになる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るＡＴＭ変換装置にお
けるセルバッファ回路のブロック図。

【図２】セル書き込み制御部のブロック図。

【図３】（ａ）は入力された４つのＡＴＭセル１〜４、
（ｂ）は各ＡＴＭセルのトラヒック判断結果、（ｃ）は
ＣＬＰ表示ビット値を示した波形説明図。

【図４】（ａ）は入力された４つのＡＴＭセル１〜４、
（ｂ）は上位ライトアドレス、（ｃ）は下位ライトアド
レスの説明図。

【図５】本実施形態によるセル格納領域１〜４のセル格
納状態を示した説明図。

【図６】本実施形態によるセル読み出し制御部のブロッ
ク図。

【図７】本実施形態によるアドレス管理部のブロック
図。

【図８】従来のＡＴＭ変換装置におけるセルバッファ回
路のブロック図。

【符号の説明】

１０ セルバッファ回路 １１ バッファ部 １２ セル書き込み制御部 １３ セル読み出し制御部 １４ アドレス管理部 ２０ セル監視部 １２１ 上位ライトアドレス生成部 １２２ 下位ライトアドレス生成部 １２３ リタイミング部 １３１〜１３４ 出力優先１ＣＴＲ〜出力優先４ＣＴＲ １３５〜１３６ リード１ＣＴＲ〜リード４ＣＴＲ １４０ ライト・カウント制御部 １４１ リード・カウント制御部 １４２〜１４５ ライト量１ＣＴＲ〜ライト量４ＣＴＲ １４６〜１４９ リード量１ＣＴＲ〜リード量４ＣＴＲ １５０ アドレス制御部 ２００ セルバッファ回路 ２１０ セル振り分け部 ２２０ セル出力部 ２３０ 制御部 ２４０ セル出力優先バッファ部 ２５０ セル出力非優先バッファ部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力回線より流入するＡＴＭセルのトラ
   ヒック違反の有無とセル損失優先表示ビット値とを検出
   し、これらの検出結果の組み合わせに基づいて前記ＡＴ
   Ｍセルに出力優先順位を付けてバッファ部に格納する過
   程と、 前記バッファ部から前記出力優先順位の高い順にＡＴＭ
   セルを読み出して出力回線へ送出する過程とを含む、Ａ
   ＴＭ通信方法。
2. 【請求項２】 入力回線から流入するＡＴＭセルに出力
   優先順位を付けてバッファ部に格納する第１の手段と、
   前記バッファ部に格納されている前記ＡＴＭセルを所定
   の順序で読み出して出力回線に出力する第２の手段とを
   備え、 前記第１の手段は、前記ＡＴＭセルのトラヒック違反の
   有無とセル損失優先表示ビット値とを検出し、この検出
   結果に基づいて前記ＡＴＭセルに出力優先順位を付けて
   前記バッファ部に書き込むセル書き込み制御部を含んで
   構成され、 前記第２の手段は、前記バッファ部に格納されている前
   記ＡＴＭセルを前記出力優先順位に基づいて前記出力回
   線に出力するセル読み出し制御部を含んで構成されてい
   ることを特徴とするＡＴＭ交換装置。
3. 【請求項３】 前記セル書き込み制御部は、前記ＡＴＭ
   セルのトラヒック違反の有無の検出結果とセル損失優先
   表示ビット値の検出結果の組み合わせによって前記出力
   優先順位を決定するように構成されていることを特徴と
   する、 請求項２記載のＡＴＭ交換装置。
4. 【請求項４】 前記バッファ部は、前記検出結果の組み
   合わせに対応した少なくとも４種類のセル格納領域を備
   えていることを特徴とする、 請求項２記載のＡＴＭ交換装置。
5. 【請求項５】 前記ＡＴＭセルを前記バッファ部に書き
   込んだ回数を前記セル格納領域毎にカウントするセル書
   き込みカウント手段と、 前記ＡＴＭセルを前記バッファ部から読み出した回数を
   前記セル格納領域毎にカウントするセル読み出しカウン
   ト手段と、 前記セル書き込みカウント手段から得られる前記セル格
   納領域毎のセル書き込みカウント値と前記セル読み出し
   カウント手段から得られる前記セル格納領毎のセル読み
   出しカウント値とを比較し、前記セル格納領域毎に該格
   納領域毎に格納されているセル数を検出するセル数検出
   手段とを含むアドレス管理部をさらに備えて成る、請求
   項２記載のＡＴＭ交換装置。
6. 【請求項６】 前記アドレス管理部は、更に、前記セル
   格納領域毎に格納されているセル数に基づいて、前記Ａ
   ＴＭセルを前記バッファ部に書き込む際のアドレスを決
   定するアドレス決定手段を含むことを特徴とする、 請求項５記載のＡＴＭ交換装置。