JP2000214801A - Plasma address display - Google Patents

Plasma address display

Info

Publication number
JP2000214801A
JP2000214801A JP1383899A JP1383899A JP2000214801A JP 2000214801 A JP2000214801 A JP 2000214801A JP 1383899 A JP1383899 A JP 1383899A JP 1383899 A JP1383899 A JP 1383899A JP 2000214801 A JP2000214801 A JP 2000214801A
Authority
JP
Japan
Prior art keywords
discharge
discharge channel
selection pulse
signal
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1383899A
Other languages
Japanese (ja)
Inventor
Masayasu Hayashi
正健 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1383899A priority Critical patent/JP2000214801A/en
Publication of JP2000214801A publication Critical patent/JP2000214801A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 プラズマアドレス表示装置の放電電気量を抑
制し長寿命化を図る。 【解決手段】 プラズマアドレス表示装置は、列状の信
号電極Yを備えた表示セルと、行状の放電チャネルを備
え表示セルに重ねられたプラズマセルとからなるパネル
0を有する。走査回路22は、各放電チャネルに形成さ
れた放電電極の内カソードKに順次選択パルスを印加す
る為の出力端子を備えており、各放電チャネルに満たさ
れた気体をイオン化して電荷を生成することにより各放
電チャネルの線順次走査を行う。信号回路21は、線順
次走査に同期して各信号電極Yに画像信号を印加し所望
の画像表示を行う。走査回路22の各出力端子とこれら
に対応する各カソードKとの間にそれぞれコンデンサC
を介在させて選択パルスを印加することにより、各放電
チャネルに生成される電荷の量を自立的に制限する。
(57) [Summary] [PROBLEMS] To prolong the life of a plasma addressed display device by suppressing the amount of discharge electricity. SOLUTION: The plasma address display device has a panel 0 including a display cell provided with a column-shaped signal electrode Y and a plasma cell provided with a row-shaped discharge channel and overlapped with the display cell. The scanning circuit 22 has an output terminal for sequentially applying a selection pulse to the cathode K of the discharge electrodes formed in each discharge channel, and generates charges by ionizing the gas filled in each discharge channel. Thus, line-sequential scanning of each discharge channel is performed. The signal circuit 21 applies an image signal to each signal electrode Y in synchronization with the line-sequential scanning to display a desired image. A capacitor C is provided between each output terminal of the scanning circuit 22 and each corresponding cathode K.
, The amount of charge generated in each discharge channel is independently limited.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は表示セル及びプラズ
マセルを重ねたプラズマアドレス表示装置に関する。よ
り詳しくは、プラズマセルの駆動回路構成に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a plasma addressed display device in which a display cell and a plasma cell are overlapped. More specifically, the present invention relates to a driving circuit configuration of a plasma cell.

【0002】[0002]

【従来の技術】プラズマアドレス表示装置は例えば特開
平4−265931号公報に開示されており、図6にそ
の構造を示す。図示する様に、プラズマアドレス表示装
置は表示セル1とプラズマセル2と両者の間に介在する
共通の中間シート3とからなるフラットパネル構造を有
する。中間シート3は極薄の板ガラスなどからなりマイ
クロシートと呼ばれている。プラズマセル2は中間シー
ト3に接合した下側のガラス基板4から構成されてお
り、両者の空隙に放電可能な気体が封入されている。下
側のガラス基板4の内表面にはストライプ状の放電電極
が形成されている。これらの放電電極は各々アノードA
及びカソードKとして機能する。放電電極はスクリーン
印刷法などにより平坦なガラス基板4に印刷できるの
で、生産性や作業性に優れている。アノードA及びカソ
ードKを一対づつ区切る様に隔壁7が形成されており、
放電可能な気体が封入された空隙を分割して放電チャネ
ル5を構成する。この隔壁7もスクリーン印刷法により
形成でき、その頂部が中間シート3の一面側に当接して
いる。一対の隔壁7で囲まれた放電チャネル5内で、互
いに反対極性となるアノードAとカソードKとの間にプ
ラズマ放電を発生させる。なお、中間シート3と下側の
ガラス基板4はガラスフリットなどにより互いに接合し
ている。
2. Description of the Related Art A plasma addressed display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 4-265931, and its structure is shown in FIG. As shown, the plasma addressed display device has a flat panel structure including a display cell 1, a plasma cell 2, and a common intermediate sheet 3 interposed therebetween. The intermediate sheet 3 is made of an extremely thin plate glass or the like and is called a micro sheet. The plasma cell 2 is composed of a lower glass substrate 4 bonded to the intermediate sheet 3, and a gas that can be discharged is sealed in a gap between the two. A stripe-shaped discharge electrode is formed on the inner surface of the lower glass substrate 4. Each of these discharge electrodes is an anode A
And functions as a cathode K. Since the discharge electrodes can be printed on the flat glass substrate 4 by a screen printing method or the like, productivity and workability are excellent. A partition wall 7 is formed so as to partition the anode A and the cathode K one by one.
The gap filled with the dischargeable gas is divided to form the discharge channel 5. This partition wall 7 can also be formed by a screen printing method, and the top portion is in contact with one surface side of the intermediate sheet 3. Plasma discharge is generated between the anode A and the cathode K having opposite polarities in the discharge channel 5 surrounded by the pair of partition walls 7. The intermediate sheet 3 and the lower glass substrate 4 are bonded to each other by a glass frit or the like.

【0003】一方、表示セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は中間
シート3の他面側に所定の間隙を介してシール材などに
より接着されており、間隙には電気光学物質として液晶
9が封入されている。上側のガラス基板8の内表面には
信号電極Yが形成されている。この信号電極Yと放電チ
ャネル5の交差部にマトリックス状の画素が形成され
る。又、ガラス基板8の内表面にはカラーフィルタ13
も設けてあり、各画素に例えばRGB三原色を割り当て
る。係る構成を有するフラットパネルは透過型であり、
例えばプラズマセル2が入射側に位置し、表示セル1が
出射側に位置する。又、バックライト12がプラズマセ
ル2側に取り付けられている。
On the other hand, the display cell 1 is configured using a transparent upper glass substrate 8. The glass substrate 8 is bonded to the other surface of the intermediate sheet 3 with a sealing material or the like via a predetermined gap, and a liquid crystal 9 is sealed in the gap as an electro-optical material. A signal electrode Y is formed on the inner surface of the upper glass substrate 8. Matrix pixels are formed at the intersections of the signal electrodes Y and the discharge channels 5. The color filter 13 is provided on the inner surface of the glass substrate 8.
Are also provided, and for example, RGB three primary colors are assigned to each pixel. The flat panel having such a configuration is a transmission type,
For example, the plasma cell 2 is located on the incident side, and the display cell 1 is located on the emitting side. Further, a backlight 12 is attached to the plasma cell 2 side.

【0004】係る構成を有するプラズマアドレス表示装
置では、プラズマ放電が行なわれる行状の放電チャネル
5を線順次で切換え走査すると共に、この走査に同期し
て表示セル1側の列状信号電極Yに画像信号を印加する
ことにより表示駆動が行なわれる。放電チャネル5内に
プラズマ放電が発生すると内部はほぼ一様にアノード電
位になり、一行毎の画素選択が行なわれる。即ち、一本
の放電チャネル5は一本の走査線に対応し、サンプリン
グスイッチとして機能する。プラズマサンプリングスイ
ッチが導通した状態で各信号線に画像信号が印加される
と、サンプリングが行なわれ画素の点灯もしくは消灯が
制御できる。プラズマサンプリングスイッチが非導通状
態になった後にも画像信号はそのまま画素内に保持され
る。表示セル1は画像信号に応じてバックライト12か
らの入射光を出射光に変調し画像表示を行なう。
In the plasma address display device having such a configuration, a row-shaped discharge channel 5 in which plasma discharge is performed is switched in a line-sequential manner and scanned, and an image is applied to a column-shaped signal electrode Y on the display cell 1 side in synchronization with the scanning. Display driving is performed by applying a signal. When a plasma discharge is generated in the discharge channel 5, the inside becomes almost uniformly at the anode potential, and pixel selection is performed for each row. That is, one discharge channel 5 corresponds to one scanning line and functions as a sampling switch. When an image signal is applied to each signal line in a state where the plasma sampling switch is turned on, sampling is performed and lighting or extinguishing of a pixel can be controlled. Even after the plasma sampling switch is turned off, the image signal is held in the pixel as it is. The display cell 1 performs image display by modulating incident light from the backlight 12 into outgoing light in accordance with an image signal.

【0005】図7は画素を2個だけ切り取って示した模
式図である。この図においては、理解を容易にする為に
二本の信号電極Y1,Y2と一本のカソードK1と一本
のアノードA1のみが示されている。個々の画素11
は、信号電極Y1,Y2と、液晶9と、中間シート3
と、放電チャネルとからなる積層構造を有している。放
電チャネルはプラズマ放電中ほぼ実質的にアノード電位
に接続される。この状態で各信号電極Y1,Y2に画像
信号を印加すると液晶9及び中間シート3に電荷が注入
される。一方、プラズマ放電が終了すると放電チャネル
が絶縁状態に戻る為浮遊電位となり、注入された電荷は
各画素11に保持される。所謂サンプリングホールド動
作が行なわれている。従って、放電チャネルは個々の画
素11に設けられた個々のサンプリングスイッチング素
子として機能するので模式的にスイッチングシンボルS
1を用いて表わされている。一方、信号電極Y1,Y2
と放電チャネルとの間に保持された液晶9及び中間シー
ト3は、サンプリングキャパシタとして機能する。線順
次走査によりサンプリングスイッチS1が導通状態にな
ると画像信号がサンプリングキャパシタに書き込まれ、
信号電圧レベルに応じて各画素の点灯あるいは消灯動作
が行なわれる。サンプリングスイッチS1が非導通状態
になった後にも信号電圧はサンプリングキャパシタに保
持され、表示装置のアクティブマトリクス動作が行なわ
れる。なお、実際に液晶9に印加される実効電圧は中間
シート3との容量分割により決定される。
FIG. 7 is a schematic diagram showing only two pixels cut out. In this figure, only two signal electrodes Y1 and Y2, one cathode K1 and one anode A1 are shown for easy understanding. Individual pixels 11
Are the signal electrodes Y1, Y2, the liquid crystal 9, the intermediate sheet 3
And a discharge channel. The discharge channel is substantially connected to the anode potential during the plasma discharge. When an image signal is applied to each of the signal electrodes Y1 and Y2 in this state, charges are injected into the liquid crystal 9 and the intermediate sheet 3. On the other hand, when the plasma discharge ends, the discharge channel returns to the insulating state, and becomes a floating potential, and the injected charge is held in each pixel 11. A so-called sampling hold operation is performed. Accordingly, since the discharge channel functions as an individual sampling switching element provided in each pixel 11, the switching symbol S
1 is used. On the other hand, the signal electrodes Y1, Y2
The liquid crystal 9 and the intermediate sheet 3 held between the and the discharge channel function as a sampling capacitor. When the sampling switch S1 is turned on by line-sequential scanning, an image signal is written to the sampling capacitor,
Each pixel is turned on or off in accordance with the signal voltage level. Even after the sampling switch S1 is turned off, the signal voltage is held in the sampling capacitor, and the active matrix operation of the display device is performed. Note that the effective voltage actually applied to the liquid crystal 9 is determined by the capacitance division with the intermediate sheet 3.

【0006】図8は、周辺回路を含めたプラズマアドレ
ス表示装置の全体構成を示す模式的な回路図である。プ
ラズマアドレス表示装置は、パネル0と信号回路21と
走査回路22と制御回路23とから構成されている。パ
ネル0は行状に配したカソードK及びアノードAとを有
するプラズマセル、及び列状に配した信号電極Yを有す
る表示セルを互いに重ねた積層構造となっている。走査
回路22は出力端子を構成するバッファを介してカソー
ドK0ないしKnに順次選択パルスを印加して表示セル
の走査を行なう。一方、アノードA0ないしAnは基準
電位に接地されている。信号回路21は上述した走査に
同期して信号電極Y0ないしYmに画像信号を供給し、
各画素11に画像信号を書き込む。制御回路23は信号
回路21及び走査回路22の同期制御を行なう。
FIG. 8 is a schematic circuit diagram showing an overall configuration of a plasma addressed display device including peripheral circuits. The plasma address display includes a panel 0, a signal circuit 21, a scanning circuit 22, and a control circuit 23. Panel 0 has a stacked structure in which plasma cells having cathodes K and anodes A arranged in rows and display cells having signal electrodes Y arranged in columns are stacked on each other. The scanning circuit 22 scans the display cells by sequentially applying selection pulses to the cathodes K0 to Kn via a buffer constituting an output terminal. On the other hand, the anodes A0 to An are grounded to the reference potential. The signal circuit 21 supplies an image signal to the signal electrodes Y0 to Ym in synchronization with the above-described scanning,
An image signal is written to each pixel 11. The control circuit 23 controls the synchronization of the signal circuit 21 and the scanning circuit 22.

【0007】図9は、各カソードK0ないしKnに順次
印加される選択パルスを示している。例えば、カソード
K1に接地レベルから負極性の選択パルスが印加される
と、アノードA1との間でプラズマ放電が発生し、対応
する画素11に画像信号が書き込まれる。
FIG. 9 shows a selection pulse sequentially applied to each of the cathodes K0 to Kn. For example, when a negative selection pulse is applied to the cathode K1 from the ground level, a plasma discharge occurs between the cathode K1 and the anode A1, and an image signal is written to the corresponding pixel 11.

【0008】[0008]

【発明が解決しようとする課題】図10の(1)はカソ
ードKに印加される選択パルスの電圧波形を示してお
り、時間TFで例えば基準電位から−300ないし−4
00V変化し、時間TRで基準電位に復帰する。TFと
TRの間のパルス幅は、例えば、10μs程度である。
図10の(2)は選択パルスに応答して放電チャネルに
流れる放電電流の波形を示している。図10の(3)は
選択パルスに同期して信号電極に印加される画像信号の
波形を表している。放電が終了した時点で画像信号のデ
ータが、対応する画素に書き込まれる。選択パルスの幅
に応じた放電電気量が流れるので、長期的に見ると、放
電による劣化が現れ、動作や画質を損なう恐れがある。
劣化の程度は放電電流の蓄積量にほぼ比例する。従っ
て、劣化を抑制し寿命を延ばす為には、選択パルスの幅
を可能な限り狭くして、放電電流を低減化できれば良
い。しかし、単純にパルス幅を縮小化すると、放電自体
が不安定になり動作不良を招きかねない。
FIG. 10A shows the voltage waveform of the selection pulse applied to the cathode K. At time TF, for example, from the reference potential to -300 to -4.
It changes by 00V and returns to the reference potential at time TR. The pulse width between TF and TR is, for example, about 10 μs.
FIG. 10B shows a waveform of the discharge current flowing through the discharge channel in response to the selection pulse. FIG. 10C shows the waveform of the image signal applied to the signal electrode in synchronization with the selection pulse. When the discharge is completed, the data of the image signal is written to the corresponding pixel. Since the amount of discharge electricity flows according to the width of the selection pulse, deterioration due to discharge appears in a long term, and operation and image quality may be impaired.
The degree of deterioration is substantially proportional to the amount of accumulated discharge current. Therefore, in order to suppress deterioration and extend the life, it is only necessary to make the width of the selection pulse as narrow as possible to reduce the discharge current. However, if the pulse width is simply reduced, the discharge itself becomes unstable, which may cause an operation failure.

【0009】[0009]

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為以下の手段を講じた。即ち、本発明に係る
プラズマアドレス表示装置は基本的に、列状の信号電極
を備えた表示セルと、行状の放電チャネルを備え該表示
セルに重ねられたプラズマセルと、各放電チャネルに形
成された放電電極に順次選択パルスを印加する為の出力
端子を備えており各放電チャネルに満たされた気体をイ
オン化して電荷を生成することにより各放電チャネルの
線順次走査を行う走査回路と、該線順次走査に同期して
各信号電極に画像信号を印加し所望の画像表示を行う信
号回路とを有する。特徴として、該走査回路の各出力端
子とこれらに対応する各放電電極との間にそれぞれコン
デンサを介在させて選択パルスを印加することにより、
各放電チャネルに生成される電荷の量を自立的に制限す
る。又、本発明は、列状の信号電極を備えた表示セル
と、行状の放電チャネルを備え該表示セルに重ねられた
プラズマセルと、各放電チャネルに形成された放電電極
に順次選択パルスを印加する為の出力端子を備えており
各放電チャネルに満たされた気体をイオン化して電荷を
生成することにより各放電チャネルの線順次走査を行う
走査回路と、該線順次走査に同期して各信号電極に画像
信号を印加し所望の画像表示を行う信号回路とを有する
プラズマアドレス表示装置において、該走査回路の各出
力端子とこれらに対応する各放電電極との間にそれぞれ
コンデンサを介在させて選択パルスを印加することによ
り、各放電チャネルに生成される電荷の量を自立的に制
限すると共に、各放電電極と基準電位との間にそれぞれ
抵抗素子を介在させることにより選択パルスを印加後各
放電電極を基準電位に復帰させることを特徴とする。或
いは、本発明は、列状の信号電極を備えた表示セルと、
行状の放電チャネルを備え該表示セルに重ねられたプラ
ズマセルと、各放電チャネルに形成された放電電極に順
次選択パルスを印加する為の出力端子を備えており各放
電チャネルに満たされた気体をイオン化して電荷を生成
することにより各放電チャネルの線順次走査を行う走査
回路と、該線順次走査に同期して各信号電極に画像信号
を印加し所望の画像表示を行う信号回路とを有するプラ
ズマアドレス表示装置において、該走査回路の各出力端
子とこれらに対応する各放電電極との間にそれぞれコン
デンサを介在させて選択パルスを印加することにより、
各放電チャネルに生成される電荷の量を自立的に制限す
ると共に、各放電電極と基準電位との間にそれぞれダイ
オードを介在させることにより選択パルスを印加後各放
電電極を基準電位に復帰させることを特徴とする。
Means for Solving the Problems In order to solve the above-mentioned problems of the prior art, the following measures have been taken. That is, the plasma addressed display device according to the present invention is basically formed in each of the display cells provided with the column-shaped signal electrodes, the plasma cells provided with the row-shaped discharge channels, and superposed on the display cells. A scanning circuit that has an output terminal for sequentially applying a selection pulse to the discharge electrodes, and performs a line-sequential scan of each discharge channel by ionizing a gas filled in each discharge channel to generate an electric charge; A signal circuit for applying an image signal to each signal electrode in synchronization with the line-sequential scanning and displaying a desired image. As a feature, by applying a selection pulse by interposing a capacitor between each output terminal of the scanning circuit and each corresponding discharge electrode,
Autonomously limits the amount of charge generated in each discharge channel. Further, the present invention provides a display cell having a column-shaped signal electrode, a plasma cell having a row-shaped discharge channel, and a selection cell in which a selection pulse is sequentially applied to a discharge electrode formed in each discharge channel. A scanning circuit for performing line-sequential scanning of each discharge channel by ionizing the gas filled in each discharge channel to generate electric charge, and synchronizing each signal in synchronization with the line-sequential scanning. In a plasma addressed display device having a signal circuit for applying an image signal to an electrode to perform a desired image display, a capacitor is interposed between each output terminal of the scanning circuit and each discharge electrode corresponding thereto for selection. By applying a pulse, the amount of charge generated in each discharge channel is independently controlled, and a resistance element is interposed between each discharge electrode and the reference potential. Characterized in that to return the respective discharge electrodes after applying a selection pulse to the reference potential by. Alternatively, the present invention provides a display cell including a row of signal electrodes,
A plasma cell having row-shaped discharge channels and an output terminal for sequentially applying a selection pulse to a discharge electrode formed in each discharge channel and a gas filled in each discharge channel are provided. It has a scanning circuit for performing line-sequential scanning of each discharge channel by ionizing and generating electric charges, and a signal circuit for applying an image signal to each signal electrode in synchronization with the line-sequential scanning and displaying a desired image. In the plasma address display device, by applying a selection pulse by interposing a capacitor between each output terminal of the scanning circuit and each discharge electrode corresponding thereto,
Independently limiting the amount of charge generated in each discharge channel and returning each discharge electrode to the reference potential after applying a selection pulse by interposing a diode between each discharge electrode and the reference potential It is characterized by.

【0010】本発明によれば、走査回路の各出力端子か
ら対応する各放電電極にそれぞれコンデンサを介して選
択パルスを印加することにより、各放電チャネルに生成
される電荷の量を自立的に制限している。これにより、
放電電流を抑制でき、選択パルスの幅を縮小しなくて
も、長寿命化を図ることが出来る。又、本発明によれ
ば、走査回路の各出力端子から対応する各放電電極に対
してそれぞれコンデンサを介して選択パルスを印加する
ことにより、各放電チャネルに生成される電荷の量を自
立的に制限すると共に、各放電電極と基準電位との間に
それぞれ抵抗素子あるいはダイオードを介在させること
により、選択パルスを印加後各放電電極を基準電位に復
帰させる。これにより、選択パルスに応答して確実に放
電が繰り返し行なわれるようにしている。
According to the present invention, by applying a selection pulse from each output terminal of the scanning circuit to each corresponding discharge electrode via a capacitor, the amount of charge generated in each discharge channel is independently limited. are doing. This allows
The discharge current can be suppressed, and the life can be prolonged without reducing the width of the selection pulse. Further, according to the present invention, by applying a selection pulse from each output terminal of the scanning circuit to each corresponding discharge electrode via a capacitor, the amount of charge generated in each discharge channel can be independently increased. In addition to the limitation, a resistance element or a diode is interposed between each discharge electrode and the reference potential to return each discharge electrode to the reference potential after applying the selection pulse. This ensures that discharge is repeatedly performed in response to the selection pulse.

【0011】[0011]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は本発明に係るプラズマ
アドレス表示装置の第一実施形態を示す模式図である。
図示する様に、本プラズマアドレス表示装置はパネル0
を主体とし、これに加えて周辺の信号回路21、走査回
路22及び制御回路23を備えている。パネル0の基本
的な構成は図6に示した従来のプラズマアドレス表示装
置のパネルと同様である。即ち、パネル0は画像信号に
応じて入射光を出射光に変調し画像表示を行なう表示セ
ルと、この表示セルに面接合しその走査を行なうプラズ
マセルとからなる。プラズマセルは行状に配列した放電
チャネルを有し、逐次放電して表示セルを線順次で走査
する。各放電チャネルは一対の放電電極を備えており、
走査回路22によって放電駆動される。一対の放電電極
は片方がカソードKとして機能し、他方がアノードAと
して機能する。走査回路22はカソードK0ないしKn
に順次選択パルスを印加して表示セルの走査を行なう。
一方、アノードA0ないしAnは基準電位に接地されて
いる。一方、表示セルは列状に配列した信号電極Y0な
いしYmを有し、放電チャネルとの交差部に画素11を
形成する。信号回路21は前述した放電チャネルの線順
次走査に同期して画像信号を各信号電極Y0ないしYm
に印加し画素11毎に入射光の変調を行なう。なお制御
回路23は信号回路21と走査回路22の同期制御を行
なう。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic diagram showing a first embodiment of a plasma addressed display device according to the present invention.
As shown in FIG.
And a peripheral signal circuit 21, a scanning circuit 22, and a control circuit 23 in addition to the above. The basic configuration of panel 0 is the same as the panel of the conventional plasma addressed display device shown in FIG. That is, the panel 0 is composed of a display cell that modulates incident light into outgoing light in accordance with an image signal and displays an image, and a plasma cell that is surface-bonded to the display cell and performs scanning. The plasma cell has discharge channels arranged in rows, and discharges sequentially to scan display cells line-sequentially. Each discharge channel has a pair of discharge electrodes,
The discharge is driven by the scanning circuit 22. One of the pair of discharge electrodes functions as a cathode K, and the other functions as an anode A. The scanning circuit 22 includes cathodes K0 to Kn
Are sequentially applied to scan the display cells.
On the other hand, the anodes A0 to An are grounded to the reference potential. On the other hand, the display cell has the signal electrodes Y0 to Ym arranged in a column, and the pixel 11 is formed at the intersection with the discharge channel. The signal circuit 21 applies an image signal to each of the signal electrodes Y0 to Ym in synchronization with the line sequential scanning of the discharge channel.
To modulate the incident light for each pixel 11. The control circuit 23 controls the synchronization between the signal circuit 21 and the scanning circuit 22.

【0012】上述したように、走査回路22は、各放電
チャネルに形成された放電電極の内カソードKに順次選
択パルスを印加する為の出力端子を備えており、各放電
チャネルに満たされた気体をイオン化して電荷を生成す
ることにより、各放電チャネルの線順次走査を行う。特
徴として、走査回路22の各出力端子とこれらに対応す
る各放電チャネルのカソードKとの間にそれぞれコンデ
ンサCを介在させて選択パルスを印加する。これによ
り、各放電チャネルに生成される電荷の量を自立的に制
限する。放電電流を抑制でき、選択パルスの幅を縮小し
なくても、長寿命化を図ることが可能である。
As described above, the scanning circuit 22 is provided with an output terminal for sequentially applying a selection pulse to the cathode K of the discharge electrodes formed in each discharge channel. Is ionized to generate charges, thereby performing line-sequential scanning of each discharge channel. As a feature, a selection pulse is applied between each output terminal of the scanning circuit 22 and the cathode K of each discharge channel corresponding thereto via a capacitor C. Thereby, the amount of charge generated in each discharge channel is independently limited. The discharge current can be suppressed, and the life can be extended without reducing the width of the selection pulse.

【0013】図2を参照して、図1に示した第一実施形
態の動作を詳細に説明する。図2の(1)は走査回路2
2の各出力端子から出力される選択パルスの電圧波形を
示しており、各コンデンサCの一方の電極に印加され
る。この電圧波形は、時間TFで例えば基準電位から−
300ないし−400V変化し、時間TRで基準電位に
復帰する。TFとTRの間のパルス幅は、例えば、従来
と同じ10μs程度である。
The operation of the first embodiment shown in FIG. 1 will be described in detail with reference to FIG. FIG. 2A shows a scanning circuit 2.
2 shows a voltage waveform of a selection pulse output from each output terminal of No. 2 and is applied to one electrode of each capacitor C. This voltage waveform is, for example, −
It changes by 300 to -400 V, and returns to the reference potential at time TR. The pulse width between TF and TR is, for example, about 10 μs as in the conventional case.

【0014】図2の(2)は選択パルスに応答して放電
チャネルに流れる放電電流の波形を示している。TFに
おける選択パルスの立ち下がりにほぼ同期して、一回目
の放電が発生し、放電電流P1が流れる。この放電電流
P1はコンデンサCを充電した段階で流れなくなるの
で、従来に比較し短時間である。例えば、コンデンサC
の容量を適当に設定することで、時間を2μs程度に押
さえられる。続いて、TRにおける選択パルスの立ち上
がりにほぼ同期して、二回目の放電が発生し、放電電流
P2が流れる。この放電電流P2はコンデンサCに充電
されていた電荷を放電した段階で流れなくなるので、従
来に比較し短時間である。コンデンサCの容量を適当に
設定することで、時間を2μs程度に押さえられる。こ
の様に、放電が二回発生するのは、放電チャネルに充填
されるイオン化可能な気体として、比較的軽い元素を選
択した場合である。本実施形態では放電が二回発生する
が、合計の放電電気量は従来に比較して少なくて済み、
その分放電電極のスパッタによる劣化を抑制でき、長寿
命化が可能となる。又、消費電力の低減化にも繋がる。
放電時間は短縮化されるが、選択パルスの幅は十分に確
保されているので、放電自体は多少の時間の前後は生じ
ても安定的に発生する。
FIG. 2 (2) shows the waveform of the discharge current flowing through the discharge channel in response to the selection pulse. Almost synchronously with the fall of the selection pulse in the TF, the first discharge occurs, and the discharge current P1 flows. Since the discharge current P1 stops flowing when the capacitor C is charged, the discharge current P1 is shorter than in the conventional case. For example, the capacitor C
The time can be suppressed to about 2 μs by appropriately setting the capacitance of. Subsequently, almost in synchronization with the rise of the selection pulse in TR, a second discharge occurs, and a discharge current P2 flows. Since the discharge current P2 stops flowing when the electric charge charged in the capacitor C is discharged, the discharge current P2 has a shorter time as compared with the related art. By appropriately setting the capacitance of the capacitor C, the time can be suppressed to about 2 μs. Thus, the discharge occurs twice when a relatively light element is selected as the ionizable gas filled in the discharge channel. In the present embodiment, the discharge occurs twice, but the total amount of discharge electricity is smaller than that of the related art,
Accordingly, deterioration of the discharge electrode due to sputtering can be suppressed, and the life can be prolonged. In addition, the power consumption can be reduced.
Although the discharge time is shortened, the width of the selection pulse is sufficiently secured, so that the discharge itself occurs stably even if it occurs before or after some time.

【0015】図2の(3)は走査回路22の各出力端子
から出力される選択パルスに応答して変化する各カソー
ドKの電圧波形を示しており、各コンデンサCの他方の
電極に現れる電圧変化である。TFにほぼ合わせて一回
目の放電電流P1が流れるとコンデンサCが充電される
ので、(3)の電圧波形で示すコンデンサCの他方の電
極に現れる電圧は負側から基準電位まで復帰する。この
後選択パルスがTRで基準電位に復帰するので、コンデ
ンサCの一方の電極電位も基準電位に戻る。これに連れ
て、コンデンサCの他方の電極電位が上昇し大きく正側
に振れるので、アノードAとの間で、逆方向の放電が発
生し放電電流P2が流れる。この放電電流P2によりコ
ンデンサCが放電し、(3)の電圧波形で示すコンデン
サCの他方の電極に現れる電圧は基準電位に戻る。以上
の説明から明らかなように、本実施形態は、原理上、カ
ソードKにDCの選択パルスを印加するDC駆動型であ
るが、実際にはコンデンサCを挿入することで放電が双
方向に二回発生するAC駆動型と等価になっている。説
明の都合上、一対の放電電極の一方をカソードKとし、
他方をアノードAとしているが、実際には役割が交互に
入れ替わるので、両方とも同じようにスパッタを受けて
摩滅する。従って、耐スパッタ性の保護膜は両方の放電
電極の表面に形成することが好ましい。
FIG. 2C shows a voltage waveform of each cathode K that changes in response to a selection pulse output from each output terminal of the scanning circuit 22. The voltage appearing at the other electrode of each capacitor C is shown in FIG. It is a change. When the first discharge current P1 flows substantially in accordance with TF, the capacitor C is charged. Therefore, the voltage appearing on the other electrode of the capacitor C shown by the voltage waveform (3) returns from the negative side to the reference potential. Thereafter, the selection pulse returns to the reference potential at TR, so that one electrode potential of the capacitor C also returns to the reference potential. Accordingly, the other electrode potential of the capacitor C rises and largely swings to the positive side, so that a discharge in the opposite direction occurs between the anode A and the discharge current P2. The capacitor C is discharged by the discharge current P2, and the voltage appearing on the other electrode of the capacitor C shown by the voltage waveform (3) returns to the reference potential. As is apparent from the above description, the present embodiment is of the DC drive type in which a DC selection pulse is applied to the cathode K in principle, but actually, the discharge is bidirectional by inserting the capacitor C. It is equivalent to the AC-driven type that occurs once. For convenience of explanation, one of the pair of discharge electrodes is a cathode K,
Although the other is an anode A, the roles are alternated in practice, so that both are similarly subjected to spatter and worn. Therefore, it is preferable to form a sputter-resistant protective film on the surfaces of both discharge electrodes.

【0016】図2の(4)は選択パルスに同期して信号
電極に印加される画像信号の波形を表している。図から
明らかなように、二回目の放電が終了した時点で画像信
号のデータが、対応する画素に書き込まれる。
FIG. 2D shows the waveform of the image signal applied to the signal electrode in synchronization with the selection pulse. As is apparent from the figure, the data of the image signal is written to the corresponding pixel when the second discharge is completed.

【0017】図3は、本発明にかかるプラズマアドレス
表示装置の第二実施形態を示す模式的なブロック図であ
る。図1に示した第一実施形態と対応する部分には対応
する参照番号を付して理解を容易にしている。第一実施
形態と同様に、走査回路22は、各放電チャネルに形成
された放電電極の内カソードKに順次選択パルスを印加
する為の出力端子を備えており、各放電チャネルに満た
された気体をイオン化して電荷を生成することにより、
各放電チャネルの線順次走査を行う。走査回路22の各
出力端子とこれらに対応する各放電チャネルのカソード
Kとの間にそれぞれコンデンサCを介在させて選択パル
スを印加する。これにより、各放電チャネルに生成され
る電荷の量を自立的に制限する。放電電流を抑制でき、
選択パルスの幅を縮小しなくても、長寿命化を図ること
が可能である。第一実施形態と異なる点は、各カソード
Kと基準電位(接地電位)との間にそれぞれ抵抗素子R
を介在させることにより、選択パルスを印加後各カソー
ドKを基準電位に復帰させることである。これにより、
選択パルスに応答して確実且つ安定的に放電が繰り返し
行なわれるようにしている。
FIG. 3 is a schematic block diagram showing a second embodiment of the plasma addressed display device according to the present invention. Parts corresponding to those of the first embodiment shown in FIG. 1 are given the corresponding reference numerals to facilitate understanding. As in the first embodiment, the scanning circuit 22 has an output terminal for sequentially applying a selection pulse to the cathode K of the discharge electrodes formed in each discharge channel, and the gas filled in each discharge channel is provided. By ionizing to generate electric charge,
Line-sequential scanning of each discharge channel is performed. The selection pulse is applied between the output terminals of the scanning circuit 22 and the cathodes K of the respective discharge channels corresponding thereto by interposing the capacitors C therebetween. Thereby, the amount of charge generated in each discharge channel is independently limited. Discharge current can be suppressed,
It is possible to extend the life without reducing the width of the selection pulse. The difference from the first embodiment is that a resistance element R is provided between each cathode K and a reference potential (ground potential).
Is to return each cathode K to the reference potential after the selection pulse is applied. This allows
Discharge is performed reliably and stably in response to the selection pulse.

【0018】図4を参照して、図3に示した第二実施形
態の動作を詳細に説明する。第一実施形態は放電気体と
して比較的軽い元素を使っている関係で、一回の選択パ
ルスの印加に付き、二回の放電が発生している。これに
対し第二実施形態は放電気体として比較的重い元素を使
っている関係で、一回の選択パルスの印加に付き、一回
の放電が発生する。図4の(1)は走査回路22の各出
力端子から出力される選択パルスの電圧波形を示してお
り、各コンデンサCの一方の電極に印加される。この電
圧波形は、時間TFで例えば基準電位から−300ない
し−400V変化し、時間TRで基準電位に復帰する。
TFとTRの間のパルス幅は、例えば、第一実施形態と
同じ10μs程度である。
The operation of the second embodiment shown in FIG. 3 will be described in detail with reference to FIG. In the first embodiment, since a relatively light element is used as the discharge gas, two discharges are generated with one application of the selection pulse. On the other hand, in the second embodiment, a relatively heavy element is used as the discharge gas, so that one discharge is generated with one application of the selection pulse. FIG. 4A shows a voltage waveform of a selection pulse output from each output terminal of the scanning circuit 22 and is applied to one electrode of each capacitor C. This voltage waveform changes, for example, from the reference potential by −300 to −400 V at time TF, and returns to the reference potential at time TR.
The pulse width between TF and TR is, for example, about 10 μs as in the first embodiment.

【0019】図4の(2)は選択パルスに応答して放電
チャネルに流れる放電電流の波形を示している。TFに
おける選択パルスの立ち下がりに応答して、単発の放電
が発生し、放電電流Pが流れる。この放電は、放電電流
PがコンデンサCを完全に充電する前に停止する。
FIG. 4B shows the waveform of the discharge current flowing through the discharge channel in response to the selection pulse. In response to the fall of the selection pulse in the TF, a single discharge occurs, and a discharge current P flows. This discharge stops before the discharge current P completely charges the capacitor C.

【0020】図4の(3)は走査回路22の各出力端子
から出力される選択パルスに応答して変化する各カソー
ドKの電圧波形を示しており、各コンデンサCの他方の
電極に現れる電圧変化である。TFにほぼ合わせて単発
の放電電流Pが流れるとコンデンサCが充電されるの
で、(3)の電圧波形で示すコンデンサCの他方の電極
に現れる電圧は負側から基準電位(アノード電位)に向
かって上昇する。しかし、コンデンサを完全には充電し
ないので、基準電位までには至らない。この後選択パル
スがTRで基準電位に復帰するので、コンデンサCの一
方の電極電位も基準電位に戻る。これに連れて、コンデ
ンサCの他方の電極電位が上昇し正側のレベルLXに振
れる。しかし、このレベルLXはアノード電位に対して
次の放電を発生させるほどには高くない。即ち、アノー
ドAとの間で、逆方向の放電は発生しない。
FIG. 4C shows a voltage waveform of each cathode K which changes in response to a selection pulse output from each output terminal of the scanning circuit 22. The voltage appearing at the other electrode of each capacitor C is shown in FIG. It is a change. When a single discharge current P flows substantially in accordance with TF, the capacitor C is charged. Therefore, the voltage appearing at the other electrode of the capacitor C shown by the voltage waveform (3) goes from the negative side to the reference potential (anode potential). Rise. However, since the capacitor is not completely charged, it does not reach the reference potential. Thereafter, the selection pulse returns to the reference potential at TR, so that one electrode potential of the capacitor C also returns to the reference potential. Accordingly, the potential of the other electrode of the capacitor C rises and swings to the positive level LX. However, this level LX is not high enough to generate the next discharge with respect to the anode potential. That is, no discharge in the reverse direction occurs with the anode A.

【0021】ところで、選択パルスの印加が解除された
後、カソードKの電位レベルがLXのままであると、次
のフィールドで、再び選択パルスが印加されたとき、ア
ノードとの電位差がLXの分だけ相殺されるので、放電
が発生しなくなる。これを解決する為、本実施形態で
は、コンデンサCに抵抗素子Rを接続し、コンデンサC
に保持されていた電荷を次のフィールドまでに逃がして
カソードの電位をLXから基準電位Lまで下げておく。
これにより、次回以降のフィールドでも、選択パルスに
応答して確実且つ安定的に放電が繰り返し行なわれる。
仮に、フィールド周波数が60Hzとすると、コンデン
サCと抵抗素子Rで構成される回路の時定数が、選択パ
ルス幅10μsとフィールド周期約17msとの間にな
るように回路設計を行なえば良い。例えば、コンデンサ
Cの容量値を2000pF程度に設定し抵抗素子Rの抵
抗値を30kΩ程度に設定する。第一実施形態と異な
り、本実施形態は完全なDC駆動型であり、放電電流は
一方向にのみ流れるので、走査回路の構成が単純化され
る。また、本来のカソードのみに耐スパッタ用の保護膜
を形成すれば良く、アノード側の放電電極に保護膜を形
成する必要はない。
By the way, if the potential level of the cathode K remains at LX after the application of the selection pulse is released, the potential difference between the anode and the anode is reduced by LX in the next field when the selection pulse is applied again. Therefore, no discharge occurs. In order to solve this, in the present embodiment, a resistance element R is connected to the capacitor C, and the capacitor C
Is released until the next field to lower the potential of the cathode from LX to the reference potential L.
Thus, even in the next and subsequent fields, the discharge is reliably and stably repeated in response to the selection pulse.
Assuming that the field frequency is 60 Hz, the circuit may be designed so that the time constant of the circuit constituted by the capacitor C and the resistance element R is between the selection pulse width of 10 μs and the field period of about 17 ms. For example, the capacitance value of the capacitor C is set to about 2000 pF, and the resistance value of the resistance element R is set to about 30 kΩ. Unlike the first embodiment, this embodiment is a complete DC drive type, and the discharge current flows in only one direction, so that the configuration of the scanning circuit is simplified. Further, it is sufficient to form a protective film for spatter resistance only on the original cathode, and it is not necessary to form a protective film on the discharge electrode on the anode side.

【0022】図4の(4)は選択パルスに応答して信号
電極に印加される画像信号の波形を表している。図から
明らかなように、単発の放電が終了した時点で画像信号
のデータが、対応する画素に書き込まれる。
FIG. 4 (4) shows the waveform of the image signal applied to the signal electrode in response to the selection pulse. As is clear from the figure, the data of the image signal is written to the corresponding pixel at the time when the single discharge ends.

【0023】図5は、本発明にかかるプラズマアドレス
表示装置の第三実施形態を示す模式的なブロック図であ
る。図3に示した第二実施形態と対応する部分には対応
する参照番号を付して理解を容易にしている。第二実施
形態と異なる点は、各カソードKと基準電位(接地電
位)との間にそれぞれダイオードDを介在させることに
より、選択パルスの印加後各カソードKを速やかに基準
電位に復帰させている。これにより、第二実施形態と同
様に、選択パルスに応答して確実且つ安定的に放電が繰
り返し行なわれるようになる。
FIG. 5 is a schematic block diagram showing a third embodiment of the plasma addressed display device according to the present invention. Parts corresponding to those of the second embodiment shown in FIG. 3 are denoted by corresponding reference numerals to facilitate understanding. The difference from the second embodiment is that diodes D are interposed between each cathode K and a reference potential (ground potential), whereby each cathode K is quickly returned to the reference potential after application of the selection pulse. . Thus, similarly to the second embodiment, the discharge is reliably and stably repeated in response to the selection pulse.

【発明の効果】以上説明したように、本発明によれば、
プラズマアドレス表示装置を構成するフラットパネルに
おいて、走査回路の各出力端子から対応する各放電電極
にそれぞれコンデンサを介して選択パルスを印加するこ
とにより、各放電チャネルに生成される電荷の量を自立
的に制限している。これにより、放電電気量を抑制で
き、選択パルスの幅を縮小しなくても、長寿命化を図る
ことが出来る。又、各放電電極と基準電位との間にそれ
ぞれ抵抗素子あるいはダイオードを介在させている場合
もある。これで、選択パルスの印加後各放電電極を基準
電位に復帰させることにより、選択パルスに応答して確
実に放電が繰り返し行なわれるようにしている。
As described above, according to the present invention,
In a flat panel constituting a plasma addressed display device, by applying a selection pulse from each output terminal of a scanning circuit to each corresponding discharge electrode via a capacitor, the amount of charge generated in each discharge channel can be independently controlled. Limited to As a result, the amount of discharged electricity can be suppressed, and the life can be extended without reducing the width of the selection pulse. Further, a resistance element or a diode may be interposed between each discharge electrode and the reference potential. Thus, by returning each discharge electrode to the reference potential after the application of the selection pulse, the discharge is reliably performed repeatedly in response to the selection pulse.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプラズマアドレス表示装置の第一
実施形態を示す模式的な平面図である。
FIG. 1 is a schematic plan view showing a first embodiment of a plasma addressed display device according to the present invention.

【図2】図1に示したプラズマアドレス表示装置の動作
説明に供する波形図である。
FIG. 2 is a waveform chart for explaining the operation of the plasma addressed display device shown in FIG.

【図3】本発明に係るプラズマアドレス表示装置の第二
実施形態を示す模式的な平面図である。
FIG. 3 is a schematic plan view showing a second embodiment of the plasma addressed display device according to the present invention.

【図4】図3に示したプラズマアドレス表示装置の動作
説明に供する波形図である。
FIG. 4 is a waveform chart for explaining the operation of the plasma addressed display device shown in FIG. 3;

【図5】本発明に係るプラズマアドレス表示装置の第三
実施形態を示す模式的な平面図である。
FIG. 5 is a schematic plan view showing a third embodiment of the plasma addressed display device according to the present invention.

【図6】従来のプラズマアドレス表示装置の一例を示す
断面図である。
FIG. 6 is a sectional view showing an example of a conventional plasma addressed display device.

【図7】図6に示した従来のプラズマアドレス表示装置
の動作説明に供する模式図である。
FIG. 7 is a schematic diagram for explaining the operation of the conventional plasma addressed display device shown in FIG.

【図8】図6に示した従来のプラズマアドレス表示装置
の全体構成図である。
8 is an overall configuration diagram of the conventional plasma addressed display device shown in FIG.

【図9】図8に示した従来のプラズマアドレス表示装置
の全体構成の動作説明に供するタイミングチャートであ
る。
FIG. 9 is a timing chart for explaining the operation of the entire configuration of the conventional plasma addressed display device shown in FIG.

【図10】図8に示した従来のプラズマアドレス表示装
置の動作説明に供する波形図である。
FIG. 10 is a waveform chart for explaining the operation of the conventional plasma addressed display device shown in FIG.

【符号の説明】[Explanation of symbols]

0・・・パネル、1・・・表示セル、2・・・プラズマ
セル、5・・・放電チャネル、7・・・隔壁、9・・・
液晶、11・・・画素、12・・・バックライト21・
・・信号回路、22・・・走査回路、K・・・カソー
ド、A・・・アノード、C・・・コンデンサ、R・・・
抵抗素子、D・・・ダイオード
0 ... panel, 1 ... display cell, 2 ... plasma cell, 5 ... discharge channel, 7 ... partition wall, 9 ...
Liquid crystal, 11 pixels, 12 backlight 21
..Signal circuit, 22 ... Scan circuit, K ... Cathode, A ... Anode, C ... Capacitor, R ...
Resistance element, D ... diode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 列状の信号電極を備えた表示セルと、行
状の放電チャネルを備え該表示セルに重ねられたプラズ
マセルと、各放電チャネルに形成された放電電極に順次
選択パルスを印加する為の出力端子を備えており各放電
チャネルに満たされた気体をイオン化して電荷を生成す
ることにより各放電チャネルの線順次走査を行う走査回
路と、該線順次走査に同期して各信号電極に画像信号を
印加し所望の画像表示を行う信号回路とを有するプラズ
マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
との間にそれぞれコンデンサを介在させて選択パルスを
印加することにより、各放電チャネルに生成される電荷
の量を自立的に制限することを特徴とするプラズマアド
レス表示装置。
1. A selection pulse is sequentially applied to a display cell provided with a column-shaped signal electrode, a plasma cell provided with a row-shaped discharge channel, and a discharge cell formed in each discharge channel. A scanning circuit for performing line-sequential scanning of each discharge channel by ionizing gas filled in each discharge channel to generate electric charges, and each signal electrode in synchronization with the line-sequential scanning And a signal circuit for applying an image signal to display a desired image by applying a selection pulse by interposing a capacitor between each output terminal of the scanning circuit and each discharge electrode corresponding thereto. Wherein the amount of charge generated in each discharge channel is independently controlled by applying a voltage.
【請求項2】 列状の信号電極を備えた表示セルと、行
状の放電チャネルを備え該表示セルに重ねられたプラズ
マセルと、各放電チャネルに形成された放電電極に順次
選択パルスを印加する為の出力端子を備えており各放電
チャネルに満たされた気体をイオン化して電荷を生成す
ることにより各放電チャネルの線順次走査を行う走査回
路と、該線順次走査に同期して各信号電極に画像信号を
印加し所望の画像表示を行う信号回路とを有するプラズ
マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
との間にそれぞれコンデンサを介在させて選択パルスを
印加することにより、各放電チャネルに生成される電荷
の量を自立的に制限すると共に、各放電電極と基準電位
との間にそれぞれ抵抗素子を介在させることにより選択
パルスを印加後各放電電極を基準電位に復帰させること
を特徴とするプラズマアドレス表示装置。
2. A selection pulse is sequentially applied to a display cell having a column-shaped signal electrode, a plasma cell having a row-shaped discharge channel and superposed on the display cell, and a discharge electrode formed in each discharge channel. A scanning circuit for performing line-sequential scanning of each discharge channel by ionizing gas filled in each discharge channel to generate electric charges, and each signal electrode in synchronization with the line-sequential scanning And a signal circuit for applying an image signal to display a desired image by applying a selection pulse by interposing a capacitor between each output terminal of the scanning circuit and each discharge electrode corresponding thereto. By applying a voltage, the amount of charge generated in each discharge channel is independently controlled, and a resistance element is interposed between each discharge electrode and the reference potential. The plasma addressed display device characterized by returning the respective discharge electrodes after applying a selection pulse to the reference potential by.
【請求項3】 列状の信号電極を備えた表示セルと、行
状の放電チャネルを備え該表示セルに重ねられたプラズ
マセルと、各放電チャネルに形成された放電電極に順次
選択パルスを印加する為の出力端子を備えており各放電
チャネルに満たされた気体をイオン化して電荷を生成す
ることにより各放電チャネルの線順次走査を行う走査回
路と、該線順次走査に同期して各信号電極に画像信号を
印加し所望の画像表示を行う信号回路とを有するプラズ
マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
との間にそれぞれコンデンサを介在させて選択パルスを
印加することにより、各放電チャネルに生成される電荷
の量を自立的に制限すると共に、各放電電極と基準電位
との間にそれぞれダイオードを介在させることにより選
択パルスを印加後各放電電極を基準電位に復帰させるこ
とを特徴とするプラズマアドレス表示装置。
3. A selection pulse is sequentially applied to a display cell having column-shaped signal electrodes, a plasma cell having row-shaped discharge channels, and a discharge cell formed in each discharge channel. A scanning circuit for performing line-sequential scanning of each discharge channel by ionizing gas filled in each discharge channel to generate electric charges, and each signal electrode in synchronization with the line-sequential scanning And a signal circuit for applying an image signal to display a desired image by applying a selection pulse by interposing a capacitor between each output terminal of the scanning circuit and each discharge electrode corresponding thereto. , The amount of charge generated in each discharge channel is independently controlled, and a diode is interposed between each discharge electrode and the reference potential. The plasma addressed display device, characterized in that to return to the reference potential to each of the discharge electrodes after applying a selection pulse by the.
JP1383899A 1999-01-22 1999-01-22 Plasma address display Pending JP2000214801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1383899A JP2000214801A (en) 1999-01-22 1999-01-22 Plasma address display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1383899A JP2000214801A (en) 1999-01-22 1999-01-22 Plasma address display

Publications (1)

Publication Number Publication Date
JP2000214801A true JP2000214801A (en) 2000-08-04

Family

ID=11844432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1383899A Pending JP2000214801A (en) 1999-01-22 1999-01-22 Plasma address display

Country Status (1)

Country Link
JP (1) JP2000214801A (en)

Similar Documents

Publication Publication Date Title
KR100340972B1 (en) Plasma address display device
KR100649037B1 (en) Plasma address display device
JP3319042B2 (en) Plasma address display
JP3600495B2 (en) Plasma address display
JPH09197367A (en) Plasma address display
KR100590144B1 (en) Plasma address display device
JP3189499B2 (en) Plasma address display
JP3698560B2 (en) Plasma address display device
JP2001125075A (en) Plasma address display device and driving method thereof
KR100296786B1 (en) Driving Method of Plasma Address Liquid Crystal Display
JP2001290456A (en) Discharge cell device and driving method thereof
JP2001174787A (en) Plasma address display device and driving method thereof
JP3446384B2 (en) Plasma address display device and driving method thereof
JP2000235177A (en) Plasma address display
JPH08110513A (en) Plasma address display device
JPH11305212A (en) Plasma address display
KR20010051282A (en) Plasma addressing display device and Driving method thereof
JP2002032060A (en) Plasma address display device and driving method thereof
JPH06331969A (en) Plasma address and liquid crystal display device
JPH0772458A (en) Plasma addressed liquid crystal display
JP2002215116A (en) Liquid crystal display device and driving method thereof
JPH08304770A (en) Plasma address display device
JP2002169506A (en) Plasma address display device and driving method thereof
JPH09113882A (en) Plasma address display device and driving method thereof
JP2001290126A (en) Plasma address display device and driving method thereof