JP2000214801A - プラズマアドレス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマアドレス表示装置の放電電気量を抑
制し長寿命化を図る。 【解決手段】 プラズマアドレス表示装置は、列状の信
号電極Ｙを備えた表示セルと、行状の放電チャネルを備
え表示セルに重ねられたプラズマセルとからなるパネル
０を有する。走査回路２２は、各放電チャネルに形成さ
れた放電電極の内カソードＫに順次選択パルスを印加す
る為の出力端子を備えており、各放電チャネルに満たさ
れた気体をイオン化して電荷を生成することにより各放
電チャネルの線順次走査を行う。信号回路２１は、線順
次走査に同期して各信号電極Ｙに画像信号を印加し所望
の画像表示を行う。走査回路２２の各出力端子とこれら
に対応する各カソードＫとの間にそれぞれコンデンサＣ
を介在させて選択パルスを印加することにより、各放電
チャネルに生成される電荷の量を自立的に制限する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示セル及びプラズ
マセルを重ねたプラズマアドレス表示装置に関する。よ
り詳しくは、プラズマセルの駆動回路構成に関する。

【０００２】

【従来の技術】プラズマアドレス表示装置は例えば特開
平４−２６５９３１号公報に開示されており、図６にそ
の構造を示す。図示する様に、プラズマアドレス表示装
置は表示セル１とプラズマセル２と両者の間に介在する
共通の中間シート３とからなるフラットパネル構造を有
する。中間シート３は極薄の板ガラスなどからなりマイ
クロシートと呼ばれている。プラズマセル２は中間シー
ト３に接合した下側のガラス基板４から構成されてお
り、両者の空隙に放電可能な気体が封入されている。下
側のガラス基板４の内表面にはストライプ状の放電電極
が形成されている。これらの放電電極は各々アノードＡ
及びカソードＫとして機能する。放電電極はスクリーン
印刷法などにより平坦なガラス基板４に印刷できるの
で、生産性や作業性に優れている。アノードＡ及びカソ
ードＫを一対づつ区切る様に隔壁７が形成されており、
放電可能な気体が封入された空隙を分割して放電チャネ
ル５を構成する。この隔壁７もスクリーン印刷法により
形成でき、その頂部が中間シート３の一面側に当接して
いる。一対の隔壁７で囲まれた放電チャネル５内で、互
いに反対極性となるアノードＡとカソードＫとの間にプ
ラズマ放電を発生させる。なお、中間シート３と下側の
ガラス基板４はガラスフリットなどにより互いに接合し
ている。

【０００３】一方、表示セル１は透明な上側のガラス基
板８を用いて構成されている。このガラス基板８は中間
シート３の他面側に所定の間隙を介してシール材などに
より接着されており、間隙には電気光学物質として液晶
９が封入されている。上側のガラス基板８の内表面には
信号電極Ｙが形成されている。この信号電極Ｙと放電チ
ャネル５の交差部にマトリックス状の画素が形成され
る。又、ガラス基板８の内表面にはカラーフィルタ１３
も設けてあり、各画素に例えばＲＧＢ三原色を割り当て
る。係る構成を有するフラットパネルは透過型であり、
例えばプラズマセル２が入射側に位置し、表示セル１が
出射側に位置する。又、バックライト１２がプラズマセ
ル２側に取り付けられている。

【０００４】係る構成を有するプラズマアドレス表示装
置では、プラズマ放電が行なわれる行状の放電チャネル
５を線順次で切換え走査すると共に、この走査に同期し
て表示セル１側の列状信号電極Ｙに画像信号を印加する
ことにより表示駆動が行なわれる。放電チャネル５内に
プラズマ放電が発生すると内部はほぼ一様にアノード電
位になり、一行毎の画素選択が行なわれる。即ち、一本
の放電チャネル５は一本の走査線に対応し、サンプリン
グスイッチとして機能する。プラズマサンプリングスイ
ッチが導通した状態で各信号線に画像信号が印加される
と、サンプリングが行なわれ画素の点灯もしくは消灯が
制御できる。プラズマサンプリングスイッチが非導通状
態になった後にも画像信号はそのまま画素内に保持され
る。表示セル１は画像信号に応じてバックライト１２か
らの入射光を出射光に変調し画像表示を行なう。

【０００５】図７は画素を２個だけ切り取って示した模
式図である。この図においては、理解を容易にする為に
二本の信号電極Ｙ１，Ｙ２と一本のカソードＫ１と一本
のアノードＡ１のみが示されている。個々の画素１１
は、信号電極Ｙ１，Ｙ２と、液晶９と、中間シート３
と、放電チャネルとからなる積層構造を有している。放
電チャネルはプラズマ放電中ほぼ実質的にアノード電位
に接続される。この状態で各信号電極Ｙ１，Ｙ２に画像
信号を印加すると液晶９及び中間シート３に電荷が注入
される。一方、プラズマ放電が終了すると放電チャネル
が絶縁状態に戻る為浮遊電位となり、注入された電荷は
各画素１１に保持される。所謂サンプリングホールド動
作が行なわれている。従って、放電チャネルは個々の画
素１１に設けられた個々のサンプリングスイッチング素
子として機能するので模式的にスイッチングシンボルＳ
１を用いて表わされている。一方、信号電極Ｙ１，Ｙ２
と放電チャネルとの間に保持された液晶９及び中間シー
ト３は、サンプリングキャパシタとして機能する。線順
次走査によりサンプリングスイッチＳ１が導通状態にな
ると画像信号がサンプリングキャパシタに書き込まれ、
信号電圧レベルに応じて各画素の点灯あるいは消灯動作
が行なわれる。サンプリングスイッチＳ１が非導通状態
になった後にも信号電圧はサンプリングキャパシタに保
持され、表示装置のアクティブマトリクス動作が行なわ
れる。なお、実際に液晶９に印加される実効電圧は中間
シート３との容量分割により決定される。

【０００６】図８は、周辺回路を含めたプラズマアドレ
ス表示装置の全体構成を示す模式的な回路図である。プ
ラズマアドレス表示装置は、パネル０と信号回路２１と
走査回路２２と制御回路２３とから構成されている。パ
ネル０は行状に配したカソードＫ及びアノードＡとを有
するプラズマセル、及び列状に配した信号電極Ｙを有す
る表示セルを互いに重ねた積層構造となっている。走査
回路２２は出力端子を構成するバッファを介してカソー
ドＫ０ないしＫｎに順次選択パルスを印加して表示セル
の走査を行なう。一方、アノードＡ０ないしＡｎは基準
電位に接地されている。信号回路２１は上述した走査に
同期して信号電極Ｙ０ないしＹｍに画像信号を供給し、
各画素１１に画像信号を書き込む。制御回路２３は信号
回路２１及び走査回路２２の同期制御を行なう。

【０００７】図９は、各カソードＫ０ないしＫｎに順次
印加される選択パルスを示している。例えば、カソード
Ｋ１に接地レベルから負極性の選択パルスが印加される
と、アノードＡ１との間でプラズマ放電が発生し、対応
する画素１１に画像信号が書き込まれる。

【０００８】

【発明が解決しようとする課題】図１０の（１）はカソ
ードＫに印加される選択パルスの電圧波形を示してお
り、時間ＴＦで例えば基準電位から−３００ないし−４
００Ｖ変化し、時間ＴＲで基準電位に復帰する。ＴＦと
ＴＲの間のパルス幅は、例えば、１０μｓ程度である。
図１０の（２）は選択パルスに応答して放電チャネルに
流れる放電電流の波形を示している。図１０の（３）は
選択パルスに同期して信号電極に印加される画像信号の
波形を表している。放電が終了した時点で画像信号のデ
ータが、対応する画素に書き込まれる。選択パルスの幅
に応じた放電電気量が流れるので、長期的に見ると、放
電による劣化が現れ、動作や画質を損なう恐れがある。
劣化の程度は放電電流の蓄積量にほぼ比例する。従っ
て、劣化を抑制し寿命を延ばす為には、選択パルスの幅
を可能な限り狭くして、放電電流を低減化できれば良
い。しかし、単純にパルス幅を縮小化すると、放電自体
が不安定になり動作不良を招きかねない。

【０００９】

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為以下の手段を講じた。即ち、本発明に係る
プラズマアドレス表示装置は基本的に、列状の信号電極
を備えた表示セルと、行状の放電チャネルを備え該表示
セルに重ねられたプラズマセルと、各放電チャネルに形
成された放電電極に順次選択パルスを印加する為の出力
端子を備えており各放電チャネルに満たされた気体をイ
オン化して電荷を生成することにより各放電チャネルの
線順次走査を行う走査回路と、該線順次走査に同期して
各信号電極に画像信号を印加し所望の画像表示を行う信
号回路とを有する。特徴として、該走査回路の各出力端
子とこれらに対応する各放電電極との間にそれぞれコン
デンサを介在させて選択パルスを印加することにより、
各放電チャネルに生成される電荷の量を自立的に制限す
る。又、本発明は、列状の信号電極を備えた表示セル
と、行状の放電チャネルを備え該表示セルに重ねられた
プラズマセルと、各放電チャネルに形成された放電電極
に順次選択パルスを印加する為の出力端子を備えており
各放電チャネルに満たされた気体をイオン化して電荷を
生成することにより各放電チャネルの線順次走査を行う
走査回路と、該線順次走査に同期して各信号電極に画像
信号を印加し所望の画像表示を行う信号回路とを有する
プラズマアドレス表示装置において、該走査回路の各出
力端子とこれらに対応する各放電電極との間にそれぞれ
コンデンサを介在させて選択パルスを印加することによ
り、各放電チャネルに生成される電荷の量を自立的に制
限すると共に、各放電電極と基準電位との間にそれぞれ
抵抗素子を介在させることにより選択パルスを印加後各
放電電極を基準電位に復帰させることを特徴とする。或
いは、本発明は、列状の信号電極を備えた表示セルと、
行状の放電チャネルを備え該表示セルに重ねられたプラ
ズマセルと、各放電チャネルに形成された放電電極に順
次選択パルスを印加する為の出力端子を備えており各放
電チャネルに満たされた気体をイオン化して電荷を生成
することにより各放電チャネルの線順次走査を行う走査
回路と、該線順次走査に同期して各信号電極に画像信号
を印加し所望の画像表示を行う信号回路とを有するプラ
ズマアドレス表示装置において、該走査回路の各出力端
子とこれらに対応する各放電電極との間にそれぞれコン
デンサを介在させて選択パルスを印加することにより、
各放電チャネルに生成される電荷の量を自立的に制限す
ると共に、各放電電極と基準電位との間にそれぞれダイ
オードを介在させることにより選択パルスを印加後各放
電電極を基準電位に復帰させることを特徴とする。

【００１０】本発明によれば、走査回路の各出力端子か
ら対応する各放電電極にそれぞれコンデンサを介して選
択パルスを印加することにより、各放電チャネルに生成
される電荷の量を自立的に制限している。これにより、
放電電流を抑制でき、選択パルスの幅を縮小しなくて
も、長寿命化を図ることが出来る。又、本発明によれ
ば、走査回路の各出力端子から対応する各放電電極に対
してそれぞれコンデンサを介して選択パルスを印加する
ことにより、各放電チャネルに生成される電荷の量を自
立的に制限すると共に、各放電電極と基準電位との間に
それぞれ抵抗素子あるいはダイオードを介在させること
により、選択パルスを印加後各放電電極を基準電位に復
帰させる。これにより、選択パルスに応答して確実に放
電が繰り返し行なわれるようにしている。

【００１１】

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係るプラズマ
アドレス表示装置の第一実施形態を示す模式図である。
図示する様に、本プラズマアドレス表示装置はパネル０
を主体とし、これに加えて周辺の信号回路２１、走査回
路２２及び制御回路２３を備えている。パネル０の基本
的な構成は図６に示した従来のプラズマアドレス表示装
置のパネルと同様である。即ち、パネル０は画像信号に
応じて入射光を出射光に変調し画像表示を行なう表示セ
ルと、この表示セルに面接合しその走査を行なうプラズ
マセルとからなる。プラズマセルは行状に配列した放電
チャネルを有し、逐次放電して表示セルを線順次で走査
する。各放電チャネルは一対の放電電極を備えており、
走査回路２２によって放電駆動される。一対の放電電極
は片方がカソードＫとして機能し、他方がアノードＡと
して機能する。走査回路２２はカソードＫ０ないしＫｎ
に順次選択パルスを印加して表示セルの走査を行なう。
一方、アノードＡ０ないしＡｎは基準電位に接地されて
いる。一方、表示セルは列状に配列した信号電極Ｙ０な
いしＹｍを有し、放電チャネルとの交差部に画素１１を
形成する。信号回路２１は前述した放電チャネルの線順
次走査に同期して画像信号を各信号電極Ｙ０ないしＹｍ
に印加し画素１１毎に入射光の変調を行なう。なお制御
回路２３は信号回路２１と走査回路２２の同期制御を行
なう。

【００１２】上述したように、走査回路２２は、各放電
チャネルに形成された放電電極の内カソードＫに順次選
択パルスを印加する為の出力端子を備えており、各放電
チャネルに満たされた気体をイオン化して電荷を生成す
ることにより、各放電チャネルの線順次走査を行う。特
徴として、走査回路２２の各出力端子とこれらに対応す
る各放電チャネルのカソードＫとの間にそれぞれコンデ
ンサＣを介在させて選択パルスを印加する。これによ
り、各放電チャネルに生成される電荷の量を自立的に制
限する。放電電流を抑制でき、選択パルスの幅を縮小し
なくても、長寿命化を図ることが可能である。

【００１３】図２を参照して、図１に示した第一実施形
態の動作を詳細に説明する。図２の（１）は走査回路２
２の各出力端子から出力される選択パルスの電圧波形を
示しており、各コンデンサＣの一方の電極に印加され
る。この電圧波形は、時間ＴＦで例えば基準電位から−
３００ないし−４００Ｖ変化し、時間ＴＲで基準電位に
復帰する。ＴＦとＴＲの間のパルス幅は、例えば、従来
と同じ１０μｓ程度である。

【００１４】図２の（２）は選択パルスに応答して放電
チャネルに流れる放電電流の波形を示している。ＴＦに
おける選択パルスの立ち下がりにほぼ同期して、一回目
の放電が発生し、放電電流Ｐ１が流れる。この放電電流
Ｐ１はコンデンサＣを充電した段階で流れなくなるの
で、従来に比較し短時間である。例えば、コンデンサＣ
の容量を適当に設定することで、時間を２μｓ程度に押
さえられる。続いて、ＴＲにおける選択パルスの立ち上
がりにほぼ同期して、二回目の放電が発生し、放電電流
Ｐ２が流れる。この放電電流Ｐ２はコンデンサＣに充電
されていた電荷を放電した段階で流れなくなるので、従
来に比較し短時間である。コンデンサＣの容量を適当に
設定することで、時間を２μｓ程度に押さえられる。こ
の様に、放電が二回発生するのは、放電チャネルに充填
されるイオン化可能な気体として、比較的軽い元素を選
択した場合である。本実施形態では放電が二回発生する
が、合計の放電電気量は従来に比較して少なくて済み、
その分放電電極のスパッタによる劣化を抑制でき、長寿
命化が可能となる。又、消費電力の低減化にも繋がる。
放電時間は短縮化されるが、選択パルスの幅は十分に確
保されているので、放電自体は多少の時間の前後は生じ
ても安定的に発生する。

【００１５】図２の（３）は走査回路２２の各出力端子
から出力される選択パルスに応答して変化する各カソー
ドＫの電圧波形を示しており、各コンデンサＣの他方の
電極に現れる電圧変化である。ＴＦにほぼ合わせて一回
目の放電電流Ｐ１が流れるとコンデンサＣが充電される
ので、（３）の電圧波形で示すコンデンサＣの他方の電
極に現れる電圧は負側から基準電位まで復帰する。この
後選択パルスがＴＲで基準電位に復帰するので、コンデ
ンサＣの一方の電極電位も基準電位に戻る。これに連れ
て、コンデンサＣの他方の電極電位が上昇し大きく正側
に振れるので、アノードＡとの間で、逆方向の放電が発
生し放電電流Ｐ２が流れる。この放電電流Ｐ２によりコ
ンデンサＣが放電し、（３）の電圧波形で示すコンデン
サＣの他方の電極に現れる電圧は基準電位に戻る。以上
の説明から明らかなように、本実施形態は、原理上、カ
ソードＫにＤＣの選択パルスを印加するＤＣ駆動型であ
るが、実際にはコンデンサＣを挿入することで放電が双
方向に二回発生するＡＣ駆動型と等価になっている。説
明の都合上、一対の放電電極の一方をカソードＫとし、
他方をアノードＡとしているが、実際には役割が交互に
入れ替わるので、両方とも同じようにスパッタを受けて
摩滅する。従って、耐スパッタ性の保護膜は両方の放電
電極の表面に形成することが好ましい。

【００１６】図２の（４）は選択パルスに同期して信号
電極に印加される画像信号の波形を表している。図から
明らかなように、二回目の放電が終了した時点で画像信
号のデータが、対応する画素に書き込まれる。

【００１７】図３は、本発明にかかるプラズマアドレス
表示装置の第二実施形態を示す模式的なブロック図であ
る。図１に示した第一実施形態と対応する部分には対応
する参照番号を付して理解を容易にしている。第一実施
形態と同様に、走査回路２２は、各放電チャネルに形成
された放電電極の内カソードＫに順次選択パルスを印加
する為の出力端子を備えており、各放電チャネルに満た
された気体をイオン化して電荷を生成することにより、
各放電チャネルの線順次走査を行う。走査回路２２の各
出力端子とこれらに対応する各放電チャネルのカソード
Ｋとの間にそれぞれコンデンサＣを介在させて選択パル
スを印加する。これにより、各放電チャネルに生成され
る電荷の量を自立的に制限する。放電電流を抑制でき、
選択パルスの幅を縮小しなくても、長寿命化を図ること
が可能である。第一実施形態と異なる点は、各カソード
Ｋと基準電位（接地電位）との間にそれぞれ抵抗素子Ｒ
を介在させることにより、選択パルスを印加後各カソー
ドＫを基準電位に復帰させることである。これにより、
選択パルスに応答して確実且つ安定的に放電が繰り返し
行なわれるようにしている。

【００１８】図４を参照して、図３に示した第二実施形
態の動作を詳細に説明する。第一実施形態は放電気体と
して比較的軽い元素を使っている関係で、一回の選択パ
ルスの印加に付き、二回の放電が発生している。これに
対し第二実施形態は放電気体として比較的重い元素を使
っている関係で、一回の選択パルスの印加に付き、一回
の放電が発生する。図４の（１）は走査回路２２の各出
力端子から出力される選択パルスの電圧波形を示してお
り、各コンデンサＣの一方の電極に印加される。この電
圧波形は、時間ＴＦで例えば基準電位から−３００ない
し−４００Ｖ変化し、時間ＴＲで基準電位に復帰する。
ＴＦとＴＲの間のパルス幅は、例えば、第一実施形態と
同じ１０μｓ程度である。

【００１９】図４の（２）は選択パルスに応答して放電
チャネルに流れる放電電流の波形を示している。ＴＦに
おける選択パルスの立ち下がりに応答して、単発の放電
が発生し、放電電流Ｐが流れる。この放電は、放電電流
ＰがコンデンサＣを完全に充電する前に停止する。

【００２０】図４の（３）は走査回路２２の各出力端子
から出力される選択パルスに応答して変化する各カソー
ドＫの電圧波形を示しており、各コンデンサＣの他方の
電極に現れる電圧変化である。ＴＦにほぼ合わせて単発
の放電電流Ｐが流れるとコンデンサＣが充電されるの
で、（３）の電圧波形で示すコンデンサＣの他方の電極
に現れる電圧は負側から基準電位（アノード電位）に向
かって上昇する。しかし、コンデンサを完全には充電し
ないので、基準電位までには至らない。この後選択パル
スがＴＲで基準電位に復帰するので、コンデンサＣの一
方の電極電位も基準電位に戻る。これに連れて、コンデ
ンサＣの他方の電極電位が上昇し正側のレベルＬＸに振
れる。しかし、このレベルＬＸはアノード電位に対して
次の放電を発生させるほどには高くない。即ち、アノー
ドＡとの間で、逆方向の放電は発生しない。

【００２１】ところで、選択パルスの印加が解除された
後、カソードＫの電位レベルがＬＸのままであると、次
のフィールドで、再び選択パルスが印加されたとき、ア
ノードとの電位差がＬＸの分だけ相殺されるので、放電
が発生しなくなる。これを解決する為、本実施形態で
は、コンデンサＣに抵抗素子Ｒを接続し、コンデンサＣ
に保持されていた電荷を次のフィールドまでに逃がして
カソードの電位をＬＸから基準電位Ｌまで下げておく。
これにより、次回以降のフィールドでも、選択パルスに
応答して確実且つ安定的に放電が繰り返し行なわれる。
仮に、フィールド周波数が６０Ｈｚとすると、コンデン
サＣと抵抗素子Ｒで構成される回路の時定数が、選択パ
ルス幅１０μｓとフィールド周期約１７ｍｓとの間にな
るように回路設計を行なえば良い。例えば、コンデンサ
Ｃの容量値を２０００ｐＦ程度に設定し抵抗素子Ｒの抵
抗値を３０ｋΩ程度に設定する。第一実施形態と異な
り、本実施形態は完全なＤＣ駆動型であり、放電電流は
一方向にのみ流れるので、走査回路の構成が単純化され
る。また、本来のカソードのみに耐スパッタ用の保護膜
を形成すれば良く、アノード側の放電電極に保護膜を形
成する必要はない。

【００２２】図４の（４）は選択パルスに応答して信号
電極に印加される画像信号の波形を表している。図から
明らかなように、単発の放電が終了した時点で画像信号
のデータが、対応する画素に書き込まれる。

【００２３】図５は、本発明にかかるプラズマアドレス
表示装置の第三実施形態を示す模式的なブロック図であ
る。図３に示した第二実施形態と対応する部分には対応
する参照番号を付して理解を容易にしている。第二実施
形態と異なる点は、各カソードＫと基準電位（接地電
位）との間にそれぞれダイオードＤを介在させることに
より、選択パルスの印加後各カソードＫを速やかに基準
電位に復帰させている。これにより、第二実施形態と同
様に、選択パルスに応答して確実且つ安定的に放電が繰
り返し行なわれるようになる。

【発明の効果】以上説明したように、本発明によれば、
プラズマアドレス表示装置を構成するフラットパネルに
おいて、走査回路の各出力端子から対応する各放電電極
にそれぞれコンデンサを介して選択パルスを印加するこ
とにより、各放電チャネルに生成される電荷の量を自立
的に制限している。これにより、放電電気量を抑制で
き、選択パルスの幅を縮小しなくても、長寿命化を図る
ことが出来る。又、各放電電極と基準電位との間にそれ
ぞれ抵抗素子あるいはダイオードを介在させている場合
もある。これで、選択パルスの印加後各放電電極を基準
電位に復帰させることにより、選択パルスに応答して確
実に放電が繰り返し行なわれるようにしている。

【図面の簡単な説明】

【図１】本発明に係るプラズマアドレス表示装置の第一
実施形態を示す模式的な平面図である。

【図２】図１に示したプラズマアドレス表示装置の動作
説明に供する波形図である。

【図３】本発明に係るプラズマアドレス表示装置の第二
実施形態を示す模式的な平面図である。

【図４】図３に示したプラズマアドレス表示装置の動作
説明に供する波形図である。

【図５】本発明に係るプラズマアドレス表示装置の第三
実施形態を示す模式的な平面図である。

【図６】従来のプラズマアドレス表示装置の一例を示す
断面図である。

【図７】図６に示した従来のプラズマアドレス表示装置
の動作説明に供する模式図である。

【図８】図６に示した従来のプラズマアドレス表示装置
の全体構成図である。

【図９】図８に示した従来のプラズマアドレス表示装置
の全体構成の動作説明に供するタイミングチャートであ
る。

【図１０】図８に示した従来のプラズマアドレス表示装
置の動作説明に供する波形図である。

【符号の説明】

０・・・パネル、１・・・表示セル、２・・・プラズマ
セル、５・・・放電チャネル、７・・・隔壁、９・・・
液晶、１１・・・画素、１２・・・バックライト２１・
・・信号回路、２２・・・走査回路、Ｋ・・・カソー
ド、Ａ・・・アノード、Ｃ・・・コンデンサ、Ｒ・・・
抵抗素子、Ｄ・・・ダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】 列状の信号電極を備えた表示セルと、行
   状の放電チャネルを備え該表示セルに重ねられたプラズ
   マセルと、各放電チャネルに形成された放電電極に順次
   選択パルスを印加する為の出力端子を備えており各放電
   チャネルに満たされた気体をイオン化して電荷を生成す
   ることにより各放電チャネルの線順次走査を行う走査回
   路と、該線順次走査に同期して各信号電極に画像信号を
   印加し所望の画像表示を行う信号回路とを有するプラズ
   マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
   との間にそれぞれコンデンサを介在させて選択パルスを
   印加することにより、各放電チャネルに生成される電荷
   の量を自立的に制限することを特徴とするプラズマアド
   レス表示装置。
2. 【請求項２】 列状の信号電極を備えた表示セルと、行
   状の放電チャネルを備え該表示セルに重ねられたプラズ
   マセルと、各放電チャネルに形成された放電電極に順次
   選択パルスを印加する為の出力端子を備えており各放電
   チャネルに満たされた気体をイオン化して電荷を生成す
   ることにより各放電チャネルの線順次走査を行う走査回
   路と、該線順次走査に同期して各信号電極に画像信号を
   印加し所望の画像表示を行う信号回路とを有するプラズ
   マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
   との間にそれぞれコンデンサを介在させて選択パルスを
   印加することにより、各放電チャネルに生成される電荷
   の量を自立的に制限すると共に、各放電電極と基準電位
   との間にそれぞれ抵抗素子を介在させることにより選択
   パルスを印加後各放電電極を基準電位に復帰させること
   を特徴とするプラズマアドレス表示装置。
3. 【請求項３】 列状の信号電極を備えた表示セルと、行
   状の放電チャネルを備え該表示セルに重ねられたプラズ
   マセルと、各放電チャネルに形成された放電電極に順次
   選択パルスを印加する為の出力端子を備えており各放電
   チャネルに満たされた気体をイオン化して電荷を生成す
   ることにより各放電チャネルの線順次走査を行う走査回
   路と、該線順次走査に同期して各信号電極に画像信号を
   印加し所望の画像表示を行う信号回路とを有するプラズ
   マアドレス表示装置において、 該走査回路の各出力端子とこれらに対応する各放電電極
   との間にそれぞれコンデンサを介在させて選択パルスを
   印加することにより、各放電チャネルに生成される電荷
   の量を自立的に制限すると共に、各放電電極と基準電位
   との間にそれぞれダイオードを介在させることにより選
   択パルスを印加後各放電電極を基準電位に復帰させるこ
   とを特徴とするプラズマアドレス表示装置。