JP2000215219A - 回路修正装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路装置のレイアウト設計におい
て、遷移遅延時間違反を修正する。 【解決手段】 違反箇所特定手段１０１で特定された違
反ノード１２１に対し、リピータセル挿入判定手段１０
２でリピータセルを挿入するかしないかを判定する。仮
想配線手段１０３で、リピータを挿入するノードに関す
るネットの仮想配線を行い、セグメント決定手段でリピ
ータを挿入する場所を決定し、グルーピング手段１０５
でリピータセル数の最適化を図る。ネットリスト作成手
段１０６でリピータの挿入されたネットリストを作成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置のレイアウト設計に関し、遷移遅延時間違反に伴う回
路修正装置に関する。

【０００２】

【従来の技術】半導体集積回路において品質保証のため
に、信号の遷移遅延時間を保証基準値よりも小さくする
必要がある。

【０００３】レイアウト設計後、遷移遅延時間の確認を
行い、保証基準値よりも大きい違反箇所があれば、回路
修正が必要となる。

【０００４】スタンダードセル設計では、このときの修
正方法として、(1)セルサイズを大きくすることで、駆
動能力を大きくし、遷移遅延時間を小さくする方法があ
る。

【０００５】しかし、セルの出力端子で遷移遅延時間が
小さい場合でも、配線の抵抗、容量に依存し、波形がな
まるため、後続のセルの入力端子において遷移遅延時間
が大きくなり違反となる場合がある。

【０００６】このような場合は、(2)リピータセルを挿
入し、遷移遅延時間の改善を行うことができる。

【０００７】特開平９−２１２５３６号公報で開示され
ている波形なまり補正システムでは、配線の抵抗値、容
量値から補正用の素子を決定し、回路修正を行ってい
る。

【０００８】

【発明が解決しようとする課題】ファンアウトが大きい
配線に対し１つのセルの入力端子に対し、１つのリピー
タセルを挿入する場合、過剰にリピータセルが挿入さ
れ、修正前回路と比較し、修正後回路のセル面積が大幅
に大きくなるため、レイアウト修正においてセルの配置
や配線の変動量が大きくなる。

【０００９】そこで、挿入するリピータセルを削減する
ためには、１つのリピータセルで複数のセルの入力端子
を駆動するようにすることが必要になる。例えば、セル
の配置だけを考慮してグルーピングを行う場合、実際の
配線と配置から推定した配線が異なるため、リピータセ
ルの挿入により配線経路が制御され、レイアウト修正に
おいて、配線形状が大きく異なるという課題がある。ま
た、セルの配置だけでなく、配線形状を考慮してリピー
タセルの挿入箇所を決定する場合、配線形状データが必
要となるため、扱うデータ量が膨大になるという課題が
ある。

【００１０】本発明は、配線形状データより少ないデー
タ量で、レイアウト設計変更時の再配線による配線の変
動を抑えつつ、リピータセルの挿入によって遷移遅延時
間違反を無くすことを目的とした回路修正装置である。

【００１１】

【課題を解決するための手段】本発明の回路修正装置
は、上記目的を達成するために、レイアウトデータの配
線寄生容量、抵抗抽出結果より、遷移遅延時間の違反箇
所を特定する手段と、前記違反に対し、駆動能力変更を
試み、リピータセル挿入の可否を判定する手段と、前記
判定手段で、リピータセルを挿入すると判断されたネッ
トに対し、配線分岐情報に基づき仮想的な配線を行う手
段と、前記仮想配線上でリピータセルを挿入する位置を
決定する手段と、前記リピータセルを減らすために不要
なリピータセルを削除する手段と、仮想配線上で挿入さ
れたリピータセルを回路修正として反映したネットリス
トを作成する手段を有している。

【００１２】

【発明の実施の形態】以下本発明の実施例について、図
面を参照して説明する。

【００１３】図１は本発明の一実施例の構成を示すブロ
ック図である。

【００１４】本回路修正装置は、レイアウトデータの配
線寄生容量、抵抗抽出結果１１１から遷移遅延時間違反
ノード１２１を特定する違反箇所特定手段１０１と、遷
移遅延時間違反ノード１２１に対する違反修正方法とし
て、リピータセルを挿入するか否かを決定するリピータ
セル挿入判定手段１０２と、ネットリスト１１２と配線
分岐位置情報１１３からリピータセル挿入対象ノード１
２２に接続するネットの仮想的な配線を行う仮想配線手
段１０３と、仮想配線１２３においてリピータセル挿入
対象ノード１２２の違反修正を行うためのリピータセル
を挿入するセグメントを決定し、リピータセル挿入済仮
想配線１２４を作成するセグメント決定手段１０４と、
リピータセル挿入済仮想配線１２４から同一セグメント
内のリピータセルをまとめ、リピータセル処理済仮想配
線１２５を作成するグルーピング手段１０５と、リピー
タセル処理済仮想配線１２５から修正後のネットリスト
１１４を作成するネットリスト作成手段１０６とからな
る。

【００１５】次に処理フローについて説明する。

【００１６】違反箇所特定手段１０１は、配線寄生容
量、抵抗抽出結果１１１から遅延計算を行い、予め設定
した基準遷移遅延時間よりも遷移遅延時間の大きい遷移
遅延時間違反ノード１２１を特定する。

【００１７】リピータセル挿入判定手段１０２の処理に
ついて図２を用いて説明する。ノード２０２は遷移遅延
時間違反ノードで、セル２１２はノード２０２を有し、
セル２１１はセル２１２を駆動するセルで、ノード２０
１を有している。

【００１８】リピータセル挿入判定手段１０２は、違反
ノード２０２を駆動しているセル２１１をネットリスト
１１２から抽出し、セルライブラリ１１５に基づき、駆
動能力の大きいセル２２１に変更し、遅延計算を行い、
ノード２０２において遷移遅延時間違反がなければ処理
を終了し、違反があればノード２０２をリピータセル挿
入対象ノード１２２とする。

【００１９】ここでは、セル２１１の駆動能力の変更を
試み、リピータ挿入を判定したが、別の方法として、ノ
ード２０１の遷移遅延時間とノード２０２の遷移遅延時
間の差が予め設定した基準値よりも大きい場合は、ノー
ド２０２をリピータセル挿入対象ノード１２２と判定す
る方法がある。

【００２０】仮想配線手段１０３は、リピータセル挿入
対象ノード１２２に接続するネットに対して、ネットリ
スト１１２と配線分岐位置情報１１３から仮想的な配線
を行い、仮想配線１２３を作成する。

【００２１】次に図３を用いて、仮想配線の方法につい
て説明する。

【００２２】リピータセル挿入対象ノード１２２に接続
するネットの回路構造をネットリスト１１２から抽出す
る。また、このネットの分岐情報を配線分岐位置情報か
ら抽出する。配線分岐位置情報には図５のようにネット
とセルの接続ノードとネットの分岐ノードの座標とノー
ドの接続関係が記述されている。

【００２３】各ノード３０１、３０２、３０３、３０
４、３０５、３０６の座標を基に接続関係のあるノード
間をスタイナーツリーで配線する。

【００２４】セグメント決定手段１０４の処理について
図３を用いて説明する。

【００２５】図３の配線は仮想配線手段１０３により作
成された仮想配線１２３である。ノード３０１、３０
２、３０３、３０４、３０５、３０６は配線分岐位置
で、ノード３０３はリピータセル挿入対象ノードであ
る。

【００２６】仮想配線は各ノードによって分割されるセ
グメント３２１、３２２、３２３、３２４、３２５を有
する。

【００２７】リピータセル挿入対象ノード３０３と、ノ
ード３０３を有するセル３１２を駆動するセル３１１が
有するノード３０１との配線上の距離の中間位置をリピ
ータセル挿入位置と推定し、セグメント３２２をリピー
タセル挿入セグメントと決定し、仮想配線１２３上にリ
ピータセルを挿入する。

【００２８】ノード３０４、３０６がリピータセル挿入
ノードであれば同様に駆動セル３１１が有するノード３
０１との中間位置を含むセグメント３２３にリピータセ
ルを挿入する。

【００２９】セグメント決定手段１０４によりリピータ
セル挿入済仮想配線１２４が得られる。各セグメントは
分岐位置で区切られているため、常にファンアウト１の
配線となる。

【００３０】このため、仮想配線が実際の配線と異なっ
ていても、リピータセルの挿入によりファンアウトは変
化しないため、配線形状を大きく変更することなく、実
際の配線上にセルを挿入し、配置することが可能であ
る。

【００３１】グルーピング手段１０５はリピータセルの
挿入された仮想配線１２４において、リピータセルの数
を最適化し、リピータセル処理済仮想配線１２５を得
る。

【００３２】グルーピング手段１０５の処理について図
４を用いて説明する。

【００３３】図４（a）はセグメント決定手段１０４の
処理結果で、ノード４０３、４０４、４０６はリピータ
セル挿入対象ノードで、各ノードに対するリピータセル
はそれぞれセル４３１、４３３、４３２である。

【００３４】グルーピング手段１０５は、同一セグメン
ト内にあるリピータセルを１つにまとめる。セル４３
２、４３３は同一セグメント４２３に存在するため、セ
ル４３３は削除され、図４（ｂ）の仮想配線が得られ
る。

【００３５】この処理により、重複して挿入されている
不要なリピータセルが削除されるため、リピータセルの
数が最小限にできる。

【００３６】ネットリスト作成手段１０６は、グルーピ
ング手段１０５の処理結果のリピータセル処理済仮想配
線１２５からネットリスト１１４を作成する。

【００３７】

【発明の効果】以上のように本発明によれば、配線の分
岐位置のみを考慮してリピータセルを挿入しているた
め、扱うデータ量が少なく、最小限のリピータセル数
で、配線経路を変更せずにレイアウト設計変更が可能な
ネットリストを作成できるという有利な効果が得られ
る。

【図面の簡単な説明】

【図１】回路修正装置の構成図

【図２】リピータセル挿入の判定の例を示す図

【図３】仮想配線の例を示す図

【図４】リピータセルの挿入された仮想配線の例を示す
図

【図５】配線分岐位置情報の例を示す図

【符号の説明】

１０１ 違反箇所特定手段 １０２ リピータセル挿入判定手段 １０３ 仮想配線手段 １０４ セグメント決定手段 １０５ グルーピング手段 １０６ ネットリスト作成手段 １１１ 配線寄生容量、抵抗抽出結果 １１２ ネットリスト １１３ 配線分岐位置情報 １１４ 修正済ネットリスト １１５ セルライブラリ １２１ 遷移遅延時間違反ノード １２２ リピータセル挿入対象ノード １２３ 仮想配線 １２４ リピータセル挿入済仮想配線 １２５ リピータセル処理済仮想配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 遷移遅延時間違反箇所特定手段と、修正
   用素子挿入判定手段と、仮想配線手段と、修正用素子挿
   入場所決定手段と、修正用素子最適化手段と、結果出力
   手段とを備え、回路の遷移遅延時間違反を修正する装置
   であって、前記遷移遅延時間違反箇所特定手段は、信号
   の遷移遅延時間が所定の基準値以上の値である違反箇所
   を特定し、前記修正用素子挿入判定手段は、前記違反箇
   所に対する回路修正方法を決定し、前記仮想配線手段
   は、前記修正用素子挿入判定手段で修正用素子を挿入す
   ると判定された場合に、配線分岐位置情報に基づき仮想
   配線を作成し、前記修正用素子挿入場所決定手段は、前
   記仮想配線において修正用素子の挿入場所を決定し、前
   記修正用素子最適化手段は、前記仮想配線における前記
   挿入済修正用素子を削減し、前記結果出力手段は、前記
   修正用素子の挿入された回路を出力するように構成され
   た回路修正装置。
2. 【請求項２】 前記修正用素子の挿入場所を配線の分岐
   間を単位とし、前記修正用素子が前記配線の分岐間で重
   複している場合に前記修正用素子最適化手段で削減する
   ことを特徴とする請求項１記載の回路修正装置。
3. 【請求項３】 前記修正用素子がリピータセルであるこ
   とを特徴とする請求項１または２記載の回路修正装置。