JP2000217340A - 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ - Google Patents
最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タInfo
- Publication number
- JP2000217340A JP2000217340A JP11012779A JP1277999A JP2000217340A JP 2000217340 A JP2000217340 A JP 2000217340A JP 11012779 A JP11012779 A JP 11012779A JP 1277999 A JP1277999 A JP 1277999A JP 2000217340 A JP2000217340 A JP 2000217340A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- circuit
- signal
- voltage
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】その時々で最大デューティ比が変動するとはな
く大きな最大デューティ比を設定することができるデュ
ーティ比設定回路を提供する。 【解決手段】誤差増幅回路１２は検出電圧VFと基準電圧
Vrefとを入力してその偏差を誤差出力電圧Vfbとしてコ
ンパレータ１５に出力する。コンパレータ１５は三角波
発振回路１４からの三角波信号Vctと誤差出力電圧Vfbと
を比較して第１出力信号CT1をアンド回路１８に出力す
る。パルス発生器１６は、最大デューティ比を決定する
予め定めたパルス幅のパルス信号PSを三角波信号Vctに
同期して発生しインバータ回路１７を介してアンド回路
１８に出力する。アンド回路１８は第１出力信号CT1と
パルス信号PSとを入力し、第１出力信号CT1のデューテ
ィ比が最大デューティ比を超えるとき、パルス信号PSの
パルス幅に基づいて最大デューティ比の出力信号CTに生
成して出力する。
く大きな最大デューティ比を設定することができるデュ
ーティ比設定回路を提供する。 【解決手段】誤差増幅回路１２は検出電圧VFと基準電圧
Vrefとを入力してその偏差を誤差出力電圧Vfbとしてコ
ンパレータ１５に出力する。コンパレータ１５は三角波
発振回路１４からの三角波信号Vctと誤差出力電圧Vfbと
を比較して第１出力信号CT1をアンド回路１８に出力す
る。パルス発生器１６は、最大デューティ比を決定する
予め定めたパルス幅のパルス信号PSを三角波信号Vctに
同期して発生しインバータ回路１７を介してアンド回路
１８に出力する。アンド回路１８は第１出力信号CT1と
パルス信号PSとを入力し、第１出力信号CT1のデューテ
ィ比が最大デューティ比を超えるとき、パルス信号PSの
パルス幅に基づいて最大デューティ比の出力信号CTに生
成して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、最大デューティ比
の矩形波信号生成方法、デューティ比設定回路及びＤＣ
−ＤＣコンバータに関するものである。
の矩形波信号生成方法、デューティ比設定回路及びＤＣ
−ＤＣコンバータに関するものである。
【０００２】直流電圧を任意のレベルに変換できるＤＣ
−ＤＣコンバータは、小型化・高効率化に伴い、多種多
様の電子機器に電源装置に使用され、その使用範囲が拡
大されている。そのため、動作範囲や出力設定電圧の範
囲がより広いＤＣ−ＤＣコンバータが求められている。
−ＤＣコンバータは、小型化・高効率化に伴い、多種多
様の電子機器に電源装置に使用され、その使用範囲が拡
大されている。そのため、動作範囲や出力設定電圧の範
囲がより広いＤＣ−ＤＣコンバータが求められている。
【０００３】
【従来の技術】図６は、従来のＰＷＭ方式のステップア
ップ型ＤＣ−ＤＣコンバータ５０を示す。直流入力電圧
Vinを昇圧し出力電圧Voutとして出力するＤＣ−ＤＣコ
ンバータ回路部５１は、ＮチャネルＭＯＳトランジスタ
よりなるスイッチング素子としての出力トランジスタM
1、リアクトルL1、ダイオードD1及びコンデンサC1を有
している。出力トランジスタM1のドレインはリアクトル
L1を介して直流入力電圧Vinが印加されている。又、出
力トランジスタM1のソースはグランドに接続されてい
る。ダイオードD1はアノードが出力トランジスタM1のド
レインに接続され、カソードが出力端子Poに接続されて
いる。コンデンサC1は出力端子Poとグランドの間に接続
されている。
ップ型ＤＣ−ＤＣコンバータ５０を示す。直流入力電圧
Vinを昇圧し出力電圧Voutとして出力するＤＣ−ＤＣコ
ンバータ回路部５１は、ＮチャネルＭＯＳトランジスタ
よりなるスイッチング素子としての出力トランジスタM
1、リアクトルL1、ダイオードD1及びコンデンサC1を有
している。出力トランジスタM1のドレインはリアクトル
L1を介して直流入力電圧Vinが印加されている。又、出
力トランジスタM1のソースはグランドに接続されてい
る。ダイオードD1はアノードが出力トランジスタM1のド
レインに接続され、カソードが出力端子Poに接続されて
いる。コンデンサC1は出力端子Poとグランドの間に接続
されている。
【０００４】そして、出力トランジスタM1がオン・オフ
制御されることによって、出力端子Poから出力される出
力電圧Voutは、入力電圧Vinより高い電圧、即ち昇圧さ
れて出力される。この出力電圧Voutは、出力トランジス
タＭ１のオン時間Tonとオフ時間Toffの比を変化させる
ことにより予め定めた設定電圧に制御することができ
る。
制御されることによって、出力端子Poから出力される出
力電圧Voutは、入力電圧Vinより高い電圧、即ち昇圧さ
れて出力される。この出力電圧Voutは、出力トランジス
タＭ１のオン時間Tonとオフ時間Toffの比を変化させる
ことにより予め定めた設定電圧に制御することができ
る。
【０００５】つまり、入力電圧Vinに対する出力電圧Vou
tは、 Vout＝｛（Ton＋Toff）／Toff｝Vin ＝Vin／Doff で表せる。Doffはオフ・デューティ比であって、（Ton
＋Toff）／Toffの逆数、即ち、Toff／（Ton＋Toff）で
ある。
tは、 Vout＝｛（Ton＋Toff）／Toff｝Vin ＝Vin／Doff で表せる。Doffはオフ・デューティ比であって、（Ton
＋Toff）／Toffの逆数、即ち、Toff／（Ton＋Toff）で
ある。
【０００６】因みに、オン・デューティ比Donは、Ton／
（Ton＋Toff）である。従って、Doff＋Don＝１となるた
め、 Vout＝Vin／Doff ＝Vin／（１−Don） となる。
（Ton＋Toff）である。従って、Doff＋Don＝１となるた
め、 Vout＝Vin／Doff ＝Vin／（１−Don） となる。
【０００７】ところで、ＤＣ−ＤＣコンバータ５０は、
この出力電圧Voutを予め定めた設定電圧に制御するため
に、出力電圧検出回路部５２及び制御回路部５３を備え
ている。
この出力電圧Voutを予め定めた設定電圧に制御するため
に、出力電圧検出回路部５２及び制御回路部５３を備え
ている。
【０００８】出力電圧検出回路部５２は検出抵抗R1，R2
とからなる。検出抵抗R1，R2は直列に接続され、その直
列回路は出力端子Poとグランドの間に接続されている。
そして、直列に接続された検出抵抗R1，R2は、出力電圧
Voutを分圧しその分圧した電圧（検出電圧）VFを制御回
路部５３に出力する。
とからなる。検出抵抗R1，R2は直列に接続され、その直
列回路は出力端子Poとグランドの間に接続されている。
そして、直列に接続された検出抵抗R1，R2は、出力電圧
Voutを分圧しその分圧した電圧（検出電圧）VFを制御回
路部５３に出力する。
【０００９】制御回路部５３は、誤差増幅回路５４、基
準電圧設定回路５５、三角波発振回路５６、デットタイ
ム回路５７、ＰＷＭコンパレータ５８及び出力バッファ
５９を有している。
準電圧設定回路５５、三角波発振回路５６、デットタイ
ム回路５７、ＰＷＭコンパレータ５８及び出力バッファ
５９を有している。
【００１０】誤差増幅回路５４は、出力電圧Voutを一定
の分圧比で分圧した検出電圧VFと基準電圧設定回路５５
から出力される予め定めた基準電圧Vrefとを比較し、そ
の両電圧VF，Vrefの差電圧を増幅した図７に示す誤差出
力電圧VfbをＰＷＭコンパレータ５８に出力する。
の分圧比で分圧した検出電圧VFと基準電圧設定回路５５
から出力される予め定めた基準電圧Vrefとを比較し、そ
の両電圧VF，Vrefの差電圧を増幅した図７に示す誤差出
力電圧VfbをＰＷＭコンパレータ５８に出力する。
【００１１】三角波発振回路５６は図７に示す一定の電
圧値の範囲で振幅する三角波の三角波信号VctをＰＷＭ
コンパレータ５８に出力する。デットタイム回路５７
は、最大デューティ設定電圧Vk2をＰＷＭコンパレータ
５８に出力する。最大デューティ設定電圧Vk2は、出力
トランジスタM1をデューティ比制御する際の最大のオン
・デューティ比を決定する電圧である。
圧値の範囲で振幅する三角波の三角波信号VctをＰＷＭ
コンパレータ５８に出力する。デットタイム回路５７
は、最大デューティ設定電圧Vk2をＰＷＭコンパレータ
５８に出力する。最大デューティ設定電圧Vk2は、出力
トランジスタM1をデューティ比制御する際の最大のオン
・デューティ比を決定する電圧である。
【００１２】ＰＷＭコンパレータ５８は、誤差出力電圧
Vfb、三角波信号Vct及び最大デューティ設定電圧Vk2を
入力する。ＰＷＭコンパレータ５８は、誤差出力電圧Vf
bと最大デューティ設定電圧Vk2の小さい値の方と、三角
波信号Vctの値とを比較する。通常時には、誤差出力電
圧Vfbの方が最大デューティ設定電圧Vk2より小さいの
で、ＰＷＭコンパレータ５８は誤差出力電圧Vfbと三角
波信号Vctとの間での比較を行う。そして、図７（ａ）
に示すように、三角波信号Vctが誤差出力電圧Vfbより小
さい時にはＨレベル、三角波信号Vctが誤差出力電圧Vfb
より大きい時にはＬレベルの出力信号CTを出力する。
Vfb、三角波信号Vct及び最大デューティ設定電圧Vk2を
入力する。ＰＷＭコンパレータ５８は、誤差出力電圧Vf
bと最大デューティ設定電圧Vk2の小さい値の方と、三角
波信号Vctの値とを比較する。通常時には、誤差出力電
圧Vfbの方が最大デューティ設定電圧Vk2より小さいの
で、ＰＷＭコンパレータ５８は誤差出力電圧Vfbと三角
波信号Vctとの間での比較を行う。そして、図７（ａ）
に示すように、三角波信号Vctが誤差出力電圧Vfbより小
さい時にはＨレベル、三角波信号Vctが誤差出力電圧Vfb
より大きい時にはＬレベルの出力信号CTを出力する。
【００１３】つまり、誤差出力電圧Vfbが大きいほど、
即ち出力電圧Voutが予め定めた設定電圧より低くなるほ
ど、出力信号CTのＨレベル状態（オン時間Ton）になる
割合がＬレベル状態（オフ時間Toff）になる割合より大
きくなる。即ち、オン・デューティ比Don（＝Ton／（To
n＋Toff））は大きくなる。
即ち出力電圧Voutが予め定めた設定電圧より低くなるほ
ど、出力信号CTのＨレベル状態（オン時間Ton）になる
割合がＬレベル状態（オフ時間Toff）になる割合より大
きくなる。即ち、オン・デューティ比Don（＝Ton／（To
n＋Toff））は大きくなる。
【００１４】反対に、誤差出力電圧Vfbが小さいほど、
即ち出力電圧Voutが予め定めた設定電圧より大きくなる
ほど、出力信号CTのＬレベル状態（オフ時間Toff）にな
る割合がＨレベル状態（オン時間Ton）になる割合より
大きくなる。即ち、オン・デューティ比Don（＝Ton／
（Ton＋Toff））は小さくなる。
即ち出力電圧Voutが予め定めた設定電圧より大きくなる
ほど、出力信号CTのＬレベル状態（オフ時間Toff）にな
る割合がＨレベル状態（オン時間Ton）になる割合より
大きくなる。即ち、オン・デューティ比Don（＝Ton／
（Ton＋Toff））は小さくなる。
【００１５】ところで、図７（ｂ）に示すように、誤差
出力電圧Vfbの方が最大デューティ設定電圧Vk2より大き
くなると、ＰＷＭコンパレータ５８は最大デューティ設
定電圧Vk2と三角波信号Vctとの間での比較を行う。従っ
て、誤差出力電圧Vfbの方が最大デューティ設定電圧Vk2
より大きくなった場合には、出力信号CTのＨレベル状態
（オン時間Ton）になる割合を最大（１００％の未満の
割合であって例えば８０％）にし、それ以上にならない
ようにする。これは、オフ時間Toffが０になると、出力
トランジスタM1がオン状態のままとなり、ＤＣ−ＤＣコ
ンバータ５０のＤＣ−ＤＣコンバータ回路部５１は作動
しなくなるからである。そこで、最大デューティ設定電
圧Vk2は、オフ時間Toffが０にならないようにガードす
るために設定している。言い換えると、最大デューティ
設定電圧Vk2によって最大のオン・デューティ比Don（以
下、最大のオン・デューティ比Donを特に最大オン・デ
ューティ比Dmaxいう）が決定されている。
出力電圧Vfbの方が最大デューティ設定電圧Vk2より大き
くなると、ＰＷＭコンパレータ５８は最大デューティ設
定電圧Vk2と三角波信号Vctとの間での比較を行う。従っ
て、誤差出力電圧Vfbの方が最大デューティ設定電圧Vk2
より大きくなった場合には、出力信号CTのＨレベル状態
（オン時間Ton）になる割合を最大（１００％の未満の
割合であって例えば８０％）にし、それ以上にならない
ようにする。これは、オフ時間Toffが０になると、出力
トランジスタM1がオン状態のままとなり、ＤＣ−ＤＣコ
ンバータ５０のＤＣ−ＤＣコンバータ回路部５１は作動
しなくなるからである。そこで、最大デューティ設定電
圧Vk2は、オフ時間Toffが０にならないようにガードす
るために設定している。言い換えると、最大デューティ
設定電圧Vk2によって最大のオン・デューティ比Don（以
下、最大のオン・デューティ比Donを特に最大オン・デ
ューティ比Dmaxいう）が決定されている。
【００１６】そして、ＰＷＭコンパレータ５８の出力信
号CTは出力バッファ５９を介して出力トランジスタM1の
ゲートに出力される。出力トランジスタM1は、出力信号
CTのＨレベルでオンし、Ｌレベルでオフされる。
号CTは出力バッファ５９を介して出力トランジスタM1の
ゲートに出力される。出力トランジスタM1は、出力信号
CTのＨレベルでオンし、Ｌレベルでオフされる。
【００１７】
【発明が解決しようとする課題】ところで、最大オン・
デューティ比Dmaxは、前記したように最大デューティ設
定電圧Vk2で決定される。従って、最大オン・デューテ
ィ比Dmaxは、大きいほど設定電圧及び動作の範囲をより
広くすることで好ましい。その結果、最大デューティ設
定電圧Vk2の値は、三角波信号Vctの最大値より小さくそ
の最大値にできるだけ近い値が好ましい。
デューティ比Dmaxは、前記したように最大デューティ設
定電圧Vk2で決定される。従って、最大オン・デューテ
ィ比Dmaxは、大きいほど設定電圧及び動作の範囲をより
広くすることで好ましい。その結果、最大デューティ設
定電圧Vk2の値は、三角波信号Vctの最大値より小さくそ
の最大値にできるだけ近い値が好ましい。
【００１８】しかしながら、三角波信号Vctの波高値の
バラツキや、ＰＷＭコンパレータ５５の入力オフセット
電圧等の影響によって、最大デューティ設定電圧Vk2が
三角波信号Vctの最大値より大きくなってしまうことが
ある。そこで、これらバラツキ等を事前に考慮して最大
デューティ設定電圧Vk2を小さめに設定していた。従っ
て、大きな最大オン・デューティ比Dmaxを得ることはで
きなかった。
バラツキや、ＰＷＭコンパレータ５５の入力オフセット
電圧等の影響によって、最大デューティ設定電圧Vk2が
三角波信号Vctの最大値より大きくなってしまうことが
ある。そこで、これらバラツキ等を事前に考慮して最大
デューティ設定電圧Vk2を小さめに設定していた。従っ
て、大きな最大オン・デューティ比Dmaxを得ることはで
きなかった。
【００１９】大きな最大オン・デューティ比Dmaxを得る
ことができないことは、前記したように設定電圧及び動
作の範囲をより広くすることができない。詳述すると、
出力電圧Voutの設定電圧を高くすることができない。
又、同じ出力電圧Voutにおいて、最大オン・デューティ
比Dmaxが小さいと入力電圧Vinを下げることができず、
乾電池使用のアプリケーションを実現できないといった
問題があった。
ことができないことは、前記したように設定電圧及び動
作の範囲をより広くすることができない。詳述すると、
出力電圧Voutの設定電圧を高くすることができない。
又、同じ出力電圧Voutにおいて、最大オン・デューティ
比Dmaxが小さいと入力電圧Vinを下げることができず、
乾電池使用のアプリケーションを実現できないといった
問題があった。
【００２０】本発明の第１の目的は、最大デューティ比
の大きさを簡単に調整することができるとともに、その
時々で最大デューティ比が変動するといったことはなく
大きな最大デューティ比を設定することができる最大デ
ューティ比の矩形波信号生成方法を提供することにあ
る。
の大きさを簡単に調整することができるとともに、その
時々で最大デューティ比が変動するといったことはなく
大きな最大デューティ比を設定することができる最大デ
ューティ比の矩形波信号生成方法を提供することにあ
る。
【００２１】本発明の第２の目的は、その時々で最大デ
ューティ比が変動するといったことはなく、大きな最大
デューティ比を得ることのできるデューティ比設定回路
を提供することにある。
ューティ比が変動するといったことはなく、大きな最大
デューティ比を得ることのできるデューティ比設定回路
を提供することにある。
【００２２】本発明の第３の目的は、大きな最大デュー
ティ比を設定することができ、設定電圧の範囲及び動作
範囲の広いＤＣ−ＤＣコンバータを提供することにあ
る。
ティ比を設定することができ、設定電圧の範囲及び動作
範囲の広いＤＣ−ＤＣコンバータを提供することにあ
る。
【００２３】
【課題を解決するための手段】請求項１に記載の発明に
よれば、最大デューティ比の矩形波信号生成方法におい
て、制御電圧に相対してデューティ比を変更する矩形波
信号と最大デューティ比を決定する予め定めたパルス幅
のパルス信号とを予め定めたタイミングで論理回路で合
成して前記パルス信号のパルス幅にて最大デューティ比
の矩形波信号を生成するようにした。
よれば、最大デューティ比の矩形波信号生成方法におい
て、制御電圧に相対してデューティ比を変更する矩形波
信号と最大デューティ比を決定する予め定めたパルス幅
のパルス信号とを予め定めたタイミングで論理回路で合
成して前記パルス信号のパルス幅にて最大デューティ比
の矩形波信号を生成するようにした。
【００２４】従って、パルス信号のパルス幅を調整する
だけで最大デューティ比の大きさを簡単に調整すること
ができる。又、パルス信号のパルス幅に基づいて最大デ
ューティ比が設定されることから、他の信号のレベル等
に影響されずその時々で最大デューティ比が変動すると
いったことはなく、大きな最大デューティ比を設定する
ことができる。
だけで最大デューティ比の大きさを簡単に調整すること
ができる。又、パルス信号のパルス幅に基づいて最大デ
ューティ比が設定されることから、他の信号のレベル等
に影響されずその時々で最大デューティ比が変動すると
いったことはなく、大きな最大デューティ比を設定する
ことができる。
【００２５】請求項２の発明によれば、コンパレータ
は、発振信号と制御電圧とを比較してその制御電圧の変
動によりデューティ比を変更する矩形波信号を出力す
る。パルス信号発生回路は、最大デューティ比を決定す
る予め定めたパルス幅のパルス信号を前記発振信号に同
期して発生する。そして、論理回路は、前記コンパレー
タの矩形波信号と前記パルス発生回路のパルス信号とを
予め定めたタイミングで入力し、前記矩形波信号のデュ
ーティ比が前記最大デューティ比を超えるときには、前
記矩形波信号を前記パルス信号のパルス幅に基づいて最
大デューティ比の矩形波信号に生成し出力する。
は、発振信号と制御電圧とを比較してその制御電圧の変
動によりデューティ比を変更する矩形波信号を出力す
る。パルス信号発生回路は、最大デューティ比を決定す
る予め定めたパルス幅のパルス信号を前記発振信号に同
期して発生する。そして、論理回路は、前記コンパレー
タの矩形波信号と前記パルス発生回路のパルス信号とを
予め定めたタイミングで入力し、前記矩形波信号のデュ
ーティ比が前記最大デューティ比を超えるときには、前
記矩形波信号を前記パルス信号のパルス幅に基づいて最
大デューティ比の矩形波信号に生成し出力する。
【００２６】従って、パルス信号のパルス幅に基づいて
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができる。
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができる。
【００２７】請求項３に記載の発明によれば、三角波発
振回路は三角波信号を出力する。誤差増幅回路は、検出
電圧と基準電圧とを入力してその偏差を制御電圧として
出力する。パルス信号発生回路は、最大デューティ比を
決定する予め定めたパルス幅のパルス信号を前記三角波
信号に同期して発生する。コンパレータは、前記三角波
信号と前記制御電圧とを比較してその制御電圧の変動に
よりデューティ比を変更する矩形波信号を出力する。そ
して、論理回路は、前記コンパレータの矩形波信号と前
記パルス発生回路のパルス信号とを予め定めたタイミン
グで入力し、前記矩形波信号のデューティ比が前記最大
デューティ比を超えるとき、前記矩形波信号を前記パル
ス信号のパルス幅に基づいて最大デューティ比の矩形波
信号に生成し出力する。
振回路は三角波信号を出力する。誤差増幅回路は、検出
電圧と基準電圧とを入力してその偏差を制御電圧として
出力する。パルス信号発生回路は、最大デューティ比を
決定する予め定めたパルス幅のパルス信号を前記三角波
信号に同期して発生する。コンパレータは、前記三角波
信号と前記制御電圧とを比較してその制御電圧の変動に
よりデューティ比を変更する矩形波信号を出力する。そ
して、論理回路は、前記コンパレータの矩形波信号と前
記パルス発生回路のパルス信号とを予め定めたタイミン
グで入力し、前記矩形波信号のデューティ比が前記最大
デューティ比を超えるとき、前記矩形波信号を前記パル
ス信号のパルス幅に基づいて最大デューティ比の矩形波
信号に生成し出力する。
【００２８】従って、パルス信号のパルス幅に基づいて
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができる。
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができる。
【００２９】請求項４の発明によれば、パルス信号発生
回路に備えたタイミング調整回路により、パルス信号と
コンパレータの矩形波信号との入力タイミングを精度よ
く合わせることができる。
回路に備えたタイミング調整回路により、パルス信号と
コンパレータの矩形波信号との入力タイミングを精度よ
く合わせることができる。
【００３０】請求項５に記載の発明によれば、パルス信
号発生回路は三角波発振回路に備えた充放電回路の充電
動作から放電動作に切り替えるための切り替え制御信号
に応答してパルス信号を生成するようにしたことによ
り、パルス信号とコンパレータの矩形波信号との入力タ
イミングを精度よく合わせることができる。
号発生回路は三角波発振回路に備えた充放電回路の充電
動作から放電動作に切り替えるための切り替え制御信号
に応答してパルス信号を生成するようにしたことによ
り、パルス信号とコンパレータの矩形波信号との入力タ
イミングを精度よく合わせることができる。
【００３１】請求項６に記載の発明によれば、ＤＣ−Ｄ
Ｃコンバータの制御回路部に備えた三角波発振回路は三
角波信号を出力する。誤差増幅回路は、出力電圧検出回
路部からの検出電圧と基準電圧とを入力してその偏差を
制御電圧として出力する。コンパレータは、前記三角波
信号と前記制御電圧とを比較してその制御電圧の変動に
より前記デューティ比を変更する矩形波信号を出力す
る。パルス信号発生回路は、最大デューティ比を決定す
る予め定めたパルス幅のパルス信号を前記三角波信号に
同期して発生する。論理回路は、前記コンパレータの矩
形波信号と前記パルス発生回路のパルス信号とを予め定
めたタイミングで入力し、前記矩形波信号のデューティ
比が前記最大デューティ比を超えるとき、前記矩形波信
号を前記パルス信号のパルス幅に基づいて最大デューテ
ィ比の矩形波信号に生成しＤＣ−ＤＣコンバータ回路部
のスイッチング素子に出力する。
Ｃコンバータの制御回路部に備えた三角波発振回路は三
角波信号を出力する。誤差増幅回路は、出力電圧検出回
路部からの検出電圧と基準電圧とを入力してその偏差を
制御電圧として出力する。コンパレータは、前記三角波
信号と前記制御電圧とを比較してその制御電圧の変動に
より前記デューティ比を変更する矩形波信号を出力す
る。パルス信号発生回路は、最大デューティ比を決定す
る予め定めたパルス幅のパルス信号を前記三角波信号に
同期して発生する。論理回路は、前記コンパレータの矩
形波信号と前記パルス発生回路のパルス信号とを予め定
めたタイミングで入力し、前記矩形波信号のデューティ
比が前記最大デューティ比を超えるとき、前記矩形波信
号を前記パルス信号のパルス幅に基づいて最大デューテ
ィ比の矩形波信号に生成しＤＣ−ＤＣコンバータ回路部
のスイッチング素子に出力する。
【００３２】従って、パルス信号のパルス幅に基づいて
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができ、設定電圧の範囲及び動作範囲の広い
ＤＣ−ＤＣコンバータを提供することができる。
最大デューティ比が設定されることから、他の信号のレ
ベル等に影響されずその時々で最大デューティ比が変動
するといったことはなく、大きな最大デューティ比を設
定することができ、設定電圧の範囲及び動作範囲の広い
ＤＣ−ＤＣコンバータを提供することができる。
【００３３】請求項７に記載の発明によれば、ＤＣ−Ｄ
Ｃコンバータ回路部が出力電圧を入力電圧より高い電圧
値に変換する回路であるので、設定電圧の範囲及び動作
範囲の広い昇圧型ＤＣ−ＤＣコンバータを提供すること
ができる。
Ｃコンバータ回路部が出力電圧を入力電圧より高い電圧
値に変換する回路であるので、設定電圧の範囲及び動作
範囲の広い昇圧型ＤＣ−ＤＣコンバータを提供すること
ができる。
【００３４】
【発明の実施の形態】以下、本発明を具体化したＤＣ−
ＤＣコンバータの一実施形態を図１に従って説明する。
尚、図１に示す本実施形態のＤＣ−ＤＣコンバータ１０
は制御回路部１１に特徴があり、他は従来のＤＣ−ＤＣ
コンバータ５０と同じ構成とした。従って、制御回路部
１１について詳細に説明し他の構成は従来のＤＣ−ＤＣ
コンバータ５０で付した符号と同じ符号を付してその詳
細な説明は省略する。
ＤＣコンバータの一実施形態を図１に従って説明する。
尚、図１に示す本実施形態のＤＣ−ＤＣコンバータ１０
は制御回路部１１に特徴があり、他は従来のＤＣ−ＤＣ
コンバータ５０と同じ構成とした。従って、制御回路部
１１について詳細に説明し他の構成は従来のＤＣ−ＤＣ
コンバータ５０で付した符号と同じ符号を付してその詳
細な説明は省略する。
【００３５】図１において、デューティ比設定回路とし
ての制御回路部１１は、誤差増幅回路１２、基準電圧設
定回路１３、三角波発振回路１４、コンパレータ１５、
パルス発生器１６、インバータ回路１７、アンド回路１
８及び出力バッファ１９とを有している。
ての制御回路部１１は、誤差増幅回路１２、基準電圧設
定回路１３、三角波発振回路１４、コンパレータ１５、
パルス発生器１６、インバータ回路１７、アンド回路１
８及び出力バッファ１９とを有している。
【００３６】誤差増幅回路１２は、出力電圧検出回路部
５２からの電圧（検出電圧）VFと基準電圧設定回路１３
から出力される予め定めた基準電圧Vrefを入力する。基
準電圧設定回路１３が出力する基準電圧Vrefは、出力端
子Poから出力される出力電圧Voutが予め定めた設定電圧
を出力している時に、出力電圧検出回路部５２から出力
される検出電圧VFの値と一致する電圧値に設定されてい
る。
５２からの電圧（検出電圧）VFと基準電圧設定回路１３
から出力される予め定めた基準電圧Vrefを入力する。基
準電圧設定回路１３が出力する基準電圧Vrefは、出力端
子Poから出力される出力電圧Voutが予め定めた設定電圧
を出力している時に、出力電圧検出回路部５２から出力
される検出電圧VFの値と一致する電圧値に設定されてい
る。
【００３７】誤差増幅回路１２は、検出電圧VFと基準電
圧Vrefとを比較し、図７に示すように、その両電圧VF，
Vrefの差電圧を増幅した制御電圧としての誤差出力電圧
Vfbをコンパレータ１５に出力する。誤差増幅回路１２
は、検出電圧VFが基準電圧Vrefと一致する値になると
（出力電圧Voutが予め定めた設定電圧にある時）、予め
定めた基準値の誤差出力電圧Vfbを出力する。そして、
誤差増幅回路１２は、検出電圧VFが基準電圧Vrefより大
きくなればなるほど反対に前記基準値より小さな値にな
っていく誤差出力電圧Vfbを出力する。反対に、誤差増
幅回路１２は、検出電圧VFが基準電圧Vrefより小さくな
ればなるほど反対に前記基準値より大きな値になってい
く誤差出力電圧Vfbを出力する。つまり、誤差増幅回路
１２は、検出電圧VF（出力電圧Vout）が大きくなればな
るほど反対に小さくなっていく誤差出力電圧Vfbを出力
する。
圧Vrefとを比較し、図７に示すように、その両電圧VF，
Vrefの差電圧を増幅した制御電圧としての誤差出力電圧
Vfbをコンパレータ１５に出力する。誤差増幅回路１２
は、検出電圧VFが基準電圧Vrefと一致する値になると
（出力電圧Voutが予め定めた設定電圧にある時）、予め
定めた基準値の誤差出力電圧Vfbを出力する。そして、
誤差増幅回路１２は、検出電圧VFが基準電圧Vrefより大
きくなればなるほど反対に前記基準値より小さな値にな
っていく誤差出力電圧Vfbを出力する。反対に、誤差増
幅回路１２は、検出電圧VFが基準電圧Vrefより小さくな
ればなるほど反対に前記基準値より大きな値になってい
く誤差出力電圧Vfbを出力する。つまり、誤差増幅回路
１２は、検出電圧VF（出力電圧Vout）が大きくなればな
るほど反対に小さくなっていく誤差出力電圧Vfbを出力
する。
【００３８】三角波発振回路１４は、前記した三角波発
振回路５６と同じ回路であって、図２に示すように、一
定の電圧値の範囲を予め定めた周期Ｔで振幅する三角波
の発振信号としての三角波信号Vctを出力する。そし
て、本実施形態では、三角波信号Vctの振幅値の１／２
の電圧値は、前記誤差増幅回路１２が、検出電圧VFと基
準電圧Vrefとが一致している時に出力される誤差出力電
圧Vfbの値（予め定めた基準値）と一致させている。つ
まり、三角波信号Vctの振幅値の１／２の電圧値は、出
力電圧Voutが予め定めた設定電圧にある時に誤差増幅回
路１２が出力する誤差出力電圧Vfbの値（予め定めた基
準値）と一致させている。因みに、三角波発振回路１４
は公知の充放電回路を備え、充電動作と放電動作を繰り
返すことによって三角波信号Vctを生成する。
振回路５６と同じ回路であって、図２に示すように、一
定の電圧値の範囲を予め定めた周期Ｔで振幅する三角波
の発振信号としての三角波信号Vctを出力する。そし
て、本実施形態では、三角波信号Vctの振幅値の１／２
の電圧値は、前記誤差増幅回路１２が、検出電圧VFと基
準電圧Vrefとが一致している時に出力される誤差出力電
圧Vfbの値（予め定めた基準値）と一致させている。つ
まり、三角波信号Vctの振幅値の１／２の電圧値は、出
力電圧Voutが予め定めた設定電圧にある時に誤差増幅回
路１２が出力する誤差出力電圧Vfbの値（予め定めた基
準値）と一致させている。因みに、三角波発振回路１４
は公知の充放電回路を備え、充電動作と放電動作を繰り
返すことによって三角波信号Vctを生成する。
【００３９】コンパレータ１５は、三角波発振回路１４
の三角波信号Vctと、誤差増幅回路１２の誤差出力電圧V
fbを入力する。コンパレータ１５は、誤差出力電圧Vfb
の値と三角波信号Vctの値とを比較する。そして、図２
（ａ）に示すように、三角波信号Vctが誤差出力電圧Vfb
より小さい時にはＨレベル、三角波信号Vctが誤差出力
電圧Vfbより大きい時にはＬレベルとなる矩形波信号を
構成する第１出力信号CT1を出力する。
の三角波信号Vctと、誤差増幅回路１２の誤差出力電圧V
fbを入力する。コンパレータ１５は、誤差出力電圧Vfb
の値と三角波信号Vctの値とを比較する。そして、図２
（ａ）に示すように、三角波信号Vctが誤差出力電圧Vfb
より小さい時にはＨレベル、三角波信号Vctが誤差出力
電圧Vfbより大きい時にはＬレベルとなる矩形波信号を
構成する第１出力信号CT1を出力する。
【００４０】つまり、誤差出力電圧Vfbが大きくなるほ
ど（即ち、出力電圧Voutが小さくなるほど）、第１出力
信号CT1のＨレベル状態（オン時間Ton）になる割合がＬ
レベル状態（オフ時間Toff）になる割合より大きくな
る。即ち、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））は大きくなる。
ど（即ち、出力電圧Voutが小さくなるほど）、第１出力
信号CT1のＨレベル状態（オン時間Ton）になる割合がＬ
レベル状態（オフ時間Toff）になる割合より大きくな
る。即ち、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））は大きくなる。
【００４１】反対に、誤差出力電圧Vfbが小さくなるほ
ど（即ち、出力電圧Voutが大きくなるほど）、第１出力
信号CT1のＬレベル状態（オフ時間Toff）になる割合が
Ｈレベル状態（オン時間Ton）になる割合より大きくな
る。即ち、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））は小さくなる。
ど（即ち、出力電圧Voutが大きくなるほど）、第１出力
信号CT1のＬレベル状態（オフ時間Toff）になる割合が
Ｈレベル状態（オン時間Ton）になる割合より大きくな
る。即ち、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））は小さくなる。
【００４２】尚、本実施形態では、誤差出力電圧Vfbの
値が、三角波信号Vctの振幅値の１／２の値にある時、
オン・デューティ比Don（＝Ton／（Ton＋Toff））は
０．５となる。百分率でいうと５０％となる。つまり、
出力端子Poから出力される出力電圧Voutが予め定めた設
定電圧にある時、コンパレータ１５は、オン・デューテ
ィ比Donが０．５（百分率で５０％）となる第１出力信
号CT1を出力する。
値が、三角波信号Vctの振幅値の１／２の値にある時、
オン・デューティ比Don（＝Ton／（Ton＋Toff））は
０．５となる。百分率でいうと５０％となる。つまり、
出力端子Poから出力される出力電圧Voutが予め定めた設
定電圧にある時、コンパレータ１５は、オン・デューテ
ィ比Donが０．５（百分率で５０％）となる第１出力信
号CT1を出力する。
【００４３】詳述すると、出力電圧Voutが大きくなるほ
ど、コンパレータ１５はオン・デューティ比Donが小さ
くなる第１出力信号CT1を出力する。反対に、出力電圧V
outが小さくなるほど、コンパレータ１５はオン・デュ
ーティ比Donが大きくなる第１出力信号CT1を出力する。
ど、コンパレータ１５はオン・デューティ比Donが小さ
くなる第１出力信号CT1を出力する。反対に、出力電圧V
outが小さくなるほど、コンパレータ１５はオン・デュ
ーティ比Donが大きくなる第１出力信号CT1を出力する。
【００４４】パルス発生器１６は、予め定めたパルス幅
のパルス信号PSを予め定めた周期で出力する。この予め
定めたパルス信号PSの周期は前記三角波発振回路１４の
三角波信号Vctの周期Ｔと一致していて、パルス信号PS
は三角波信号Vctの電圧値が最大になる毎に出力され
る。より正確にいうと、パルス信号PSは、三角波信号Vc
tの電圧値が最大になる直前にＨレベルに立ち上がり、
三角波信号Vctの電圧値が最大になった直後にＬレベル
に立ち下がりるとともに、パルス信号PSがそのパルス幅
ｔの１／２の時間の時に三角波信号Vctの電圧値が最大
となるパルス信号となる。
のパルス信号PSを予め定めた周期で出力する。この予め
定めたパルス信号PSの周期は前記三角波発振回路１４の
三角波信号Vctの周期Ｔと一致していて、パルス信号PS
は三角波信号Vctの電圧値が最大になる毎に出力され
る。より正確にいうと、パルス信号PSは、三角波信号Vc
tの電圧値が最大になる直前にＨレベルに立ち上がり、
三角波信号Vctの電圧値が最大になった直後にＬレベル
に立ち下がりるとともに、パルス信号PSがそのパルス幅
ｔの１／２の時間の時に三角波信号Vctの電圧値が最大
となるパルス信号となる。
【００４５】又、パルス信号PSのパルス幅ｔ（オン時間
Ton）は、予め定められている。パルス幅（オン時間To
n）をｔとし、パルス信号PSがＨレベルに立ち上がった
後にＬレベルに立ち下がり、再びＨレベルに立ち上がる
までを１周期（周期Ｔと一致）をＴとしたとき、ｔ／Ｔ
（＝Ton／（Ton＋Toff））が０．１となるように、パル
ス幅ｔが予め設定されている。つまり、パルス発生器１
６は、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））が０．１となるパルス信号PSを出力する。
Ton）は、予め定められている。パルス幅（オン時間To
n）をｔとし、パルス信号PSがＨレベルに立ち上がった
後にＬレベルに立ち下がり、再びＨレベルに立ち上がる
までを１周期（周期Ｔと一致）をＴとしたとき、ｔ／Ｔ
（＝Ton／（Ton＋Toff））が０．１となるように、パル
ス幅ｔが予め設定されている。つまり、パルス発生器１
６は、オン・デューティ比Don（＝Ton／（Ton＋Tof
f））が０．１となるパルス信号PSを出力する。
【００４６】パルス発生器１６のパルス信号PSは、イン
バータ回路１７を介してアンド回路１８に出力される。
従って、アンド回路１８は、図２（ａ）（ｂ）に示すよ
うにパルス発生器１６の出力信号（パルス信号PS）を反
転させた反転信号PSXを入力することになる。つまり、
アンド回路１８は、オン・デューティ比Don（＝Ton／
（Ton＋Toff））が０．９となる反転信号PSXを入力す
る。尚、本実施形態では、パルス発生器１６とインバー
タ回路１７とでパルス発生回路を構成している。
バータ回路１７を介してアンド回路１８に出力される。
従って、アンド回路１８は、図２（ａ）（ｂ）に示すよ
うにパルス発生器１６の出力信号（パルス信号PS）を反
転させた反転信号PSXを入力することになる。つまり、
アンド回路１８は、オン・デューティ比Don（＝Ton／
（Ton＋Toff））が０．９となる反転信号PSXを入力す
る。尚、本実施形態では、パルス発生器１６とインバー
タ回路１７とでパルス発生回路を構成している。
【００４７】論理回路としてのアンド回路１８は、反転
信号PSXと前記コンパレータ１５からの第１出力信号CT1
を入力する。アンド回路１８は、反転信号PSX及び第１
出力信号CT1が共にＨレベルの時にＨレベル、反転信号P
SX及び第１出力信号CT1の少なくともいずれか一方がＬ
レベルの時にＬレベルとなる矩形波信号を構成する出力
信号CTを出力する。
信号PSXと前記コンパレータ１５からの第１出力信号CT1
を入力する。アンド回路１８は、反転信号PSX及び第１
出力信号CT1が共にＨレベルの時にＨレベル、反転信号P
SX及び第１出力信号CT1の少なくともいずれか一方がＬ
レベルの時にＬレベルとなる矩形波信号を構成する出力
信号CTを出力する。
【００４８】そして、第１出力信号CT1が０．９未満と
なるオン・デューティ比Donの信号である時には、アン
ド回路１８は、第１出力信号CT1と同相の出力信号CTを
出力する。つまり、この場合には、図２（ａ）に示すよ
うに、反転信号PSXがＬレベルになっている時間（オフ
時間Toff）は第１出力信号CT1がＬレベルになっている
時間（オフ時間Toff）に常に含まれてしまうことから、
アンド回路１８は、第１出力信号CT1と同相の、即ち、
第１出力信号CT1と同じオン・デューティ比Donとなる出
力信号CTを出力する。
なるオン・デューティ比Donの信号である時には、アン
ド回路１８は、第１出力信号CT1と同相の出力信号CTを
出力する。つまり、この場合には、図２（ａ）に示すよ
うに、反転信号PSXがＬレベルになっている時間（オフ
時間Toff）は第１出力信号CT1がＬレベルになっている
時間（オフ時間Toff）に常に含まれてしまうことから、
アンド回路１８は、第１出力信号CT1と同相の、即ち、
第１出力信号CT1と同じオン・デューティ比Donとなる出
力信号CTを出力する。
【００４９】又、第１出力信号CT1が０．９となるオン
・デューティ比Donの信号である時には、アンド回路１
８は、第１出力信号CT1（反転信号PSX）と同相の出力信
号CTを出力する。つまり、第１出力信号CT1と反転信号P
SXは同じパルス幅ｔで同じタイミングで入力されるた
め、アンド回路１８は、オン・デューティ比Donが０．
９となる出力信号CTを出力する。
・デューティ比Donの信号である時には、アンド回路１
８は、第１出力信号CT1（反転信号PSX）と同相の出力信
号CTを出力する。つまり、第１出力信号CT1と反転信号P
SXは同じパルス幅ｔで同じタイミングで入力されるた
め、アンド回路１８は、オン・デューティ比Donが０．
９となる出力信号CTを出力する。
【００５０】さらに、第１出力信号CT1が０．９を超え
るオン・デューティ比Donの信号である時には、アンド
回路１８は、反転信号PSXと同相の出力信号CTを出力す
る。この場合には、図２（ｂ）に示すように、第１出力
信号CT1がＬレベルになっている時間（オフ時間Toff）
は反転信号PSXがＬレベルになっている時間（オフ時間T
off）に常に含まれてしまうことから、アンド回路１８
は、反転信号PSXと同相の、即ち、反転信号PSXと同じオ
ン・デューティ比Don（＝Ton／（Ton＋Toff））が０．
９となる出力信号CTを出力する。つまり、本実施形態で
は、オン・デューティ比Donが０．９を超える出力信号C
Tが出力れることはなく、０．９のオン・デューティ比D
onが最大オン・デューティ比Dmaxとなる。
るオン・デューティ比Donの信号である時には、アンド
回路１８は、反転信号PSXと同相の出力信号CTを出力す
る。この場合には、図２（ｂ）に示すように、第１出力
信号CT1がＬレベルになっている時間（オフ時間Toff）
は反転信号PSXがＬレベルになっている時間（オフ時間T
off）に常に含まれてしまうことから、アンド回路１８
は、反転信号PSXと同相の、即ち、反転信号PSXと同じオ
ン・デューティ比Don（＝Ton／（Ton＋Toff））が０．
９となる出力信号CTを出力する。つまり、本実施形態で
は、オン・デューティ比Donが０．９を超える出力信号C
Tが出力れることはなく、０．９のオン・デューティ比D
onが最大オン・デューティ比Dmaxとなる。
【００５１】詳述すると、最大オン・デューティ比Dmax
は、反転信号PSX、即ち、パルス発生器１６から出力さ
れるパルス信号PSのパルス幅ｔに基づいて、即ち、他の
信号のレベル等に影響されないパルス信号PSのパルス幅
ｔに基づいて決定される。
は、反転信号PSX、即ち、パルス発生器１６から出力さ
れるパルス信号PSのパルス幅ｔに基づいて、即ち、他の
信号のレベル等に影響されないパルス信号PSのパルス幅
ｔに基づいて決定される。
【００５２】アンド回路１８の出力信号CTは出力バッフ
ァ１９を介してＤＣ−ＤＣコンバータ回路部５１のスイ
ッチング素子としての出力トランジスタM1のゲートに出
力される。そして、出力トランジスタM1は、出力信号CT
がＨレベルの時にオンし、出力信号CTがＬレベルの時に
オフされる。即ち、出力トランジスタM1が出力信号CTに
基づいてデューティ制御されることによって、ＤＣ−Ｄ
Ｃコンバータ回路部５１は、直流入力電圧Vinに基づい
て出力電圧Voutが予め定めた設定電圧となるように昇圧
制御する。
ァ１９を介してＤＣ−ＤＣコンバータ回路部５１のスイ
ッチング素子としての出力トランジスタM1のゲートに出
力される。そして、出力トランジスタM1は、出力信号CT
がＨレベルの時にオンし、出力信号CTがＬレベルの時に
オフされる。即ち、出力トランジスタM1が出力信号CTに
基づいてデューティ制御されることによって、ＤＣ−Ｄ
Ｃコンバータ回路部５１は、直流入力電圧Vinに基づい
て出力電圧Voutが予め定めた設定電圧となるように昇圧
制御する。
【００５３】次に、上記のように構成したＤＣ−ＤＣコ
ンバータ１０の作用について説明する。今、出力電圧Vo
utが予め定めた設定電圧を超えると、検出電圧VFは、基
準電圧Vrefより大きくなる。誤差増幅回路１２は、基準
値（三角波信号Vctの振幅値の１／２にあたる電圧値）
より小さな値の誤差出力電圧Vfbをコンパレータ１５に
出力する。コンパレータ１５は、誤差出力電圧Vfbと三
角波信号Vctとを比較する。
ンバータ１０の作用について説明する。今、出力電圧Vo
utが予め定めた設定電圧を超えると、検出電圧VFは、基
準電圧Vrefより大きくなる。誤差増幅回路１２は、基準
値（三角波信号Vctの振幅値の１／２にあたる電圧値）
より小さな値の誤差出力電圧Vfbをコンパレータ１５に
出力する。コンパレータ１５は、誤差出力電圧Vfbと三
角波信号Vctとを比較する。
【００５４】このとき、誤差出力電圧Vfbは三角波信号V
ctの振幅値の１／２にあたる電圧値より小さいので、コ
ンパレータ１５は、オン・デューティ比Donが０．５よ
り小さくなる第１出力信号CT1をアンド回路１８に出力
する。アンド回路１８は、第１出力信号CT1がオン・デ
ューティ比Donが０．９未満となる信号であるので、第
１出力信号CT1と同相の、即ち、第１出力信号CT1と同じ
オン・デューティ比Donとなる出力信号CTを出力する。
ctの振幅値の１／２にあたる電圧値より小さいので、コ
ンパレータ１５は、オン・デューティ比Donが０．５よ
り小さくなる第１出力信号CT1をアンド回路１８に出力
する。アンド回路１８は、第１出力信号CT1がオン・デ
ューティ比Donが０．９未満となる信号であるので、第
１出力信号CT1と同相の、即ち、第１出力信号CT1と同じ
オン・デューティ比Donとなる出力信号CTを出力する。
【００５５】従って、アンド回路１８からオン・デュー
ティ比Donが０．５未満となる出力信号CTが出力される
ことから、出力トランジスタM1のオン時間が短くなる。
その結果、出力電圧Voutは予め定めた設定電圧に向かっ
て低下する。そして、出力電圧Voutは予め定めた設定電
圧に向かって低下するに伴ってアンド回路１８からオン
・デューティ比Donが０．５に向かって近づいていく出
力信号CTがアンド回路１８から出力される。。そして、
出力電圧Voutは予め定めた設定電圧に到達すると、オン
・デューティ比Donが０．５となる出力信号CTがアンド
回路１８から出力される。
ティ比Donが０．５未満となる出力信号CTが出力される
ことから、出力トランジスタM1のオン時間が短くなる。
その結果、出力電圧Voutは予め定めた設定電圧に向かっ
て低下する。そして、出力電圧Voutは予め定めた設定電
圧に向かって低下するに伴ってアンド回路１８からオン
・デューティ比Donが０．５に向かって近づいていく出
力信号CTがアンド回路１８から出力される。。そして、
出力電圧Voutは予め定めた設定電圧に到達すると、オン
・デューティ比Donが０．５となる出力信号CTがアンド
回路１８から出力される。
【００５６】反対に、出力電圧Voutが予め定めた設定電
圧未満になると、検出電圧VFは、基準電圧Vrefより小さ
くなる。誤差増幅回路１２は、基準値（三角波信号Vct
の振幅値の１／２にあたる電圧値）より大きな値の誤差
出力電圧Vfbをコンパレータ１５に出力する。そして、
誤差出力電圧Vfbは三角波信号Vctの振幅値の１／２にあ
たる電圧値より大きいので、コンパレータ１５は、オン
・デューティ比Donが０．５より大きくなる第１出力信
号CT1をアンド回路１８に出力する。
圧未満になると、検出電圧VFは、基準電圧Vrefより小さ
くなる。誤差増幅回路１２は、基準値（三角波信号Vct
の振幅値の１／２にあたる電圧値）より大きな値の誤差
出力電圧Vfbをコンパレータ１５に出力する。そして、
誤差出力電圧Vfbは三角波信号Vctの振幅値の１／２にあ
たる電圧値より大きいので、コンパレータ１５は、オン
・デューティ比Donが０．５より大きくなる第１出力信
号CT1をアンド回路１８に出力する。
【００５７】アンド回路１８は、第１出力信号CT1がオ
ン・デューティ比Donが０．９以下の信号である場合に
は、第１出力信号CT1と同相の、即ち、第１出力信号CT1
と同じオン・デューティ比Donとなる出力信号CTを出力
する。
ン・デューティ比Donが０．９以下の信号である場合に
は、第１出力信号CT1と同相の、即ち、第１出力信号CT1
と同じオン・デューティ比Donとなる出力信号CTを出力
する。
【００５８】従って、アンド回路１８からオン・デュー
ティ比Donが０．５より大きくなる出力信号CTが出力さ
れることから、出力トランジスタM1のオン時間が長くな
る。その結果、出力電圧Voutは予め定めた設定電圧に向
かって上昇する。そして、出力電圧Voutは予め定めた設
定電圧に向かって上昇するに伴ってアンド回路１８から
オン・デューティ比Donが０．５に向かって近づいてい
く出力信号CTがアンド回路１８から出力される。そし
て、出力電圧Voutは予め定めた設定電圧に到達すると、
オン・デューティ比Donが０．５となる出力信号CTがア
ンド回路１８から出力される。
ティ比Donが０．５より大きくなる出力信号CTが出力さ
れることから、出力トランジスタM1のオン時間が長くな
る。その結果、出力電圧Voutは予め定めた設定電圧に向
かって上昇する。そして、出力電圧Voutは予め定めた設
定電圧に向かって上昇するに伴ってアンド回路１８から
オン・デューティ比Donが０．５に向かって近づいてい
く出力信号CTがアンド回路１８から出力される。そし
て、出力電圧Voutは予め定めた設定電圧に到達すると、
オン・デューティ比Donが０．５となる出力信号CTがア
ンド回路１８から出力される。
【００５９】尚、アンド回路１８は、第１出力信号CT1
がオン・デューティ比Donが０．９を超える信号である
場合には、反転信号PSXと同相の、即ち、反転信号PSXと
同じオン・デューティ比Donとなる出力信号CTを出力す
る。
がオン・デューティ比Donが０．９を超える信号である
場合には、反転信号PSXと同相の、即ち、反転信号PSXと
同じオン・デューティ比Donとなる出力信号CTを出力す
る。
【００６０】つまり、第１出力信号CT1がオン・デュー
ティ比Donが０．９を超える信号である場合であって
も、オン・デューティ比Donが０．９となる出力信号CT
がアンド回路１８から出力される。従って、出力トラン
ジスタM1は最大０．９のオン・デューティ比Don、即ち
最大オン・デューティ比Dmaxでデューティ制御される。
ティ比Donが０．９を超える信号である場合であって
も、オン・デューティ比Donが０．９となる出力信号CT
がアンド回路１８から出力される。従って、出力トラン
ジスタM1は最大０．９のオン・デューティ比Don、即ち
最大オン・デューティ比Dmaxでデューティ制御される。
【００６１】次に、上記のように構成したＤＣ−ＤＣコ
ンバータ１０の特徴を以下に記載する。 （１）本実施形態では、デューティ比設定回路としての
制御回路部１１は、最大オン・デューティ比Dmaxをパル
ス発生器１６から出力されるパルス信号PSのパルス幅ｔ
で設定した。従って、パルス発生器１６において、その
パルス幅ｔを調整するだけで最大オン・デューティ比Dm
axの大きさを簡単に調整することができる。
ンバータ１０の特徴を以下に記載する。 （１）本実施形態では、デューティ比設定回路としての
制御回路部１１は、最大オン・デューティ比Dmaxをパル
ス発生器１６から出力されるパルス信号PSのパルス幅ｔ
で設定した。従って、パルス発生器１６において、その
パルス幅ｔを調整するだけで最大オン・デューティ比Dm
axの大きさを簡単に調整することができる。
【００６２】（２）本実施形態では、最大オン・デュー
ティ比Dmaxをパルス発生器１６から出力されるパルス信
号PSのパルス幅ｔで設定した。従って、パルス信号PSの
パルス幅ｔは、他の信号のレベル変動に影響されないこ
とから、その時々で最大オン・デューティ比Dmaxが変動
されることはない。例えば、従来のＰＷＭコンパレータ
５８において、最大デューティ設定電圧Vk2と三角波信
号Vctとの間で大小の比較を行って最大オン・デューテ
ィ比Dmaxを設定する場合のように、三角波信号Vctの波
高値のバラツキや、ＰＷＭコンパレータ５５の入力オフ
セット電圧等の影響でその時々で最大オン・デューティ
比Dmaxが変動するといったことは本実施形態ではない。
ティ比Dmaxをパルス発生器１６から出力されるパルス信
号PSのパルス幅ｔで設定した。従って、パルス信号PSの
パルス幅ｔは、他の信号のレベル変動に影響されないこ
とから、その時々で最大オン・デューティ比Dmaxが変動
されることはない。例えば、従来のＰＷＭコンパレータ
５８において、最大デューティ設定電圧Vk2と三角波信
号Vctとの間で大小の比較を行って最大オン・デューテ
ィ比Dmaxを設定する場合のように、三角波信号Vctの波
高値のバラツキや、ＰＷＭコンパレータ５５の入力オフ
セット電圧等の影響でその時々で最大オン・デューティ
比Dmaxが変動するといったことは本実施形態ではない。
【００６３】（３）又、本実施形態では、最大オン・デ
ューティ比Dmaxが他の信号の変動に影響されないことか
ら、その変動を見越して最大オン・デューティ比Dmaxを
設定する必要がなく、最も大きな最大オン・デューティ
比Dmaxを設定するできる。
ューティ比Dmaxが他の信号の変動に影響されないことか
ら、その変動を見越して最大オン・デューティ比Dmaxを
設定する必要がなく、最も大きな最大オン・デューティ
比Dmaxを設定するできる。
【００６４】（４）そして、本実施形態では、最も大き
な最大オン・デューティ比Dmaxを設定するできることか
ら、出力電圧Voutの設定電圧及び動作の範囲をより広く
することができる。従って、低い入力電圧Vinで設定電
圧が大きな出力電圧Voutを生成することができる。
な最大オン・デューティ比Dmaxを設定するできることか
ら、出力電圧Voutの設定電圧及び動作の範囲をより広く
することができる。従って、低い入力電圧Vinで設定電
圧が大きな出力電圧Voutを生成することができる。
【００６５】（５）本実施形態では、デューティ比設定
回路としての制御回路部１１において、パルス発生器１
６は最大オン・デューティ比Dmaxを決定するパルス信号
PSの出力タイミングを、三角波信号Vctの電圧値が最大
になる直前にＨレベルに立ち上がり、三角波信号Vctの
電圧値が最大になった直後にＬレベルに立ち下がりると
ともに、パルス信号PSがそのパルス幅の１／２の時間の
時に三角波信号Vctの電圧値が最大となるタイミングで
出力するようにした。
回路としての制御回路部１１において、パルス発生器１
６は最大オン・デューティ比Dmaxを決定するパルス信号
PSの出力タイミングを、三角波信号Vctの電圧値が最大
になる直前にＨレベルに立ち上がり、三角波信号Vctの
電圧値が最大になった直後にＬレベルに立ち下がりると
ともに、パルス信号PSがそのパルス幅の１／２の時間の
時に三角波信号Vctの電圧値が最大となるタイミングで
出力するようにした。
【００６６】従って、非常に回路構成が簡単なアンド回
路１８に、第１出力信号CT1と、パルス信号PS（正確に
は反転信号PSX）とを入力するだけ、第１出力信号CT1が
０．９を超えるオン・デューティ比Donの信号になった
時には確実に最大オン・デューティ比Dmaxとなる出力信
号CTを生成し出力することができる。
路１８に、第１出力信号CT1と、パルス信号PS（正確に
は反転信号PSX）とを入力するだけ、第１出力信号CT1が
０．９を超えるオン・デューティ比Donの信号になった
時には確実に最大オン・デューティ比Dmaxとなる出力信
号CTを生成し出力することができる。
【００６７】つまり、最大オン・デューティ比Dmaxの出
力信号CTを非常に回路構成が簡単なアンド回路１８で生
成することができるため、制御回路部１１の回路規模の
小型化に寄与することができる。
力信号CTを非常に回路構成が簡単なアンド回路１８で生
成することができるため、制御回路部１１の回路規模の
小型化に寄与することができる。
【００６８】尚、発明の実施の形態は、上記実施形態に
限定されるものではなく、以下のように実施してもよ
い。 ・図３に示すように、デューティ比設定回路としての制
御回路部１１において、パルス発生器１６とインバータ
回路１７との間にタイミング調整回路としての出力バッ
ファよりなる遅延回路２１を設けて実施してもよい。つ
まり、パルス信号PSに基づく反転信号PSXがアンド回路
１８に入力されるタイミングを、遅延回路２１によって
調整する。この場合も、前記実施形態の（１）〜（５）
に記載したと同じ優れた作用効果を奏するとともに、パ
ルス発生器１６の精度を上げなくてもよくなる。又、よ
り精度の高い最大オン・デューティ比Dmaxの出力信号CT
を生成することができる。
限定されるものではなく、以下のように実施してもよ
い。 ・図３に示すように、デューティ比設定回路としての制
御回路部１１において、パルス発生器１６とインバータ
回路１７との間にタイミング調整回路としての出力バッ
ファよりなる遅延回路２１を設けて実施してもよい。つ
まり、パルス信号PSに基づく反転信号PSXがアンド回路
１８に入力されるタイミングを、遅延回路２１によって
調整する。この場合も、前記実施形態の（１）〜（５）
に記載したと同じ優れた作用効果を奏するとともに、パ
ルス発生器１６の精度を上げなくてもよくなる。又、よ
り精度の高い最大オン・デューティ比Dmaxの出力信号CT
を生成することができる。
【００６９】・図４に示すように、デューティ比設定回
路としての制御回路部１１において、三角波信号Vctと
パルス信号PSの両信号を出力する三角波発振回路２２を
用いて実施してもよい。ちなみに、三角波発振回路２２
は、三角波信号Vctを生成する三角波生成回路部とパル
ス信号PSを生成するパルス発生回路としてのパルス生成
回路部を設けたものである。そして、三角波生成回路部
は、公知の充放電回路であって充電動作と放電動作を繰
り返すことによって三角波信号Vctを生成する。一方、
パルス生成回路部は三角波生成回路部が充電動作から放
電動作に切り替わるときに使用される切り替え制御信号
に応答してパルス信号PSを生成する。この場合にも、前
記実施形態の（１）〜（５）に記載したと同じ優れた作
用効果を奏する。又、より精度の高い最大オン・デュー
ティ比Dmaxの出力信号CTを生成することができる。
路としての制御回路部１１において、三角波信号Vctと
パルス信号PSの両信号を出力する三角波発振回路２２を
用いて実施してもよい。ちなみに、三角波発振回路２２
は、三角波信号Vctを生成する三角波生成回路部とパル
ス信号PSを生成するパルス発生回路としてのパルス生成
回路部を設けたものである。そして、三角波生成回路部
は、公知の充放電回路であって充電動作と放電動作を繰
り返すことによって三角波信号Vctを生成する。一方、
パルス生成回路部は三角波生成回路部が充電動作から放
電動作に切り替わるときに使用される切り替え制御信号
に応答してパルス信号PSを生成する。この場合にも、前
記実施形態の（１）〜（５）に記載したと同じ優れた作
用効果を奏する。又、より精度の高い最大オン・デュー
ティ比Dmaxの出力信号CTを生成することができる。
【００７０】・図５に示すように、前記図４で示した三
角波発振回路２２からのパルス信号PSを図３に示したよ
うにタイミング調整回路としての出力バッファよりなる
遅延回路２１を介してインバータ回路１７に出力して実
施してもよい。つまり、パルス信号PSに基づく反転信号
PSXがアンド回路１８に入力されるタイミングを、遅延
回路２１によって調整する。この場合も、前記実施形態
の（１）〜（５）に記載したと同じ優れた作用効果を奏
するとともに、三角波発振回路２２のパルス生成回路部
の精度を上げなくてもよくなる。又、より精度の高い最
大オン・デューティ比Dmaxの出力信号CTを生成すること
ができる。
角波発振回路２２からのパルス信号PSを図３に示したよ
うにタイミング調整回路としての出力バッファよりなる
遅延回路２１を介してインバータ回路１７に出力して実
施してもよい。つまり、パルス信号PSに基づく反転信号
PSXがアンド回路１８に入力されるタイミングを、遅延
回路２１によって調整する。この場合も、前記実施形態
の（１）〜（５）に記載したと同じ優れた作用効果を奏
するとともに、三角波発振回路２２のパルス生成回路部
の精度を上げなくてもよくなる。又、より精度の高い最
大オン・デューティ比Dmaxの出力信号CTを生成すること
ができる。
【００７１】・前記実施形態では、コンパレータ１５は
誤差出力電圧Vfbと三角波信号Vctとを比較して第１出力
信号CT1を出力したが、その三角波信号Vctに代えて鋸歯
状波の信号やサイン（コサイン）波の信号等、要は一定
の振幅値で一定の周期の発振信号であれば適宜変更して
実施してもよい。この場合も、前記実施形態の（１）〜
（５）に記載したと同じ優れた作用効果を奏する。
誤差出力電圧Vfbと三角波信号Vctとを比較して第１出力
信号CT1を出力したが、その三角波信号Vctに代えて鋸歯
状波の信号やサイン（コサイン）波の信号等、要は一定
の振幅値で一定の周期の発振信号であれば適宜変更して
実施してもよい。この場合も、前記実施形態の（１）〜
（５）に記載したと同じ優れた作用効果を奏する。
【００７２】・前記実施形態では、デューティ比設定回
路としての制御回路部１１を、昇圧型のＤＣ−ＤＣコン
バータ１０に用いたが、降圧型のＤＣ−ＤＣコンバータ
１０に実施してもよい。この場合も、前記実施形態の
（１）〜（５）に記載したと同じ優れた作用効果を奏す
る。 ・前記実施形態では、デューティ比設定回路としての制
御回路部１１を、ＤＣ−ＤＣコンバータ１０に用いた
が、例えば、モータを駆動する駆動制御装置であって、
スイッチング素子をデューティ制御することによってモ
ータに印加する電圧を制御して回転速度を制御する装置
に実施してもよい。この場合にも、前記実施形態の
（１）〜（５）に記載したと同じ優れた作用効果を奏す
る。
路としての制御回路部１１を、昇圧型のＤＣ−ＤＣコン
バータ１０に用いたが、降圧型のＤＣ−ＤＣコンバータ
１０に実施してもよい。この場合も、前記実施形態の
（１）〜（５）に記載したと同じ優れた作用効果を奏す
る。 ・前記実施形態では、デューティ比設定回路としての制
御回路部１１を、ＤＣ−ＤＣコンバータ１０に用いた
が、例えば、モータを駆動する駆動制御装置であって、
スイッチング素子をデューティ制御することによってモ
ータに印加する電圧を制御して回転速度を制御する装置
に実施してもよい。この場合にも、前記実施形態の
（１）〜（５）に記載したと同じ優れた作用効果を奏す
る。
【００７３】・前記実施形態では、デューティ比設定回
路としての制御回路部１１は最大オン・デューティ比Dm
axを設定することができるものであったが、最大オフ・
デューティ比を設定するデューティ比設定回路に応用し
てもよい。例えば、図１、図２〜図５において、出力バ
ッファ１９に代えて出力信号CTの反転信号を生成するイ
ンバータ回路にすることによって得られる。
路としての制御回路部１１は最大オン・デューティ比Dm
axを設定することができるものであったが、最大オフ・
デューティ比を設定するデューティ比設定回路に応用し
てもよい。例えば、図１、図２〜図５において、出力バ
ッファ１９に代えて出力信号CTの反転信号を生成するイ
ンバータ回路にすることによって得られる。
【００７４】
【発明の効果】請求項１に記載の発明によれば、パルス
信号のパルス幅を調整するだけで最大デューティ比の大
きさを簡単に調整することができるとともに、その時々
で最大デューティ比が変動するといったことはなく、大
きな最大デューティ比を設定することができる。
信号のパルス幅を調整するだけで最大デューティ比の大
きさを簡単に調整することができるとともに、その時々
で最大デューティ比が変動するといったことはなく、大
きな最大デューティ比を設定することができる。
【００７５】請求項２及び３の発明によれば、パルス信
号のパルス幅に基づいて最大デューティ比が設定される
ようにしたので、その時々で最大デューティ比が変動す
るといったことはなく、大きな最大デューティ比を設定
することができる。
号のパルス幅に基づいて最大デューティ比が設定される
ようにしたので、その時々で最大デューティ比が変動す
るといったことはなく、大きな最大デューティ比を設定
することができる。
【００７６】請求項４及び５の発明によれば、請求項３
の発明の効果に加えてパルス信号とコンパレータの矩形
波信号との入力タイミングを精度よく合わせることがで
きる。
の発明の効果に加えてパルス信号とコンパレータの矩形
波信号との入力タイミングを精度よく合わせることがで
きる。
【００７７】請求項６及び７に記載の発明によれば大き
な最大デューティ比を設定することができ、動作範囲の
広いＤＣ−ＤＣコンバータを提供することができる。
な最大デューティ比を設定することができ、動作範囲の
広いＤＣ−ＤＣコンバータを提供することができる。
【図１】一実施形態のＤＣ−ＤＣコンバータの回路図
【図２】ＤＣ−ＤＣコンバータの各デューティ比に対す
る出力波形を説明するための説明図であって、（ａ）は
通常時の波形図、（ｂ）は最大オン・デューティ比の時
の波形図である。
る出力波形を説明するための説明図であって、（ａ）は
通常時の波形図、（ｂ）は最大オン・デューティ比の時
の波形図である。
【図３】ＤＣ−ＤＣコンバータの別例を説明するための
回路図
回路図
【図４】ＤＣ−ＤＣコンバータの別例を説明するための
回路図
回路図
【図５】ＤＣ−ＤＣコンバータの別例を説明するための
回路図
回路図
【図６】従来のＤＣ−ＤＣコンバータの回路図
【図７】従来のＤＣ−ＤＣコンバータの各デューティ比
に対する出力波形を説明するための説明図であって、
（ａ）は通常時の波形図、（ｂ）は最大オン・デューテ
ィ比の時の波形図である。
に対する出力波形を説明するための説明図であって、
（ａ）は通常時の波形図、（ｂ）は最大オン・デューテ
ィ比の時の波形図である。
１０ ＤＣ−ＤＣコンバータ １１ 制御回路部 １２ 誤差増幅回路 １３ 基準電圧設定回路 １４，２２ 三角波発振回路 １５ コンパレータ １６ パルス発生器 １７ インバータ回路 １８ アンド回路 １９ 出力バッファ ２１ 遅延回路 ５１ ＤＣ−ＤＣコンバータ回路部 ５２ 出力電圧検出回路部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5H730 AA04 BB14 BB57 DD04 FD01 FF02 FG05
Claims (7)
- 【請求項１】 制御電圧に相対してデューティ比を変更
する矩形波信号と最大デューティ比を決定する予め定め
たパルス幅のパルス信号とを予め定めたタイミングで論
理回路で合成して前記パルス信号のパルス幅に基づいて
最大デューティ比の矩形波信号を生成するようにしたこ
とを特徴とする最大デューティ比の矩形波信号生成方
法。 - 【請求項２】 発振信号と制御電圧とを比較し、その制
御電圧の変動によりデューティ比を変更する矩形波信号
を出力するコンパレータと、 最大デューティ比を決定する予め定めたパルス幅のパル
ス信号を前記発振信号に同期して発生するパルス信号発
生回路と、 前記コンパレータの矩形波信号と前記パルス発生回路の
パルス信号とを予め定めたタイミングで入力し、前記矩
形波信号のデューティ比が前記最大デューティ比を超え
るとき、前記矩形波信号を前記パルス信号のパルス幅に
基づいて最大デューティ比の矩形波信号に生成して出力
する論理回路とからなるデューティ比設定回路。 - 【請求項３】 三角波信号を出力する三角波発振回路
と、 検出電圧と基準電圧とを入力してその偏差を制御電圧と
して出力する誤差増幅回路と、 前記三角波信号と前記制御電圧とを比較して、その制御
電圧の変動によりデューティ比を変更する矩形波信号を
出力するコンパレータと、 最大デューティ比を決定する予め定めたパルス幅のパル
ス信号を前記三角波信号に同期して発生するパルス信号
発生回路と、 前記コンパレータの矩形波信号と前記パルス発生回路の
パルス信号とを予め定めたタイミングで入力し、前記矩
形波信号のデューティ比が前記最大デューティ比を超え
るとき、前記矩形波信号を前記パルス信号のパルス幅に
基づいて最大デューティ比の矩形波信号に生成して出力
する論理回路とからなるデューティ比設定回路。 - 【請求項４】 請求項３に記載のデューティ比設定回路
において、前記パルス信号発生回路は、前記コンパレー
タの矩形波信号と入力タイミングを合わせるためのタイ
ミング調整回路を備えたことを特徴とするデューティ比
設定回路。 - 【請求項５】 請求項３又は４に記載のデューティ比設
定回路において、 パルス信号発生回路は、三角波発振回路に備えた充放電
回路の充電動作から放電動作に切り替えるための切り替
え制御信号に応答してパルス信号を生成するようにした
ことを特徴とするデューティ比設定回路。 - 【請求項６】 スイッチング素子を含み、そのスイッチ
ング素子がデューティ比制御されることにより、入力電
圧を該入力電圧と異なる電圧値の出力電圧に変換するＤ
Ｃ−ＤＣコンバータ回路部と、 前記出力電圧の電圧値を検出する出力電圧検出回路部
と、 前記検出回路部からの検出電圧に基づいて前記出力電圧
が予め定めた設定電圧になるように前記デューティ比を
変更する矩形波信号を生成し前記スイッチング素子に出
力してデューティ比制御する制御回路部とを備えたＤＣ
−ＤＣコンバータにおいて、 前記制御回路部は、 三角波信号を出力する三角波発振回路と、 前記検出電圧と基準電圧とを入力してその偏差を制御電
圧として出力する誤差増幅回路と、 前記三角波信号と前記制御電圧とを比較して、その制御
電圧の変動により前記デューティ比を変更する矩形波信
号を出力するコンパレータと、 最大デューティ比を決定する予め定めたパルス幅のパル
ス信号を前記三角波信号に同期して発生するパルス信号
発生回路と、 前記コンパレータの矩形波信号と前記パルス発生回路の
パルス信号とを予め定めたタイミングで入力し、前記矩
形波信号のデューティ比が前記最大デューティ比を超え
るとき、前記矩形波信号を前記パルス信号のパルス幅に
基づいて最大デューティ比の矩形波信号に生成して出力
する論理回路とからなることを特徴とするＤＣ−ＤＣコ
ンバータ。 - 【請求項７】 請求項６に記載のＤＣ−ＤＣコンバータ
において、ＤＣ−ＤＣコンバータ回路部は、入力電圧を
該入力電圧より高い電圧値の出力電圧に変換する回路で
あることを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11012779A JP2000217340A (ja) | 1999-01-21 | 1999-01-21 | 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ |
| US09/487,889 US6198264B1 (en) | 1999-01-21 | 2000-01-19 | Maximum duty ratio setting circuit for a DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11012779A JP2000217340A (ja) | 1999-01-21 | 1999-01-21 | 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000217340A true JP2000217340A (ja) | 2000-08-04 |
Family
ID=11814900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11012779A Pending JP2000217340A (ja) | 1999-01-21 | 1999-01-21 | 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6198264B1 (ja) |
| JP (1) | JP2000217340A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002272120A (ja) * | 2001-03-05 | 2002-09-20 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ |
| US6696821B2 (en) | 2002-02-14 | 2004-02-24 | Fujitsu Limited | DC-DC converter, duty-ratio setting circuit and electric appliance using them |
| JP2010110193A (ja) * | 2008-09-30 | 2010-05-13 | Fujitsu Microelectronics Ltd | 出力電圧制御装置、出力電圧制御方法および電子機器 |
| JP2011072156A (ja) * | 2009-09-28 | 2011-04-07 | Roland Corp | Ｄｃ−ｄｃコンバータ |
| JP2012249495A (ja) * | 2011-05-31 | 2012-12-13 | Kyocera Document Solutions Inc | 電源装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718830B2 (ja) * | 2001-02-26 | 2005-11-24 | 株式会社日立製作所 | 電力変換装置 |
| JP4064785B2 (ja) * | 2002-10-30 | 2008-03-19 | セイコーインスツル株式会社 | スイッチングレギュレータ |
| EP1434339A3 (en) * | 2002-12-24 | 2004-10-06 | Becromal S.p.A. | Circuit for power supply |
| JP2005249690A (ja) * | 2004-03-05 | 2005-09-15 | Agilent Technol Inc | 信号保持方法、アナログ・ディジタル変換方法、信号保持装置、アナログ・ディジタル変換装置、および、信号観測装置 |
| JP2007312515A (ja) * | 2006-05-18 | 2007-11-29 | Sony Corp | スイッチング電源装置、電子機器及びスイッチング電源回路の制御方法 |
| CN101227147B (zh) * | 2008-02-19 | 2011-09-14 | 北京中星微电子有限公司 | 一种直流开关电源控制电路 |
| TWI392205B (zh) * | 2008-07-18 | 2013-04-01 | Qisda Corp | 一種直流電產生器及其使用之一種脈衝產生器 |
| US8330437B1 (en) * | 2009-12-04 | 2012-12-11 | National Semiconductor Corporation | Pulse width modulator with transient-based asynchronous reset |
| EP2333955B1 (de) * | 2009-12-11 | 2013-03-13 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Erzeugen einer pulsweiten modulierten Signalfolge |
| US8704504B2 (en) * | 2010-09-03 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855751B2 (ja) * | 1976-01-29 | 1983-12-12 | ソニー株式会社 | 電源回路 |
| JPH0376313A (ja) | 1989-08-18 | 1991-04-02 | Nec Corp | スイッチング・ドライバ回路 |
| JPH11235025A (ja) * | 1998-02-18 | 1999-08-27 | Seiko Instruments Inc | Ｐｗｍ方式のスイッチング・レギュレータ制御回路及びスイッチング・レギュレータ |
| JP2000069746A (ja) * | 1998-08-21 | 2000-03-03 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ |
-
1999
- 1999-01-21 JP JP11012779A patent/JP2000217340A/ja active Pending
-
2000
- 2000-01-19 US US09/487,889 patent/US6198264B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002272120A (ja) * | 2001-03-05 | 2002-09-20 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ |
| US6696821B2 (en) | 2002-02-14 | 2004-02-24 | Fujitsu Limited | DC-DC converter, duty-ratio setting circuit and electric appliance using them |
| KR100888412B1 (ko) | 2002-02-14 | 2009-03-13 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | Ｄｃ-ｄｃ 컨버터, 전자 기기 및 듀티비 설정 회로 |
| JP2010110193A (ja) * | 2008-09-30 | 2010-05-13 | Fujitsu Microelectronics Ltd | 出力電圧制御装置、出力電圧制御方法および電子機器 |
| JP2011072156A (ja) * | 2009-09-28 | 2011-04-07 | Roland Corp | Ｄｃ−ｄｃコンバータ |
| JP2012249495A (ja) * | 2011-05-31 | 2012-12-13 | Kyocera Document Solutions Inc | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6198264B1 (en) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11196343B2 (en) | DC-DC converter | |
| US10218272B2 (en) | Control circuit and control method for switch power supply, and switch power supply | |
| US9787187B2 (en) | Dual-constant-time buck-boost switching regulator and control circuit and method thereof | |
| KR101243595B1 (ko) | 다출력 전원 장치 | |
| US7411316B2 (en) | Dual-input power converter and control methods thereof | |
| CN100394342C (zh) | 多相合成脉动发生器及控制多相稳压器的相位的方法 | |
| US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
| US6744241B2 (en) | Method for driving a switch in a switch-mode converter, and a drive circuit for driving a switch | |
| US10158289B2 (en) | DC/DC converter | |
| US8373395B2 (en) | Power source apparatus, control circuit, and method of controlling power source apparatus | |
| CN1797926A (zh) | 形成电源控制的方法及其设备 | |
| WO2008041722A1 (fr) | Convertisseur continu-continu de type comparateur | |
| JP6556519B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
| US20120299568A1 (en) | Step-up/down dc-dc converter and switching control circuit | |
| JP2009033957A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP5228416B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| CN103023311B (zh) | 电源装置和发光元件驱动装置 | |
| CN110661421B (zh) | 一种负载电流检测方法及其电路 | |
| EP3312982B1 (en) | Step-up/step-down dc/dc converter | |
| JP2004096816A (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| US8957650B2 (en) | Step-up/down DC-DC converter and switching control circuit | |
| CN116995913A (zh) | 多相dc/dc转换器控制装置及多相dc/dc转换器 | |
| JP2022039503A (ja) | スイッチング電源装置 | |
| CN115378246B (zh) | 具有过冲保护的开关电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |