JP2000223385A - 電子デバイスの品質管理方法 - Google Patents
電子デバイスの品質管理方法Info
- Publication number
- JP2000223385A JP2000223385A JP11023945A JP2394599A JP2000223385A JP 2000223385 A JP2000223385 A JP 2000223385A JP 11023945 A JP11023945 A JP 11023945A JP 2394599 A JP2394599 A JP 2394599A JP 2000223385 A JP2000223385 A JP 2000223385A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- yield
- defect
- chip
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/47—Scattering, i.e. diffuse reflection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/94—Investigating contamination, e.g. dust
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 多層の回路パターンを形成する電子デバイス
の各層の形成工程の歩留り影響度を定量化し、電子デバ
イスの不良原因の絞込みを可能とする。 【解決手段】 ウェーハの層形成毎に異物検査を行ない
（ステップ１１）、夫々毎に、異物が一度も検出されな
かったチップ、即ち、異物無チップのみからなるウエー
ハを仮想する（ステップ１２）。また、全ての層形成工
程を経たウェーハについて、電気検査を行ない、良品チ
ップと不良品チップとに区分けする良／不良判定２７を
行なう（ステップ１７）。そして、そして、ステップ１
２で得られた各異物検査毎の仮想のウェーハ夫々につい
て、異物無チップのみが存在するものとして良／不良判
定結果２７から歩留りを算出する。この算出した歩留り
を用いて上記仮想ウェーハ毎の、即ち、層形成の製造工
程毎の歩留り影響度を定量化する。
の各層の形成工程の歩留り影響度を定量化し、電子デバ
イスの不良原因の絞込みを可能とする。 【解決手段】 ウェーハの層形成毎に異物検査を行ない
（ステップ１１）、夫々毎に、異物が一度も検出されな
かったチップ、即ち、異物無チップのみからなるウエー
ハを仮想する（ステップ１２）。また、全ての層形成工
程を経たウェーハについて、電気検査を行ない、良品チ
ップと不良品チップとに区分けする良／不良判定２７を
行なう（ステップ１７）。そして、そして、ステップ１
２で得られた各異物検査毎の仮想のウェーハ夫々につい
て、異物無チップのみが存在するものとして良／不良判
定結果２７から歩留りを算出する。この算出した歩留り
を用いて上記仮想ウェーハ毎の、即ち、層形成の製造工
程毎の歩留り影響度を定量化する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体などの多層
回路パターンを形成する電子デバイスでの歩留り低下の
原因となる異物や欠陥の発生工程を特定する品質管理方
法に関する。
回路パターンを形成する電子デバイスでの歩留り低下の
原因となる異物や欠陥の発生工程を特定する品質管理方
法に関する。
【０００２】
【従来の技術】歩留りとは、前工程と呼ばれるウェーハ
製造工程の最終検査である電気検査（プローブ検査）の
結果で決まる良品率、即ち、ウェーハでの全チップ数に
対する良品チップの割合のことである。この歩留りを向
上させるためには、前工程で複数発生する不良の製造工
程毎の歩留りへの影響度を定量的に求め、歩留り影響度
の大きい製造工程から重点的に対策することが重要であ
る。
製造工程の最終検査である電気検査（プローブ検査）の
結果で決まる良品率、即ち、ウェーハでの全チップ数に
対する良品チップの割合のことである。この歩留りを向
上させるためには、前工程で複数発生する不良の製造工
程毎の歩留りへの影響度を定量的に求め、歩留り影響度
の大きい製造工程から重点的に対策することが重要であ
る。
【０００３】従来、歩留りへの影響度の定量化手法とし
て、次のような手法があった。
て、次のような手法があった。
【０００４】（１）歩留りと欠陥数との相関分析：この
手法は、多層回路パターンで形成される電子デバイスに
おいて、ウェーハに層が形成される毎に異物検査や外観
検査を行ない、検出された欠陥（異物）数と歩留りとの
相関分析を図４に示すように行なうことにより、歩留り
影響度を統計的に把握する手法である。
手法は、多層回路パターンで形成される電子デバイスに
おいて、ウェーハに層が形成される毎に異物検査や外観
検査を行ない、検出された欠陥（異物）数と歩留りとの
相関分析を図４に示すように行なうことにより、歩留り
影響度を統計的に把握する手法である。
【０００５】この手法は、ウェーハ面内に欠陥がランダ
ムに発生して、ポアソン分布に従うことが前提となって
おり、図４（ａ）に示すように、異物数が増加するとと
もに歩留りが低下するのが理想的な相関関係を示すこと
になり、その傾きが異物１個の歩留りに対する影響度
（歩留り影響度）を表わしていることになるが、傷のよ
うに欠陥が一個所に集中したクラスタ欠陥が発生した
り、設備トラブルによってウェーハ面内で欠陥分布に偏
りがある場合には、図４（ｂ）に示すように、異物数と
歩留りとの相関が不明瞭になり、場合によっては、異物
数の増加とともに歩留りが増加するという矛盾が生じて
対応が困難となる。
ムに発生して、ポアソン分布に従うことが前提となって
おり、図４（ａ）に示すように、異物数が増加するとと
もに歩留りが低下するのが理想的な相関関係を示すこと
になり、その傾きが異物１個の歩留りに対する影響度
（歩留り影響度）を表わしていることになるが、傷のよ
うに欠陥が一個所に集中したクラスタ欠陥が発生した
り、設備トラブルによってウェーハ面内で欠陥分布に偏
りがある場合には、図４（ｂ）に示すように、異物数と
歩留りとの相関が不明瞭になり、場合によっては、異物
数の増加とともに歩留りが増加するという矛盾が生じて
対応が困難となる。
【０００６】そこで、その解決方法が「IEEE Journal o
f Solid-State Circuits」vol.SC-12 pp.540−546(197
7)のO.Paz 他による論文“Modification of Poisson st
atistics: Modeling defects induced by diffusion”
や「IEEE Transactions on Semiconductor Manufacturi
ng」vol.4 No.1(1991)のD.J.Friedman 他による論文“C
lustered Defects in IC Fabrication: Impact on Proc
ess Control Charts”などに記載のように、数多く検討
されているが、充分な手法はない。また、検査装置の虚
報が発生した場合、全く意味をもたない結果が得られて
いた。
f Solid-State Circuits」vol.SC-12 pp.540−546(197
7)のO.Paz 他による論文“Modification of Poisson st
atistics: Modeling defects induced by diffusion”
や「IEEE Transactions on Semiconductor Manufacturi
ng」vol.4 No.1(1991)のD.J.Friedman 他による論文“C
lustered Defects in IC Fabrication: Impact on Proc
ess Control Charts”などに記載のように、数多く検討
されているが、充分な手法はない。また、検査装置の虚
報が発生した場合、全く意味をもたない結果が得られて
いた。
【０００７】また、近年では、「Semiconductor Intern
ational」November 1996 pp.139−148 Allan Y.Wongに
よる論文“Statistical Micro Yield Modeling”に示さ
れているように、歩留り成分をシステマティック成分と
ランダム成分とに分解し、これら成分毎に相関分析を行
なうことも検討されているが、クラスタ欠陥の課題は充
分に解決できていない。また、検査装置の虚報には、対
応できない。
ational」November 1996 pp.139−148 Allan Y.Wongに
よる論文“Statistical Micro Yield Modeling”に示さ
れているように、歩留り成分をシステマティック成分と
ランダム成分とに分解し、これら成分毎に相関分析を行
なうことも検討されているが、クラスタ欠陥の課題は充
分に解決できていない。また、検査装置の虚報には、対
応できない。
【０００８】（２）致命率算出手法：これは、「セミコ
ン関西'97ULSI技術セミナ予稿集」pp.4/42−4/47(1997)
のS.Hall 他による論文“Yield Monitoring and Analys
is in Semiconductor Manufacturing”に記述されてい
る手法であって、図５に示すように、各層が形成される
毎に異物検査や外観検査を行ない、その欠陥が存在する
チップの最終検査（プローブ検査）の良品，不良品の判
定結果から、異物が検出されなかったチップ（異物無チ
ップ）と異物が検出されたチップ（異物有チップ）毎
に、良品チップの個数ａ，ｃと不良品チップの個数ｂ，
ｄとを求め、さらに、これらから異物無チップ歩留りと
異物有チップ歩留りとを求めて各層での致命率を算出す
るものである。算出された致命率から、欠陥によって損
失したチップ数を把握することができる。
ン関西'97ULSI技術セミナ予稿集」pp.4/42−4/47(1997)
のS.Hall 他による論文“Yield Monitoring and Analys
is in Semiconductor Manufacturing”に記述されてい
る手法であって、図５に示すように、各層が形成される
毎に異物検査や外観検査を行ない、その欠陥が存在する
チップの最終検査（プローブ検査）の良品，不良品の判
定結果から、異物が検出されなかったチップ（異物無チ
ップ）と異物が検出されたチップ（異物有チップ）毎
に、良品チップの個数ａ，ｃと不良品チップの個数ｂ，
ｄとを求め、さらに、これらから異物無チップ歩留りと
異物有チップ歩留りとを求めて各層での致命率を算出す
るものである。算出された致命率から、欠陥によって損
失したチップ数を把握することができる。
【０００９】この手法は、クラスタ欠陥や加工寸法，膜
厚などのプロセスマージン不良の影響はほとんど受けず
に、歩留り影響度を算出することができる。しかし、検
査装置の虚報には、対応できない。
厚などのプロセスマージン不良の影響はほとんど受けず
に、歩留り影響度を算出することができる。しかし、検
査装置の虚報には、対応できない。
【００１０】（３）クリティカルエリア法：この手法
は、回路パターンのCADデータと異物検査や外観検査で
検出した欠陥のサイズや位置を照らし合わせて、チップ
内の場所毎に致命性を決定する手法である。致命性の決
定方法としては、「IBM Journal of Research and Deve
lopment」vol.28 no.4 JULY 1984 pp.461−475のC.H.St
apperによる論文“Modeling ofdefects in integrated
circuit photolithographic patterns”や「IEEE Journ
al of Solid-State Circuits」vol.SC−20 no.4 AUGUST
1985 pp.874−877のA.V.Ferris-Prabhuによる論文“Mo
deling the Critical Area in Yield Forecasts”など
に記載のように、いろいろな方法が提案されている。ま
た、クリティカルエリア法を用いた歩留り管理システム
（例えば、米国特許第５,５９８,３４１号明細書）も提
案されている。
は、回路パターンのCADデータと異物検査や外観検査で
検出した欠陥のサイズや位置を照らし合わせて、チップ
内の場所毎に致命性を決定する手法である。致命性の決
定方法としては、「IBM Journal of Research and Deve
lopment」vol.28 no.4 JULY 1984 pp.461−475のC.H.St
apperによる論文“Modeling ofdefects in integrated
circuit photolithographic patterns”や「IEEE Journ
al of Solid-State Circuits」vol.SC−20 no.4 AUGUST
1985 pp.874−877のA.V.Ferris-Prabhuによる論文“Mo
deling the Critical Area in Yield Forecasts”など
に記載のように、いろいろな方法が提案されている。ま
た、クリティカルエリア法を用いた歩留り管理システム
（例えば、米国特許第５,５９８,３４１号明細書）も提
案されている。
【００１１】このクリティカルエリア法は、上記の歩留
りと欠陥数との相関分析や致命率算出手法に比べて、回
路パターンを考慮するため、精度良く算出することが可
能であり、また、この利点から、最終的な歩留りの予測
に活用されることが多い。しかし、上記の歩留りと欠陥
数との相関分析や致命率算出手法と同様、検査装置の虚
報へは対応できない。
りと欠陥数との相関分析や致命率算出手法に比べて、回
路パターンを考慮するため、精度良く算出することが可
能であり、また、この利点から、最終的な歩留りの予測
に活用されることが多い。しかし、上記の歩留りと欠陥
数との相関分析や致命率算出手法と同様、検査装置の虚
報へは対応できない。
【００１２】検査装置の虚報とは、実際には異物や欠陥
ではない検査装置の誤検出である。例えば、ウェーハ上
の膜の状態が、本来、欠陥とはならないものであるが、
その状態が通常と微妙に異なる場合には、検査装置の感
度を限界まであげると、欠陥として検出される場合があ
り、また、検査装置の照明が劣化したりすると、同様の
ことが発生する。これが検査装置の虚報であって、従来
では、上記の手法を含めたどの手法でも、このように欠
陥ではないものを欠陥と判定することがあり、この判定
結果を解析に用いているため、解析結果の精度を悪化さ
せていた。
ではない検査装置の誤検出である。例えば、ウェーハ上
の膜の状態が、本来、欠陥とはならないものであるが、
その状態が通常と微妙に異なる場合には、検査装置の感
度を限界まであげると、欠陥として検出される場合があ
り、また、検査装置の照明が劣化したりすると、同様の
ことが発生する。これが検査装置の虚報であって、従来
では、上記の手法を含めたどの手法でも、このように欠
陥ではないものを欠陥と判定することがあり、この判定
結果を解析に用いているため、解析結果の精度を悪化さ
せていた。
【００１３】
【発明が解決しようとする課題】従来の歩留り影響度の
定量化手法は、クラスタ欠陥やウェーハ面内での欠陥分
布の偏り，検査装置の虚報，プロセスマージン不良など
の異物以外の外乱の影響などによって計算結果が左右さ
れ、歩留り影響度の高精度な定量化が難題であった。
定量化手法は、クラスタ欠陥やウェーハ面内での欠陥分
布の偏り，検査装置の虚報，プロセスマージン不良など
の異物以外の外乱の影響などによって計算結果が左右さ
れ、歩留り影響度の高精度な定量化が難題であった。
【００１４】また、上記従来の手法では、各層の検出欠
陥を比較し、新たに発生した異物や欠陥を正味異物ある
いは正味欠陥と称して、図６に示すように、それまでの
層で検出された異物や欠陥のデータを除去し、正味異物
や正味欠陥だけを抽出しておくことが必須であった。即
ち、図６に示すように、最初の検査（１）で検出された
異物は、その直前に形成された層で発生した異物として
検査（１）の正味異物とするが、次の検査（２）では、
そこで検出された異物から検査（１）で検出された異物
を除いて、残りの異物を検査（２）の正味異物とし、さ
らに次の検査（３）では、そこで検出された異物から検
査（１），（２）で検出された異物を除いて、残りの異
物を検査（３）の正味異物とし、以下同様に処理して順
次の検査の正味異物を求めるものである。
陥を比較し、新たに発生した異物や欠陥を正味異物ある
いは正味欠陥と称して、図６に示すように、それまでの
層で検出された異物や欠陥のデータを除去し、正味異物
や正味欠陥だけを抽出しておくことが必須であった。即
ち、図６に示すように、最初の検査（１）で検出された
異物は、その直前に形成された層で発生した異物として
検査（１）の正味異物とするが、次の検査（２）では、
そこで検出された異物から検査（１）で検出された異物
を除いて、残りの異物を検査（２）の正味異物とし、さ
らに次の検査（３）では、そこで検出された異物から検
査（１），（２）で検出された異物を除いて、残りの異
物を検査（３）の正味異物とし、以下同様に処理して順
次の検査の正味異物を求めるものである。
【００１５】しかし、正味異物や正味欠陥の抽出は、検
査装置のＸＹステージの再現性やウェーハのアライメン
ト誤差により、必ずしも工程間の欠陥の照合が正しく行
なわれるとは限らなかったし、また、クラスタ欠陥は、
工程間で見え方に違いがあり、特に、クラスタ欠陥は各
層毎に面積の変動が大きく、正味異物や正味欠陥の抽出
が難題であった。
査装置のＸＹステージの再現性やウェーハのアライメン
ト誤差により、必ずしも工程間の欠陥の照合が正しく行
なわれるとは限らなかったし、また、クラスタ欠陥は、
工程間で見え方に違いがあり、特に、クラスタ欠陥は各
層毎に面積の変動が大きく、正味異物や正味欠陥の抽出
が難題であった。
【００１６】本発明の目的は、かかる問題を解消し、歩
留り影響度を従来の手法よりも高精度に定量化すること
ができ、特に、クラスタ欠陥やウェーハ面内での欠陥分
布の偏り，検査装置の虚報，プロセスマージン不良の影
響を受けず、正味異物や正味欠陥の抽出を必要としない
で歩留り影響度を高精度に定量化することができるよう
にした電子デバイスの品質管理方法を提供することにあ
る。
留り影響度を従来の手法よりも高精度に定量化すること
ができ、特に、クラスタ欠陥やウェーハ面内での欠陥分
布の偏り，検査装置の虚報，プロセスマージン不良の影
響を受けず、正味異物や正味欠陥の抽出を必要としない
で歩留り影響度を高精度に定量化することができるよう
にした電子デバイスの品質管理方法を提供することにあ
る。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、回路パターンなどの層が多層形成されて
複数のチップからなる電子デバイスにおいて、欠陥検査
で検出される異物や欠陥が存在しないチップの歩留りの
変化量に着目するものである。発生した異物や欠陥自身
をデータ解析するのではないため、異物数や異物のサイ
ズ，クラスタ欠陥，欠陥分布の偏り，検査装置の虚報，
プロセスマージン不良などの影響を一切受けずに、ま
た、正味異物や正味欠陥を抽出することもなく、真に歩
留りの低下量だけを算出することが可能となる。
に、本発明は、回路パターンなどの層が多層形成されて
複数のチップからなる電子デバイスにおいて、欠陥検査
で検出される異物や欠陥が存在しないチップの歩留りの
変化量に着目するものである。発生した異物や欠陥自身
をデータ解析するのではないため、異物数や異物のサイ
ズ，クラスタ欠陥，欠陥分布の偏り，検査装置の虚報，
プロセスマージン不良などの影響を一切受けずに、ま
た、正味異物や正味欠陥を抽出することもなく、真に歩
留りの低下量だけを算出することが可能となる。
【００１８】具体的には、上記層が形成される毎に、異
物や外観などの少なくともいずれかの欠陥検査をチップ
毎に行なう第１のステップと、該第１のステップでの該
欠陥検査毎に、該欠陥検査及び過去の全ての欠陥検査で
欠陥が１つも検出されないチップを欠陥無チップとして
抽出する第２のステップと、層形成された該電子デバイ
スを該チップ毎に電気検査し、良品チップと不良品チッ
プとに区分する第３のステップと、該第２ステップによ
る該欠陥検査毎の抽出結果と該第３のステップで得られ
た区分結果とを突き合わせ、該欠陥検査毎に、該欠陥検
査までの欠陥無チップのみからなるものとしたときの歩
留りを算出する第４のステップとを有し、算出された各
欠陥検査毎の歩留りから定量的に該電子デバイスの歩留
りに低下原因となる層を絞り込むようにするものであ
る。これにより、対策すべき製造工程に対策の優先順位
をつけることも可能となる。
物や外観などの少なくともいずれかの欠陥検査をチップ
毎に行なう第１のステップと、該第１のステップでの該
欠陥検査毎に、該欠陥検査及び過去の全ての欠陥検査で
欠陥が１つも検出されないチップを欠陥無チップとして
抽出する第２のステップと、層形成された該電子デバイ
スを該チップ毎に電気検査し、良品チップと不良品チッ
プとに区分する第３のステップと、該第２ステップによ
る該欠陥検査毎の抽出結果と該第３のステップで得られ
た区分結果とを突き合わせ、該欠陥検査毎に、該欠陥検
査までの欠陥無チップのみからなるものとしたときの歩
留りを算出する第４のステップとを有し、算出された各
欠陥検査毎の歩留りから定量的に該電子デバイスの歩留
りに低下原因となる層を絞り込むようにするものであ
る。これにより、対策すべき製造工程に対策の優先順位
をつけることも可能となる。
【００１９】この結果、正味異物や正味欠陥を抽出する
必要とせず、クラスタ欠陥やウェーハ面内での欠陥分布
の偏り，検査装置の虚報，プロセスマージン不良の影響
を受けることがない。特に、検査装置の虚報の影響を受
けないことは、過去に例がない。
必要とせず、クラスタ欠陥やウェーハ面内での欠陥分布
の偏り，検査装置の虚報，プロセスマージン不良の影響
を受けることがない。特に、検査装置の虚報の影響を受
けないことは、過去に例がない。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図１は本発明による電子デバイス品質管
理方法の一実施形態を示す図であって、ここでは、半導
体ウェーハの異物発生工程の絞込みに適用した場合を示
すものである。
より説明する。図１は本発明による電子デバイス品質管
理方法の一実施形態を示す図であって、ここでは、半導
体ウェーハの異物発生工程の絞込みに適用した場合を示
すものである。
【００２１】また、図２はかかる実施形態を実行する装
置の一具体例を示すブロック図であって、３１は異物検
査装置、３２は外観検査装置、３３は電気検査（プロー
ブ）検査装置（テスタ）、４１は異物／外観検査データ
ベース、４２は電気検査データベース、５１は異物／外
観データ収集ステーション、５２は電気検査データ収集
ステーション、６１はデータ解析部、６２は解析ステー
ションである。
置の一具体例を示すブロック図であって、３１は異物検
査装置、３２は外観検査装置、３３は電気検査（プロー
ブ）検査装置（テスタ）、４１は異物／外観検査データ
ベース、４２は電気検査データベース、５１は異物／外
観データ収集ステーション、５２は電気検査データ収集
ステーション、６１はデータ解析部、６２は解析ステー
ションである。
【００２２】図１及び図２において、ここでは、異物検
査装置３１と外観検査装置３２の少なくともいずれか一
方が１台以上設けられており、これらにより、半導体ウ
ェーハに層が形成される毎に、異物や外観の欠陥の検査
（以下、これら検査をまとめて異物検査という）が行な
われるが、以下では、異物検査装置３１が使用されて異
物検査が行なわれるものとする。これが図１でのステッ
プ１１であって、図１に示す異物検査結果２１は夫々の
異物検査での検査結果を示すものであり、最初の異物検
査を異物検査（１）といい、以下、順番に異物検査
（２），……，（ｎ−１），（ｎ）とし、ｎ回の検査が
行なわれるものとする。また、丸枠は半導体ウェーハを
示し、四角い枠はチップを、黒丸は検出された異物を夫
々表わしている。夫々の検査結果は、各検査毎に区別し
て、図２での異物／外観データ収集ステーション５１の
異物／外観検査データベース４１に順に格納される。
査装置３１と外観検査装置３２の少なくともいずれか一
方が１台以上設けられており、これらにより、半導体ウ
ェーハに層が形成される毎に、異物や外観の欠陥の検査
（以下、これら検査をまとめて異物検査という）が行な
われるが、以下では、異物検査装置３１が使用されて異
物検査が行なわれるものとする。これが図１でのステッ
プ１１であって、図１に示す異物検査結果２１は夫々の
異物検査での検査結果を示すものであり、最初の異物検
査を異物検査（１）といい、以下、順番に異物検査
（２），……，（ｎ−１），（ｎ）とし、ｎ回の検査が
行なわれるものとする。また、丸枠は半導体ウェーハを
示し、四角い枠はチップを、黒丸は検出された異物を夫
々表わしている。夫々の検査結果は、各検査毎に区別し
て、図２での異物／外観データ収集ステーション５１の
異物／外観検査データベース４１に順に格納される。
【００２３】なお、この異物検査装置３１としては、半
導体ウエーハの層上に光を照射して散乱光を検出し、そ
の散乱光の強度から異物と判定してその位置などを検出
するものである。
導体ウエーハの層上に光を照射して散乱光を検出し、そ
の散乱光の強度から異物と判定してその位置などを検出
するものである。
【００２４】この半導体ウェーハの製造工程が終了して
最終の異物検査（ｎ）が行なわれると、次に、図２の電
気検査装置３３により、この半導体ウェーハの電気検査
が行なわれ、この半導体ウェーハでの各チップ毎に良
品，不良品の判定が行なわれる。これが図１でのステッ
プ１７であり、その良／不良判定結果２７として、良品
チップ（白枠）と不良品チップ（黒枠）とに各チップが
区分される。この判定結果２７は電気検査データ収集ス
テーション５２の電気検査データペース４２に格納され
る。
最終の異物検査（ｎ）が行なわれると、次に、図２の電
気検査装置３３により、この半導体ウェーハの電気検査
が行なわれ、この半導体ウェーハでの各チップ毎に良
品，不良品の判定が行なわれる。これが図１でのステッ
プ１７であり、その良／不良判定結果２７として、良品
チップ（白枠）と不良品チップ（黒枠）とに各チップが
区分される。この判定結果２７は電気検査データ収集ス
テーション５２の電気検査データペース４２に格納され
る。
【００２５】このようにして、ステップ１１による同じ
半導体ウェーハの各層での異物検査結果２１が異物外観
検査データベース４１に、この半導体ウェーハの電気検
査による良／不良判定結果２７が電気検査データベース
４２に夫々得られると、次に、異物外観検査データベー
ス４１と電気検査データベース４２とのデータが解析ス
テーション６２に読み出され、データ解析部６１でステ
ップ１２の処理が行なわれ、ステップ１３の演算が行な
われる。
半導体ウェーハの各層での異物検査結果２１が異物外観
検査データベース４１に、この半導体ウェーハの電気検
査による良／不良判定結果２７が電気検査データベース
４２に夫々得られると、次に、異物外観検査データベー
ス４１と電気検査データベース４２とのデータが解析ス
テーション６２に読み出され、データ解析部６１でステ
ップ１２の処理が行なわれ、ステップ１３の演算が行な
われる。
【００２６】ステップ１２は、各層の異物検査結果毎
に、その異物検査までに異物が一度も検出されなかった
チップ（即ち、異物無チップ）を検出するものである。
つまり、ｋ＝１，２，３，……，ｎとすると、ｋ番目の
異物検査（ｋ）に対しては、異物検査（１）から異物検
査（ｋ）までの異物検査結果２１で異物が一度もみられ
なかったチップを抽出するものである。その異物無チッ
プ抽出結果２２としては、図示するように、例えば、異
物検査（１）までの異物無チップ，異物検査（ｎ−１）
までの異物無チップ，異物検査（ｎ）までの異物無チッ
プを夫々ハッチングして示しており、「異物検査（１）
までの異物無チップ」は最初の異物検査で検出される異
物無チップ、「異物検査（ｎ）までの異物無チップ」は
最初から最後までの異物検査で一度も異物が検出されな
かったチップである。この異物無チップの個数は、当然
のことながら、異物検査が進むにつれて不変であるか、
減少する。
に、その異物検査までに異物が一度も検出されなかった
チップ（即ち、異物無チップ）を検出するものである。
つまり、ｋ＝１，２，３，……，ｎとすると、ｋ番目の
異物検査（ｋ）に対しては、異物検査（１）から異物検
査（ｋ）までの異物検査結果２１で異物が一度もみられ
なかったチップを抽出するものである。その異物無チッ
プ抽出結果２２としては、図示するように、例えば、異
物検査（１）までの異物無チップ，異物検査（ｎ−１）
までの異物無チップ，異物検査（ｎ）までの異物無チッ
プを夫々ハッチングして示しており、「異物検査（１）
までの異物無チップ」は最初の異物検査で検出される異
物無チップ、「異物検査（ｎ）までの異物無チップ」は
最初から最後までの異物検査で一度も異物が検出されな
かったチップである。この異物無チップの個数は、当然
のことながら、異物検査が進むにつれて不変であるか、
減少する。
【００２７】次に、ステップ１３では、ステップ１２で
得られた異物無チップの抽出結果２２とステップ１７で
得られたプローブ（電気）検査による判定結果２７とか
ら、上記ウェーハには、異物が少なくとも１回以上検出
されたチップ（異物有チップ）がなく、異物無チップの
みからなるものとして、この場合のウェーハの歩留りを
算出するものである。
得られた異物無チップの抽出結果２２とステップ１７で
得られたプローブ（電気）検査による判定結果２７とか
ら、上記ウェーハには、異物が少なくとも１回以上検出
されたチップ（異物有チップ）がなく、異物無チップの
みからなるものとして、この場合のウェーハの歩留りを
算出するものである。
【００２８】即ち、いま、ステップ１２の抽出結果２２
内の「異物検査（１）まで」の抽出結果２２１について
みると、良／不良判定結果２７での全チップのうちの抽
出結果２２１で異物が検出された３個のチップ（異物有
チップ）を除き、残りの異物無チップが良品チップであ
るか、不良品チップであるかを良／不良判定結果２７か
ら判定し直し、その判定結果から歩留りを算出するもの
である。この歩留りを「異物検査（１）までの異物無チ
ップの歩留り」という。以下、同様にして、全ての異物
無チップ抽出結果について歩留りを算出する。異物検査
（ｋ）までの異物無チップ抽出結果に対する歩留りを
「異物検査（ｋ）までの異物無チップの歩留り」とい
う。
内の「異物検査（１）まで」の抽出結果２２１について
みると、良／不良判定結果２７での全チップのうちの抽
出結果２２１で異物が検出された３個のチップ（異物有
チップ）を除き、残りの異物無チップが良品チップであ
るか、不良品チップであるかを良／不良判定結果２７か
ら判定し直し、その判定結果から歩留りを算出するもの
である。この歩留りを「異物検査（１）までの異物無チ
ップの歩留り」という。以下、同様にして、全ての異物
無チップ抽出結果について歩留りを算出する。異物検査
（ｋ）までの異物無チップ抽出結果に対する歩留りを
「異物検査（ｋ）までの異物無チップの歩留り」とい
う。
【００２９】このようにして、各県様での異物無チップ
の歩留りが得られると、次に、ステップ１４に進み、層
形成の各製造工程での歩留り影響度が算出される。異物
検査（ｋ−１）と異物検査（ｋ）との間の製造工程の歩
留り影響度（ｋ）は、次式、
の歩留りが得られると、次に、ステップ１４に進み、層
形成の各製造工程での歩留り影響度が算出される。異物
検査（ｋ−１）と異物検査（ｋ）との間の製造工程の歩
留り影響度（ｋ）は、次式、
【００３０】
【数１】
【００３１】で求められる。但し、ｋ＝１，２，３，…
…，ｎであって、「異物検査（０）までの異物無チップ
の歩留り」とは、半導体ウェーハの全チップに対する歩
留りであって、良／不良判定結果２７から得られる歩留
りである。
…，ｎであって、「異物検査（０）までの異物無チップ
の歩留り」とは、半導体ウェーハの全チップに対する歩
留りであって、良／不良判定結果２７から得られる歩留
りである。
【００３２】ここで、層形成の製造工程が進むにつれ
て、異物が発生するチップの累積個数か変化しないか、
増加し、従って、異物無チップの個数は変化しないか、
減少するから、異物検査（ｋ）までの異物無チップの歩
留りは、ｋ＝１，２，３，……と異物検査が進むにつれ
て上昇していく。従って、
て、異物が発生するチップの累積個数か変化しないか、
増加し、従って、異物無チップの個数は変化しないか、
減少するから、異物検査（ｋ）までの異物無チップの歩
留りは、ｋ＝１，２，３，……と異物検査が進むにつれ
て上昇していく。従って、
【００３３】
【数２】
【００３４】であって、異物の発生個数が多いほど、こ
の比は０に近づくことになる。従って、上記数１によ
り、異物の発生個数が多いほど、歩留り影響度（ｋ）は
値が大きくなり、このことから、異物検査毎の、従っ
て、膜形成の製造工程の歩留りに対する影響の度合いが
定量的にわかることになる。
の比は０に近づくことになる。従って、上記数１によ
り、異物の発生個数が多いほど、歩留り影響度（ｋ）は
値が大きくなり、このことから、異物検査毎の、従っ
て、膜形成の製造工程の歩留りに対する影響の度合いが
定量的にわかることになる。
【００３５】このようにして、異物検査（ｋ）が行なわ
れる毎の歩留り影響度（ｋ）を算出することにより、異
物検査毎の歩留りに対する影響度を定量的に知ることが
できるが、これを使用する場合には、ステップ１５で歩
留り影響度の大きい順に異物検査を整列したテーブルを
作成し、異物対策優先順位リスト２５として図２に示す
表示画面７１に表示したり、あるいはプリンタから出力
したりし、どの製造工程から異物対策を優先して対策す
べきかを知ることができるようにしてもよいし、あるい
はまた、ステップ１６で歩留り影響度の各異物検査に対
するグラフ２６を作成し、同様の方法で出力することも
できる。この例では、異物検査（２），（６），
（８），……で歩留り影響度が大きいものとしており、
それらの直前の膜形成の製造工程順に優先して異物対策
をすべきことを示している。
れる毎の歩留り影響度（ｋ）を算出することにより、異
物検査毎の歩留りに対する影響度を定量的に知ることが
できるが、これを使用する場合には、ステップ１５で歩
留り影響度の大きい順に異物検査を整列したテーブルを
作成し、異物対策優先順位リスト２５として図２に示す
表示画面７１に表示したり、あるいはプリンタから出力
したりし、どの製造工程から異物対策を優先して対策す
べきかを知ることができるようにしてもよいし、あるい
はまた、ステップ１６で歩留り影響度の各異物検査に対
するグラフ２６を作成し、同様の方法で出力することも
できる。この例では、異物検査（２），（６），
（８），……で歩留り影響度が大きいものとしており、
それらの直前の膜形成の製造工程順に優先して異物対策
をすべきことを示している。
【００３６】ところで、上記の異物検査（ｋ）までの異
物無チップの歩留りは（但し、ｋ＝１，２，３，……，
ｎ）、この異物検査（ｋ）までに一度も異物が検出され
ないチップのみからなる場合の歩留りである。この実施
形態では、上記のように、歩留り影響度（ｋ）を求めて
各製造工程の歩留りに対する影響の度合いを知るように
する代わりに、ステップ１８のように、ステップ１３で
求めた異物検査（ｋ）での異物無チップの歩留りを夫々
の異物検査（ｋ）での達成歩留りとし、そのグラフ２８
を作成して出力するようにしてもよい。
物無チップの歩留りは（但し、ｋ＝１，２，３，……，
ｎ）、この異物検査（ｋ）までに一度も異物が検出され
ないチップのみからなる場合の歩留りである。この実施
形態では、上記のように、歩留り影響度（ｋ）を求めて
各製造工程の歩留りに対する影響の度合いを知るように
する代わりに、ステップ１８のように、ステップ１３で
求めた異物検査（ｋ）での異物無チップの歩留りを夫々
の異物検査（ｋ）での達成歩留りとし、そのグラフ２８
を作成して出力するようにしてもよい。
【００３７】ここで、異物検査（ｋ）での達成歩留りと
は、半導体ウェーハが最初から異物検査（ｋ）までの異
物無チップのみからなっている場合の歩留りであって、
例えば、異物無チップ抽出結果２２での異物検査（ｎ−
１）までの抽出結果２２２についてみると、ここでは、
半導体ウェーハには、この異物検査（ｎ−１）までに８
個の異物有チップが存在していたことになるが、この半
導体ウェーハにこの８個の異物有チップを除いたハッチ
ングして示す異物無チップのみしかなかったものと仮想
すると、かかる仮想的な半導体ウェーハでは、異物検査
（１）〜（ｎ−１）で１つも異物が検出されなかったこ
とになる。かかる仮想的な半導体ウェーハに対し、これ
ら異物無チップと同じチップしかないものとする良／不
良判定結果２７を照合して求めた歩留りが、上記ステッ
プ１３で求めた異物検査（ｎ−１）までの異物無チップ
の歩留りであるが、これを、また、異物検査（ｎ−１）
までの達成歩留りとするものである。
は、半導体ウェーハが最初から異物検査（ｋ）までの異
物無チップのみからなっている場合の歩留りであって、
例えば、異物無チップ抽出結果２２での異物検査（ｎ−
１）までの抽出結果２２２についてみると、ここでは、
半導体ウェーハには、この異物検査（ｎ−１）までに８
個の異物有チップが存在していたことになるが、この半
導体ウェーハにこの８個の異物有チップを除いたハッチ
ングして示す異物無チップのみしかなかったものと仮想
すると、かかる仮想的な半導体ウェーハでは、異物検査
（１）〜（ｎ−１）で１つも異物が検出されなかったこ
とになる。かかる仮想的な半導体ウェーハに対し、これ
ら異物無チップと同じチップしかないものとする良／不
良判定結果２７を照合して求めた歩留りが、上記ステッ
プ１３で求めた異物検査（ｎ−１）までの異物無チップ
の歩留りであるが、これを、また、異物検査（ｎ−１）
までの達成歩留りとするものである。
【００３８】上記抽出結果２２２で示される異物有チッ
プを除いた異物無チップのみからなる仮想的な半導体ウ
ェーハに対しては、異物検査（１）〜（ｎ−１）で１つ
も異物が検出されないことになるから、その歩留りは異
物検査（１）〜（ｎ−１）で等しい。つまり、異物検査
（ｎ−１）の達成歩留りは、仮想的に異物検査（１）〜
（ｎ−１）の間一定に保持されてきたものである。
プを除いた異物無チップのみからなる仮想的な半導体ウ
ェーハに対しては、異物検査（１）〜（ｎ−１）で１つ
も異物が検出されないことになるから、その歩留りは異
物検査（１）〜（ｎ−１）で等しい。つまり、異物検査
（ｎ−１）の達成歩留りは、仮想的に異物検査（１）〜
（ｎ−１）の間一定に保持されてきたものである。
【００３９】そして、抽出結果２２２を例とした場合、
８個の異物有チップを除いた仮想的な半導体ウェーハに
ついて層形成をして異物検査（ｎ）を行なった場合、異
物が生じなければ、異物による不良品チップが生ずるこ
とがなく、また、この層形成で寸法や膜厚の不良などの
プロセスマージン不良で不良チップが発生しなければ、
この仮想的な半導体ウェーハの歩留りは達成歩留りから
低下することがないが、異物やプロセスマージン不良が
発生して不良品チップが発生した場合には、このときの
仮想的な半導体ウェーハの歩留りは達成歩留りよりも低
下することになる。このように、一般に、異物検査
（ｋ）の達成歩留りとは、異物検査（ｋ）までに一度も
異物が検出されなかった異物無チップのみからなる仮想
的な半導体ウェーハがとり得る最大の歩留りのことであ
る。
８個の異物有チップを除いた仮想的な半導体ウェーハに
ついて層形成をして異物検査（ｎ）を行なった場合、異
物が生じなければ、異物による不良品チップが生ずるこ
とがなく、また、この層形成で寸法や膜厚の不良などの
プロセスマージン不良で不良チップが発生しなければ、
この仮想的な半導体ウェーハの歩留りは達成歩留りから
低下することがないが、異物やプロセスマージン不良が
発生して不良品チップが発生した場合には、このときの
仮想的な半導体ウェーハの歩留りは達成歩留りよりも低
下することになる。このように、一般に、異物検査
（ｋ）の達成歩留りとは、異物検査（ｋ）までに一度も
異物が検出されなかった異物無チップのみからなる仮想
的な半導体ウェーハがとり得る最大の歩留りのことであ
る。
【００４０】かかる達成歩留りは、上記のように、その
ときの異物検査（ｋ）で検出される異物が急増した場
合、値が急増する。従って、図示する達成歩留りのグラ
フ２８において、その折線グラフの勾配が急なほど発生
する異物が多いことになり、最終製品となる半導体ウェ
ーハの歩留りに大きく影響していることになる。
ときの異物検査（ｋ）で検出される異物が急増した場
合、値が急増する。従って、図示する達成歩留りのグラ
フ２８において、その折線グラフの勾配が急なほど発生
する異物が多いことになり、最終製品となる半導体ウェ
ーハの歩留りに大きく影響していることになる。
【００４１】このようにして、ｋ＝１，２，３，……，
ｎとして、異物検査（ｋ）までの異物無チップの歩留り
をグラフ化することにより、各層形成の製造工程の歩留
りへの影響の度合いを定量的に表わすことができる。
ｎとして、異物検査（ｋ）までの異物無チップの歩留り
をグラフ化することにより、各層形成の製造工程の歩留
りへの影響の度合いを定量的に表わすことができる。
【００４２】なお、達成歩留りのグラフ２８において、
異物検査（０）の達成歩留りは、半導体ウェーハの全チ
ップに対する歩留りであり、良／不良判定結果２７から
求めたものである。また、異物検査（ｎ）の達成歩留り
は、良／不良判定結果２７での異物が原因となる不良品
チップが除かれ、不良品チップがプロセスマージン不良
によるもののみの場合の歩留りである。
異物検査（０）の達成歩留りは、半導体ウェーハの全チ
ップに対する歩留りであり、良／不良判定結果２７から
求めたものである。また、異物検査（ｎ）の達成歩留り
は、良／不良判定結果２７での異物が原因となる不良品
チップが除かれ、不良品チップがプロセスマージン不良
によるもののみの場合の歩留りである。
【００４３】以上のように、この実施形態では、上記従
来技術のような正味異物を検出して用いるものではない
から、検査装置から虚報があっても、その虚報があった
チップを解析対象外とする。そのため、検査装置の虚報
があったとしても、精度良く歩留り影響度を算出するこ
とができ、検査装置の虚報を恐れず、感度を上げること
が有効である。
来技術のような正味異物を検出して用いるものではない
から、検査装置から虚報があっても、その虚報があった
チップを解析対象外とする。そのため、検査装置の虚報
があったとしても、精度良く歩留り影響度を算出するこ
とができ、検査装置の虚報を恐れず、感度を上げること
が有効である。
【００４４】また、上記実施形態を実行する装置として
は、生産量の多い製造ラインでは、図２で示したように
構成することになるが、生産量がさほど多くない製造ラ
インでは、図３に示すように、データ収集と解析を同一
ステーション６０で実現し、また、検査データベース４
０も、異物検査，外観検査及び電気検査の各検査データ
を同一データベースで実現することが可能である。
は、生産量の多い製造ラインでは、図２で示したように
構成することになるが、生産量がさほど多くない製造ラ
インでは、図３に示すように、データ収集と解析を同一
ステーション６０で実現し、また、検査データベース４
０も、異物検査，外観検査及び電気検査の各検査データ
を同一データベースで実現することが可能である。
【００４５】以上、本発明の一実施形態について説明し
たが、本発明はこの実施形態のみに限定されるものでは
ない。
たが、本発明はこの実施形態のみに限定されるものでは
ない。
【００４６】即ち、上記実施形態では、半導体ウェーハ
への層形成毎に異物検査を行なうものとしたが、異物が
発生しにくい層の形成の場合には、異物検査を省いても
よく、これにより、工期のスピードアップを図ることが
できる。また、異物検査の代わりに、形成された回路パ
ターンの異常部分を欠陥とし、その位置とサイズを検出
する外観検査を行なうようにしてもよいし、異物検査と
外観検査を併用するようにしてよい。
への層形成毎に異物検査を行なうものとしたが、異物が
発生しにくい層の形成の場合には、異物検査を省いても
よく、これにより、工期のスピードアップを図ることが
できる。また、異物検査の代わりに、形成された回路パ
ターンの異常部分を欠陥とし、その位置とサイズを検出
する外観検査を行なうようにしてもよいし、異物検査と
外観検査を併用するようにしてよい。
【００４７】この実施形態では、検出感度の良い検査を
行なうほど有効に作用する。検査装置の感度がよい場
合、電気検査直前の最終異物検査までに異物が１つも検
出されていないチップの歩留りは、寸法や膜厚などのプ
ロセスマージン不良に起因する歩留りと一致する。
行なうほど有効に作用する。検査装置の感度がよい場
合、電気検査直前の最終異物検査までに異物が１つも検
出されていないチップの歩留りは、寸法や膜厚などのプ
ロセスマージン不良に起因する歩留りと一致する。
【００４８】
【発明の効果】以上説明したように、本発明によると、
半導体などの電子デバイスの製造工程の歩留りへの影響
度を定量化することができて、重点的に対策する必要が
ある製造工程を容易かつ効果的に把握することに有効で
あるし、その歩留り影響度を精度良く定量化してその対
策の優先順位づけが可能となり、不良解析や歩留りの向
上に効果的に寄与することになる。
半導体などの電子デバイスの製造工程の歩留りへの影響
度を定量化することができて、重点的に対策する必要が
ある製造工程を容易かつ効果的に把握することに有効で
あるし、その歩留り影響度を精度良く定量化してその対
策の優先順位づけが可能となり、不良解析や歩留りの向
上に効果的に寄与することになる。
【００４９】また、本発明によると、電子デバイスでの
寸法や膜厚のばらつきによるプロセスマージン起因の歩
留りを、異物や欠陥から、算出することもできる。
寸法や膜厚のばらつきによるプロセスマージン起因の歩
留りを、異物や欠陥から、算出することもできる。
【図１】本発明による電子デバイスの品質管理方法の一
実施形態を示す図である。
実施形態を示す図である。
【図２】図１に示した実施形態を実行する装置の一具体
例を示すブロック図である。
例を示すブロック図である。
【図３】図１に示した実施形態を実行する装置の他の具
体例を示すブロック図である。
体例を示すブロック図である。
【図４】異物数と歩留りの相関分析の一例を示す図であ
る。
る。
【図５】致命率算出方法の一例を示す図である。
【図６】正味異物の検出方法の一例を示す図である。
１１ 各層で異物検査 １２ 各層までの異物無のチップ抽出 １３ 各層までの異物無チップの歩留り算出 １４ 歩留り影響度算出 １５ 歩留り影響度整列テーブル出力 １６ 歩留り影響度グラフ出力 １７ プローブ検査 １８ 到達歩留りグラフ出力 ２１ 各層での検出異物の例 ２４ 歩留り影響算出式 ２５ 異物対策優先順位の指針テーブル ２６ 歩留り影響度グラフ ２８ 到達歩留りグラフ ３１ 異物検査装置 ３２ 外観検査装置 ３３ 電気検査装置（テスタ） ４０ 検査データベース ４１ 異物外観検査データベース ４２ 電気検査データベース ５１ 異物外観データ収集ステーション ５２ 電気検査データ収集ステーション ６０ データ収集兼解析ステーション ６１ データ解析部 ６２ 解析ステーション
Claims (5)
- 【請求項１】 回路パターンなどの層が多層化されてな
る複数のチップを有する電子デバイスの製造方法におい
て、 層が形成される毎に、異物や外観などの少なくともいず
れかの欠陥検査をチップ毎に行なう第１のステップと、 該第１のステップでの該欠陥検査毎に、該欠陥検査及び
過去の全ての欠陥検査で欠陥が１つも検出されないチッ
プを欠陥無チップとして抽出する第２のステップと、 層形成された該電子デバイスを該チップ毎に電気検査
し、良品チップと不良品チップとに区分する第３のステ
ップと、 該第２ステップによる該欠陥検査毎の抽出結果と該第３
のステップで得られた区分結果とを突き合わせ、該欠陥
検査毎に、該欠陥検査までの欠陥無チップのみからなる
ものとしたときの歩留りを算出する第４のステップとを
有し、該電子デバイスの歩留りに低下原因となる層を絞
り込むことを特徴とする電子デバイスの品質管理方法。 - 【請求項２】 請求項１において、 ｋ番目の欠陥検査を欠陥検査（ｋ）とし、前記電子デバ
イスの歩留りに低下原因となる層を、 【数１】 但し、ｋ＝１，２，３，……，ｎ 異物検査（０）までの異物無チップの歩留り＝前記電子
デバイスの全チップに対する歩留り で得られる歩留り影響度（ｋ）をもって絞り込むことを
特徴とする電子デバイスの品質管理方法。 - 【請求項３】 請求項１において、 前記ステップ４で算出される前記歩留りの前後する前記
欠陥検査間の変化量から電子デバイスの歩留りに低下原
因となる層を絞り込むことを特徴とする電子デバイスの
品質管理方法。 - 【請求項４】 請求項１において、 前記欠陥検査のために、前記層からの散乱光を検出する
ことにより、欠陥の位置や散乱光強度を検出する異物検
査装置を用いたことを特徴とする電子デバイスの品質管
理方法。 - 【請求項５】 請求項１において、 前記欠陥検査のために、前記回路パターンの異常部分を
欠陥とし、その位置やサイズを検出する外観検査装置を
用いたことを特徴とする電子デバイスの品質管理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02394599A JP4080087B2 (ja) | 1999-02-01 | 1999-02-01 | 分析方法，分析システム及び分析装置 |
| US09/494,939 US6539272B1 (en) | 1999-02-01 | 2000-02-01 | Electric device inspection method and electric device inspection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02394599A JP4080087B2 (ja) | 1999-02-01 | 1999-02-01 | 分析方法，分析システム及び分析装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000223385A true JP2000223385A (ja) | 2000-08-11 |
| JP2000223385A5 JP2000223385A5 (ja) | 2005-02-03 |
| JP4080087B2 JP4080087B2 (ja) | 2008-04-23 |
Family
ID=12124693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02394599A Expired - Fee Related JP4080087B2 (ja) | 1999-02-01 | 1999-02-01 | 分析方法，分析システム及び分析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6539272B1 (ja) |
| JP (1) | JP4080087B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687633B2 (en) | 2001-03-29 | 2004-02-03 | Hitachi, Ltd. | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices |
| US6826735B2 (en) | 2001-09-26 | 2004-11-30 | Hitachi, Ltd. | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device |
| KR100763707B1 (ko) | 2006-08-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 제조에서의 결함에 의한 수율손실기여도 산출 방법 |
| US20230253224A1 (en) * | 2020-06-24 | 2023-08-10 | Tokyo Electron Limited | Substrate processing system, substrate processing method, and map creating device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6694208B1 (en) * | 2000-05-15 | 2004-02-17 | Promos Technologies, Inc. | Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices |
| JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
| JP4170611B2 (ja) * | 2001-03-29 | 2008-10-22 | 株式会社東芝 | 半導体集積回路の不良検出方法及び不良検出装置 |
| US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6751519B1 (en) * | 2001-10-25 | 2004-06-15 | Kla-Tencor Technologies Corporation | Methods and systems for predicting IC chip yield |
| JP2007264914A (ja) * | 2006-03-28 | 2007-10-11 | Hitachi Global Storage Technologies Netherlands Bv | データ解析方法 |
| JP2010210527A (ja) * | 2009-03-11 | 2010-09-24 | Horiba Ltd | 異物検査除去装置及び異物検査除去プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3986571B2 (ja) * | 1994-12-09 | 2007-10-03 | 日本テキサス・インスツルメンツ株式会社 | 歩留り予測装置とその方法 |
| US5598341A (en) | 1995-03-10 | 1997-01-28 | Advanced Micro Devices, Inc. | Real-time in-line defect disposition and yield forecasting system |
| US5971586A (en) * | 1995-04-21 | 1999-10-26 | Sony Corporation | Identifying causes of semiconductor production yield loss |
| JPH0974056A (ja) | 1995-09-06 | 1997-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置の歩留り予測方法およびその装置 |
| US6259960B1 (en) * | 1996-11-01 | 2001-07-10 | Joel Ltd. | Part-inspecting system |
| TW331650B (en) * | 1997-05-26 | 1998-05-11 | Taiwan Semiconductor Mfg Co Ltd | Integrated defect yield management system for semiconductor manufacturing |
| US6265232B1 (en) * | 1998-08-21 | 2001-07-24 | Micron Technology, Inc. | Yield based, in-line defect sampling method |
| US6324481B1 (en) * | 1998-10-21 | 2001-11-27 | Texas Instruments Incorporated | Method for the calculation of wafer probe yield limits from in-line defect monitor data |
| US6240329B1 (en) * | 1998-11-09 | 2001-05-29 | Chin-Yang Sun | Method and apparatus for a semiconductor wafer inspection system using a knowledge-based system |
-
1999
- 1999-02-01 JP JP02394599A patent/JP4080087B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-01 US US09/494,939 patent/US6539272B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687633B2 (en) | 2001-03-29 | 2004-02-03 | Hitachi, Ltd. | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices |
| US6826735B2 (en) | 2001-09-26 | 2004-11-30 | Hitachi, Ltd. | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device |
| KR100763707B1 (ko) | 2006-08-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 제조에서의 결함에 의한 수율손실기여도 산출 방법 |
| US20230253224A1 (en) * | 2020-06-24 | 2023-08-10 | Tokyo Electron Limited | Substrate processing system, substrate processing method, and map creating device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4080087B2 (ja) | 2008-04-23 |
| US6539272B1 (en) | 2003-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352890B2 (en) | Method for analyzing circuit pattern defects and a system thereof | |
| CN103748670B (zh) | 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法 | |
| US6757621B2 (en) | Process management system | |
| CN101785009B (zh) | 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 | |
| US6841403B2 (en) | Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data | |
| US6613590B2 (en) | Yield based, in-line defect sampling method | |
| US9201022B2 (en) | Extraction of systematic defects | |
| US20210215753A1 (en) | Advanced in-line part average testing | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| CN109285791B (zh) | 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统 | |
| Dom et al. | Recent advances in the automatic inspection of integrated circuits for pattern defects | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
| JP3665215B2 (ja) | 異常原因特定システムおよびその方法 | |
| US20090273669A1 (en) | Method and system for detecting critical defects | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| JP2001110867A (ja) | 電子デバイスの製造方法および電子デバイスの品質管理システム | |
| TW201925804A (zh) | 診斷半導體晶圓的方法 | |
| JP3750220B2 (ja) | 半導体装置の製造方法 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
| JP2005123566A (ja) | 欠陥の制御方法 | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| JP2004165395A (ja) | 検査データ解析プログラムと検査方法 | |
| JPH1116973A (ja) | 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |