JPH1116973A

JPH1116973A - 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置

Info

Publication number: JPH1116973A
Application number: JP16991497A
Authority: JP
Inventors: Kenichiro Fukuda; 健一郎福田; Yoshimasa Oshima; 良正大島; Hidetoshi Nishiyama; 英利西山; Minoru Noguchi; 稔野口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-22

Abstract

(57)【要約】【課題】不良が多数発生する半導体装置処理工程を早期
に把握し、半導体装置の高歩留り製造を実現する。【解決手段】各半導体ウェハの異物有りチップ数と異物
有りチップ内歩留りの関係をプロットし、得られる近似
曲線の相関係数を求める。次にステップ62で近似曲線の
相関係数は予め設定した管理値を越えているかどうかを
確認し、管理値を越えている場合はステップ63にて相関
性有り告知情報を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハを高
い歩留りで製造する方法と製造管理システム及び前記方
法で製造された半導体装置に関するものである。

【０００２】

【従来の技術】年々微細化及び回路構成が複雑化する半
導体ウェハの製造において、製造開始から短期間でより
高い歩留りをいかに確保するかということが大きな課題
となってきている。

【０００３】歩留りを低下させている要因としては、
（１）異物や外観欠陥（結晶の異常成長や断線，ショー
ト，欠落等を含む）、（２）アライメントずれ，焦点ず
れ，膜厚異常あるいはエッチング異常等に起因するパタ
ーン形成不良（パターン幅不良等）等が存在する。そし
て、半導体ウェハの量産時に、これらの不良が離散的
(半導体ウェハ製造において何枚かに１枚、単発的に不
良が発生する）あるいは連続的（半導体ウェハ製造にお
いて何枚か毎に１回、連続して不良が発生する）に発生
する。

【０００４】従来、これら離散的不良あるいは連続的不
良を回避するためには、製造中の主要工程において検査
を行い、不良を発見し、対策をとるという方法がとられ
ている。

【０００５】異物検査を例にとると、特開昭55-149829
号公報，特開昭59-65428号公報等に、半導体ウェハ等の
パターンが形成された電子部品上に存在する微小異物の
検出方法が数多く開示されている。そして、これらの検
出方法を採用した様々な検査装置が開発され製造ライン
で用いられており、異物・外観解析システムＡＳ−２
０００（平成６年１１月発行日立電子エンジニアリン
グ株式会社製品カタログ）等により検査データの解析
ができる。

【０００６】

【発明が解決しようとする課題】そこで、ウェハ上の異
物検査や外観欠陥検査とプローブ検査を例にとり、本発
明が解決しようとしている課題を説明する。

【０００７】同一のウェハを異物検査装置，外観欠陥検
査装置，プローブ検査装置で検査し、検出された異物や
外観欠陥の座標とチップ単位のプローブ検査結果（完全
良品，救済良品，不良品）を元に不良分布マップを作成
すると、各々図２の101a、図３の101b、図４の101cのよ
うになる。３つの不良分布マップの突き合わせ（重ね合
わせ）チェックを行うと、異物検査装置，外観欠陥検査
装置の両方で検出した異物や外観欠陥の不良102a，102
b、その装置のみでしか検出できなかった異物や外観欠
陥の不良103a，103b、その装置で検出できなかった異物
や外観欠陥の不良104a，104bを知ることができる。

【０００８】そこで、異物検査装置とプローブ検査装置
及び外観欠陥検査装置とプローブ検査装置各々の検出結
果の不良分布マップの突き合わせチェック後のデータを
元に、ベン図を作成すると、図５，図６のようになる。
ここで、各検査装置の検出方式が異なると、図２，図３
の104a，104bに示すように、特に検出感度ぎりぎりの微
小な異物や外観欠陥の不良の検出率に違いが生じる。そ
の結果、せっかく検査装置を導入して検査を行っていて
も、場合によっては、プローブ検査不良となる致命的な
不良の発生を見逃し、大量不良発生を許すこともある。
従って、いかにして早くプローブ検査不良に結びつく異
物や外観欠陥の不良が多く発生する工程を探し出して対
策を行うかということが、高い歩留りを早く実現する上
で重要な課題となっている。

【０００９】また、異物検査や外観欠陥検査の不良分布
マップとプローブ検査の不良分布マップとの突き合わせ
（重ね合わせ）は、今までは、製造ラインのエンジニア
によりほとんど勘と経験に頼ってほんの一部の工程及び
ロットでしか実施されていないため、検査工程の管理を
自動化を推進する上で、これを阻害する大きな要因とな
っていた。

【００１０】本発明の目的は、半導体ウェハの製造にお
いて、プローブ検査不良に結びつく異物や外観欠陥の不
良が多く発生する工程を早期に探し出す手段を供給する
ことにより、高い歩留りを確保できる製造方法と、この
機能を有する製造管理システム及び前記製造方法により
製造された高歩留りの半導体ウェハを提供することにあ
る。

【００１１】

【課題を解決するための手段】上記課題は、異物検査を
行う手段と、異物検査直後に断線やショート等の簡易プ
ローブ検査を行う手段と、異物検査装置の不良分布マッ
プと簡易プローブ検査装置の不良分布マップの相関を求
める手段と、外観欠陥検査を行う手段と、外観欠陥検査
直後に断線やショート等の簡易プローブ検査装置を行う
手段と、外観欠陥検査装置の不良分布マップと簡易プロ
ーブ検査装置の不良分布マップの相関を求める手段、各
検査装置の不良分布マップの相関を元にプローブ検査不
良に結びつく異物や外観欠陥の不良が多く発生する工程
を探し出す手段、致命性不良多数発生工程の不良モード
解析を行う手段、前記手段の解析結果に基づき前記不良
多数発生工程のプロセス条件値の調整を行う手段と、こ
れらの検査装置群を管理するシステムを有する製造方法
を提供することにより解決することができる。

【００１２】具体的には、複数の処理工程から成る半導
体装置の製造ラインにおいて、所定の処理工程を経た特
定品種の半導体装置を性能，検出方式の異なる複数の検
査装置を用いてそれぞれが所定の頻度で抜き取り検査ま
たは全数検査し、その直後に簡易プローブ検査を実施す
ることで、各検査装置の不良分布マップの相関度をほぼ
同時期に継続してモニタし、その製造状況を管理把握す
る。

【００１３】より好ましくは、前記処理工程に投入させ
た複数の品種の半導体装置に対して、前記複数の検査装
置で所定の頻度で抜き取り検査または全数検査してお
り、品種毎に各検査装置の不良分布マップの相関度を継
続してモニタし、その製造状況を管理把握する。

【００１４】この場合、前記品種毎の各検査装置の不良
分布マップの相関度から、全品種合計の不良発生数が最
小となるように前記不良多数発生工程のプロセス条件値
を調整してもよい。

【００１５】従来のように、プローブ検査装置を全処理
工程終了後に固定して製造ラインを管理した場合、検査
時期が最大２ヶ月程度ずれてしまい、プローブ検査で確
認した特定の不良モードは変化している可能性がある。
そのプローブ検査装置の検査結果からは正常である（管
理基準を満たす）と判断しても、実際にはその時点で異
物不良や外観欠陥不良となる場合が多い。

【００１６】本発明は、このような実状を考慮したもの
であり、各検査装置の直後に簡易プローブ検査を行うこ
とで、不良発生モードの変化等に迅速に対応するもので
ある。また品種毎の各検査装置の不良分布マップの相関
度から、全品種合計の不良発生数が最小となるように前
記不良多数発生工程のプロセス条件値を調整すること
で、半導体装置を効率的に製造できる。

【００１７】図１は、本発明の概念を図示したものであ
る。

【００１８】半導体ウェハ上の異物や外観欠陥等の不良
の検査を例にとり説明する。なお、最近の異物検査装置
は、画像処理技術の進歩により外観欠陥検査も可能とな
ってきており、「散乱光検出形外観検査装置」と位置づ
けることができるため、以下、両者をまとめて検査装置
と呼ぶ。

【００１９】半導体装置製造ラインに、様々な検出方式
を有する（従って、機種の異なる）検査装置Ａ15，検査
装置Ｂ25，検査装置Ｃ35等から成る検査装置群管理シス
テム１が存在するとする。ここで検査装置Ａ15，検査装
置Ｂ25，検査装置Ｃ35をそれぞれ異物検査装置，外観欠
陥検査装置，簡易プローブ検査装置とする。各検査装置
（検査装置Ａ15，検査装置Ｂ25，検査装置Ｃ35）は検査
終了後に結果を品種、ロット、工程毎に（検査装置Ａ品
種名11、検査装置Ａ工程名12、検査装置ＡロットＮＯ1
3、検査装置Ｂ品種名21、検査装置Ｂ工程名22、検査装
置ＢロットＮＯ23、検査装置Ｃ品種名31、検査装置Ｃ工
程名32、検査装置ＣロットＮＯ33）検査装置データ収集
系２に転送する。データ収集系２は大規模なデータベー
ス（検査装置Ａデータベース14、検査装置Ｂデータベー
ス24、検査装置Ｃデータベース34）を有し、同一ウェハ
の検査結果の工程履歴や、同一工程の不良発生推移等を
解析する際に用いることができる。

【００２０】ある特定品種の不良多数発生工程を探し出
すには、特定工程から選択した同一のウェハを検査装置
群管理システム１の機種の異なる検査装置により検査し
たデータをデータ処理部４により収集し解析することに
より、各検査装置の不良分布マップの相関度を計算する
ことができ、検査装置Ａ，Ｃ相関処理結果４１及び検査
装置Ｂ，Ｃ相関処理結果４２を求めることができる。ま
た、複数の品種毎の各検査装置の不良分布マップの相関
度から、全品種合計の不良発生数が最小となるような前
記不良多数発生工程のプロセス条件値を求めることがで
きる。そして、データ処理部４は全品種合計の不良発生
数が最小となるような前記不良多数発生工程のプロセス
条件値を各検査装置（検査装置Ａ15，検査装置Ｂ25，検
査装置Ｃ35）直前の処理工程に指示する。

【００２１】また上記課題は、異物検査を行う手段と、
各検査工程の検出異物の座標を格納する手段と、前工程
重複異物除去処理を行う手段と、各検査工程の異物有り
チップ数を求める手段と、前記異物有りチップとプロー
ブ検査装置の不良分布マップ内の良品チップとを突き合
わせて異物有りチップ数内歩留りを求める手段と、前記
異物有りチップ数と前記異物有りチップ数内歩留りとの
関係をプロットし得られる近似曲線の相関係数を求める
手段と、前記相関係数と予め設定した相関係数管理値と
の比較を行う手段と、前記比較結果より検査工程別不良
解析レポートを生成する手段と、相関係数管理値を越え
た工程のプロセス装置にアラーム情報を送出する手段
と、相関係数管理値を越えた工程のプロセス条件値を不
良解析データベースに取り込む手段と、これらの検査装
置群を管理するシステムを有する製造方法を提供するこ
とにより解決することができる。

【００２２】具体的には前工程重複異物除去処理を各検
査工程での異物検出結果に適用していくことにより、検
査対象工程より前の工程から残留している異物とその工
程で新たに付着した異物との切り分けが可能となるた
め、検査対象工程での異物有りチップ数と異物有りチッ
プ数内歩留りを正確に求めることができる。よって、前
記異物有りチップ数と前記異物有りチップ数内歩留りと
の関係を示す近似曲線の信頼性が高くなり、相関係数管
理値を基準にした相関性有り／無しの判断がより正確に
行える。したがって、歩留りを低下させている異物多数
発生工程の特定とその工程へのフィードバックが正確か
つ迅速に行える。

【００２３】前記具体例では半導体ウェハの異物検査を
例に取り説明したが、より好ましくは半導体ウェハ以外
にプリント基板，ＴＦＴ液晶表示装置，プラズマディス
プレイ型表示装置，磁気ディスク基板等、広い範囲の電
子部品に応用してもよい。また検査の種類も異物検査に
限らず、外観欠陥検査に適用してもよい。

【００２４】

【発明の実施の形態】本発明の第一の実施の形態につい
て、以下詳細に説明する。

【００２５】まず図２から図１７を用いて、各検査装置
の不良分布マップどうしの相関度計算処理、品種別不良
多数発生工程の特定及び前記品種別不良多数発生工程の
プロセス条件の調整実施の形態について、機種の異なる
３つの検査装置（最初の２つは異物または外観欠陥検査
装置、最後の１つは簡易プローブ検査装置）をモデルに
説明する。

【００２６】既に説明したように、同一のウェハを検出
方式の異なる検査装置Ａ15（異物検査装置）、検査装置
Ｂ25（外観欠陥検査装置）で検査し、検出された異物や
外観欠陥等の不良の座標を元に不良分布マップを作成す
る。各検査装置による検査終了直後に検査装置Ｃ35（簡
易プローブ検査装置）で異物や外観欠陥等の不良の座標
付近で電気特性を試験する。

【００２７】この場合、もっとも捕捉率の高い断線やシ
ョートを次の処理工程に影響を残さない程度の微弱電
流，微弱電圧を使用する小さなテスターで確認する。ま
たは異物や外観欠陥等の不良の座標付近で計測した３次
元形状より回路特性をシミュレーションし良・不良の判
定を行ってもよい。検査装置Ａ15と検査装置Ｃ35の不良
分布マップの突き合わせを行うと、検査装置Ａ15で検出
した異物や外観欠陥等のあるチップが検査装置Ｃ35で不
良となっている場合（不良モード１）、検査装置Ａ15で
検出した異物や外観欠陥等のあるチップが検査装置Ｃ35
で不良とならない場合（不良モード２）、検査装置Ａ15
で検出できなかった異物や外観欠陥等のあるチップ（不
良モード３）がある場合に分けて知ることができる。

【００２８】突き合わせ（重ね合わせ）結果をベン図に
表示すると図５から図６に示すような２つの場合に分類
できる。

【００２９】図５は異物を検出する検査装置Ａ15と簡易
プローブ検査をする検査装置Ｃ35の検査結果を突き合わ
せた場合のベン図である。

【００３０】ここで、円として表示される10aは検査装
置Ａ15で検出された異物チップ数、10bは検査装置Ｃ35
で検出された良品チップ数、10cは検査装置Ｃ35で検出
された救済チップ数、10dは検査装置Ａ15と検査装置Ｃ3
5の両方で検査された全チップ数を示す。今、検査装置
Ａ15で異物が検出された（不良）チップ数をNa（領域10
a）、検査装置Ｃ35で不良となったチップ数をNb（領域1
0d−領域10b）と定義する。検査装置Ａ15で異物検出さ
れかつ検査装置Ｃ35で不良となったチップ数をNabとす
る。検査装置Ａ15または検査装置Ｃ35で不良と判定され
た不良チップ数はNallは数１により定義される。

【００３１】

【数１】

【００３２】そして２機種間の相関度の有無は数２によ
り計算される。

【００３３】

【数２】

【００３４】R1は、検査装置Ａ15の異物検出数を基準と
したときの検査装置Ｃ35の不良検出数を示す（数２）。
R1に対してはしきい値T1（例えば0.9）を設定してお
く。しきい値T1を越えた場合は検査装置Ａ15と検査装置
Ｃ35が不良チップが異物起因で不良となったことを示
す。

【００３５】図６は外観欠陥を検出する検査装置Ｂ25と
簡易プローブ検査を行う検査装置Ｃ35との間のベン図で
ある。

【００３６】ここで、円として表示される11aは検査装
置Ｂ25で検出された外観欠陥チップ数、11bは検査装置
Ｃ35で検出された良品チップ数、11cは検査装置Ｃ35で
検出された救済良品チップ数、11dは検査装置Ｂ25と検
査装置Ｃ35の両方で検査された全チップ数を示す。

【００３７】今、検査装置Ｂ25で外観欠陥が検出された
（不良）チップ数をMa（領域11a）、検査装置Ｃ35で不
良となったチップ数をMb（領域11d−領域11b）と定義す
る。検査装置Ｂ25で欠陥検出されかつ検査装置Ｃ35で不
良となったチップ数をMabとする。検査装置Ｂ25または
検査装置Ｃ35で不良と判定された不良チップ数はMallは
数３により定義される。

【００３８】

【数３】

【００３９】そして２機種間の相関度の有無は数４によ
り計算される。

【００４０】

【数４】

【００４１】R2は、検査装置Ｂ25の外観欠陥検出数を基
準としたときの検査装置Ｃ35の不良検出数を示す（数
２）。R2に対してはしきい値T2（例えば0.9）を設定し
ておく。しきい値T2を越えた場合は検査装置Ｂ25の外観
欠陥不良がもとで検査装置Ｃ35が不良となったことを示
す。

【００４２】図７から図１２は別の視点から求めた各検
査装置間の相関度判定方法である。この判定方法は数１
から数４の相関度と併用するか、単独で用いることがで
きる。

【００４３】図７から図９は検査装置Ａ15で検出した不
良チップ数と検査装置Ｃ35で検出した良品チップ数との
関係を示した図である。図中の実線は異物有りチップデ
ータの相関曲線、破線は異物無しチップデータの相関曲
線を示す。図７から図９で示されている曲線の相関係数
のしきい値をT3、曲線の傾きのしきい値をT4（負）とす
る。

【００４４】図７では検査装置Ａ15で検出した不良チッ
プ数の大小によらず、検査装置Ｃ35で検出した良品チッ
プ数は一定である。このときの曲線の相関係数と傾きは
各々しきい値T3，T4より小さい場合であるとする。この
ときは相関はないという判定をする。

【００４５】図８では検査装置Ａ15で検出した不良チッ
プ数が大きくなると、検査装置Ｃ35で検出した良品チッ
プ数は少なくなる場合である。このときの曲線の相関係
数と傾きの絶対値は各々しきい値T3，T4より大きい場合
であり、相関度計算処理では「相関ありこの工程では異
物起因のプローブ検査不良が多い。」という結果を出す
ことになる。この場合は検査装置Ａ15のプロセス条件値
の再調整を指示することになる。

【００４６】図９では検査装置Ａ15で検出した異物チッ
プ数が大きくなると、検査装置Ｃ35で検出した良品チッ
プ数が増える場合である。このときの曲線の相関係数と
傾きは各々しきい値T3，T4より大きいが、曲線の傾きは
しきい値T4と符号が逆である。相関度計算処理では「相
関なし。この工程では異物起因以外のプローブ検査不良
が多い。」という結果を出すことになる。

【００４７】図１０は図８の曲線上の各データの広がり
具合を示した図である。

【００４８】異物有りチップデータの相関係数をK1、相
関曲線の傾きをe1とする。また、異物無しチップデータ
の相関係数をK2、相関曲線の傾きをe2とする。ここで相
関係数の大小により、検査装置Ａ15と検査装置Ｃ35の相
関有り・無しを判定するしきい値をK0（例0.8）とす
る。

【００４９】異物有りチップの相関係数K1がしきい値K0
を越えている場合には検査装置Ａ15と検査装置Ｃ35との
間には相関があり、検査装置Ａ15で検出した異物起因で
検査装置Ｃ35のプローブ検査不良となると判定される。
この場合は検査装置Ａ15のプロセス条件値の再調整を指
示することになる。また異物無しチップデータの相関係
数K2がしきい値K0を越えている場合は、異物無しチップ
にも異物起因の別の不良発生要因があることになるた
め、検査装置Ａ15のプロセス条件値の再調整を指示する
ことになる。

【００５０】図１１から図１４は外観欠陥を検査する検
査装置Ｂ25とプローブ検査をする検査装置Ｃ35との関係
を示した図であり、判定方法は図７から図１０と同一で
ある。

【００５１】図１１から図１３は検査装置Ｂ25で検出し
た外観欠陥チップ数と検査装置Ｃ35で検出した良品チッ
プ数との関係を示した図である。図中の実線は外観欠陥
有りチップデータの相関曲線、破線は異物無しチップデ
ータの相関曲線を示す。図１１から図１３で示されてい
る曲線の相関係数のしきい値をT5、曲線の傾きのしきい
値をT6（負）とする。

【００５２】図１１では検査装置Ｂ25で検出した外観欠
陥チップ数の大小によらず、検査装置Ｃ35で検出した良
品チップ数は一定である。このときの曲線の相関係数と
傾きは各々しきい値T5，T6より小さい場合であるとす
る。このときは相関はないという判定をする。

【００５３】図１２では検査装置Ｂ25で検出した不良チ
ップ数の大きくなると、検査装置Ｃ35で検出した良品チ
ップ数は少なくなる場合である。このときの曲線の相関
係数と傾きの絶対値は各々しきい値T5，T6より大きい場
合であり、相関度計算処理では「相関ありこの工程では
外観欠陥起因のプローブ検査不良が多い。」という結果
を出すことになる。この場合は検査装置Ｂ25のプロセス
条件値の再調整を指示することになる。

【００５４】図１３では検査装置Ｂ25で検出した外観欠
陥チップ数が大きくなると、検査装置Ｃ35で検出した良
品チップ数が増える場合である。このときの曲線の相関
係数と傾きは各々しきい値T5，T6より大きいが、曲線の
傾きはしきい値T6と符号が逆である。相関度計算処理で
は「相関なし。この工程では外観欠陥起因以外のプロー
ブ検査不良が多い。」という結果を出すことになる。

【００５５】図１４は図１２の曲線上の各データの広が
り具合を示した図である。

【００５６】異物有りチップデータの相関係数をK3、相
関曲線の傾きをe3とする。また、異物無しチップデータ
の相関係数をK4、相関曲線の傾きをe4とする。ここで相
関係数の大小により、検査装置Ｂ25と検査装置Ｃ35の相
関有り・無しを判定するしきい値をK0'（例0.8）とす
る。

【００５７】異物有りチップの相関係数K1がしきい値K
0'を越えている場合には検査装置Ｂ25と検査装置Ｃ35と
の間には相関があり、検査装置Ｂ25で検出した外観欠陥
起因で検査装置Ｃ35のプローブ検査不良となると判定さ
れる。この場合は検査装置Ｂ25のプロセス条件値の再調
整を指示することになる。また外観欠陥無しチップデー
タの相関係数K2がしきい値K0'を越えている場合は、外
観欠陥無しチップにも異物起因の別の不良発生要因があ
ることになるため、検査装置Ｂ25のプロセス条件値の再
調整を指示することになる。

【００５８】図７から図１４の説明では相関曲線データ
の構成単位として、検査装置Ｃ35のプローブ検査の判定
単位となっているチップを用いていたが、フェイルビッ
トマップで用いられているビット数単位，異物数単位，
外観欠陥数単位、同一ウェハ内の全チップを合計したウ
ェハ単位、同一ロット内の全ウェハを合計した単位を用
いてもよい。

【００５９】図１５は検査装置Ａ15または検査装置Ｂ25
の検査直後に不良座標の電気特性(断線やショート）を
みる小型テスターの図である。

【００６０】データ処理部４は検査装置Ａデータベース
14または検査装置Ｂデータベース２４より異物または外
観欠陥等の不良検出箇所（検査装置Ａ，Ｂ不良箇所７
３）の座標データを検査装置Ｃ35に送る。検査装置Ｃ35
は得られた座標データをもとに小型テスター351，352を
前記不良検出箇所を含むチップ内回路配線72に接触さ
せ、断線，ショートの有無の検査を行う。検査結果は検
査装置Ｃデータベースに格納され、検査装置Ａ15または
検査装置Ｂ25の検査結果との相関度解析計算に使用され
る。

【００６１】図１６は検査装置Ａ15または検査装置Ｂ25
の検査直後に不良座標付近の回路の３次元形状を測定
し、測定された形状から回路特性をシミュレーションす
る場合の模式図である。

【００６２】図１５と同様に、データ処理部４は検査装
置Ａデータベース14または検査装置Ｂデータベース24よ
り異物または外観欠陥等の不良検出箇所（検査装置Ａ，
Ｂ不良箇所73）の座標データを検査装置Ｃ35に送る。検
査装置Ｃ35は得られた座標データをもとに異なる方向か
らＣＣＤカメラ353，354で観察し、検査装置Ａ，Ｂ不良
箇所を含むチップ内回路配線の３次元立体形状を生成す
る。次にあらかじめ全処理工程終了後のプローブ検査結
果（電気特性）とすでに測定済みの数多くの３次元立体
形状から求められている電気特性のシミュレーションデ
ータベース355と今回生成された３次元立体形状とを照
合して断線やショートが起きているかどうかを推定す
る。この推定結果を検査装置Ｃデータベースに取り込
み、相関度計算を行う。

【００６３】図１７は本発明による検査の流れに関する
概念をまとめたものである。

【００６４】まず、各検査装置でモニターするウェハの
品種名，工程名，ロットＮＯを初期設定する。ウェハを
投入し、処理工程Ｎ81終了後検査装置Ａ15で異物を検出
し、その直後に検査装置Ｃ35で簡易プローブ検査する。
次に処理工程Ｍ82終了後に検査装置Ｂ25で外観欠陥を検
出し、その直後に検査装置Ｃ35で簡易プローブ検査を行
う。処理工程の進捗に従って、各検査装置間の相関度計
算処理を一定間隔で自動的に行い、各々設定済みのしき
い値を超えた場合には当該工程のプロセス条件値の再調
整を実施し、ウェハの高い歩留りが維持できるようにす
る。

【００６５】本発明の第一の実施の形態は、半導体ウェ
ハ上の異物や外観欠陥の検査を例にとり説明を行った
が、検査の対象としてはウェハの各チップ内のビット単
位の検査（フェイルビット検査）も同様に考えられ、相
関度計算処理にフェイルビット検査装置と検査装置Ａ1
5，検査装置Ｂ25，検査装置Ｃ35との相関判定を加えて
もよい。この場合は各ビット単位で相関度を比較するこ
とになるため、データ量が増え信頼度が増すことにな
る。また相関度比較の単位各工程により、ビット単位，
チップ単位に加えて、外観欠陥発生場所単位，異物発生
場所単位，ウェハ単位，ロット単位で行ってもよい。

【００６６】また製品の対象も半導体ウェハ以外にプリ
ント基板，ＴＦＴ液晶表示装置，プラズマディスプレイ
型表示装置，磁気ディスク基板等、広い範囲の電子部品
の高歩留製造に適用できる。

【００６７】次に本発明の第二の実施の形態について、
以下詳細に説明する。

【００６８】まず図１８から図２３を用いて、図１の検
査装置Ａ15で検出した異物から前工程重複異物削除処理
を実施し、各半導体ウェハの異物有りチップ数と異物有
りチップ内歩留りの関係を示す近似曲線を求め、その近
似曲線の相関係数が所定の管理値を越えた場合に該当す
るプロセス装置に対してアラーム情報を送出する形態に
ついて説明する。

【００６９】図１８は図１の検査装置Ａ15で検出した異
物から前工程重複異物削除処理を実施し、各半導体ウェ
ハの異物有りチップ数と異物有りチップ内歩留りの関係
を示す近似曲線を求め、その近似曲線の相関係数が所定
の管理値を越えた場合に該当するプロセス装置に対して
アラーム情報を送出する処理をフローチャートの形で示
したものである。

【００７０】ステップ51では最初の検査工程の処理を行
う準備のためにＮ＝１としている。次にステップ52では
Ｎ＝１であるために、図１の検査装置Ａ15で最初の検査
工程の半導体ウェハを全面検査し、図１９に示す異物マ
ップを作成する。ステップ53では現在の検査工程が最初
の検査工程であるか、２番目以降の検査工程であるかを
判断する。現在の検査工程が最初の検査工程であるとき
は１つ前の検査工程は存在しないためステップ54（前工
程重複異物削除処理）を飛び越す処理をする。次にステ
ップ55では同一ロット中にまだ未検査の半導体ウェハが
あるかどうかの確認がなされる。同一ロット中に未検査
の半導体ウェハが存在する場合にはステップ52に戻る。
全て検査済の場合はステップ56に進む。ステップ56では
現在の検査工程が最終検査工程であるかどうかを確認す
る。最終検査工程でない場合はステップ57に進み、現在
の検査工程の次の検査工程に進む処理を行う。この場
合、Ｎ＝１であったので、次の検査工程は２番目（Ｎ＝
２）となる。ステップ57の処理が終わるとステップ52に
戻り、２番目の検査工程の半導体ウェハの異物マップを
作成する。このようにしてステップ52からステップ56ま
での処理を最終検査工程の全半導体ウェハの処理が終わ
るまで繰り返す。

【００７１】ステップ56でＮが最終検査工程と判断され
た場合はステップ58に進む。ステップ58ではステップ59
での各半導体ウェハ別の異物有りチップ数と異物有りチ
ップ内歩留りを集計する準備のために、Ｎ＝１とする。

【００７２】ステップ59では最初の検査工程の半導体ウ
ェハのチップ別異物数を計算する。次に異物数１以上の
チップ数（異物有りチップ数）を集計する。異物有りチ
ップ数をさらに図１の検査装置Ｃデータベース34（プロ
ーブ検査装置データベース）を参照してプローブ検査良
品チップ数，プローブ検査不良チップ数毎に集計する。
プローブ検査良品チップ数をプローブ検査良品チップ数
とプローブ検査不良チップ数の和で除算することによ
り、現在集計している半導体ウェハの異物有りチップ内
歩留りを求めることができる。次にステップ60に進み、
同一ロット内に未集計の半導体ウェハがあるかどうかを
確認する。未集計の半導体ウェハがある場合はステップ
59に戻り、同様の処理を未集計のウェハがなくなるまで
繰り返す。

【００７３】１ロット分の処理が済むとステップ61に進
む。ステップ61では現在処理中の最初の検査工程の各半
導体ウェハの異物有りチップ数と異物有りチップ内歩留
りの関係をプロットし、得られる近似曲線の相関係数を
求め、ステップ62に進む。

【００７４】ステップ62では得られた近似曲線の相関係
数が予め設定した管理値を越えているかどうかを確認す
る。管理値を越えている場合にはステップ63に進み、半
導体ウェハの異物有りチップ数と異物有りチップ内歩留
りの関係に関して相関性有りの告知情報を生成する。ス
テップ63の相関性有り告知情報はステップ64にそのまま
送られ、相関性有りの告知情報が入った検査工程別不良
解析レポートを生成する。ステップ62で管理値を越えて
いないときは直接ステップ64に進み異物有りチップ数と
異物有りチップ内歩留りデータのみの検査工程別不良解
析レポートを生成する。

【００７５】ステップ64で最初の検査工程の不良解析レ
ポートを生成後、ステップ65に進み、Ｎが最終検査工程
かどうかを確認する。現在の検査工程は最初であるた
め、ステップ66に進み、Ｎ＝２としてステップ59に戻
る。

【００７６】このようにしてステップ59からステップ65
までの処理を最終検査工程まで行い、ステップ67へ進
む。ステップ67では全検査工程に渡って検査工程別不良
解析レポートから相関係数管理値を超過した工程がある
かどうかを確認する。管理値を超過した工程がある場合
はステップ68に進みその工程のプロセス装置に対してア
ラーム情報を送出する。次にステップ69に進みその工程
のプロセス条件値を不良解析データベースに取り込む。
次にステップ91に移り一連の処理を終了する。この処理
を続けていくことにより、歩留りを低下させている異物
多数発生工程のプロセス条件値の傾向を掴むことが可能
となる。ステップ67で全検査工程に渡って相関係数管理
値を越えた工程がない場合にはステップ91に飛び一連の
処理を終了する。

【００７７】このようにステップ54の前工程重複異物除
去処理を各検査工程での異物検出結果に適用していくこ
とにより、検査対象工程より前の工程から残留している
異物とその工程で新たに付着した異物との切り分けが可
能となるため、検査対象工程での異物有りチップ数と異
物有りチップ数内歩留りを正確に求めることができる。
よって、前記異物有りチップ数と前記異物有りチップ数
内歩留りとの関係を示す近似曲線の信頼性が高くなり、
相関係数管理値を基準にした相関性有り／無しの判断が
より正確に行える。したがって、歩留りを低下させてい
る異物多数発生工程の特定とその工程へのフィードバッ
クが正確かつ迅速に行え、半導体ウェハの高い歩留りが
維持できるようになる。

【００７８】図１９は検査装置ＡのＮ番目の検査工程で
検出された異物のマップを示す。半導体ウェハ200上に
検査装置ＡのＮ番目の検査工程で検出された異物201〜2
10が検出されている。

【００７９】図２０は検査装置ＡのＮ−１番目の検査工
程で検出された異物のマップを示す。半導体ウェハ200
上に検査装置ＡのＮ−１番目の検査工程で検出された異
物301〜309が検出されている。

【００８０】図２１は検査装置ＡのＮ番目の検査工程で
検出された異物のマップにおいて前工程で検出された異
物との座標比較をそれぞれの異物について行って、Ｎ番
目及びＮ−１番目の検査工程の検出異物間の座標が検査
装置Ａ15の位置決め誤差以内にあるＮ番目検査工程で検
出された異物204,205,209と検査装置ＡのＮ番目の検査
工程で新たに検出された異物201,202,203,206,207,208,
210を示す。

【００８１】図２２は図２１のマップよりＮ番目及びＮ
−１番目の検査工程の検出異物間の座標が検査装置Ａ15
の位置決め誤差以内にあるＮ番目検査工程で検出された
異物204,205,209を除去して検査装置ＡのＮ番目の検査
工程で新たに検出された異物201,202,203,206,207,208,
210を示す。

【００８２】図２３は図１８のステップ54の前工程重複
異物除去処理の方法をフローチャートで示したものであ
る。ステップ542では図１８のステップ52で生成したＮ
番目の検査工程の異物マップのデータをそのまま用いて
Ｎ番目の検査工程の半導体ウェハの異物座標データベー
スを作成する。ステップ543でも同様にして一つ前の工
程のＮ−１番目の検査工程の同一半導体ウェハの異物マ
ップのデータをそのまま用いてＮ−１番目の検査工程の
半導体ウェハの異物座標データベースを作成する。

【００８３】次にステップ544でＮ番目の検査工程の半
導体ウェハの最初の異物座標とＮ−１番目の検査工程の
同一半導体ウェハの最初の異物座標どうしを比較するた
め、繰り返し回数の初期値（ｉ＝１，ｊ＝１）を設定す
る。

【００８４】次にステップ545にてＮ番目の検査工程の
半導体ウェハのｉ番目の異物座標（Ａｉ，Ｂｉ）とＮ−
１番目の検査工程の同一半導体ウェハのｊ番目の異物座
標(Ｃｊ，Ｄｊ）の座標との距離が検査装置Ａ15の位置
決め誤差以内にあるかどうかを確認する。

【００８５】位置決め誤差をδとすると、（Ａｉ，Ｂ
ｉ）と（Ｃｊ，Ｄｊ）との距離がδ以内かどうかの判定
式は数５により定義される。

【００８６】

【数５】

【００８７】（Ａｉ，Ｂｉ）と（Ｃｊ，Ｄｊ）との距離
がδ以内にある時はステップ546に進み、Ｎ番目検査工
程の半導体ウェハのデータベースから検出座標（Ａｉ，
Ｂｉ）の異物を削除し、ステップ547に進む。（Ａｉ，
Ｂｉ）と（Ｃｊ，Ｄｊ）との距離がδ以内にない時は
（Ａｉ，Ｂｉ）と（Ｃｊ，Ｄｊ）は別個の異物と判断す
るため、ステップ547へ進む。

【００８８】ステップ547では、繰り返し数ｊがＮ−１
番目の検査工程の同一半導体ウェハの検出異物数ｑと等
しいかどうかを確認する。等しくない場合はステップ54
7aに進み、繰り返し数ｊを１増やしてステップ545に戻
る。このようにしてステップ545,546の処理を繰り返し
数ｊ＝ｑになるまで繰り返す。

【００８９】ｊ＝ｑになった場合はステップ548に進
み、繰り返し数ｉがＮ番目の検査工程の検出異物数ｐと
等しいかどうかを確認する。等しくない場合はステップ
548aに進み、繰り返し数ｉを１増やしてステップ545に
戻る。このようにしてステップ545,546の処理を繰り返
し数ｉ＝ｐになるまで繰り返す。ｉ＝ｐになった場合は
ステップ549に進み、前工程重複異物削除処理を終了す
る。

【００９０】図２３の例では一つ前の検査工程で重複し
て検出された異物のみを除去する処理を説明したが、Ｎ
番目の検査工程で検出された異物から１番目からＮ−１
番目までの検査工程で重複して検出された異物を全て除
去する処理としてもよい。

【００９１】また図２３で現在のＮ番目の検査工程と座
標比較を行う工程を１工程分のみ(最初の検査工程〜Ｎ
−１番目の検査工程までで組合せはＮ−１通り）とした
場合、２工程分のみとした場合（最初の検査工程〜Ｎ−
１番目の検査工程までで組合せは（Ｎ−１）・（Ｎ−
２）／２）、３工程分のみとした場合（最初の検査工程
〜Ｎ−１番目の検査工程までで組合せは（Ｎ−１）・
（Ｎ−２）・（Ｎ−３）／（３・２），…，Ｎ−２工程
分のみとした場合（最初の検査工程〜Ｎ−１番目の検査
工程までで組合せはＮ−１通り）、Ｎ−１工程分のみと
した場合（最初の検査工程〜Ｎ−１番目の検査工程まで
で組合せは１通り）の全ての場合を実施し、各々の場合
の検査装置Ａの位置決め誤差の範囲内にある重複異物数
を求めて、予め設定された異物数管理値ｎを越える重複
異物数が出た検査工程を自動的に図１８のステップ64の
検査工程別不良解析レポートに加えてもよい。この場合
は特定の工程で発生した残留異物がどの検査工程で見え
るかがわかるため、残留異物の出現工程に重点的にフィ
ードバックが掛けられる。

【００９２】以上図１８から図２３を用いて、本発明の
第二の実施の形態を半導体ウェハ上の異物の検査を例に
とって説明を行ったが、検査の内容としては外観欠陥検
査を加えてもよい。また製品の対象も半導体ウェハ以外
にプリント基板，ＴＦＴ液晶表示装置，プラズマディス
プレイ型表示装置，磁気ディスク基板等、広い範囲の電
子部品の高歩留製造に適用できる。

【００９３】

【発明の効果】以上本発明によれば、半導体ウェハ，プ
リント基板，ＴＦＴ液晶表示装置，プラズマディスプレ
イ型表示装置，磁気ディスク基板の製造において、常
時、プロセス条件値を最適に保つことができるので、高
歩留り製造に大きく寄与することができる。

【００９４】また半導体ウェハ，プリント基板，ＴＦＴ
液晶表示装置，プラズマディスプレイ型表示装置，磁気
ディスク基板の製造において、前工程重複異物除去処理
を各検査工程での異物検出結果に適用していくことによ
り、検査対象工程より前の工程から残留している異物と
その工程で新たに付着した異物との切り分けが可能とな
るため、検査対象工程での異物有りチップ数と異物有り
チップ数内歩留りを正確に求めることができる。よっ
て、前記異物有りチップ数と前記異物有りチップ数内歩
留りとの関係を示す近似曲線の信頼性が高くなり、相関
係数管理値を基準にした相関性有り／無しの判断がより
正確に行える。したがって、歩留りを低下させている異
物多数発生工程の特定とその工程へのフィードバックが
正確かつ迅速に行え、半導体ウェハ，プリント基板，Ｔ
ＦＴ液晶表示装置，プラズマディスプレイ型表示装置，
磁気ディスク基板の製造において高い歩留りが維持でき
るようになる。

【００９５】また不良解析データベースにより、歩留り
を低下させている異物多数発生工程のプロセス条件値の
傾向を掴むことが可能となる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態を示す処理機能ブロッ
ク図。

【図２】検査装置Ａの異物発生箇所を示す図。

【図３】検査装置Ｂの外観欠陥発生箇所を示す図。

【図４】検査装置Ｃのプローブ検査不良箇所を示す図。

【図５】検査装置Ａと検査装置Ｃのベン図。

【図６】検査装置Ｂと検査装置Ｃのベン図。

【図７】検査装置Ａと検査装置Ｃの相関曲線を示す図。

【図８】検査装置Ａと検査装置Ｃの相関曲線を示す図。

【図９】検査装置Ａと検査装置Ｃの相関曲線を示す図。

【図１０】検査装置Ａと検査装置Ｃの相関曲線を示す
図。

【図１１】検査装置Ｂと検査装置Ｃの相関曲線を示す
図。

【図１２】検査装置Ｂと検査装置Ｃの相関曲線を示す
図。

【図１３】検査装置Ｂと検査装置Ｃの相関曲線を示す
図。

【図１４】検査装置Ｂと検査装置Ｃの相関曲線を示す
図。

【図１５】簡易プローブ検査の第一の実施例を示す図。

【図１６】簡易プローブ検査の第二の実施例を示す図。

【図１７】本発明による検査の流れに関する概念を示す
図である。

【図１８】本発明の第二の実施形態を示す処理機能ブロ
ック図。

【図１９】検査装置ＡのＮ番目の検査工程で検出された
異物のマップである。

【図２０】検査装置ＡのＮ−１番目の検査工程で検出さ
れた異物のマップである。

【図２１】検査装置ＡのＮ番目の検査工程で検出された
異物のマップである。

【図２２】検査装置ＡのＮ番目の検査工程で新たに検出
された異物マップである。

【図２３】前工程重複異物除去処理を示す処理機能ブロ
ック図。

【符号の説明】

１…検査装置群管理システム、１１…検査装置Ａ品種
名、１２…検査装置Ａ工程名、１３…検査装置Ａロット
ＮＯ、１４…検査装置Ａデータベース、１５…検査装置
Ａ、２１…検査装置Ｃ品種名、２２…検査装置Ｃ工程
名、２３…検査装置ＣロットＮＯ、２４…検査装置Ｃデ
ータベース、２５…検査装置Ｂ、３１…検査装置Ｂ品種
名、３２…検査装置Ｂ工程名、３３…検査装置Ｂロット
ＮＯ、３４…検査装置Ｂデータベース、３５…検査装置
Ｃ、４…データ処理部、４１…検査装置Ａ，Ｃ相関処理
結果、４２…検査装置Ｂ，Ｃ相関処理結果、１０ａ…異
物有りチップ数、１０ｂ…プローブ検査良品チップ数、
１０ｃ…プローブ検査救済良品チップ数、１０ｄ…全チ
ップ数、１１ａ…外観欠陥チップ数、１１ｂ…プローブ
検査良品チップ数、１１ｄ…全チップ数、７…半導体ウ
ェハ、７１…異物又は外観欠陥発生チップ、３５１，３
５２…小型テスター、３５３，３５４…ＣＣＤカメラ、
３５５…シミュレーションデータベース、７２…チップ
内回路配線、７３…検査装置Ａ，Ｂ不良箇所、８１…処
理工程Ｎ，処理工程Ｍ、２００…半導体ウェハ、２０
１，２０２，２０３，２０４，２０５，２０６，２０
７，２０８，２０９，２１０…Ｎ番目検査工程での検出
異物、３０１，３０２，３０３，３０４，３０５，３０
６，３０７，３０８，３０９…Ｎ−１番目検査工程での
検出異物。

フロントページの続き (72)発明者野口稔神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】複数の処理工程からなる半導体装置の製造
ラインにおいて、所定の処理工程を経た半導体装置を検
出方式の異なる複数の検査装置を用いて特定品種の半導
体装置を常時抜き取りまたは全数検査した直後に、前記
複数の検査装置で検出された不良（付着異物，外観欠
陥，ビット不良等）箇所の多い半導体装置上の一部の領
域（１０チップ以上）について、その後の処理工程に影
響を与えない微小電流，電圧を印加して断線，ショート
を感知する簡易プローブ検査を実施し、前記複数の検査
装置で検出された検査結果と前記簡易プローブ検査結果
の相関度比較を行って、最終プローブ検査で致命不良が
多数発生する可能性の高い処理工程を早期に特定し、前
記工程のプロセス条件の再調整を行うことを特徴とする
半導体装置製造方法。
【請求項２】請求項１記載の半導体装置製造方法におい
て、相関曲線データ構成の単位が半導体装置の同一ウェ
ハ内のビット数単位，異物数単位，外観欠陥数単位，チ
ップ単位と同一ロット内のウェハ単位であることを特徴
とする半導体装置製造方法。
【請求項３】複数品種の半導体装置を常時抜き取りまた
は全数検査し、各品種毎にプロセス条件値の再調整を行
うことを特徴とする請求項１または請求項２の何れかに
記載の半導体装置製造方法。
【請求項４】複数品種の半導体装置を常時抜き取りまた
は全数検査し、全品種総合の不良率が最低となるように
プロセス条件値の再調整を行うことを特徴とする請求項
１または請求項２の何れかに記載の半導体装置製造方
法。
【請求項５】請求項３または４の何れかに記載の半導体
装置製造方法において、簡易プローブ検査後に各不良分
類別に不良率を集計し、前記複数の検査装置で検出され
た検査結果と前記簡易プローブ検査結果の不良分類別不
良率との相関度比較を行って、異物や外観欠陥がもとで
致命不良となる不良の種類を特定し、前記特定された種
類の不良に基づきプロセス条件値の再調整を行うことを
特徴とする半導体装置製造方法。
【請求項６】請求項１〜５いずれか記載の半導体装置製
造方法で製造された半導体装置。
【請求項７】複数の処理工程からなる半導体装置の製造
ラインにおいて、所定の処理工程を経た半導体装置を検
出方式の異なる複数の検査装置を用いて特定品種の半導
体装置を常時抜き取りまたは全数検査した直後に、前記
複数の検査装置で検出された不良（付着異物，外観欠
陥，ビット不良等）箇所の多い半導体装置上の一部の領
域（１０チップ以上）について、回路パターンの非接触
式３次元計測を行って回路の動作特性をシミュレーショ
ン（疑似プローブ検査）し、前記複数の検査装置で検出
された検査結果と前記シミュレーション結果（疑似プロ
ーブ検査結果）の相関度比較を行って、最終プローブ検
査で致命不良が多数発生する可能性の高い処理工程を早
期に特定し、前記工程のプロセス条件の再調整を行うこ
とを特徴とする半導体装置製造方法。
【請求項８】請求項７記載の半導体装置製造方法におい
て、相関曲線データ構成の単位が半導体装置の同一ウェ
ハ内のビット数単位，異物数単位，外観欠陥数単位，チ
ップ単位と同一ロット内のウェハ単位であることを特徴
とする半導体装置製造方法。
【請求項９】複数品種の半導体装置を常時抜き取りまた
は全数検査し、各品種毎にプロセス条件値の再調整を行
うことを特徴とする請求項７または請求項８の何れかに
記載の半導体装置製造方法。
【請求項１０】複数品種の半導体装置を常時抜き取りま
たは全数検査し、全品種総合の不良率が最低となるよう
にプロセス条件値の再調整を行うことを特徴とする請求
項７または請求項８の何れかに記載の半導体装置製造方
法。
【請求項１１】請求項７記載の半導体装置製造方法にお
いて、回路パターンの非接触式３次元計測を行って回路
の動作特性をシミュレーション（疑似プローブ検査）し
た後に、予想される不良数を各不良分類別の不良率とし
て集計し、前記複数の検査装置で検出された検査結果と
前記疑似プローブ検査結果の不良分類別不良率との相関
度比較を行って、異物や外観欠陥がもとで致命不良とな
る不良の種類を特定し、前記特定された種類の不良に基
づきプロセス条件値の再調整を行うことを特徴とする半
導体装置製造方法。
【請求項１２】請求項７〜１１いずれか記載の半導体装
置製造方法で製造された半導体装置。
【請求項１３】複数の処理工程からなる半導体装置の製
造ラインにおいて、所定の処理工程を経た半導体装置を
検出方式の異なる複数の検査装置を用いて特定品種の半
導体装置を常時抜き取りまたは全数検査する半導体装置
製造方法において、現在検査している処理工程の検出異
物または検出外観欠陥の座標と１つ前の処理工程での検
出異物または検出外観欠陥の座標とを各々比較し、検査
装置の位置決め精度の誤差の範囲内にある、両工程で重
複して検出している異物数または外観欠陥数を現在検査
している処理工程で検出された異物数または外観欠陥数
より除去して現在検査している処理工程で新たに検出さ
れた異物数または外観欠陥数を求め、前記新規発生異物
数または新規発生外観欠陥数と最終プローブ検査結果と
の相関度比較を行って、最終プローブ検査で致命不良が
多数発生する可能性の高い処理工程を早期に特定し、前
記工程のプロセス条件の再調整を行うことを特徴とする
半導体装置製造方法。
【請求項１４】請求項１３記載の半導体装置製造方法に
おいて、現在検査している処理工程の検出異物または検
出外観欠陥の座標と比較する処理工程を最初の検査工程
から現在検査している工程の１つ前の工程までの全工程
としたことを特徴とする半導体装置製造方法。
【請求項１５】請求項１３または１４の何れかに記載の
半導体装置製造方法において、新規発生異物数または新
規発生外観欠陥数をチップ単位に集計して異物有りチッ
プ数としたことを特徴とする半導体装置製造方法。
【請求項１６】請求項１３記載の半導体装置製造方法に
おいて、現在検査している処理工程の検出異物または検
出外観欠陥の座標と比較する処理工程を１工程分のみ
（最初の検査工程〜Ｎ−１番目の検査工程までで組合せ
はＮ−１通り）とした場合、２工程分のみとした場合
（最初の検査工程〜Ｎ−１番目の検査工程までで組合せ
は(Ｎ−１）・（Ｎ−２）／２）、３工程分のみとした
場合（最初の検査工程〜Ｎ−１番目の検査工程までで組
合せは（Ｎ−１）・（Ｎ−２）・（Ｎ−３）／（３・
２）），…，Ｎ−２工程分のみとした場合（最初の検査
工程〜Ｎ−１番目の検査工程までで組合せはＮ−１通
り）、Ｎ−１工程分のみとした場合（最初の検査工程〜
Ｎ−１番目の検査工程までで組合せは１通り）の全ての
場合を実施し、各々の場合の検査装置の位置決め誤差の
範囲内にある重複異物数を求めて、予め設定された異物
数管理値を越える重複異物数が出た検査工程を自動的に
特定し、前記工程のプロセス条件の再調整を行うことを
特徴とする半導体装置製造方法。
【請求項１７】請求項１６記載の半導体装置製造方法に
おいて、新規発生異物数または新規発生外観欠陥数をチ
ップ単位に集計して異物有りチップ数としたことを特徴
とする半導体装置製造方法。
【請求項１８】請求項１３〜１７いずれかの方法で製造
された半導体装置。