JP2000223530A - Flip chip mounting body and mounting method - Google Patents
Flip chip mounting body and mounting methodInfo
- Publication number
- JP2000223530A JP2000223530A JP11025614A JP2561499A JP2000223530A JP 2000223530 A JP2000223530 A JP 2000223530A JP 11025614 A JP11025614 A JP 11025614A JP 2561499 A JP2561499 A JP 2561499A JP 2000223530 A JP2000223530 A JP 2000223530A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- substrate
- wiring surface
- flip
- facing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップの配線パターンを高周波電流
が流れるときでも、電気的損失の発生を最小限に抑える
ことのできるフリップチップ実装体および実装方法を提
供する。
【解決手段】 バンプ１を有するフリップチップとして
のＩＣ２と、このＩＣ２を実装する基板３と、バンプ１
と基板３との接続部を封止する封止材４とを備え、基板
３におけるＩＣ２の配線面２ａに臨む箇所に凹部３ａが
形成されて、ＩＣ２の配線面２ａに臨む箇所には封止材
４が付着していない。これによれば、ＩＣ２の配線面２
ａに臨む箇所に封止材４がなく、空間が設けられている
ので、ＩＣ２の配線パターンを高周波電流が流れるとき
でも、電気的損失の発生を最小限に抑えることができ
て、良好な電気特性とともに実装の良好な信頼性が得ら
れる。
(57) [Problem] To provide a flip chip mounting body and a mounting method capable of minimizing the occurrence of electric loss even when a high-frequency current flows through a wiring pattern of the flip chip. SOLUTION: An IC 2 as a flip chip having a bump 1, a substrate 3 on which the IC 2 is mounted, and a bump 1
And a sealing material 4 for sealing a connection portion between the IC 3 and the substrate 3. A concave portion 3 a is formed at a portion of the substrate 3 facing the wiring surface 2 a of the IC 2, and a sealing portion is formed at a portion facing the wiring surface 2 a of the IC 2. Material 4 is not attached. According to this, the wiring surface 2 of the IC 2
Since the sealing material 4 is not provided at a position facing the area a, a space is provided, so that even when a high-frequency current flows through the wiring pattern of the IC 2, it is possible to minimize the occurrence of electrical loss and obtain a good electric power. Good reliability of mounting as well as characteristics is obtained.
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフリップチップ実装
体および実装方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip mounting body and a mounting method.
【０００２】[0002]
【従来の技術】従来より、フリップチップを基板に実装
したフリップチップ実装体の構造は特公平６−６６３５
５号公報などに記載されている。2. Description of the Related Art Conventionally, the structure of a flip chip mounted body having a flip chip mounted on a substrate has been disclosed in Japanese Patent Publication No. 6-6635.
No. 5 publication.
【０００３】図８の（ａ）〜（ｃ）は従来のフリップチ
ップ実装体の構造を示すもので、ボンディングパッドに
バンプ（突起部）１を形成したフリップチップとしての
裸のＩＣ２と、基板３と、封止材４とから構成され、Ｉ
Ｃ２のバンプ１が導電性ペーストなどを塗布した状態で
基板３の電極に直接接続されている。また、ＩＣ２と基
板３との間はすべて封止材４で満たされて封止されてい
る。FIGS. 8 (a) to 8 (c) show the structure of a conventional flip chip mounting body, in which a bare IC 2 as a flip chip having bumps (protrusions) 1 formed on bonding pads and a substrate 3 are shown. And a sealing material 4.
The bump 1 of C2 is directly connected to an electrode of the substrate 3 in a state where a conductive paste or the like is applied. The space between the IC 2 and the substrate 3 is entirely filled with a sealing material 4 and sealed.
【０００４】[0004]
【発明が解決しようとする課題】この種のフリップチッ
プ実装体においては、実装回路の高周波化（数１０ＧＨ
ｚ）に伴い、実装した接続部が電気的に与える影響が無
視できなくなってきている。つまり、フリップチップ実
装体は、小型化のみならず接続部のサイズが他方式と比
べて小さいため、電気特性として高周波特性が要求され
ている。In this type of flip-chip mounted body, the frequency of the mounted circuit is increased (several tens of GH).
With z), the electrical effect of the mounted connection portion cannot be ignored. That is, the flip-chip mounted body is required to have high-frequency characteristics as electrical characteristics because the size of the connection portion is smaller than that of other methods, as well as the size reduction.
【０００５】しかしながら従来のフリップチップ実装体
の構成によれば、ＩＣ２と基板３との間に、主に信頼性
を保つ目的で、すべて封止材４が満たされているため、
この封止材４がＩＣ２の配線パターンを流れる電流を阻
害してＩＣ２の電気的特性劣化の原因となっている。However, according to the configuration of the conventional flip chip mounting body, the sealing material 4 is entirely filled between the IC 2 and the substrate 3 mainly for the purpose of maintaining reliability.
The sealing material 4 impedes the current flowing through the wiring pattern of the IC 2 and causes the electrical characteristics of the IC 2 to deteriorate.
【０００６】以下、ＩＣ２の電気的特性劣化の内容につ
いて、図９を参照しながら述べる。Hereinafter, the details of the electrical characteristic deterioration of the IC 2 will be described with reference to FIG.
【０００７】まず、ＩＣ２上の配線パターンを高周波電
流が流れるとき、図９に示すように電気力線１１がＩＣ
２の信号線１２と電流のリターン路（例えばＩＣ２のＧ
ＮＤパターン配線１３）との間に発生する。この電気力
線１１はＩＣ２の内部のみならず、ＩＣ２の外側を一旦
を通ってリターン路に達する。このＩＣ２の上部の部分
に物質が存在するとそこに電気的損失（誘電体損失）が
発生して流れる電流に対して損失をもたらす。First, when a high-frequency current flows through a wiring pattern on the IC 2, as shown in FIG.
2 signal line 12 and a current return path (for example, G2 of IC2).
ND pattern wiring 13). The electric lines of force 11 pass not only inside the IC 2 but also outside the IC 2 to reach the return path. If a substance is present in the upper part of the IC 2, an electric loss (dielectric loss) is generated there, causing a loss to the flowing current.
【０００８】なお、図９における１４はＳｉなどのＩＣ
２のベース、１５はＳｉＯ2などのＩＣ２の絶縁層であ
る。In FIG. 9, reference numeral 14 denotes an IC such as Si.
2 of the base, 15 denotes an insulating layer of IC2, such as SiO 2.
【０００９】本発明は上記課題を解決するもので、フリ
ップチップの配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることのできるフ
リップチップ実装体および実装方法を提供することを目
的とするものである。The present invention solves the above-mentioned problems, and provides a flip-chip mounting body and a mounting method capable of minimizing the occurrence of electrical loss even when a high-frequency current flows through a wiring pattern of the flip-chip. The purpose is to do so.
【００１０】[0010]
【課題を解決するための手段】この課題を解決するため
に本発明は、基板におけるフリップチップの配線面に臨
む箇所に凹部を形成するなどして、基板におけるフリッ
プチップの配線面に臨む箇所には封止材を付着させない
ようにしたものである。SUMMARY OF THE INVENTION In order to solve this problem, the present invention provides a method for forming a concave portion in a portion of a substrate facing a wiring surface of a flip chip, for example, in a portion of the substrate facing a wiring surface of a flip chip. Is such that a sealing material is not attached.
【００１１】これによれば、フリップチップの配線パタ
ーンを高周波電流が流れるときでも、電気的損失の発生
を最小限に抑えることができる。According to this, even when a high-frequency current flows through the wiring pattern of the flip chip, it is possible to minimize the occurrence of electrical loss.
【００１２】すなわち、ＩＣの配線部に臨む箇所の封止
材や異方性導電樹脂などを減じつつ、実装の信頼性を保
持するよう最小限の封止材や異方性導電樹脂を持たせる
ように構成したので、良好な電気特性とともに実装の良
好な信頼性が得られる。That is, while reducing the amount of the sealing material and the anisotropic conductive resin at the portion facing the wiring portion of the IC, the minimum sealing material and the anisotropic conductive resin are provided so as to maintain the reliability of mounting. With such a configuration, it is possible to obtain good electrical characteristics and good mounting reliability.
【００１３】[0013]
【発明の実施の形態】本発明の請求項１に記載の発明
は、バンプを有するフリップチップと、このフリップチ
ップを実装する基板と、バンプと基板との接続部を封止
する封止材とを備えたフリップチップ実装体であって、
基板におけるフリップチップの配線面に臨む箇所に凹部
が形成されて、フリップチップの配線面に臨む箇所には
封止材が付着していないものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a flip chip having a bump, a substrate on which the flip chip is mounted, and a sealing material for sealing a connection between the bump and the substrate. A flip-chip mounted body having
A recess is formed in the portion of the substrate facing the wiring surface of the flip chip, and the sealing material is not attached to the portion facing the wiring surface of the flip chip.
【００１４】本発明の請求項２に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、バンプと基板との接続部を封止する封止材
とを備えたフリップチップ実装体であって、基板におけ
るフリップチップの配線面に臨む箇所に、外部空間に連
通する貫通孔または溝部が形成されて、フリップチップ
の配線面に臨む箇所には封止材が付着していないもので
ある。According to a second aspect of the present invention, there is provided a flip chip including a flip chip having a bump, a substrate on which the flip chip is mounted, and a sealing material for sealing a connection portion between the bump and the substrate. In the chip mounting body, a through hole or a groove communicating with the external space is formed in a portion of the substrate facing the wiring surface of the flip chip, and a sealing material is attached to a portion facing the wiring surface of the flip chip. Not something.
【００１５】本発明の請求項３に記載の発明は、請求項
１記載のフリップチップ実装体において、フリップチッ
プにおけるその配線面に臨む箇所に、外部空間に連通す
る貫通孔が形成されているものである。According to a third aspect of the present invention, there is provided the flip-chip package according to the first aspect, wherein a through-hole communicating with an external space is formed at a portion of the flip chip facing the wiring surface. It is.
【００１６】本発明の請求項４に記載の発明は、請求項
１記載のフリップチップ実装体において、基板における
フリップチップの配線面に臨む箇所に、外部空間に連通
する溝部が形成されているものである。According to a fourth aspect of the present invention, there is provided the flip-chip package according to the first aspect, wherein a groove communicating with the external space is formed in a portion of the substrate facing the wiring surface of the flip chip. It is.
【００１７】これらの構成によれば、フリップチップの
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。According to these configurations, it is possible to prevent the sealing material from adhering to the portion facing the wiring surface of the flip chip,
Since there is no sealing material at the portion facing the wiring surface of the flip chip, the electrical characteristics are good and the effect of enabling highly reliable mounting is achieved.
【００１８】本発明の請求項５に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、フリップチップの配線面に臨む箇所には接着シート
材が配設されずに空間が設けられて、フリップチップの
配線面に臨む箇所には接着シート材が付着していないも
のである。According to a fifth aspect of the present invention, there is provided a flip chip having bumps, a substrate on which the flip chip is mounted, and an adhesive sheet material sandwiched between the flip chip and the substrate. In the flip-chip mounted body, a space is provided in a portion facing the wiring surface of the flip chip without providing an adhesive sheet material, and an adhesive sheet material is attached in a portion facing the wiring surface of the flip chip. Not something.
【００１９】この構成によれば、フリップチップの配線
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。According to this configuration, it is possible to prevent the adhesive sheet material from adhering to the portion facing the wiring surface of the flip chip, and since there is no adhesive sheet material at the portion facing the wiring surface of the flip chip, the electrical characteristics are good. In addition, it has the effect of enabling highly reliable mounting.
【００２０】本発明の請求項６に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、接着シート材が誘電率や誘電正接などの電気的特性
の異なる複数の種類のものが設けられ、フリップチップ
の配線面に臨む箇所には、誘電率が低かったり誘電正接
が低かったりして電気的特性の良好な接着シート材が付
着されているものである。According to a sixth aspect of the present invention, there is provided a flip chip having bumps, a substrate on which the flip chip is mounted, and an adhesive sheet material sandwiched between the flip chip and the substrate. A plurality of types of flip-chip mounted bodies with adhesive sheets having different electrical characteristics such as dielectric constant and dielectric loss tangent are provided. An adhesive sheet material having a good electrical property due to a low tangent or the like is attached.
【００２１】この構成によれば、フリップチップの配線
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。According to this structure, since the adhesive sheet material having a good electric property due to a low dielectric constant or a low dielectric loss tangent is attached to the portion facing the wiring surface of the flip chip, And has the effect of enabling highly reliable mounting.
【００２２】本発明の請求項７に記載のフリップチップ
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に凹部を形成することにより、フリップチップの配線
面に臨む箇所に封止材が付着しないようにしたものであ
る。According to a seventh aspect of the present invention, there is provided a flip chip mounting method, wherein a flip chip having a bump is mounted on a substrate and a connection between the bump and the substrate is sealed with a sealing material. By forming a concave portion at a position facing the wiring surface of the chip, the sealing material is prevented from adhering to a position facing the wiring surface of the flip chip.
【００２３】本発明の請求項８に記載のフリップチップ
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に、外部空間に連通する貫通孔を形成することによ
り、フリップチップの配線面に臨む箇所に封止材が付着
しないようにしたものである。According to the flip-chip mounting method of the present invention, when a flip chip having a bump is mounted on a substrate and a connection between the bump and the substrate is sealed with a sealing material, the flip-chip mounting method is used. By forming a through hole communicating with the external space at a position facing the wiring surface of the chip, the sealing material is prevented from adhering to a position facing the wiring surface of the flip chip.
【００２４】これらの方法によれば、フリップチップの
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。According to these methods, it is possible to prevent the encapsulant from adhering to the portion facing the wiring surface of the flip chip,
Since there is no sealing material at the portion facing the wiring surface of the flip chip, the electrical characteristics are good and the effect of enabling highly reliable mounting is achieved.
【００２５】本発明の請求項９に記載のフリップチップ
実装方法は、フリップチップと基板との間に接着シート
材を挟装した状態で、バンプを有するフリップチップを
基板に実装するに際して、フリップチップの配線面に臨
む箇所には接着シート材を配設せずに空間が設けられる
ようにしたものである。A flip chip mounting method according to a ninth aspect of the present invention is a method for mounting a flip chip having bumps on a substrate with an adhesive sheet material sandwiched between the flip chip and the substrate. The space facing the wiring surface is provided without providing an adhesive sheet material.
【００２６】この方法によれば、フリップチップの配線
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。According to this method, the adhesive sheet material can be prevented from adhering to the portion facing the wiring surface of the flip chip, and since there is no adhesive sheet material at the portion facing the wiring surface of the flip chip, the electric characteristics are good. In addition, it has the effect of enabling highly reliable mounting.
【００２７】本発明の請求項１０に記載のフリップチッ
プ実装方法は、フリップチップと基板との間に接着シー
ト材を挟装した状態で、バンプを有するフリップチップ
を基板に実装するに際して、接着シート材として誘電率
や誘電正接などの電気的特性の異なる複数の種類のもの
を採用し、フリップチップの配線面に臨む箇所に、誘電
率が低かったり誘電正接が低かったりして電気的特性の
良好な接着シート材を付着させて電気的損失を最小限に
抑えるものである。According to a tenth aspect of the present invention, in the flip chip mounting method, when mounting the flip chip having the bumps on the substrate with the adhesive sheet material sandwiched between the flip chip and the substrate, Uses multiple types of materials with different electrical characteristics such as dielectric constant and dielectric tangent. Good electrical characteristics due to low dielectric constant or low dielectric tangent at locations facing the flip chip wiring surface. A small adhesive sheet material is adhered to minimize electrical loss.
【００２８】この方法によれば、フリップチップの配線
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。According to this method, since the adhesive sheet material having a good electric property due to a low dielectric constant or a low dielectric loss tangent is attached to the portion facing the wiring surface of the flip chip, And has the effect of enabling highly reliable mounting.
【００２９】以下、本発明の実施の形態を図面に基づき
説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００３０】（実施の形態１）図１（ａ）〜（ｃ）は本
発明の第１の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図１（ｂ）のＩ−Ｉ線矢視
図である。(Embodiment 1) FIGS. 1A to 1C are an exploded perspective view, a sectional view and a sectional view of a flip-chip mounted body according to a first embodiment of the present invention. FIG.
【００３１】図１（ａ）〜（ｃ）に示すように、フリッ
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所に凹部３ａが形成されて厚みが薄くなるようにさ
れており、ＩＣ２の配線面２ａに臨む箇所には封止材４
が設けられていない。As shown in FIGS. 1 (a) to 1 (c), the flip-chip mounted body is a bare IC 2 as a flip chip having bumps (projections) 1 formed on bonding pads.
And the substrate 3 on which the IC 2 is mounted, the bump 1 and the substrate 3
And a sealing material 4 for sealing the connection part. A concave portion 3a is formed at a portion of the substrate 3 facing the wiring surface 2a of the IC 2 so as to reduce the thickness, and a sealing material 4 is provided at a portion facing the wiring surface 2a of the IC 2.
Is not provided.
【００３２】このフリップチップ実装体は以下のように
して実装される。This flip chip mounting body is mounted as follows.
【００３３】まず、実装時に基板３におけるＩＣ２の配
線面２ａに臨むことになる箇所に凹部３ａを予め形成し
て厚みが薄くなるようにする（ステップ１）。そして、
ＩＣ２にバンプ１を形成し、バンプ１に導電性ペースト
（図示せず）を付けて、ＩＣ２を基板３上に実装する
（ステップ２）。この時、ステップ２は通常の実装工程
と同様である。また、ステップ２においては、後述する
ステップ３に移る前に、導電性ペーストを乾燥させる工
程が入る場合もある。First, a concave portion 3a is formed in advance on a portion of the substrate 3 which will face the wiring surface 2a of the IC 2 at the time of mounting so that the thickness is reduced (step 1). And
The bump 1 is formed on the IC 2, a conductive paste (not shown) is applied to the bump 1, and the IC 2 is mounted on the substrate 3 (Step 2). At this time, Step 2 is the same as the normal mounting process. Also, in step 2, a step of drying the conductive paste may be included before moving to step 3 described below.
【００３４】次に、実装されたＩＣ２の横から封止材４
を流し込む（ステップ３）。この時、封止材４は毛細管
現象によりＩＣ２と基板３との間の狭い部分にだけ充填
され、ＩＣ２の配線面２ａに付着することはない。Next, the sealing material 4 is placed from the side of the mounted IC 2.
(Step 3). At this time, the sealing material 4 is filled only in a narrow portion between the IC 2 and the substrate 3 by a capillary phenomenon, and does not adhere to the wiring surface 2a of the IC 2.
【００３５】最後に、封止材４を乾燥させることで、実
装工程が完了する（ステップ４）。Finally, the mounting process is completed by drying the sealing material 4 (step 4).
【００３６】このようにすることで、バンプ１と基板３
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。By doing so, the bump 1 and the substrate 3
The connection with the sealing member 4 can be satisfactorily mounted with the sealing material 4 and the sealing material 4 is not attached to the wiring surface 2a of the IC 2 while maintaining good reliability. And IC2
Since there is no sealing material 4 at the portion facing the wiring surface 2a and the space is provided, even when a high-frequency current flows through the wiring pattern of the IC 2, the occurrence of electrical loss can be minimized, Good reliability of mounting is obtained together with good electrical characteristics.
【００３７】（実施の形態２）図２（ａ）〜（ｃ）は本
発明の第２の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図２（ｂ）のII−II線矢視
図である。(Embodiment 2) FIGS. 2A to 2C are an exploded perspective view, a cross-sectional view and a II-II of FIG. 2B of a flip chip mounted body according to a second embodiment of the present invention. FIG.
【００３８】図２（ａ）〜（ｃ）に示すように、フリッ
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所には外部空間に連通する大きな貫通孔３ｂが形成
されており、ＩＣ２の配線面２ａに臨む箇所には封止材
４が設けられていない。As shown in FIGS. 2 (a) to 2 (c), the flip chip mounted body is a bare IC 2 as a flip chip having bumps (projections) 1 formed on bonding pads.
And the substrate 3 on which the IC 2 is mounted, the bump 1 and the substrate 3
And a sealing material 4 for sealing the connection part. A large through-hole 3b communicating with the external space is formed in the portion of the substrate 3 facing the wiring surface 2a of the IC 2, and the sealing material 4 is not provided in a portion facing the wiring surface 2a of the IC 2.
【００３９】このフリップチップ実装体は以下のように
して実装される。This flip chip mounting body is mounted as follows.
【００４０】まず、実装時に基板３におけるＩＣ２の配
線面２ａに臨むことになる箇所に大きな貫通孔３ｂを予
め形成しておく（ステップ１）。First, a large through-hole 3b is formed in advance on a portion of the substrate 3 that faces the wiring surface 2a of the IC 2 during mounting (Step 1).
【００４１】そして、ＩＣ２にバンプ１を形成し、バン
プ１に導電性ペースト（図示せず）を付けて、ＩＣ２を
基板３上に実装する（ステップ２）。この時、ステップ
２は通常の実装工程と同様である。また、ステップ２に
おいては、後述するステップ３に移る前に、導電性ペー
ストを乾燥させる工程が入る場合もある。Then, a bump 1 is formed on the IC 2, a conductive paste (not shown) is applied to the bump 1, and the IC 2 is mounted on the substrate 3 (step 2). At this time, Step 2 is the same as the normal mounting process. Also, in step 2, a step of drying the conductive paste may be included before moving to step 3 described below.
【００４２】次に、実装されたＩＣ２の横から封止材４
を流し込む（ステップ３）。この時、封止材４はＩＣ２
と基板３との間に充填され、余剰分はステップ１にて予
め基板３に開けられた貫通孔３ｂに流れるので、封止材
４がＩＣ２の配線面２ａに付着することはない。Next, the sealing material 4 is placed from the side of the mounted IC 2.
(Step 3). At this time, the sealing material 4 is IC2
And the substrate 3, and the surplus flows into the through-hole 3 b previously formed in the substrate 3 in step 1, so that the sealing material 4 does not adhere to the wiring surface 2 a of the IC 2.
【００４３】最後に、封止材４を乾燥させることで、実
装工程が完了する（ステップ４）。Finally, the mounting process is completed by drying the sealing material 4 (step 4).
【００４４】このようにすることで、バンプ１と基板３
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。しかも、貫通孔３ｂによりＩＣ２の下方
と外部の空気圧とを同じにすることができるため、実装
の信頼性をさらに高くすることが可能となる。By doing so, the bump 1 and the substrate 3
The connection with the sealing member 4 can be satisfactorily mounted with the sealing material 4 and the sealing material 4 is not attached to the wiring surface 2a of the IC 2 while maintaining good reliability. And IC2
Since there is no sealing material 4 at the portion facing the wiring surface 2a and the space is provided, even when a high-frequency current flows through the wiring pattern of the IC 2, the occurrence of electrical loss can be minimized, Good reliability of mounting is obtained together with good electrical characteristics. In addition, the through-hole 3b allows the air pressure below the IC 2 to be the same as the air pressure outside the IC 2, so that the reliability of mounting can be further increased.
【００４５】なお、ステップ１における貫通孔３ｂの形
状を図３に示すように段構造にすることも可能である。The shape of the through-hole 3b in step 1 can be a stepped structure as shown in FIG.
【００４６】また、図４に示すように、図１と同様に、
基板３におけるＩＣ２の配線面２ａに臨む箇所に凹部３
ａを形成して、ＩＣ２の配線面２ａに臨む箇所には封止
材４が設けらないように構成しながら、ＩＣ２に外部空
間に連通する貫通孔２ｂを形成しても同様にＩＣ２の下
方と外部の空気圧とを同じにすることができ、また、図
５に示すように、ＩＣ２下部の配線面２ａに臨む箇所に
形成された凹部３ａから外部に連通する溝３ｃを形成し
て、外部の空間につなげることも可能である。Further, as shown in FIG. 4, similar to FIG.
A concave portion 3 is formed on the portion of the substrate 3 facing the wiring surface 2a of the IC 2.
a is formed so that the sealing material 4 is not provided at the portion facing the wiring surface 2a of the IC 2, and the through hole 2b communicating with the external space is formed in the IC 2 similarly. And the outside air pressure can be made the same, and as shown in FIG. 5, a groove 3c communicating with the outside from a recess 3a formed at a portion facing the wiring surface 2a under the IC 2 is formed. It is also possible to connect to the space.
【００４７】（実施の形態３）図６は本発明の第３の実
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。(Embodiment 3) FIG. 6 is an exploded perspective view of a flip chip package according to a third embodiment of the present invention.
【００４８】図６に示すように、このフリップチップ実
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る接着シート材としての異方性導電シート５とから構成
されている。そして、従来においては異方性導電シート
をＩＣ２の下部全面に配置していたが、この実施の形態
においては、ＩＣ２の配線面２ａに臨む箇所には異方性
導電シート５が配設されずに空間部６が設けられて、Ｉ
Ｃ２の配線面２ａに臨む箇所には異方性導電シート５が
付着していない。また、異方性導電シート５の一部は切
欠れており、実装時にはこの切欠部７を介して前記空間
部６が外部空間に連通されるようになっている。As shown in FIG. 6, this flip-chip mounted body includes a bare IC 2 as a flip chip in which bumps (projections) are formed on bonding pads,
And an anisotropic conductive sheet 5 as an adhesive sheet material sandwiched between the IC 2 and the substrate 3. In the related art, the anisotropic conductive sheet is disposed on the entire lower surface of the IC 2. However, in this embodiment, the anisotropic conductive sheet 5 is not disposed at a position facing the wiring surface 2a of the IC 2. Is provided with a space portion 6,
The anisotropic conductive sheet 5 does not adhere to the portion facing the wiring surface 2a of C2. Further, a part of the anisotropic conductive sheet 5 is notched, and the space 6 is connected to an external space via the notch 7 at the time of mounting.
【００４９】このフリップチップ実装体は以下のように
して実装される。This flip chip mounting body is mounted as follows.
【００５０】まず、ＩＣ２にバンプ１を形成しておく
（ステップ１）。次に、異方性導電シート５を、ＩＣ２
の下部に空間を空けるように配置する（ステップ２）。
最後に、ＩＣ２と基板３により異方性導電シート５を挟
み込むようにＩＣ２を実装する（ステップ３）。First, bumps 1 are formed on IC 2 (step 1). Next, the anisotropic conductive sheet 5 is attached to IC2
(Step 2).
Finally, the IC 2 is mounted so that the anisotropic conductive sheet 5 is sandwiched between the IC 2 and the substrate 3 (step 3).
【００５１】このようにすることでも、ＩＣ２の配線面
２ａに異方性導電シート５が付着しない実装を行うこと
ができる。そして、ＩＣ２の配線面２ａに臨む箇所に異
方性導電シート５がなく、空間部６が設けられているの
で、ＩＣ２の配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることができて、
良好な電気特性とともに実装の良好な信頼性が得られ
る。しかも、切欠部７によりＩＣ２の下方と外部の空気
圧とを同じにすることができるため、実装の信頼性をさ
らに高くすることが可能となる。By doing so, mounting can be performed in which the anisotropic conductive sheet 5 does not adhere to the wiring surface 2a of the IC 2. Since there is no anisotropic conductive sheet 5 at a position facing the wiring surface 2a of the IC 2 and the space 6 is provided, even when a high-frequency current flows through the wiring pattern of the IC 2, the occurrence of electric loss is minimized. Can be suppressed to
Good reliability of mounting is obtained together with good electrical characteristics. Moreover, since the notch 7 allows the air pressure below the IC 2 to be equal to the outside air pressure, the reliability of mounting can be further increased.
【００５２】なお、異方性導電シート５ではなく、導電
粒子を含まないシートにてフリップ実装を行う場合も同
様である。この時、バンプ１と基板３のパターンとの導
通はバンプ１と基板３のパターンとの直接接触によって
得られる。The same applies to the case where flip mounting is performed not on the anisotropic conductive sheet 5 but on a sheet containing no conductive particles. At this time, conduction between the bump 1 and the pattern on the substrate 3 is obtained by direct contact between the bump 1 and the pattern on the substrate 3.
【００５３】（実施の形態４）図７は本発明の第４の実
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。(Embodiment 4) FIG. 7 is an exploded perspective view of a flip-chip mounted body according to a fourth embodiment of the present invention.
【００５４】図７に示すように、このフリップチップ実
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る２種類の異方性導電シート８、９とから構成されてい
る。そして、従来通常は１種類の異方性導電シートをＩ
Ｃ下部全面に配置したいたが、本実施の形態では、主に
電気特性の良い（誘電率が低い、誘電正接が低いなど）
第１の異方性導電シート８をＩＣ２の配線面２ａを覆う
ように配置し、主に接着力の強い第２の異方性導電シー
ト９を接合部を覆うように配置している。As shown in FIG. 7, this flip-chip mounted body includes a bare IC2 as a flip-chip having bumps (protrusions) formed on bonding pads and an IC2.
And two types of anisotropic conductive sheets 8 and 9 sandwiched between the IC 2 and the substrate 3. Conventionally, one kind of anisotropic conductive sheet is usually
Although arranged on the entire lower surface of C, in the present embodiment, mainly good electric characteristics (low dielectric constant, low dielectric loss tangent, etc.)
The first anisotropic conductive sheet 8 is disposed so as to cover the wiring surface 2a of the IC 2, and the second anisotropic conductive sheet 9 having a strong adhesive force is disposed so as to cover the joint.
【００５５】このフリップチップ実装体は以下のように
して実装される。This flip chip mounting body is mounted as follows.
【００５６】まず、ＩＣ２にバンプ１を形成しておく
（ステップ１）。次に、主に電気特性の良い（誘電率が
低い、誘電正接が低いなど）第１の異方性導電シート８
をＩＣ２の配線面２ａを覆うように配置し、主に接着力
の強い第２の異方性導電シート９を接合部を覆うように
配置する（ステップ２）。最後に、ＩＣ２と基板３によ
りこれらの異方性導電シート８、９を挟み込むようにＩ
Ｃ２を実装する（ステップ３）。First, bumps 1 are formed on IC 2 (step 1). Next, the first anisotropic conductive sheet 8 having mainly good electrical characteristics (low dielectric constant, low dielectric loss tangent, etc.)
Are arranged so as to cover the wiring surface 2a of the IC 2, and the second anisotropic conductive sheet 9 having a strong adhesive force is arranged so as to cover the joint (step 2). Finally, the anisotropic conductive sheets 8 and 9 are sandwiched between the IC 2 and the substrate 3 so that
Implement C2 (step 3).
【００５７】このようにすることでも、ＩＣ２の配線面
２ａに対して異方性導電シート８、９の影響が少ない実
装が可能となり、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。By doing so, mounting with less influence of the anisotropic conductive sheets 8 and 9 on the wiring surface 2a of the IC 2 becomes possible, and even when a high-frequency current flows through the wiring pattern of the IC 2, the electric loss is reduced. Can be minimized, and good reliability of mounting as well as good electrical characteristics can be obtained.
【００５８】なお、異方性導電シート８、９ではなく、
導電粒子を含まないシートにてフリップ実装を行う場合
も同様である。この時、バンプ１と基板３のパターンと
の導通はバンプ１と基板３のパターンとの直接接触によ
って得られる。The anisotropic conductive sheets 8 and 9 are not used.
The same applies to the case where flip mounting is performed on a sheet that does not include conductive particles. At this time, conduction between the bump 1 and the pattern on the substrate 3 is obtained by direct contact between the bump 1 and the pattern on the substrate 3.
【００５９】[0059]
【発明の効果】以上のように本発明によれば、フリップ
チップの配線面に臨む箇所には、空間部が設けられたり
電気的特性の良好な接着シート材が付着されたりしてい
るので、フリップチップの配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とのできて、信頼性を保ちながら周波数特性の良い実装
を実現するという有利な効果が得られる。As described above, according to the present invention, a space portion is provided or an adhesive sheet material having good electric characteristics is attached to a portion facing the wiring surface of the flip chip. Even when a high-frequency current flows through the wiring pattern of the flip chip, it is possible to minimize the occurrence of electrical loss, and to obtain an advantageous effect of realizing mounting with good frequency characteristics while maintaining reliability.
【図１】（ａ）〜（ｃ）は本発明の第１の実施の形態に
かかるフリップチップ実装体の分解斜視図、断面図およ
び図１（ｂ）のＩ−Ｉ線矢視図である。FIGS. 1 (a) to 1 (c) are an exploded perspective view, a cross-sectional view, and a view taken along a line II of FIG. 1 (b) of a flip chip mounted body according to a first embodiment of the present invention. .
【図２】（ａ）〜（ｃ）は本発明の第２の実施の形態に
かかるフリップチップ実装体の分解斜視図、断面図およ
び図２（ｂ）のII−II線矢視図である。FIGS. 2A to 2C are an exploded perspective view, a cross-sectional view, and a view taken along line II-II of FIG. 2B, of a flip-chip mounted body according to a second embodiment of the present invention. .
【図３】本発明の他の実施の形態にかかるフリップチッ
プ実装体の断面図である。FIG. 3 is a cross-sectional view of a flip chip package according to another embodiment of the present invention.
【図４】本発明の他の実施の形態にかかるフリップチッ
プ実装体の断面図である。FIG. 4 is a cross-sectional view of a flip chip package according to another embodiment of the present invention.
【図５】本発明の他の実施の形態にかかるフリップチッ
プ実装体のバンプが設けられている箇所より平面視した
平面図である。FIG. 5 is a plan view of a portion of a flip-chip mounted body according to another embodiment of the present invention where bumps are provided, as viewed in plan.
【図６】本発明の第３の実施の形態にかかるフリップチ
ップ実装体の分解斜視図である。FIG. 6 is an exploded perspective view of a flip chip mounted body according to a third embodiment of the present invention.
【図７】本発明の第４の実施の形態にかかるフリップチ
ップ実装体の分解斜視図である。FIG. 7 is an exploded perspective view of a flip chip mounted body according to a fourth embodiment of the present invention.
【図８】（ａ）〜（ｃ）は従来のフリップチップ実装体
の分解斜視図、断面図および図８（ｂ）のVIII−VIII線
矢視図である。8A to 8C are an exploded perspective view, a cross-sectional view, and a view taken along line VIII-VIII in FIG. 8B of a conventional flip chip mounting body.
【図９】封止材による電気的な影響を示す説明図であ
る。FIG. 9 is an explanatory diagram showing an electric influence by a sealing material.
１ バンプ ２ ＩＣ（フリップチップ） ２ａ 配線面 ２ｂ 貫通孔 ３ 基板 ３ａ 凹部 ３ｂ 貫通孔 ３ｃ 溝 ４ 封止材 ５ 異方性導電シート（接着シート材） ６ 空間部 ８ 第１の異方性導電シート（接着シート材） ９ 第２の異方性導電シート（接着シート材） Reference Signs List 1 bump 2 IC (flip chip) 2a wiring surface 2b through hole 3 substrate 3a concave portion 3b through hole 3c groove 4 sealing material 5 anisotropic conductive sheet (adhesive sheet material) 6 space 8 first anisotropic conductive sheet (Adhesive sheet material) 9 Second anisotropic conductive sheet (adhesive sheet material)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 憲一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 辻村 昌治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL07 LL09 LL11 QQ00 RR10 RR18 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kenichi Yamamoto 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. Term (reference) 5F044 KK01 LL07 LL09 LL11 QQ00 RR10 RR18
Claims (10)
フリップチップを実装する基板と、バンプと基板との接
続部を封止する封止材とを備えたフリップチップ実装体
であって、基板におけるフリップチップの配線面に臨む
箇所に凹部が形成されて、フリップチップの配線面に臨
む箇所には封止材が付着していないフリップチップ実装
体。1. A flip chip package comprising: a flip chip having a bump; a substrate on which the flip chip is mounted; and a sealing material for sealing a connection portion between the bump and the substrate, wherein the flip chip includes a flip chip. A flip chip mounting body in which a recess is formed at a position facing a wiring surface of a chip, and a sealing material is not attached at a position facing the wiring surface of the flip chip.
フリップチップを実装する基板と、バンプと基板との接
続部を封止する封止材とを備えたフリップチップ実装体
であって、基板におけるフリップチップの配線面に臨む
箇所に、外部空間に連通する貫通孔または溝部が形成さ
れて、フリップチップの配線面に臨む箇所には封止材が
付着していないフリップチップ実装体。2. A flip chip package comprising: a flip chip having a bump; a substrate on which the flip chip is mounted; and a sealing material for sealing a connection portion between the bump and the substrate, wherein the flip chip has A flip chip mounting body in which a through hole or a groove communicating with an external space is formed at a portion facing a wiring surface of a chip, and a sealing material is not attached to a portion facing the wiring surface of the flip chip.
む箇所に、外部空間に連通する貫通孔が形成されている
請求項１記載のフリップチップ実装体。3. The flip chip package according to claim 1, wherein a through hole communicating with the external space is formed at a portion of the flip chip facing the wiring surface.
臨む箇所に、外部空間に連通する溝部が形成されている
請求項１記載のフリップチップ実装体。4. The flip-chip mounted body according to claim 1, wherein a groove communicating with the external space is formed in a portion of the substrate facing the wiring surface of the flip chip.
フリップチップを実装する基板と、フリップチップと基
板との間に挟装される接着シート材とを備えたフリップ
チップ実装体であって、フリップチップの配線面に臨む
箇所には接着シート材が配設されずに空間が設けられ
て、フリップチップの配線面に臨む箇所には接着シート
材が付着していないフリップチップ実装体。5. A flip chip package comprising: a flip chip having a bump; a substrate on which the flip chip is mounted; and an adhesive sheet material sandwiched between the flip chip and the substrate. A flip-chip mounted body in which a space is provided at a portion facing the wiring surface of the flip chip without providing an adhesive sheet material, and no adhesive sheet material is attached at a portion facing the wiring surface of the flip chip.
フリップチップを実装する基板と、フリップチップと基
板との間に挟装される接着シート材とを備えたフリップ
チップ実装体であって、接着シート材が誘電率や誘電正
接などの電気的特性の異なる複数の種類のものが設けら
れ、フリップチップの配線面に臨む箇所には、誘電率が
低かったり誘電正接が低かったりして電気的特性の良好
な接着シート材が付着されているフリップチップ実装
体。6. A flip chip mounted body comprising: a flip chip having a bump; a substrate on which the flip chip is mounted; and an adhesive sheet material sandwiched between the flip chip and the substrate. Several types of materials with different electrical characteristics such as dielectric constant and dielectric tangent are provided, and the part facing the wiring surface of the flip chip has a low dielectric constant or a low dielectric tangent. Flip chip mounted body with good adhesive sheet material attached.
実装して、バンプと基板との接続部を封止材で封止する
に際して、基板におけるフリップチップの配線面に臨む
箇所に凹部を形成することにより、フリップチップの配
線面に臨む箇所に封止材が付着しないようにしたフリッ
プチップ実装方法。7. A method for mounting a flip chip having bumps on a substrate and forming a recess in a portion of the substrate facing the wiring surface of the flip chip when sealing a connection portion between the bump and the substrate with a sealing material. A method for mounting a flip chip in which a sealing material does not adhere to a portion facing a wiring surface of the flip chip.
実装して、バンプと基板との接続部を封止材で封止する
に際して、基板におけるフリップチップの配線面に臨む
箇所に、外部空間に連通する貫通孔を形成することによ
り、フリップチップの配線面に臨む箇所に封止材が付着
しないようにしたフリップチップ実装方法。8. When mounting a flip chip having a bump on a substrate and sealing a connection portion between the bump and the substrate with a sealing material, a portion of the substrate facing a wiring surface of the flip chip communicates with an external space. A flip chip mounting method in which a through hole is formed so that a sealing material does not adhere to a portion facing a wiring surface of the flip chip.
ト材を挟装した状態で、バンプを有するフリップチップ
を基板に実装するに際して、フリップチップの配線面に
臨む箇所には接着シート材を配設せずに空間が設けられ
るようにしたフリップチップ実装方法。9. When mounting a flip chip having bumps on a substrate with the adhesive sheet material sandwiched between the flip chip and the substrate, the adhesive sheet material is disposed at a position facing the wiring surface of the flip chip. A flip-chip mounting method in which a space is provided without being provided.
ート材を挟装した状態で、バンプを有するフリップチッ
プを基板に実装するに際して、接着シート材として誘電
率や誘電正接などの電気的特性の異なる複数の種類のも
のを採用し、フリップチップの配線面に臨む箇所に、誘
電率が低かったり誘電正接が低かったりして電気的特性
の良好な接着シート材を付着させて電気的損失を最小限
に抑えるフリップチップ実装方法。10. When mounting a flip chip having bumps on a substrate with an adhesive sheet material sandwiched between the flip chip and the substrate, the adhesive sheet material has electrical characteristics such as a dielectric constant and a dielectric loss tangent. Adopt an adhesive sheet material with good electrical characteristics due to low dielectric constant or low dielectric loss tangent at the part facing the wiring surface of the flip chip by using different kinds of things and minimize the electric loss Flip-chip mounting method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025614A JP2000223530A (en) | 1999-02-03 | 1999-02-03 | Flip chip mounting body and mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025614A JP2000223530A (en) | 1999-02-03 | 1999-02-03 | Flip chip mounting body and mounting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223530A true JP2000223530A (en) | 2000-08-11 |
Family
ID=12170775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11025614A Pending JP2000223530A (en) | 1999-02-03 | 1999-02-03 | Flip chip mounting body and mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223530A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019779A (en) * | 2001-08-31 | 2003-03-07 | 이진구 | Substrate used to mount flip chip for reducing proximity effect |
| JP2003092309A (en) * | 2001-09-19 | 2003-03-28 | Fuji Electric Co Ltd | Semiconductor integrated device |
| WO2026078902A1 (en) * | 2024-10-10 | 2026-04-16 | 三菱電機株式会社 | Semiconductor device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120736A (en) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH04283939A (en) * | 1991-03-13 | 1992-10-08 | Sharp Corp | Flip chip type semiconductor device |
| JPH0529393A (en) * | 1991-07-22 | 1993-02-05 | Sharp Corp | Semiconductor device mounting board |
| JPH073158U (en) * | 1993-06-04 | 1995-01-17 | 株式会社村田製作所 | Circuit board |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
| JPH09260426A (en) * | 1996-03-19 | 1997-10-03 | Sony Corp | Mounting board, mounting method, and semiconductor device |
| JPH09260583A (en) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | High frequency semiconductor device |
| JPH10154859A (en) * | 1996-11-25 | 1998-06-09 | Nec Corp | Chip type device mounting method and device manufactured by the mounting method |
| JP2000036504A (en) * | 1998-07-21 | 2000-02-02 | Nec Corp | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-02-03 JP JP11025614A patent/JP2000223530A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120736A (en) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH04283939A (en) * | 1991-03-13 | 1992-10-08 | Sharp Corp | Flip chip type semiconductor device |
| JPH0529393A (en) * | 1991-07-22 | 1993-02-05 | Sharp Corp | Semiconductor device mounting board |
| JPH073158U (en) * | 1993-06-04 | 1995-01-17 | 株式会社村田製作所 | Circuit board |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
| JPH09260583A (en) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | High frequency semiconductor device |
| JPH09260426A (en) * | 1996-03-19 | 1997-10-03 | Sony Corp | Mounting board, mounting method, and semiconductor device |
| JPH10154859A (en) * | 1996-11-25 | 1998-06-09 | Nec Corp | Chip type device mounting method and device manufactured by the mounting method |
| JP2000036504A (en) * | 1998-07-21 | 2000-02-02 | Nec Corp | Semiconductor device and manufacturing method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019779A (en) * | 2001-08-31 | 2003-03-07 | 이진구 | Substrate used to mount flip chip for reducing proximity effect |
| JP2003092309A (en) * | 2001-09-19 | 2003-03-28 | Fuji Electric Co Ltd | Semiconductor integrated device |
| WO2026078902A1 (en) * | 2024-10-10 | 2026-04-16 | 三菱電機株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641869B2 (en) | Method for manufacturing semiconductor device | |
| JP2982450B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JP2000332055A (en) | Flip chip mounting structure and mounting method | |
| KR19990071997A (en) | Power Microwave Hybrid Integrated Circuits | |
| US20020153608A1 (en) | Land grid array semiconductor device and method of mounting land grid array semiconductor devices | |
| JPH04307769A (en) | Electronic device and forming method thereof | |
| JP2647047B2 (en) | Flip chip mounting method for semiconductor element and adhesive used in this mounting method | |
| US6111309A (en) | Semiconductor device | |
| JP2000223530A (en) | Flip chip mounting body and mounting method | |
| JPH046841A (en) | Mounting structure of semiconductor device | |
| KR940027134A (en) | Manufacturing method of semiconductor integrated circuit device | |
| JPH10261852A (en) | Heat seal connector and flexible wiring board | |
| JP2000252414A (en) | Semiconductor device | |
| US7169639B2 (en) | Semiconductor device manufacturing method | |
| JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JPH0878599A (en) | Integrated circuit package and manufacturing method thereof | |
| JP3547270B2 (en) | Mounting structure and method of manufacturing the same | |
| JP3176325B2 (en) | Mounting structure and manufacturing method thereof | |
| JPH0817960A (en) | QFP structure semiconductor device | |
| JPH03257854A (en) | Semiconductor device | |
| JPH10335776A (en) | Printed circuit board | |
| JPH04320052A (en) | Semiconductor device | |
| JP2002270763A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000124251A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2000295039A (en) | Piezoelectric oscillator |