JP2000223530A - フリップチップ実装体および実装方法 - Google Patents
フリップチップ実装体および実装方法Info
- Publication number
- JP2000223530A JP2000223530A JP11025614A JP2561499A JP2000223530A JP 2000223530 A JP2000223530 A JP 2000223530A JP 11025614 A JP11025614 A JP 11025614A JP 2561499 A JP2561499 A JP 2561499A JP 2000223530 A JP2000223530 A JP 2000223530A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- substrate
- wiring surface
- flip
- facing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップの配線パターンを高周波電流
が流れるときでも、電気的損失の発生を最小限に抑える
ことのできるフリップチップ実装体および実装方法を提
供する。 【解決手段】 バンプ１を有するフリップチップとして
のＩＣ２と、このＩＣ２を実装する基板３と、バンプ１
と基板３との接続部を封止する封止材４とを備え、基板
３におけるＩＣ２の配線面２ａに臨む箇所に凹部３ａが
形成されて、ＩＣ２の配線面２ａに臨む箇所には封止材
４が付着していない。これによれば、ＩＣ２の配線面２
ａに臨む箇所に封止材４がなく、空間が設けられている
ので、ＩＣ２の配線パターンを高周波電流が流れるとき
でも、電気的損失の発生を最小限に抑えることができ
て、良好な電気特性とともに実装の良好な信頼性が得ら
れる。
が流れるときでも、電気的損失の発生を最小限に抑える
ことのできるフリップチップ実装体および実装方法を提
供する。 【解決手段】 バンプ１を有するフリップチップとして
のＩＣ２と、このＩＣ２を実装する基板３と、バンプ１
と基板３との接続部を封止する封止材４とを備え、基板
３におけるＩＣ２の配線面２ａに臨む箇所に凹部３ａが
形成されて、ＩＣ２の配線面２ａに臨む箇所には封止材
４が付着していない。これによれば、ＩＣ２の配線面２
ａに臨む箇所に封止材４がなく、空間が設けられている
ので、ＩＣ２の配線パターンを高周波電流が流れるとき
でも、電気的損失の発生を最小限に抑えることができ
て、良好な電気特性とともに実装の良好な信頼性が得ら
れる。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
体および実装方法に関するものである。
体および実装方法に関するものである。
【０００２】
【従来の技術】従来より、フリップチップを基板に実装
したフリップチップ実装体の構造は特公平６−６６３５
５号公報などに記載されている。
したフリップチップ実装体の構造は特公平６−６６３５
５号公報などに記載されている。
【０００３】図８の（ａ）〜（ｃ）は従来のフリップチ
ップ実装体の構造を示すもので、ボンディングパッドに
バンプ（突起部）１を形成したフリップチップとしての
裸のＩＣ２と、基板３と、封止材４とから構成され、Ｉ
Ｃ２のバンプ１が導電性ペーストなどを塗布した状態で
基板３の電極に直接接続されている。また、ＩＣ２と基
板３との間はすべて封止材４で満たされて封止されてい
る。
ップ実装体の構造を示すもので、ボンディングパッドに
バンプ（突起部）１を形成したフリップチップとしての
裸のＩＣ２と、基板３と、封止材４とから構成され、Ｉ
Ｃ２のバンプ１が導電性ペーストなどを塗布した状態で
基板３の電極に直接接続されている。また、ＩＣ２と基
板３との間はすべて封止材４で満たされて封止されてい
る。
【０００４】
【発明が解決しようとする課題】この種のフリップチッ
プ実装体においては、実装回路の高周波化（数１０ＧＨ
ｚ）に伴い、実装した接続部が電気的に与える影響が無
視できなくなってきている。つまり、フリップチップ実
装体は、小型化のみならず接続部のサイズが他方式と比
べて小さいため、電気特性として高周波特性が要求され
ている。
プ実装体においては、実装回路の高周波化（数１０ＧＨ
ｚ）に伴い、実装した接続部が電気的に与える影響が無
視できなくなってきている。つまり、フリップチップ実
装体は、小型化のみならず接続部のサイズが他方式と比
べて小さいため、電気特性として高周波特性が要求され
ている。
【０００５】しかしながら従来のフリップチップ実装体
の構成によれば、ＩＣ２と基板３との間に、主に信頼性
を保つ目的で、すべて封止材４が満たされているため、
この封止材４がＩＣ２の配線パターンを流れる電流を阻
害してＩＣ２の電気的特性劣化の原因となっている。
の構成によれば、ＩＣ２と基板３との間に、主に信頼性
を保つ目的で、すべて封止材４が満たされているため、
この封止材４がＩＣ２の配線パターンを流れる電流を阻
害してＩＣ２の電気的特性劣化の原因となっている。
【０００６】以下、ＩＣ２の電気的特性劣化の内容につ
いて、図９を参照しながら述べる。
いて、図９を参照しながら述べる。
【０００７】まず、ＩＣ２上の配線パターンを高周波電
流が流れるとき、図９に示すように電気力線１１がＩＣ
２の信号線１２と電流のリターン路（例えばＩＣ２のＧ
ＮＤパターン配線１３）との間に発生する。この電気力
線１１はＩＣ２の内部のみならず、ＩＣ２の外側を一旦
を通ってリターン路に達する。このＩＣ２の上部の部分
に物質が存在するとそこに電気的損失（誘電体損失）が
発生して流れる電流に対して損失をもたらす。
流が流れるとき、図９に示すように電気力線１１がＩＣ
２の信号線１２と電流のリターン路（例えばＩＣ２のＧ
ＮＤパターン配線１３）との間に発生する。この電気力
線１１はＩＣ２の内部のみならず、ＩＣ２の外側を一旦
を通ってリターン路に達する。このＩＣ２の上部の部分
に物質が存在するとそこに電気的損失（誘電体損失）が
発生して流れる電流に対して損失をもたらす。
【０００８】なお、図９における１４はＳｉなどのＩＣ
２のベース、１５はＳｉＯ2などのＩＣ２の絶縁層であ
る。
２のベース、１５はＳｉＯ2などのＩＣ２の絶縁層であ
る。
【０００９】本発明は上記課題を解決するもので、フリ
ップチップの配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることのできるフ
リップチップ実装体および実装方法を提供することを目
的とするものである。
ップチップの配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることのできるフ
リップチップ実装体および実装方法を提供することを目
的とするものである。
【００１０】
【課題を解決するための手段】この課題を解決するため
に本発明は、基板におけるフリップチップの配線面に臨
む箇所に凹部を形成するなどして、基板におけるフリッ
プチップの配線面に臨む箇所には封止材を付着させない
ようにしたものである。
に本発明は、基板におけるフリップチップの配線面に臨
む箇所に凹部を形成するなどして、基板におけるフリッ
プチップの配線面に臨む箇所には封止材を付着させない
ようにしたものである。
【００１１】これによれば、フリップチップの配線パタ
ーンを高周波電流が流れるときでも、電気的損失の発生
を最小限に抑えることができる。
ーンを高周波電流が流れるときでも、電気的損失の発生
を最小限に抑えることができる。
【００１２】すなわち、ＩＣの配線部に臨む箇所の封止
材や異方性導電樹脂などを減じつつ、実装の信頼性を保
持するよう最小限の封止材や異方性導電樹脂を持たせる
ように構成したので、良好な電気特性とともに実装の良
好な信頼性が得られる。
材や異方性導電樹脂などを減じつつ、実装の信頼性を保
持するよう最小限の封止材や異方性導電樹脂を持たせる
ように構成したので、良好な電気特性とともに実装の良
好な信頼性が得られる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、バンプを有するフリップチップと、このフリップチ
ップを実装する基板と、バンプと基板との接続部を封止
する封止材とを備えたフリップチップ実装体であって、
基板におけるフリップチップの配線面に臨む箇所に凹部
が形成されて、フリップチップの配線面に臨む箇所には
封止材が付着していないものである。
は、バンプを有するフリップチップと、このフリップチ
ップを実装する基板と、バンプと基板との接続部を封止
する封止材とを備えたフリップチップ実装体であって、
基板におけるフリップチップの配線面に臨む箇所に凹部
が形成されて、フリップチップの配線面に臨む箇所には
封止材が付着していないものである。
【００１４】本発明の請求項２に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、バンプと基板との接続部を封止する封止材
とを備えたフリップチップ実装体であって、基板におけ
るフリップチップの配線面に臨む箇所に、外部空間に連
通する貫通孔または溝部が形成されて、フリップチップ
の配線面に臨む箇所には封止材が付着していないもので
ある。
を有するフリップチップと、このフリップチップを実装
する基板と、バンプと基板との接続部を封止する封止材
とを備えたフリップチップ実装体であって、基板におけ
るフリップチップの配線面に臨む箇所に、外部空間に連
通する貫通孔または溝部が形成されて、フリップチップ
の配線面に臨む箇所には封止材が付着していないもので
ある。
【００１５】本発明の請求項３に記載の発明は、請求項
１記載のフリップチップ実装体において、フリップチッ
プにおけるその配線面に臨む箇所に、外部空間に連通す
る貫通孔が形成されているものである。
１記載のフリップチップ実装体において、フリップチッ
プにおけるその配線面に臨む箇所に、外部空間に連通す
る貫通孔が形成されているものである。
【００１６】本発明の請求項４に記載の発明は、請求項
１記載のフリップチップ実装体において、基板における
フリップチップの配線面に臨む箇所に、外部空間に連通
する溝部が形成されているものである。
１記載のフリップチップ実装体において、基板における
フリップチップの配線面に臨む箇所に、外部空間に連通
する溝部が形成されているものである。
【００１７】これらの構成によれば、フリップチップの
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。
【００１８】本発明の請求項５に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、フリップチップの配線面に臨む箇所には接着シート
材が配設されずに空間が設けられて、フリップチップの
配線面に臨む箇所には接着シート材が付着していないも
のである。
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、フリップチップの配線面に臨む箇所には接着シート
材が配設されずに空間が設けられて、フリップチップの
配線面に臨む箇所には接着シート材が付着していないも
のである。
【００１９】この構成によれば、フリップチップの配線
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
【００２０】本発明の請求項６に記載の発明は、バンプ
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、接着シート材が誘電率や誘電正接などの電気的特性
の異なる複数の種類のものが設けられ、フリップチップ
の配線面に臨む箇所には、誘電率が低かったり誘電正接
が低かったりして電気的特性の良好な接着シート材が付
着されているものである。
を有するフリップチップと、このフリップチップを実装
する基板と、フリップチップと基板との間に挟装される
接着シート材とを備えたフリップチップ実装体であっ
て、接着シート材が誘電率や誘電正接などの電気的特性
の異なる複数の種類のものが設けられ、フリップチップ
の配線面に臨む箇所には、誘電率が低かったり誘電正接
が低かったりして電気的特性の良好な接着シート材が付
着されているものである。
【００２１】この構成によれば、フリップチップの配線
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
【００２２】本発明の請求項７に記載のフリップチップ
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に凹部を形成することにより、フリップチップの配線
面に臨む箇所に封止材が付着しないようにしたものであ
る。
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に凹部を形成することにより、フリップチップの配線
面に臨む箇所に封止材が付着しないようにしたものであ
る。
【００２３】本発明の請求項８に記載のフリップチップ
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に、外部空間に連通する貫通孔を形成することによ
り、フリップチップの配線面に臨む箇所に封止材が付着
しないようにしたものである。
実装方法は、バンプを有するフリップチップを基板に実
装して、バンプと基板との接続部を封止材で封止するに
際して、基板におけるフリップチップの配線面に臨む箇
所に、外部空間に連通する貫通孔を形成することによ
り、フリップチップの配線面に臨む箇所に封止材が付着
しないようにしたものである。
【００２４】これらの方法によれば、フリップチップの
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。
配線面に臨む箇所に封止材が付着することを防止でき、
フリップチップの配線面に臨む箇所に封止材がないの
で、電気特性が良く、かつ、信頼性の高い実装を可能に
するという作用を有する。
【００２５】本発明の請求項９に記載のフリップチップ
実装方法は、フリップチップと基板との間に接着シート
材を挟装した状態で、バンプを有するフリップチップを
基板に実装するに際して、フリップチップの配線面に臨
む箇所には接着シート材を配設せずに空間が設けられる
ようにしたものである。
実装方法は、フリップチップと基板との間に接着シート
材を挟装した状態で、バンプを有するフリップチップを
基板に実装するに際して、フリップチップの配線面に臨
む箇所には接着シート材を配設せずに空間が設けられる
ようにしたものである。
【００２６】この方法によれば、フリップチップの配線
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
面に臨む箇所に接着シート材が付着することを防止で
き、フリップチップの配線面に臨む箇所に接着シート材
がないので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
【００２７】本発明の請求項１０に記載のフリップチッ
プ実装方法は、フリップチップと基板との間に接着シー
ト材を挟装した状態で、バンプを有するフリップチップ
を基板に実装するに際して、接着シート材として誘電率
や誘電正接などの電気的特性の異なる複数の種類のもの
を採用し、フリップチップの配線面に臨む箇所に、誘電
率が低かったり誘電正接が低かったりして電気的特性の
良好な接着シート材を付着させて電気的損失を最小限に
抑えるものである。
プ実装方法は、フリップチップと基板との間に接着シー
ト材を挟装した状態で、バンプを有するフリップチップ
を基板に実装するに際して、接着シート材として誘電率
や誘電正接などの電気的特性の異なる複数の種類のもの
を採用し、フリップチップの配線面に臨む箇所に、誘電
率が低かったり誘電正接が低かったりして電気的特性の
良好な接着シート材を付着させて電気的損失を最小限に
抑えるものである。
【００２８】この方法によれば、フリップチップの配線
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
面に臨む箇所には、誘電率が低かったり誘電正接が低か
ったりして電気的特性の良好な接着シート材が付着され
ているので、電気特性が良く、かつ、信頼性の高い実装
を可能にするという作用を有する。
【００２９】以下、本発明の実施の形態を図面に基づき
説明する。
説明する。
【００３０】（実施の形態１）図１（ａ）〜（ｃ）は本
発明の第１の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図１（ｂ）のＩ−Ｉ線矢視
図である。
発明の第１の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図１（ｂ）のＩ−Ｉ線矢視
図である。
【００３１】図１（ａ）〜（ｃ）に示すように、フリッ
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所に凹部３ａが形成されて厚みが薄くなるようにさ
れており、ＩＣ２の配線面２ａに臨む箇所には封止材４
が設けられていない。
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所に凹部３ａが形成されて厚みが薄くなるようにさ
れており、ＩＣ２の配線面２ａに臨む箇所には封止材４
が設けられていない。
【００３２】このフリップチップ実装体は以下のように
して実装される。
して実装される。
【００３３】まず、実装時に基板３におけるＩＣ２の配
線面２ａに臨むことになる箇所に凹部３ａを予め形成し
て厚みが薄くなるようにする（ステップ１）。そして、
ＩＣ２にバンプ１を形成し、バンプ１に導電性ペースト
（図示せず）を付けて、ＩＣ２を基板３上に実装する
（ステップ２）。この時、ステップ２は通常の実装工程
と同様である。また、ステップ２においては、後述する
ステップ３に移る前に、導電性ペーストを乾燥させる工
程が入る場合もある。
線面２ａに臨むことになる箇所に凹部３ａを予め形成し
て厚みが薄くなるようにする（ステップ１）。そして、
ＩＣ２にバンプ１を形成し、バンプ１に導電性ペースト
（図示せず）を付けて、ＩＣ２を基板３上に実装する
（ステップ２）。この時、ステップ２は通常の実装工程
と同様である。また、ステップ２においては、後述する
ステップ３に移る前に、導電性ペーストを乾燥させる工
程が入る場合もある。
【００３４】次に、実装されたＩＣ２の横から封止材４
を流し込む（ステップ３）。この時、封止材４は毛細管
現象によりＩＣ２と基板３との間の狭い部分にだけ充填
され、ＩＣ２の配線面２ａに付着することはない。
を流し込む（ステップ３）。この時、封止材４は毛細管
現象によりＩＣ２と基板３との間の狭い部分にだけ充填
され、ＩＣ２の配線面２ａに付着することはない。
【００３５】最後に、封止材４を乾燥させることで、実
装工程が完了する（ステップ４）。
装工程が完了する（ステップ４）。
【００３６】このようにすることで、バンプ１と基板３
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。
【００３７】（実施の形態２）図２（ａ）〜（ｃ）は本
発明の第２の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図２（ｂ）のII−II線矢視
図である。
発明の第２の実施の形態にかかるフリップチップ実装体
の分解斜視図、断面図および図２（ｂ）のII−II線矢視
図である。
【００３８】図２（ａ）〜（ｃ）に示すように、フリッ
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所には外部空間に連通する大きな貫通孔３ｂが形成
されており、ＩＣ２の配線面２ａに臨む箇所には封止材
４が設けられていない。
プチップ実装体は、ボンディングパッドにバンプ（突起
部）１を形成したフリップチップとしての裸のＩＣ２
と、このＩＣ２を実装する基板３と、バンプ１と基板３
との接続部を封止するための封止材４とから構成されて
いる。そして、基板３におけるＩＣ２の配線面２ａに臨
む箇所には外部空間に連通する大きな貫通孔３ｂが形成
されており、ＩＣ２の配線面２ａに臨む箇所には封止材
４が設けられていない。
【００３９】このフリップチップ実装体は以下のように
して実装される。
して実装される。
【００４０】まず、実装時に基板３におけるＩＣ２の配
線面２ａに臨むことになる箇所に大きな貫通孔３ｂを予
め形成しておく（ステップ１）。
線面２ａに臨むことになる箇所に大きな貫通孔３ｂを予
め形成しておく（ステップ１）。
【００４１】そして、ＩＣ２にバンプ１を形成し、バン
プ１に導電性ペースト（図示せず）を付けて、ＩＣ２を
基板３上に実装する（ステップ２）。この時、ステップ
２は通常の実装工程と同様である。また、ステップ２に
おいては、後述するステップ３に移る前に、導電性ペー
ストを乾燥させる工程が入る場合もある。
プ１に導電性ペースト（図示せず）を付けて、ＩＣ２を
基板３上に実装する（ステップ２）。この時、ステップ
２は通常の実装工程と同様である。また、ステップ２に
おいては、後述するステップ３に移る前に、導電性ペー
ストを乾燥させる工程が入る場合もある。
【００４２】次に、実装されたＩＣ２の横から封止材４
を流し込む（ステップ３）。この時、封止材４はＩＣ２
と基板３との間に充填され、余剰分はステップ１にて予
め基板３に開けられた貫通孔３ｂに流れるので、封止材
４がＩＣ２の配線面２ａに付着することはない。
を流し込む（ステップ３）。この時、封止材４はＩＣ２
と基板３との間に充填され、余剰分はステップ１にて予
め基板３に開けられた貫通孔３ｂに流れるので、封止材
４がＩＣ２の配線面２ａに付着することはない。
【００４３】最後に、封止材４を乾燥させることで、実
装工程が完了する（ステップ４）。
装工程が完了する（ステップ４）。
【００４４】このようにすることで、バンプ１と基板３
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。しかも、貫通孔３ｂによりＩＣ２の下方
と外部の空気圧とを同じにすることができるため、実装
の信頼性をさらに高くすることが可能となる。
との接続部については封止材４で封止して良好な信頼性
を維持しながら、ＩＣ２の配線面２ａに封止材４が付着
しない実装を良好に行うことができる。そして、ＩＣ２
の配線面２ａに臨む箇所に封止材４がなく、空間が設け
られているので、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。しかも、貫通孔３ｂによりＩＣ２の下方
と外部の空気圧とを同じにすることができるため、実装
の信頼性をさらに高くすることが可能となる。
【００４５】なお、ステップ１における貫通孔３ｂの形
状を図３に示すように段構造にすることも可能である。
状を図３に示すように段構造にすることも可能である。
【００４６】また、図４に示すように、図１と同様に、
基板３におけるＩＣ２の配線面２ａに臨む箇所に凹部３
ａを形成して、ＩＣ２の配線面２ａに臨む箇所には封止
材４が設けらないように構成しながら、ＩＣ２に外部空
間に連通する貫通孔２ｂを形成しても同様にＩＣ２の下
方と外部の空気圧とを同じにすることができ、また、図
５に示すように、ＩＣ２下部の配線面２ａに臨む箇所に
形成された凹部３ａから外部に連通する溝３ｃを形成し
て、外部の空間につなげることも可能である。
基板３におけるＩＣ２の配線面２ａに臨む箇所に凹部３
ａを形成して、ＩＣ２の配線面２ａに臨む箇所には封止
材４が設けらないように構成しながら、ＩＣ２に外部空
間に連通する貫通孔２ｂを形成しても同様にＩＣ２の下
方と外部の空気圧とを同じにすることができ、また、図
５に示すように、ＩＣ２下部の配線面２ａに臨む箇所に
形成された凹部３ａから外部に連通する溝３ｃを形成し
て、外部の空間につなげることも可能である。
【００４７】（実施の形態３）図６は本発明の第３の実
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。
【００４８】図６に示すように、このフリップチップ実
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る接着シート材としての異方性導電シート５とから構成
されている。そして、従来においては異方性導電シート
をＩＣ２の下部全面に配置していたが、この実施の形態
においては、ＩＣ２の配線面２ａに臨む箇所には異方性
導電シート５が配設されずに空間部６が設けられて、Ｉ
Ｃ２の配線面２ａに臨む箇所には異方性導電シート５が
付着していない。また、異方性導電シート５の一部は切
欠れており、実装時にはこの切欠部７を介して前記空間
部６が外部空間に連通されるようになっている。
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る接着シート材としての異方性導電シート５とから構成
されている。そして、従来においては異方性導電シート
をＩＣ２の下部全面に配置していたが、この実施の形態
においては、ＩＣ２の配線面２ａに臨む箇所には異方性
導電シート５が配設されずに空間部６が設けられて、Ｉ
Ｃ２の配線面２ａに臨む箇所には異方性導電シート５が
付着していない。また、異方性導電シート５の一部は切
欠れており、実装時にはこの切欠部７を介して前記空間
部６が外部空間に連通されるようになっている。
【００４９】このフリップチップ実装体は以下のように
して実装される。
して実装される。
【００５０】まず、ＩＣ２にバンプ１を形成しておく
（ステップ１）。次に、異方性導電シート５を、ＩＣ２
の下部に空間を空けるように配置する（ステップ２）。
最後に、ＩＣ２と基板３により異方性導電シート５を挟
み込むようにＩＣ２を実装する（ステップ３）。
（ステップ１）。次に、異方性導電シート５を、ＩＣ２
の下部に空間を空けるように配置する（ステップ２）。
最後に、ＩＣ２と基板３により異方性導電シート５を挟
み込むようにＩＣ２を実装する（ステップ３）。
【００５１】このようにすることでも、ＩＣ２の配線面
２ａに異方性導電シート５が付着しない実装を行うこと
ができる。そして、ＩＣ２の配線面２ａに臨む箇所に異
方性導電シート５がなく、空間部６が設けられているの
で、ＩＣ２の配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることができて、
良好な電気特性とともに実装の良好な信頼性が得られ
る。しかも、切欠部７によりＩＣ２の下方と外部の空気
圧とを同じにすることができるため、実装の信頼性をさ
らに高くすることが可能となる。
２ａに異方性導電シート５が付着しない実装を行うこと
ができる。そして、ＩＣ２の配線面２ａに臨む箇所に異
方性導電シート５がなく、空間部６が設けられているの
で、ＩＣ２の配線パターンを高周波電流が流れるときで
も、電気的損失の発生を最小限に抑えることができて、
良好な電気特性とともに実装の良好な信頼性が得られ
る。しかも、切欠部７によりＩＣ２の下方と外部の空気
圧とを同じにすることができるため、実装の信頼性をさ
らに高くすることが可能となる。
【００５２】なお、異方性導電シート５ではなく、導電
粒子を含まないシートにてフリップ実装を行う場合も同
様である。この時、バンプ１と基板３のパターンとの導
通はバンプ１と基板３のパターンとの直接接触によって
得られる。
粒子を含まないシートにてフリップ実装を行う場合も同
様である。この時、バンプ１と基板３のパターンとの導
通はバンプ１と基板３のパターンとの直接接触によって
得られる。
【００５３】（実施の形態４）図７は本発明の第４の実
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。
施の形態にかかるフリップチップ実装体の分解斜視図で
ある。
【００５４】図７に示すように、このフリップチップ実
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る２種類の異方性導電シート８、９とから構成されてい
る。そして、従来通常は１種類の異方性導電シートをＩ
Ｃ下部全面に配置したいたが、本実施の形態では、主に
電気特性の良い（誘電率が低い、誘電正接が低いなど）
第１の異方性導電シート８をＩＣ２の配線面２ａを覆う
ように配置し、主に接着力の強い第２の異方性導電シー
ト９を接合部を覆うように配置している。
装体は、ボンディングパッドにバンプ（突起部）を形成
したフリップチップとしての裸のＩＣ２と、このＩＣ２
を実装する基板３と、ＩＣ２と基板３との間に挟装され
る２種類の異方性導電シート８、９とから構成されてい
る。そして、従来通常は１種類の異方性導電シートをＩ
Ｃ下部全面に配置したいたが、本実施の形態では、主に
電気特性の良い（誘電率が低い、誘電正接が低いなど）
第１の異方性導電シート８をＩＣ２の配線面２ａを覆う
ように配置し、主に接着力の強い第２の異方性導電シー
ト９を接合部を覆うように配置している。
【００５５】このフリップチップ実装体は以下のように
して実装される。
して実装される。
【００５６】まず、ＩＣ２にバンプ１を形成しておく
（ステップ１）。次に、主に電気特性の良い（誘電率が
低い、誘電正接が低いなど）第１の異方性導電シート８
をＩＣ２の配線面２ａを覆うように配置し、主に接着力
の強い第２の異方性導電シート９を接合部を覆うように
配置する（ステップ２）。最後に、ＩＣ２と基板３によ
りこれらの異方性導電シート８、９を挟み込むようにＩ
Ｃ２を実装する（ステップ３）。
（ステップ１）。次に、主に電気特性の良い（誘電率が
低い、誘電正接が低いなど）第１の異方性導電シート８
をＩＣ２の配線面２ａを覆うように配置し、主に接着力
の強い第２の異方性導電シート９を接合部を覆うように
配置する（ステップ２）。最後に、ＩＣ２と基板３によ
りこれらの異方性導電シート８、９を挟み込むようにＩ
Ｃ２を実装する（ステップ３）。
【００５７】このようにすることでも、ＩＣ２の配線面
２ａに対して異方性導電シート８、９の影響が少ない実
装が可能となり、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。
２ａに対して異方性導電シート８、９の影響が少ない実
装が可能となり、ＩＣ２の配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とができて、良好な電気特性とともに実装の良好な信頼
性が得られる。
【００５８】なお、異方性導電シート８、９ではなく、
導電粒子を含まないシートにてフリップ実装を行う場合
も同様である。この時、バンプ１と基板３のパターンと
の導通はバンプ１と基板３のパターンとの直接接触によ
って得られる。
導電粒子を含まないシートにてフリップ実装を行う場合
も同様である。この時、バンプ１と基板３のパターンと
の導通はバンプ１と基板３のパターンとの直接接触によ
って得られる。
【００５９】
【発明の効果】以上のように本発明によれば、フリップ
チップの配線面に臨む箇所には、空間部が設けられたり
電気的特性の良好な接着シート材が付着されたりしてい
るので、フリップチップの配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とのできて、信頼性を保ちながら周波数特性の良い実装
を実現するという有利な効果が得られる。
チップの配線面に臨む箇所には、空間部が設けられたり
電気的特性の良好な接着シート材が付着されたりしてい
るので、フリップチップの配線パターンを高周波電流が
流れるときでも、電気的損失の発生を最小限に抑えるこ
とのできて、信頼性を保ちながら周波数特性の良い実装
を実現するという有利な効果が得られる。
【図１】（ａ）〜（ｃ）は本発明の第１の実施の形態に
かかるフリップチップ実装体の分解斜視図、断面図およ
び図１（ｂ）のＩ−Ｉ線矢視図である。
かかるフリップチップ実装体の分解斜視図、断面図およ
び図１（ｂ）のＩ−Ｉ線矢視図である。
【図２】（ａ）〜（ｃ）は本発明の第２の実施の形態に
かかるフリップチップ実装体の分解斜視図、断面図およ
び図２（ｂ）のII−II線矢視図である。
かかるフリップチップ実装体の分解斜視図、断面図およ
び図２（ｂ）のII−II線矢視図である。
【図３】本発明の他の実施の形態にかかるフリップチッ
プ実装体の断面図である。
プ実装体の断面図である。
【図４】本発明の他の実施の形態にかかるフリップチッ
プ実装体の断面図である。
プ実装体の断面図である。
【図５】本発明の他の実施の形態にかかるフリップチッ
プ実装体のバンプが設けられている箇所より平面視した
平面図である。
プ実装体のバンプが設けられている箇所より平面視した
平面図である。
【図６】本発明の第３の実施の形態にかかるフリップチ
ップ実装体の分解斜視図である。
ップ実装体の分解斜視図である。
【図７】本発明の第４の実施の形態にかかるフリップチ
ップ実装体の分解斜視図である。
ップ実装体の分解斜視図である。
【図８】（ａ）〜（ｃ）は従来のフリップチップ実装体
の分解斜視図、断面図および図８（ｂ）のVIII−VIII線
矢視図である。
の分解斜視図、断面図および図８（ｂ）のVIII−VIII線
矢視図である。
【図９】封止材による電気的な影響を示す説明図であ
る。
る。
１ バンプ ２ ＩＣ（フリップチップ） ２ａ 配線面 ２ｂ 貫通孔 ３ 基板 ３ａ 凹部 ３ｂ 貫通孔 ３ｃ 溝 ４ 封止材 ５ 異方性導電シート（接着シート材） ６ 空間部 ８ 第１の異方性導電シート（接着シート材） ９ 第２の異方性導電シート（接着シート材）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 憲一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 辻村 昌治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL07 LL09 LL11 QQ00 RR10 RR18
Claims (10)
- 【請求項１】 バンプを有するフリップチップと、この
フリップチップを実装する基板と、バンプと基板との接
続部を封止する封止材とを備えたフリップチップ実装体
であって、基板におけるフリップチップの配線面に臨む
箇所に凹部が形成されて、フリップチップの配線面に臨
む箇所には封止材が付着していないフリップチップ実装
体。 - 【請求項２】 バンプを有するフリップチップと、この
フリップチップを実装する基板と、バンプと基板との接
続部を封止する封止材とを備えたフリップチップ実装体
であって、基板におけるフリップチップの配線面に臨む
箇所に、外部空間に連通する貫通孔または溝部が形成さ
れて、フリップチップの配線面に臨む箇所には封止材が
付着していないフリップチップ実装体。 - 【請求項３】 フリップチップにおけるその配線面に臨
む箇所に、外部空間に連通する貫通孔が形成されている
請求項１記載のフリップチップ実装体。 - 【請求項４】 基板におけるフリップチップの配線面に
臨む箇所に、外部空間に連通する溝部が形成されている
請求項１記載のフリップチップ実装体。 - 【請求項５】 バンプを有するフリップチップと、この
フリップチップを実装する基板と、フリップチップと基
板との間に挟装される接着シート材とを備えたフリップ
チップ実装体であって、フリップチップの配線面に臨む
箇所には接着シート材が配設されずに空間が設けられ
て、フリップチップの配線面に臨む箇所には接着シート
材が付着していないフリップチップ実装体。 - 【請求項６】 バンプを有するフリップチップと、この
フリップチップを実装する基板と、フリップチップと基
板との間に挟装される接着シート材とを備えたフリップ
チップ実装体であって、接着シート材が誘電率や誘電正
接などの電気的特性の異なる複数の種類のものが設けら
れ、フリップチップの配線面に臨む箇所には、誘電率が
低かったり誘電正接が低かったりして電気的特性の良好
な接着シート材が付着されているフリップチップ実装
体。 - 【請求項７】 バンプを有するフリップチップを基板に
実装して、バンプと基板との接続部を封止材で封止する
に際して、基板におけるフリップチップの配線面に臨む
箇所に凹部を形成することにより、フリップチップの配
線面に臨む箇所に封止材が付着しないようにしたフリッ
プチップ実装方法。 - 【請求項８】 バンプを有するフリップチップを基板に
実装して、バンプと基板との接続部を封止材で封止する
に際して、基板におけるフリップチップの配線面に臨む
箇所に、外部空間に連通する貫通孔を形成することによ
り、フリップチップの配線面に臨む箇所に封止材が付着
しないようにしたフリップチップ実装方法。 - 【請求項９】 フリップチップと基板との間に接着シー
ト材を挟装した状態で、バンプを有するフリップチップ
を基板に実装するに際して、フリップチップの配線面に
臨む箇所には接着シート材を配設せずに空間が設けられ
るようにしたフリップチップ実装方法。 - 【請求項１０】 フリップチップと基板との間に接着シ
ート材を挟装した状態で、バンプを有するフリップチッ
プを基板に実装するに際して、接着シート材として誘電
率や誘電正接などの電気的特性の異なる複数の種類のも
のを採用し、フリップチップの配線面に臨む箇所に、誘
電率が低かったり誘電正接が低かったりして電気的特性
の良好な接着シート材を付着させて電気的損失を最小限
に抑えるフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025614A JP2000223530A (ja) | 1999-02-03 | 1999-02-03 | フリップチップ実装体および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025614A JP2000223530A (ja) | 1999-02-03 | 1999-02-03 | フリップチップ実装体および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223530A true JP2000223530A (ja) | 2000-08-11 |
Family
ID=12170775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11025614A Pending JP2000223530A (ja) | 1999-02-03 | 1999-02-03 | フリップチップ実装体および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223530A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019779A (ko) * | 2001-08-31 | 2003-03-07 | 이진구 | 근접효과 억제용 플립칩 실장 기판 |
| JP2003092309A (ja) * | 2001-09-19 | 2003-03-28 | Fuji Electric Co Ltd | 半導体集積装置 |
| WO2026078902A1 (ja) * | 2024-10-10 | 2026-04-16 | 三菱電機株式会社 | 半導体装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120736A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH04283939A (ja) * | 1991-03-13 | 1992-10-08 | Sharp Corp | フリップチップ型半導体装置 |
| JPH0529393A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体装置実装用基板 |
| JPH073158U (ja) * | 1993-06-04 | 1995-01-17 | 株式会社村田製作所 | 回路基板 |
| JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
| JPH09260426A (ja) * | 1996-03-19 | 1997-10-03 | Sony Corp | 実装基板、実装方法及び半導体装置 |
| JPH09260583A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 高周波半導体装置 |
| JPH10154859A (ja) * | 1996-11-25 | 1998-06-09 | Nec Corp | チップ型デバイスの実装方法及びその実装方法に より製造するデバイス |
| JP2000036504A (ja) * | 1998-07-21 | 2000-02-02 | Nec Corp | 半導体デバイス及びその製造方法 |
-
1999
- 1999-02-03 JP JP11025614A patent/JP2000223530A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120736A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH04283939A (ja) * | 1991-03-13 | 1992-10-08 | Sharp Corp | フリップチップ型半導体装置 |
| JPH0529393A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体装置実装用基板 |
| JPH073158U (ja) * | 1993-06-04 | 1995-01-17 | 株式会社村田製作所 | 回路基板 |
| JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
| JPH09260583A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 高周波半導体装置 |
| JPH09260426A (ja) * | 1996-03-19 | 1997-10-03 | Sony Corp | 実装基板、実装方法及び半導体装置 |
| JPH10154859A (ja) * | 1996-11-25 | 1998-06-09 | Nec Corp | チップ型デバイスの実装方法及びその実装方法に より製造するデバイス |
| JP2000036504A (ja) * | 1998-07-21 | 2000-02-02 | Nec Corp | 半導体デバイス及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019779A (ko) * | 2001-08-31 | 2003-03-07 | 이진구 | 근접효과 억제용 플립칩 실장 기판 |
| JP2003092309A (ja) * | 2001-09-19 | 2003-03-28 | Fuji Electric Co Ltd | 半導体集積装置 |
| WO2026078902A1 (ja) * | 2024-10-10 | 2026-04-16 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641869B2 (ja) | 半導体装置の製造方法 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| KR19990071997A (ko) | 파워 마이크로웨이브 하이브리드 집적회로 | |
| US20020153608A1 (en) | Land grid array semiconductor device and method of mounting land grid array semiconductor devices | |
| JPH04307769A (ja) | 電子デバイス及びその形成方法 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| US6111309A (en) | Semiconductor device | |
| JP2000223530A (ja) | フリップチップ実装体および実装方法 | |
| JPH046841A (ja) | 半導体装置の実装構造 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH10261852A (ja) | ヒートシールコネクタとフレキシブル配線板 | |
| JP2000252414A (ja) | 半導体装置 | |
| US7169639B2 (en) | Semiconductor device manufacturing method | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3176325B2 (ja) | 実装構造体とその製造方法 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH03257854A (ja) | 半導体装置 | |
| JPH10335776A (ja) | プリント回路基板 | |
| JPH04320052A (ja) | 半導体装置 | |
| JP2002270763A (ja) | 半導体装置およびその製造方法 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000295039A (ja) | 圧電発振器 |