JP2000223679A

JP2000223679A - 半導体基板及びその製造方法

Info

Publication number: JP2000223679A
Application number: JP11018515A
Authority: JP
Inventors: Takashi Ueda; 多加志上田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-01-27
Filing date: 1999-01-27
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】バルク領域とＳＯＩ領域とが１つの基板に構
成されてなる部分ＳＯＩ基板において、バルク領域の表
面とＳＯＩ領域の表面半導体層の表面とが平坦な、つま
り、両領域の厚みが均一な基板を得ることができ、効率
的、確実かつ簡便に、部分ＳＯＩ基板表面から小さな距
離を有する領域にゲッタリングサイトが形成された部分
ＳＯＩ構造の半導体基板を提供することを目的とする。【解決手段】第１の半導体基板からなる表面半導体層
と第２の半導体基板からなる支持基板との間に縦断面台
形形状の埋め込み絶縁膜を備え、前記表面半導体層と支
持基板との界面付近であり、かつ埋め込み絶縁膜と隣り
合う領域にゲッタリング層を有する半導体基板。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板及びそ
の製造方法に関し、より詳しくは部分的にＳＯＩ構造を
有する半導体基板及びその製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年の
大規模集積回路は、動作速度の高速化の要請により種々
の改善がなされているが、さらなる高速化を図るために
は、大幅な寄生容量の低減が不可欠である。

【０００３】従来から、寄生容量の低減には、埋め込み
絶縁膜上にシリコン単結晶薄膜を形成し、このシリコン
単結晶薄膜に素子を形成するＳＯＩ技術が有望と考えら
れており、種々のＳＯＩ型基板が提案されている。

【０００４】ＳＯＩ基板として、例えば、ＳＩＭＯＸ基
板は、シリコン単結晶基板内部に酸素をイオン注入し、
１２００℃以上の高温熱処理を施すことにより、イオン
注入された基板内部に埋め込み酸化膜（Buried Oxide：
ＢＯＸ）を形成し、ＳＯＩ構造としたものである。この
ＳＩＭＯＸ基板は、大面積でかつ結晶性の良好な素子形
成領域を容易に得ることができるため、最も有望なＳＯ
Ｉ基板のひとつと考えられている。

【０００５】一方、貼り合わせ基板（Bonded Wafer）
は、ＳＩＭＯＸ基板より表面半導体層、埋め込み酸化膜
のそれぞれの結晶性は良好であるが、表面半導体層の膜
厚の均一性に欠けるため、高速動作に有利な完全空乏型
トランジスタへの適用はほとんどなされていなかった。
これに対して、近年、均一な膜厚の表面半導体層を形成
し、この表面半導体層を貼り合わせて形成されたＳＯＩ
基板が市販されるに至っている。均一な膜厚の表面半導
体層を形成する方法は、例えば、特開平９−１８１０１
１号公報に記載されている。この方法は、半導体基板の
内部に水素イオンを注入して、イオン注入された部位で
脆性破断を起こさせる技術である。この破断面の位置、
言い換えれば薄膜の表面半導体層の厚さは、水素イオン
注入時の注入エネルギーで決定されるため、基板全面に
わたって均一となる。

【０００６】ところで、ＳＯＩ構造基板を用いたデバイ
スは、システムオンチップへの展開が有望視されてい
る。つまり、低パワー動作のＣＭＯＳ−ＳＯＩトランジ
スタと、バイポーラトランジスタ、Ｂｉ−ＣＭＯＳ、Ｃ
ＣＤ又はフォトダイオード等とを混載したシステムオン
チップへと将来発展するものと考えられる。これらのシ
ステムオンチップＳＯＩデバイスを作製するための基板
は、ＳＯＩ領域とバルク領域との両領域を持つ基板（以
降、部分ＳＯＩ構造基板と記す）が必要であるが、その
有用な製造方法は未だ確立されていないのが現状であ
る。

【０００７】部分ＳＯＩ構造基板の製造方法は、２つに
大別される。第１の方法は、特開平２−２１８１５９
号、特開平５−８２５２５号等に提案されているよう
に、部分的に酸素イオン注入を行う方法である。この方
法は、例えば、図３（ａ）に示したように、シリコン基
板２１の内部であって、ＳＯＩ領域２４となる領域に酸
素イオンを注入した後、熱処理を行い、続いて、図３
（ｂ）に示したように、バルク領域２５となる領域にシ
リコンイオンを注入し、図３（ｃ）に示したように、Ｓ
ＯＩ領域２４にはシリコン基板２１上に埋め込み酸化膜
２２及び表面シリコン層２３を形成するとともに、シリ
コン基板２１表面にＳＯＩ領域２４の表面とほぼ平坦な
シリコン結晶層２０を有するバルク領域２５を形成する
方法である。また、別の方法として、図４（ａ）に示し
たように、シリコン基板３１上に所望の形状のパターン
を有するシリコン酸化膜からなるマスク３７を形成し、
図４（ｂ）に示したように、このマスク３７を用いてシ
リコン基板３１内に酸素イオンを注入して、埋め込み絶
縁膜３３を形成し、図４（ｃ）に示したように、マスク
３７を除去した後、熱処理を行い、続いて、図４（ｄ）
に示したように、シリコン基板３１裏面にレーザ照射を
行って、簡便かつ有効に結晶欠陥又は結晶歪３６を導入
してゲッタリングサイトを形成する方法が挙げられる。

【０００８】第２の方法は、特開平６−２１６０９４
号、特開平１０−２２３７７号等において提案されてい
るように、貼り合わせ技術により部分的にＳＯＩ領域を
形成する方法である。この方法は、例えば、図５（ａ）
に示したように、シリコン基板４１表面にトレンチを形
成し、このトレンチを含むシリコン基板４１上にシリコ
ン酸化膜４３を積層した後、図５（ｂ）に示したよう
に、研磨剤を使用して、シリコン酸化膜４３を研磨し、
さらにシリコン基板４１表面を鏡面状態まで研磨し、図
５（ｃ）に示したように、シリコン基板４１の研磨面に
支持基板４５を貼り合わせる方法である。しかし、第１
の方法では、イオン注入領域／非イオン注入領域のＳＯ
Ｉ境界部の遷移領域において転位が発生し、遷移領域の
広がりがＬＳＩチップ面積を増大させることとなり、実
際にデバイスへ適用するには問題がある。

【０００９】また、第２の方法では、シリコン基板４１
と支持基板４５とを貼り合わせた後、さらに、機械研磨
でシリコン基板４１を薄膜化して、表面半導体層を形成
するため、現在の研磨機の精度からは、表面半導体層の
膜厚を全面にわたって均一にすることが困難である。一
方、部分ＳＯＩ構造基板を形成するために、先に述べた
水素イオン注入による脆性破断を起こさせる技術と貼り
合わせ技術との双方を用いた場合には、例えば、まず、
シリコン基板にトレンチ法を用いて埋め込み酸化膜を形
成し、シリコン基板表面から埋め込み絶縁膜の下方に水
素イオンを注入し、この水素イオンの注入部位で脆性破
断を起こさせる方法が考えられる。

【００１０】しかし、この方法では、シリコンと酸化膜
とにおける水素イオンの平均飛程（Projected Range：
Ｒｐ）の差異が生じる。例えば２００ｋｅＶで水素をイ
オン注入した場合、シリコンでのＲｐは１．７９μｍ、
シリコン酸化膜でのＲｐは１．５１μｍとなる。よっ
て、表面にトレンチ状の埋め込み絶縁膜が形成されたシ
リコン基板においては、水素イオン注入部位が、シリコ
ン基板の水平方向において連続しなくなる。シリコンに
注入された水素イオンは、熱処理によりマイクロキャビ
ティーと呼ばれる微小欠陥を形成するが、このキャビテ
ィーは、例えばシリコン基板の水平方向に成長して繋が
り、破断面を形成する場合には、垂直方向には成長し難
い。この結果、水素イオン注入部位の不連続性に対応し
て、キャビティーの連続性が分断され、均一な脆性破断
を起こさせることができないという問題を有する。

【００１１】さらに、一般に、ＳＯＩ構造基板は内部に
埋め込み絶縁膜を有するため、半導体装置の製造工程で
発生する重金属の汚染に対して弱く、何らかのゲッタリ
ング法が必要となる。部分ＳＯＩ構造基板のゲッタリン
グ法については、上述したように、図４（ａ）〜（ｄ）
に記載されている。しかし、ここで形成されるゲッタリ
ングサイトは、デバイスを形成する基板表面からの距離
が長いため、半導体装置の製造工程の熱プロセスが、よ
り低温プロセスになっている現状を考慮すれば、プロセ
ス中の汚染元素がゲッタリングサイトまで熱拡散される
ことにより捕獲されるというゲッタリング効果は十分に
得られない。本発明は上記課題に鑑みなされたものであ
り、部分ＳＯＩ構造基板の全面にわたって表面半導体層
の膜厚が均一で、かつ効率的にゲッタリングサイトを保
持する半導体装置及びこのような半導体装置の製造方法
を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明によれば、第１の
半導体基板から形成される表面半導体層と第２の半導体
基板から形成される支持基板との間に縦断面台形形状の
埋め込み絶縁膜を備え、前記表面半導体層と支持基板と
の界面付近であり、かつ埋め込み絶縁膜と隣り合う領域
にゲッタリング層を有する部分的にＳＯＩ構造を有する
半導体基板が提供される。

【００１３】また、本発明によれば、第１の半導体基板
に順テーパ型のトレンチを形成し、前記トレンチを含む
前記第１の半導体基板上に絶縁膜を形成し、該絶縁膜を
研磨して該絶縁膜表面と前記第１の半導体基板の表面と
が同一平面になるように平坦化することにより埋め込み
絶縁膜を形成し、前記埋め込み絶縁膜を含む第１の半導
体基板に水素イオンを注入し、前記第１の半導体基板の
研磨された表面に、酸化膜が形成された第２の半導体基
板表面を貼り合わせて部分ＳＯＩ構造基板を形成し、該
部分ＳＯＩ構造基板を熱処理して前記第１半導体基板の
水素イオン注入部位を脆性破断させ、部分ＳＯＩ構造基
板における該脆性破断した第１の半導体基板の破断面を
研磨し、得られた部分ＳＯＩ構造基板を水素アニールし
て前記酸化膜をゲッタリング層に変換することからなる
半導体基板の製造方法が提供される。

【００１４】

【発明の実施の形態】本発明の半導体基板は、部分的に
ＳＯＩ構造を有する半導体基板であり、バルク領域とＳ
ＯＩ領域とを有する。この半導体基板は、主として第２
の半導体基板から形成される支持基板上に縦断面台形形
状の埋め込み絶縁膜が積層され、さらにその上に第１半
導体基板から形成される表面半導体層が積層されてな
る。また、支持基板上に埋め込み絶縁膜を介さないで表
面半導体層が積層された両者の界面付近であって、かつ
埋め込み絶縁膜と隣り合う領域にゲッタリング層を有す
る。

【００１５】第２の半導体基板から形成される支持基板
は、例えば、シリコン、ゲルマニウム等の半導体基板、
ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体、サファイ
ア、石英、ガラス、プラスチック等の絶縁性基板等、種
々の基板を使用することができる。なかでも、シリコン
基板が好ましい。この支持基板の厚さは、５００〜７５
０μｍ程度が挙げられる。

【００１６】埋め込み絶縁膜は、絶縁性を有している膜
で形成されていれば特に限定されるものではなく、例え
ばＳｉＯ₂膜、ＳｉＮ膜等により形成することができ
る。この際の膜厚は、得ようとする半導体装置の特性、
得られた半導体装置を使用する際の印加電圧の大きさ等
を考慮して適宜調整することができ、例えば、ＳＯＩ領
域において最も厚膜の領域で、０．１〜１．０μｍ程度
が挙げられる。なお、この埋め込み絶縁膜の形状は、縦
断面が台形形状、つまり逆テーパ型形状を有しており、
テーパ角は５〜３０°程度が挙げられる。また、ＳＯＩ
構造基板においては、埋め込み絶縁膜の大きさによりＳ
ＯＩ領域の大きさが決定されることとなり、埋め込み絶
縁膜を複数個有している場合には、独立したＳＯＩ領域
が埋め込み絶縁膜の数に対応して複数個形成されること
となる。

【００１７】第１の半導体基板から形成される表面半導
体層は、通常、トランジスタ等の素子を形成するための
活性層として機能する半導体薄膜であり、シリコン、ゲ
ルマニウム等の半導体、ＧａＡｓ、ＩｎＧａＡｓ等の化
合物半導体等により薄膜状で形成することができる。な
かでもシリコン層が好ましい。表面半導体層の膜厚は、
その上に形成する素子等の特性等を考慮して適宜調整す
ることができ、バルク領域とＳＯＩ領域とでは、埋め込
み絶縁膜の膜厚分の差異がある。例えば、ＳＯＩ領域に
おいては膜厚０．０５〜１０μｍ程度が挙げられる。

【００１８】また、本発明の半導体基板は、その内部に
ゲッタリング層が形成されている。ゲッタリング層は、
支持基板上に埋め込み絶縁膜を介さないで表面半導体層
が積層された両者の界面付近であって、かつ埋め込み絶
縁膜に隣り合う領域、言い換えると、主として、バルク
領域における支持基板と表面半導体層との界面付近に形
成されている。ゲッタリング層は、シリコン酸化物、結
晶欠陥（ＢＭＤ：BulkMicro Defects）、結晶歪み等を
１０⁵／ｃｍ²程度以上含んで形成されていればゲッタリ
ング能力は十分であり、その厚みは０．０１〜０．１μ
ｍ程度が挙げられる。また、ゲッタリング層の形成位置
は、この部分ＳＯＩ構造基板がシステムＬＳＩに適用さ
れた場合、バルク領域に導入されたＢＭＤがバルクデバ
イスの電気的特性に悪影響を与えないように調整するこ
とが必要であり、例えば、半導体基板表面から０．１５
〜１０μｍ程度の深さで形成されていることが好まし
い。

【００１９】本発明における半導体基板は、システムＬ
ＳＩに適用された場合、バルク領域に導入されたＢＭＤ
がバルクデバイスの電気的特性に悪影響を与える可能性
が危惧されるが、これに対しては、基板表面からのＢＭ
Ｄの導入深さを深くすることで解決できる。

【００２０】本発明の半導体基板の製造方法において
は、まず、第１の半導体基板に順テーパ型のトレンチを
形成する。ここで第１の半導体基板は、上述した表面半
導体層を構成する材料で形成されたものであり、厚さは
５００〜７５０μｍ程度が挙げられる。トレンチは、公
知の方法、例えば、フォトリソグラフィ及びエッチング
工程により形成することができる。トレンチのテーパー
角は、後述する脆性破断の観点からは大きい方が有効で
あるが、０．３μｍ以下の微細加工レベルのデバイスへ
の適用を考慮して決定することが好ましく、例えば、５
〜３０°程度のテーパ角が挙げられる。また、この際の
トレンチ深さは、０．１〜１μｍ程度が挙げられる。な
お、トレンチ深さは、後工程における水素イオン注入の
注入エネルギーの大小とともに、ゲッタリング層の形成
位置を設定する要因となる。ここで、トレンチを順テー
パ型に形成するのは、トレンチの端部に傾斜角をもたせ
ることで、後述する後工程における水素イオンのイオン
注入部位に連続性を持たせるためである。つまり、傾斜
部においては、水素イオン注入によって発生するマイク
ロキャビティーは、基板の垂直方向(例えば（１１１）
方向）にはほとんど進行せず、キャビティーとしては不
完全であるが、トレンチの傾斜部での水平方向（例えば
（１００）方向）でのキャビティーの成長により、キャ
ビティーの内圧がこの不完全なキャビティーに加わり、
結果として傾斜部も破断させることができるからであ
る。

【００２１】次いで、トレンチを含む第１の半導体基板
上に絶縁膜を形成する。この際の絶縁膜は、トレンチを
完全に埋め込むことができる絶縁膜であれば、特に限定
されるものでなく、例えば、ＣＶＤ法によるプラズマＴ
ＥＯＳ（Tetra-Ethoxy Silane）膜、ＬＴＯ（Low Tempe
rature Oxide）膜、ＨＴＯ（High Temperature Oxid
e）、ＮＳＧ（None-Doped Silicate Glass）又はスピン
コート法により塗布形成したＳＯＧ（Spin On Glass）
膜等が挙げられる。なかでも、シリコン酸化膜又はシリ
コン窒化膜が好ましく、特に、ＳＯＩトランジスタのバ
ックゲート効果に影響するため、比誘電率が小さく、界
面準位の小さなシリコン酸化膜が好ましい。また、絶縁
膜の膜厚は、トレンチのアスペクト比を考慮して決定す
ることができるが、トレンチが無限に大きい領域のカバ
レッジを加味し、トレンチ深さより大きな膜厚で形成す
ることが好ましい。例えば、１．５〜２．０μｍ程度が
挙げられる。

【００２２】さらに、絶縁膜を研磨して絶縁膜表面と第
１の半導体基板の表面とが同一平面になるように平坦化
する。この際の絶縁膜の研磨は、公知の方法、例えば、
ＣＭＰ法等が挙げられる。なかでも、セリウム系等の研
磨剤を用いたＣＭＰ法が好ましい。この研磨による平坦
化により、トレンチ内に埋め込み絶縁膜を形成すること
ができる。

【００２３】続いて、埋め込み絶縁膜を含む第１の半導
体基板に水素イオンを注入する。この際の水素イオン注
入は、公知のイオン注入装置を用いて行うことができ
る。注入条件は、第１の半導体基板の膜厚、埋め込み絶
縁膜の膜厚、第１の半導体基板の破断面の設定位置に応
じて適宜調整することができる。例えば、注入エネルギ
ーが１０〜１０００ＫｅＶ程度、ドーズが１×１０¹⁷〜
１×１０¹⁸ｃｍ^-2程度が挙げられる。なお、ここでの注
入エネルギーは、先の工程において形成されたトレンチ
の深さとともに調整することにより、後工程で形成され
るゲッタリング層の形成位置を設定することができる。

【００２４】さらに、第１の半導体基板の研磨された表
面に、酸化膜が形成された第２の半導体基板表面とを貼
り合わせて部分ＳＯＩ構造基板を形成する。ここで第２
の半導体基板は、上述した支持基板を構成する材料で形
成されるものであり、厚さは５００〜７５０μｍ程度の
ものが挙げられる。酸化膜は、公知の方法、例えば、熱
酸化、自然酸化又は化学処理等の方法によって形成する
ことができる。例えば、熱酸化により形成する場合に
は、第２の半導体基板を酸化雰囲気下、８００〜９００
℃程度の温度範囲で２０〜３０分間程度熱処理する方法
が挙げられる。また、自然酸化により形成する場合に
は、大気下放置、８０〜１００℃程度で１０〜３０分間
程度の温水加熱する方法等が挙げられる。さらに、化学
処理により形成する場合には、酸／酸化剤（例えば、塩
酸／過酸化水素水、硫酸／過酸化水素水又は過酸化水素
水）の第２の半導体基板への塗布又は酸／酸化剤による
第２の半導体基板表面の洗浄等が挙げられる。この酸化
膜は、後工程で、ゲッタリング層を構成することとなる
ものであり、ゲッタリング層の形成条件等を考慮して、
膜厚５ｎｍ以下、具体的には膜厚５〜２ｎｍ程度で形成
することが好ましい。

【００２５】第１の半導体基板と第２の半導体基板表面
との貼り合わせは、両表面を重ねあわせて熱処理するこ
とにより行うことができる。ここで熱処理の条件は、不
活性ガス（例えば、アルゴン、ヘリウム等）雰囲気下、
１８０〜２００℃の温度範囲で、３０〜１２０分間程度
が挙げられる。この熱処理により、第１及び第２の半導
体基板は、例えば、シリコン表面にあるＳｉ−ＯＨ基の
水素結合によって接着する。

【００２６】続いて、部分ＳＯＩ構造基板を熱処理して
第１半導体基板の水素イオン注入部位を脆性破断させ
る。ここでの熱処理の条件は、４００〜４５０℃の温度
範囲で、３０〜１２０分間程度が挙げられる。この熱処
理で、接着面の、例えばＳｉ−ＯＨ基間の脱水縮合が生
じ、接着面は強固化される。なお、この熱処理は、上述
した第１の半導体基板と第２の半導体基板表面との貼り
合わせの際の熱処理と兼ねて行ってもよいし、連続熱処
理を行ってもよい。最後に、不活性雰囲気下で、１００
０〜１１００℃の温度範囲で、３０〜１２０分間の熱処
理を行い、前記４００〜４５０℃の温度範囲での熱処理
で生じる接合面のボイドを消滅化させて接着強度を向上
させることが好ましい。このような熱処理により、先の
工程で水素イオンが注入された部位が脆性破断し、第１
の半導体基板が２分割されることとなる。なお、水素イ
オンは軽く、原子半径が小さいため、１０¹⁷ｃｍ^-2の高
ドーズでもイオンが通過した半導体基板の領域には欠陥
が入らない。よって、水素イオンが分布するＲｐ±３Δ
Ｒｐの深さ範囲以外は、半導体基板中の、例えばシリコ
ンの結晶性が保たれるため、ここでの破断面は結晶性が
よい。

【００２７】次いで、部分ＳＯＩ構造基板における脆性
破断した第１の半導体基板の破断面を研磨する。この際
の第１の半導体基板の研磨は、公知の方法、例えば、Ｃ
ＭＰ法、タッチポリッシュ法等により行うことができ
る。ここでの研磨量は、破断面の凹凸の程度により適宜
調整することができるが、例えば、０．５〜１．０μｍ
程度が挙げられる。このような研磨により、ダメージ部
分の除去と表面の鏡面化を行うことができ、表面形状の
平坦性を確保することができる。

【００２８】さらに、得られた部分ＳＯＩ構造基板を水
素アニールする。ここで、水素アニールとは、水素ガス
を含有する雰囲気下でのアニールを意味する。水素アニ
ールは、先に形成された酸化膜をほぼ完全に還元するこ
とができる温度及び時間で行うことが好ましい。例え
ば、水素ガスを５０〜１００％程度含有した雰囲気下、
９００〜１１００℃程度の温度範囲で、１０〜６０分間
程度行うことができる。この水素アニールにより、第１
及び第２の半導体基板の貼り合わせ面における酸化膜に
水素が到達し、到達した水素はアニールの熱エネルギー
を受けて、Ｓｉ−Ｏ結合を切断し、結果的に酸化膜を還
元する。これにより、酸化膜が形成されていた領域に
は、シリコン酸化物とシリコン結晶欠陥が混在した欠陥
群（ＢＭＤ）が導入されることとなり、この熱処理等に
よってシリコン結晶欠陥が成長してゲッタリング層を構
成することとなる。なお、基板の内部にＢＭＤが導入さ
れたことは、ダッシュエッチャントを用いたウェットエ
ッチングで確認することができる。このＢＭＤの導入に
より、Ｓｉ−Ｓｉ結合に歪みがかかり、エネルギー的に
高い状態になる。よって、プロセス工程で付着した重金
属等の汚染物質は、熱拡散時にこのエネルギー的に高い
状態になったＢＭＤに捕獲されゲッタリングされること
となる。また、水素アニールにより同時に埋め込み絶縁
膜も還元されるため、その処理温度は、上述した範囲内
で、短時間で行うことが好ましいが、その一方、低温、
短時間の水素アニールではＢＭＤとなる酸化膜の還元が
不足する。よって、埋め込み絶縁膜の結晶性の劣化を回
避し、かつバルク領域におけるゲッタリング層の効果的
な導入を確保するためには、上述した酸化膜の膜厚と、
水素アニールの条件を調整することが必要となる。

【００２９】さらに、本発明の半導体基板の製造方法に
おいては、水素アニールの後に、低温熱処理を行っても
よい。このような低温熱処理により、水素アニール処理
で酸化膜から還元生成した酸素ラジカル（多くは格子間
に酸素の状態で存在）を過飽和の状態にして析出させる
一種のＩＧ処理を施すことができる。

【００３０】以下、本発明の半導体装置及びその製造方
法の実施例について図面を参照して説明する。

【００３１】まず、図１（ａ）に示したように、シリコ
ン単結晶からなる基板１を、通常のフォトリソグラフィ
及びドライエッチング技術により、ＣＦ₄系のガスを用
いて０．２μｍの深さでエッチングし、基板１に順テー
パー型のトレンチ２を形成した。なお、ここで形成され
たトレンチ２は、最終的に部分ＳＯＩ基板のＳＯＩ領域
となり、非エッチング領域３はバルク領域となる。トレ
ンチ２のテーパ角度は５〜３０°とした。

【００３２】次に、図１（ｂ）に示したように、トレン
チ２を含む基板１上に、ＴＥＯＳをソースガスとするプ
ラズマＣＶＤ法を用い、膜厚１．０μｍ程度のＴＥＯＳ
膜４ａを形成した。

【００３３】続いて、図（ｃ）に示したように、セリウ
ム系の研磨剤を使用してＣＭＰ装置でＴＥＯＳ膜４ａの
表面を、基板１の非エッチング領域３が露出するまで研
磨した。これにより、基板１の表面と同一平面となる表
面を有する埋め込み絶縁膜４が形成された。

【００３４】さらに、図２（ｄ）に示したように、水素
ガスをイオンガスソースとしたイオン注入機を用いて、
基板１内部に、２００ｋｅＶの加速エネルギー、２×１
０¹⁷ｃｍ^-2のドーズで水素イオンをイオン注入した。な
お、この条件で注入された水素イオンは、シリコン中で
はＲｐが１．７９μｍとなり、埋め込み絶縁膜４下のシ
リコン中では、埋め込み絶縁膜４のテーパ各に対応して
Ｒｐが変動し、最小１．３１μｍとなって、水素イオン
注入部位５は基板１内においてテーパの形状とほぼ対称
となる。一方、厚さ６００μｍ程度のシリコン基板を洗
浄し、塩酸／過酸化水素水洗浄（以降ＳＣ２と記す）で
シリコン基板６表面に４ｎｍ程度のケミカルなシリコン
酸化膜７を成長させて、貼り合わせ基板のハンドル基板
（図示せず）を準備した。

【００３５】次に、図２（ｅ）に示したように、シリコ
ン酸化膜７が形成されたシリコン基板６表面に、トレン
チ２が形成され基板１の表面を貼り合わせ、熱処理装置
内において、アルゴン雰囲気下、４００〜４５０℃で３
０〜１２０分間程度熱処理を施し、水素イオン５が注入
された部位で脆性破断させ、部分ＳＯＩ構造基板９を得
た。さらに、連続して１１００〜１２００℃の熱処理を
３０〜１２０分間程度施し、接着面を強固化した。その
後、部分ＳＯＩ構造基板９から分離した基板を取り除い
た。

【００３６】続いて、図２（ｆ）に示したように、基板
１の脆性破断された破断面を、ＣＭＰ法により、研磨量
約０．５μｍで鏡面研磨した。これにより、基板１表面
に存在した凸凹部分を平坦化し、鏡面化することができ
るとももに、ダメージ部分の除去を行うことができる。

【００３７】最後に、水素アニール装置において、水素
ガス雰囲気下、１０００℃、１０分間の熱処理を行い、
ＳＣ２処理で成長させたケミカルなシリコン酸化膜７を
還元し、続いて、アルゴン雰囲気下、６００℃まで降温
した後、さらに８５０℃に昇温して水素アニールを終え
た。この水素アニールにより、貼り合わせ面の薄いケミ
カルなシリコン酸化膜７に水素原子が到達し、アニール
の熱エネルギーを受けて、Ｓｉ−Ｏ結合を切断する。そ
の結果、シリコン酸化膜７が形成されていた領域には、
シリコン酸化物と成長したシリコン結晶欠陥が混在した
欠陥群（ＢＭＤ）１０が導入されることとなる。このＢ
ＭＤ１０の発生により、Ｓｉ−Ｓｉ結合に歪みがかかり
エネルギー的に高い状態になる。よって、プロセス中に
付着した重金属等の汚染物質が、熱拡散時にこのエネル
ギー的に高い状態になったＢＭＤ１０に捕獲されゲッタ
リング効果が生じることになる。

【００３８】以上の一連の工程により、シリコン基板６
上の一部に逆テーパ型で最大膜厚０．２μｍの埋め込み
絶縁膜、膜厚０．８μｍの表面シリコン層を備え、かつ
埋め込み絶縁膜が形成されていないシリコン基板６と表
面シリコン層との間にＢＭＤ１０が形成されてなる部分
ＳＯＩ構造の半導体基板を得ることができた。

【００３９】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、バルク領域とＳＯＩ領域とが１つの基板に構成され
てなる部分ＳＯＩ基板において、バルク領域の表面とＳ
ＯＩ領域の表面半導体層の表面とが平坦な、つまり、両
領域の厚みが均一な基板を形成することができる。

【００４０】また、部分的に埋め込み絶縁膜が形成され
た基板と、表面に酸化膜が形成された基板とを貼り合わ
せ、熱処理を行うことのみで、効率的、確実かつ簡便
に、部分ＳＯＩ基板表面から小さな距離を有する領域に
ゲッタリングサイトを形成することができ、部分ＳＯＩ
構造の半導体基板に十分なゲッタリング効果を与えるこ
とができる。

【００４１】さらに、本発明の方法においては、半導体
基板に形成するトレンチの深さを調整することにより、
埋め込み絶縁膜の膜厚の調整を容易に行うことができる
とともに、埋め込み絶縁膜の膜厚を調整するか、半導体
基板に注入する水素イオンの注入エネルギーを調整する
ことにより、プロセス工程上の汎用性も確保した部分Ｓ
ＯＩ構造を有する半導体基板の製造方法を提供すること
が可能となる。

【００４２】さらに、本発明の方法にしたがって形成さ
れた基板は、バルクトランジスタとＳＯＩトランジスタ
の両トランジスタを用いて、低パワー動作のＣＭＯＳ−
ＳＯＩトランジスタと、バイポーラトランジスタ、Ｂｉ
−ＣＭＯＳ、ＣＣＤ又はフォトダイオード等とを混載し
たシステムオンチップへと将来発展するシステムオンチ
ップＬＳＩの材料基板として使用することが可能とな
り、ＳＯＩデバイスのシステムオンチップＬＳＩへの展
開を実現することができる。

【図面の簡単な説明】

【図１】本発明の半導体基板の製造方法の実施例を示す
要部の概略工程断面図である。

【図２】本発明の半導体基板の製造方法の実施例を示す
要部の概略工程断面図である。

【図３】従来の部分的に酸素イオンを注入する半導体基
板の製造方法を示す要部の概略工程断面図である。

【図４】従来の部分的に酸素イオンを注入する別の半導
体基板の製造方法を示す要部の概略工程断面図である。

【図５】従来の貼り合わせ技術を用いた半導体基板の製
造方法を示す要部の概略工程断面図である。

【符号の説明】

１シリコン単結晶からなる基板（第１の半導体基板）２トレンチ３非エッチング領域４ａＴＥＯＳ膜（絶縁膜）４埋め込み絶縁膜５水素イオン注入部位６シリコン基板（第２の半導体基板）７シリコン酸化膜（酸化膜）９部分ＳＯＩ構造基板１０ＢＭＤ（ゲッタリング層）

Claims

【特許請求の範囲】

【請求項１】第１の半導体基板から形成される表面半
導体層と第２の半導体基板から形成される支持基板との
間に縦断面台形形状の埋め込み絶縁膜を備え、前記表面
半導体層と支持基板との界面付近であり、かつ埋め込み
絶縁膜と隣り合う領域にゲッタリング層を有することを
特徴とする半導体基板。
【請求項２】第１の半導体基板に順テーパ型のトレン
チを形成し、前記トレンチを含む前記第１の半導体基板上に絶縁膜を
形成し、該絶縁膜を研磨して該絶縁膜表面と前記第１の半導体基
板の表面とが同一平面になるように平坦化することによ
り埋め込み絶縁膜を形成し、前記埋め込み絶縁膜を含む第１の半導体基板に水素イオ
ンを注入し、前記第１の半導体基板の研磨された表面に、酸化膜が形
成された第２の半導体基板表面を貼り合わせて部分ＳＯ
Ｉ構造基板を形成し、該部分ＳＯＩ構造基板を熱処理して前記第１半導体基板
の水素イオン注入部位を脆性破断させ、部分ＳＯＩ構造基板における該脆性破断した第１の半導
体基板の破断面を研磨し、得られた部分ＳＯＩ構造基板を水素アニールして前記酸
化膜をゲッタリング層に変換することからなる半導体基
板の製造方法。
【請求項３】絶縁膜が、シリコン酸化膜又はシリコン
窒化膜からなる請求項２に記載の半導体基板の製造方
法。
【請求項４】絶縁膜を、ＣＶＤ法又はスピンコート法
で形成する請求項２又は３記載の半導体基板の製造方
法。
【請求項５】酸化膜を、膜厚５ｎｍ以下で形成する請
求項２〜４のいずれか１つに記載の半導体基板の製造方
法。
【請求項６】酸化膜を、熱酸化、自然酸化又は化学処
理により形成する請求項２〜５のいずれか１つに記載の
半導体基板の製造方法。
【請求項７】ゲッタリング層の位置を、トレンチ深さ
又は水素イオン注入の注入エネルギーを調整することに
より設定する請求項２〜６のいずれか１つに記載の半導
体基板の製造方法。