JP2000223685A - 光電気集積回路およびヘテロ接合ホトトランジスタ - Google Patents
光電気集積回路およびヘテロ接合ホトトランジスタInfo
- Publication number
- JP2000223685A JP2000223685A JP11019460A JP1946099A JP2000223685A JP 2000223685 A JP2000223685 A JP 2000223685A JP 11019460 A JP11019460 A JP 11019460A JP 1946099 A JP1946099 A JP 1946099A JP 2000223685 A JP2000223685 A JP 2000223685A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- collector
- integrated circuit
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 受光感度と動作速度との間のトレードオフを
解消できる光電気集積回路およびヘテロ接合ホトトラン
ジスタを提供する。 【解決手段】 基板１０１上に第一〜四コレクタ層１０
２〜１０５、ベース層１０６、エミッタ層１０７を積層
されて、コレクタ電極１０９、ベース電極１１０、エミ
ッタ電極１１１を有するヘテロ接合バイポーラトランジ
スタと、基板１０１上に上記コレクタ層１０２〜１０
５、ベース層１０６と共通する第一〜五半導体層１０２
ａ〜１０６ａを有すると共に、上記電極１０９，１１０
と同時に形成されたｎ側電極１０９ａ、ｐ側電極１１０
ａを有するフォトダイオード（ＰＤ）とを備え、ＰＤに
入射した信号光１を電気信号に変換処理して出力する光
電気集積回路において、基板１０１のＰＤ側の側端面に
基板１０１の厚さ方向内側ほど窪んだ傾斜状となる逆メ
サ１１２を設けた。
解消できる光電気集積回路およびヘテロ接合ホトトラン
ジスタを提供する。 【解決手段】 基板１０１上に第一〜四コレクタ層１０
２〜１０５、ベース層１０６、エミッタ層１０７を積層
されて、コレクタ電極１０９、ベース電極１１０、エミ
ッタ電極１１１を有するヘテロ接合バイポーラトランジ
スタと、基板１０１上に上記コレクタ層１０２〜１０
５、ベース層１０６と共通する第一〜五半導体層１０２
ａ〜１０６ａを有すると共に、上記電極１０９，１１０
と同時に形成されたｎ側電極１０９ａ、ｐ側電極１１０
ａを有するフォトダイオード（ＰＤ）とを備え、ＰＤに
入射した信号光１を電気信号に変換処理して出力する光
電気集積回路において、基板１０１のＰＤ側の側端面に
基板１０１の厚さ方向内側ほど窪んだ傾斜状となる逆メ
サ１１２を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信における光
信号受信に用いられる光電気集積回路およびヘテロ接合
ホトトランジスタに関する。
信号受信に用いられる光電気集積回路およびヘテロ接合
ホトトランジスタに関する。
【０００２】
【従来の技術】高速大容量の光通信システムを安価に実
現させるためのデバイスとして、一チップで超高速光信
号を電気信号に変換して当該電気信号を増幅させる機能
を有する光電気集積回路（以下「ＯＥＩＣ」という。）
や、一素子で上記機能を有するヘテロ接合ホトトランジ
スタ（以下「ＨＰＴ」という。）が開発されている。Ｈ
ＰＴは、増幅機能を持つため、光電気集積回路としての
一部の機能を持つとみなすことができ、さらに、電子デ
バイスと集積化してＯＥＩＣを形成する際の受光デバイ
スの一つとしてみなすことができる。受信ＯＥＩＣとし
ては、超高速光信号を電気信号に変換して当該電気信号
にデジタル処理を行うＯＥＩＣもその機能が確認されて
いる。
現させるためのデバイスとして、一チップで超高速光信
号を電気信号に変換して当該電気信号を増幅させる機能
を有する光電気集積回路（以下「ＯＥＩＣ」という。）
や、一素子で上記機能を有するヘテロ接合ホトトランジ
スタ（以下「ＨＰＴ」という。）が開発されている。Ｈ
ＰＴは、増幅機能を持つため、光電気集積回路としての
一部の機能を持つとみなすことができ、さらに、電子デ
バイスと集積化してＯＥＩＣを形成する際の受光デバイ
スの一つとしてみなすことができる。受信ＯＥＩＣとし
ては、超高速光信号を電気信号に変換して当該電気信号
にデジタル処理を行うＯＥＩＣもその機能が確認されて
いる。
【０００３】受信ＯＥＩＣは、同一の基板上に受光デバ
イスと電子デバイスとを集積して構成される。受光デバ
イスとしては、フォトダイオード（以下「ＰＤ」とい
う。）やヘテロ接合バイポーラトランジスタ（以下「Ｈ
ＢＴ」という。）や金属−半導体−金属の構造を有する
素子などが採用され、また、電子デバイスとしては、Ｈ
ＢＴやヘテロ接合電界効果トランジスタなどが採用され
ている。なかでも、ＰＤとＨＢＴとを集積化したＯＥＩ
Ｃ（以下「ＰＤ−ＨＢＴ ＯＥＩＣ」という。）および
ＨＰＴとＨＢＴとを集積化したＯＥＩＣ（以下「ＨＰＴ
−ＨＢＴ ＯＥＩＣ」という。）は、受光デバイスと電
子デバイスとを構成する半導体層構造や製作工程を共通
化することができるので、ＯＥＩＣを製作するための結
晶成長やプロセスを大幅に簡略化することができる（例
えば特開平６−３２６１２０号公報等参照）。
イスと電子デバイスとを集積して構成される。受光デバ
イスとしては、フォトダイオード（以下「ＰＤ」とい
う。）やヘテロ接合バイポーラトランジスタ（以下「Ｈ
ＢＴ」という。）や金属−半導体−金属の構造を有する
素子などが採用され、また、電子デバイスとしては、Ｈ
ＢＴやヘテロ接合電界効果トランジスタなどが採用され
ている。なかでも、ＰＤとＨＢＴとを集積化したＯＥＩ
Ｃ（以下「ＰＤ−ＨＢＴ ＯＥＩＣ」という。）および
ＨＰＴとＨＢＴとを集積化したＯＥＩＣ（以下「ＨＰＴ
−ＨＢＴ ＯＥＩＣ」という。）は、受光デバイスと電
子デバイスとを構成する半導体層構造や製作工程を共通
化することができるので、ＯＥＩＣを製作するための結
晶成長やプロセスを大幅に簡略化することができる（例
えば特開平６−３２６１２０号公報等参照）。
【０００４】このような従来のＯＥＩＣやＨＰＴを図
３，４を用いて次に説明する。
３，４を用いて次に説明する。
【０００５】［ＰＤ−ＨＢＴ ＯＥＩＣ］図３に示すよ
うに、半絶縁性のＩｎＰの基板３０１上には、ｎ型不純
物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層
である第一コレクタ層３０２および第一半導体層３０２
ａが積層されている。第一コレクタ層３０２上には、ア
ンドープまたはｎ型不純物を低濃度でドープしたＩｎＰ
の第二コレクタ層３０３が積層されると共に、コレクタ
電極３０９が設けられている。第一半導体層３０２ａ上
には、アンドープまたはｎ型不純物を低濃度でドープし
たＩｎＰの第二半導体層３０３ａが積層されると共に、
ｎ側電極３０９ａが設けられている。
うに、半絶縁性のＩｎＰの基板３０１上には、ｎ型不純
物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層
である第一コレクタ層３０２および第一半導体層３０２
ａが積層されている。第一コレクタ層３０２上には、ア
ンドープまたはｎ型不純物を低濃度でドープしたＩｎＰ
の第二コレクタ層３０３が積層されると共に、コレクタ
電極３０９が設けられている。第一半導体層３０２ａ上
には、アンドープまたはｎ型不純物を低濃度でドープし
たＩｎＰの第二半導体層３０３ａが積層されると共に、
ｎ側電極３０９ａが設けられている。
【０００６】前記第二コレクタ層３０３上には、アンド
ープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧ
ａＡｓＰとの二層からなる第三コレクタ層３０４が積層
されている。第二半導体層３０３ａ上には、アンドープ
のＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡ
ｓＰとの二層からなる第三半導体層３０４ａが積層され
ている。第三コレクタ層３０４上には、アンドープのＩ
ｎＧａＡｓの第四コレクタ層３０５が積層されている。
第三半導体層３０４ａ上には、アンドープのＩｎＧａＡ
ｓの第四半導体層３０５ａが積層されている。
ープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧ
ａＡｓＰとの二層からなる第三コレクタ層３０４が積層
されている。第二半導体層３０３ａ上には、アンドープ
のＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡ
ｓＰとの二層からなる第三半導体層３０４ａが積層され
ている。第三コレクタ層３０４上には、アンドープのＩ
ｎＧａＡｓの第四コレクタ層３０５が積層されている。
第三半導体層３０４ａ上には、アンドープのＩｎＧａＡ
ｓの第四半導体層３０５ａが積層されている。
【０００７】ここで、第三コレクタ層３０４は、第二コ
レクタ層３０３と第四コレクタ層３０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層３０３と第四コレクタ層３０５との間に介
在し、第三半導体層３０４ａは、第二半導体層３０３ａ
と第四半導体層３０５ａとの伝導帯不連続によるキャリ
アブロッキング効果を低減するため、第二半導体層３０
３ａと第四半導体層３０５ａとの間に介在している。な
お、本例では、第二〜四コレクタ層３０３〜３０５など
によりコレクタ層を構成している。
レクタ層３０３と第四コレクタ層３０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層３０３と第四コレクタ層３０５との間に介
在し、第三半導体層３０４ａは、第二半導体層３０３ａ
と第四半導体層３０５ａとの伝導帯不連続によるキャリ
アブロッキング効果を低減するため、第二半導体層３０
３ａと第四半導体層３０５ａとの間に介在している。な
お、本例では、第二〜四コレクタ層３０３〜３０５など
によりコレクタ層を構成している。
【０００８】前記第四コレクタ層３０５上には、ｐ型不
純物を高濃度でドープしたＩｎＧａＡｓのベース層３０
６が積層されている。第四半導体層３０５ａ上には、ｐ
型不純物を高濃度でドープしたＩｎＧａＡｓの第五半導
体層３０６ａが積層されている。ベース層３０６上に
は、ｎ型不純物をドープしたＩｎＰのエミッタ層３０７
が積層されると共に、ベース電極３１０が設けられてい
る。第五半導体層３０６ａ上には、ｐ側電極３１０ａが
設けられている。エミッタ層３０７上には、ｎ型不純物
を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ
層３０８が積層されている。エミッタキャップ層３０８
上には、エミッタ電極３１１が積層されている。また、
ＰＤ側のｐ側電極３１０ａには、信号光１の入射窓３１
２が形成されている。
純物を高濃度でドープしたＩｎＧａＡｓのベース層３０
６が積層されている。第四半導体層３０５ａ上には、ｐ
型不純物を高濃度でドープしたＩｎＧａＡｓの第五半導
体層３０６ａが積層されている。ベース層３０６上に
は、ｎ型不純物をドープしたＩｎＰのエミッタ層３０７
が積層されると共に、ベース電極３１０が設けられてい
る。第五半導体層３０６ａ上には、ｐ側電極３１０ａが
設けられている。エミッタ層３０７上には、ｎ型不純物
を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ
層３０８が積層されている。エミッタキャップ層３０８
上には、エミッタ電極３１１が積層されている。また、
ＰＤ側のｐ側電極３１０ａには、信号光１の入射窓３１
２が形成されている。
【０００９】つまり、ＨＢＴの第一〜四コレクタ層３０
２〜３０５および前記電極３０９，３１０とＰＤの第一
〜四半導体層３０２ａ〜３０５ａおよび前記電極３０９
ａ，３１０ａとは、層構造および製作工程を共通として
いる、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレク
タ層３０２〜３０５と共通する第一〜四半導体層３０２
ａ〜３０５ａを有すると共に、ＨＢＴの前記電極３０
９，３１０と同時に形成された前記電極３０９ａ，３１
０ａを有しているのである。
２〜３０５および前記電極３０９，３１０とＰＤの第一
〜四半導体層３０２ａ〜３０５ａおよび前記電極３０９
ａ，３１０ａとは、層構造および製作工程を共通として
いる、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレク
タ層３０２〜３０５と共通する第一〜四半導体層３０２
ａ〜３０５ａを有すると共に、ＨＢＴの前記電極３０
９，３１０と同時に形成された前記電極３０９ａ，３１
０ａを有しているのである。
【００１０】このようなＰＤ−ＨＢＴ ＯＥＩＣでは、
信号光１が入射窓３１２から入射すると、当該入射光１
が積層方向に進行して、第五半導体層３０６ａおよび第
四半導体層３０５ａが当該信号光１を吸収し、ＰＤ側が
受光デバイスとして作用して、ＨＢＴ側が電子デバイス
として作用するようになっている。
信号光１が入射窓３１２から入射すると、当該入射光１
が積層方向に進行して、第五半導体層３０６ａおよび第
四半導体層３０５ａが当該信号光１を吸収し、ＰＤ側が
受光デバイスとして作用して、ＨＢＴ側が電子デバイス
として作用するようになっている。
【００１１】［ＨＰＴ］図４に示すように、半絶縁性の
ＩｎＰの基板４０１上には、ｎ型不純物を高濃度でドー
プしたＩｎＧａＡｓのサブコレクタ層である第一コレク
タ層４０２が積層されている。第一コレクタ層４０２上
には、アンドープまたはｎ型不純物を低濃度でドープし
たＩｎＰの第二コレクタ層４０３が積層されると共に、
コレクタ電極４０９が設けられている。第二コレクタ層
４０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純
物をドープしたＩｎＧａＡｓＰとの二層からなる第三コ
レクタ層４０４が積層されている。第三コレクタ層４０
４上には、アンドープのＩｎＧａＡｓの第四コレクタ層
４０５が積層されている。
ＩｎＰの基板４０１上には、ｎ型不純物を高濃度でドー
プしたＩｎＧａＡｓのサブコレクタ層である第一コレク
タ層４０２が積層されている。第一コレクタ層４０２上
には、アンドープまたはｎ型不純物を低濃度でドープし
たＩｎＰの第二コレクタ層４０３が積層されると共に、
コレクタ電極４０９が設けられている。第二コレクタ層
４０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純
物をドープしたＩｎＧａＡｓＰとの二層からなる第三コ
レクタ層４０４が積層されている。第三コレクタ層４０
４上には、アンドープのＩｎＧａＡｓの第四コレクタ層
４０５が積層されている。
【００１２】ここで、第三コレクタ層４０４は、第二コ
レクタ層４０３と第四コレクタ層４０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層４０３と第四コレクタ層４０５との間に介
在している。なお、本例では、第二〜四コレクタ層４０
３〜４０５などによりコレクタ層を構成している。
レクタ層４０３と第四コレクタ層４０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層４０３と第四コレクタ層４０５との間に介
在している。なお、本例では、第二〜四コレクタ層４０
３〜４０５などによりコレクタ層を構成している。
【００１３】前記第四コレクタ層４０５上には、ｐ型不
純物を高濃度でドープしたＩｎＧａＡｓのベース層４０
６が積層されている。ベース層４０６上には、ｎ型不純
物をドープしたＩｎＰのエミッタ層４０７が積層される
と共に、ベース電極４１０が設けられている。エミッタ
層４０７上には、ｎ型不純物を高濃度にドープしたＩｎ
ＧａＡｓのエミッタキャップ層４０８が積層されてい
る。エミッタキャップ層４０８上には、エミッタ電極４
１１が設けられている。エミッタ電極４１１には、信号
光１の入射窓４１２が形成されている。
純物を高濃度でドープしたＩｎＧａＡｓのベース層４０
６が積層されている。ベース層４０６上には、ｎ型不純
物をドープしたＩｎＰのエミッタ層４０７が積層される
と共に、ベース電極４１０が設けられている。エミッタ
層４０７上には、ｎ型不純物を高濃度にドープしたＩｎ
ＧａＡｓのエミッタキャップ層４０８が積層されてい
る。エミッタキャップ層４０８上には、エミッタ電極４
１１が設けられている。エミッタ電極４１１には、信号
光１の入射窓４１２が形成されている。
【００１４】このようなＨＰＴでは、信号光１が入射窓
４１２から入射すると、当該入射光１が積層方向に通過
して、ベース層４０６および第四コレクタ層４０５が当
該信号光１を吸収し、受光デバイスとして作用する。
４１２から入射すると、当該入射光１が積層方向に通過
して、ベース層４０６および第四コレクタ層４０５が当
該信号光１を吸収し、受光デバイスとして作用する。
【００１５】［ＨＰＴ−ＨＢＴ ＯＥＩＣ］ＨＰＴ−Ｈ
ＢＴ ＯＥＩＣは、図３に示したＰＤ−ＨＢＴ ＯＥＩ
ＣのＰＤ部分を、図４に示したＨＰＴに変更した構造を
なし、前述した場合と同様に作用する。
ＢＴ ＯＥＩＣは、図３に示したＰＤ−ＨＢＴ ＯＥＩ
ＣのＰＤ部分を、図４に示したＨＰＴに変更した構造を
なし、前述した場合と同様に作用する。
【００１６】
【発明が解決しようとする課題】前述したような従来の
ＨＰＴ、ＰＤ−ＨＢＴ ＯＥＩＣ、ＨＰＴ−ＨＢＴ Ｏ
ＥＩＣでは、受光デバイスとしての最適な層構造と電子
デバイスとしての最適な層構造とが異なるため、受光感
度と動作速度との間にトレードオフが存在してしまい、
高性能化が妨げられてしまっていた。特に、ＰＤの出力
信号をデジタルＩＣに直接入力させてデジタル信号の処
理を行うデジタル直結型のＯＥＩＣでは、ＰＤからの電
気信号出力としてデジタルＩＣを駆動するのに十分な出
力が必要であるものの、受光デバイスの感度が従来のも
のだと低過ぎてしまい、ＯＥＩＣとして実用レベルの感
度および動作速度を得ることが極めて困難であった。
ＨＰＴ、ＰＤ−ＨＢＴ ＯＥＩＣ、ＨＰＴ−ＨＢＴ Ｏ
ＥＩＣでは、受光デバイスとしての最適な層構造と電子
デバイスとしての最適な層構造とが異なるため、受光感
度と動作速度との間にトレードオフが存在してしまい、
高性能化が妨げられてしまっていた。特に、ＰＤの出力
信号をデジタルＩＣに直接入力させてデジタル信号の処
理を行うデジタル直結型のＯＥＩＣでは、ＰＤからの電
気信号出力としてデジタルＩＣを駆動するのに十分な出
力が必要であるものの、受光デバイスの感度が従来のも
のだと低過ぎてしまい、ＯＥＩＣとして実用レベルの感
度および動作速度を得ることが極めて困難であった。
【００１７】より具体的に説明すると、第一の問題点
は、信号光１が吸収層（ＰＤ−ＨＢＴＯＥＩＣでは第
四，五半導体層３０５ａ，３０６ａ、ＨＰＴではベース
層４０６や第四コレクタ層４０５）を通過する距離が短
いためにその感度が低いということである。ここで、上
記吸収層を厚くすることにより感度を増大させることが
考えられる。ところが、ＨＢＴ等の電子デバイス側の動
作速度を高速にするためには、高い電流密度で動作させ
ることが必要であるものの、このような動作条件下では
空間電荷の影響が現れやすくなり、しかもその影響がコ
レクタ空乏層を厚くするほど顕著になるため、ＰＤ等の
受光デバイス側を高感度とするように前記吸収層を厚く
してしまうと、ＨＢＴ等の電子デバイス側の動作速度が
大幅に低下してしまう。
は、信号光１が吸収層（ＰＤ−ＨＢＴＯＥＩＣでは第
四，五半導体層３０５ａ，３０６ａ、ＨＰＴではベース
層４０６や第四コレクタ層４０５）を通過する距離が短
いためにその感度が低いということである。ここで、上
記吸収層を厚くすることにより感度を増大させることが
考えられる。ところが、ＨＢＴ等の電子デバイス側の動
作速度を高速にするためには、高い電流密度で動作させ
ることが必要であるものの、このような動作条件下では
空間電荷の影響が現れやすくなり、しかもその影響がコ
レクタ空乏層を厚くするほど顕著になるため、ＰＤ等の
受光デバイス側を高感度とするように前記吸収層を厚く
してしまうと、ＨＢＴ等の電子デバイス側の動作速度が
大幅に低下してしまう。
【００１８】第二の問題点は、前記電極３１０ａ，４１
１に入射光１の入射窓３１２，４１２を形成しているた
め、前記電極３１０ａ，４１１側の寄生抵抗が大きいと
いうことである。ＨＢＴ等の電子デバイス側の動作速度
を高速にするためには、第五半導体層３０６やベース層
４０６を薄くした方が望ましく、ｐ型不純物を高濃度で
ドープして得られる現実的なシート抵抗が単位面積当た
り数百Ω程度であるため、前記電極３１０ａ，４１１に
入射窓３１２，４１２を形成することによる抵抗の増大
は極めて大きい。
１に入射光１の入射窓３１２，４１２を形成しているた
め、前記電極３１０ａ，４１１側の寄生抵抗が大きいと
いうことである。ＨＢＴ等の電子デバイス側の動作速度
を高速にするためには、第五半導体層３０６やベース層
４０６を薄くした方が望ましく、ｐ型不純物を高濃度で
ドープして得られる現実的なシート抵抗が単位面積当た
り数百Ω程度であるため、前記電極３１０ａ，４１１に
入射窓３１２，４１２を形成することによる抵抗の増大
は極めて大きい。
【００１９】第三の問題点は、第五半導体層３０６やベ
ース層４０６にｐ型不純物が積層方向に均一に高濃度で
ドープされているため、当該第五半導体層３０６やベー
ス層４０６で光励起された電子が第一半導体層３０２ａ
側または第一コレクタ層４０２側に引き抜かれるのが遅
くなってしまい、電気信号の時間応答波形に裾引きが現
れてしまうということである。
ース層４０６にｐ型不純物が積層方向に均一に高濃度で
ドープされているため、当該第五半導体層３０６やベー
ス層４０６で光励起された電子が第一半導体層３０２ａ
側または第一コレクタ層４０２側に引き抜かれるのが遅
くなってしまい、電気信号の時間応答波形に裾引きが現
れてしまうということである。
【００２０】以上のような問題点を鑑み、本発明は、受
光感度と動作速度との間のトレードオフを解消すること
ができる光電気集積回路およびヘテロ接合ホトトランジ
スタを提供することを目的とする。
光感度と動作速度との間のトレードオフを解消すること
ができる光電気集積回路およびヘテロ接合ホトトランジ
スタを提供することを目的とする。
【００２１】
【課題を解決するための手段】前述した課題を解決する
ための、第一番目の発明による光電気集積回路は、基板
上にサブコレクタ層、コレクタ層、ベース層およびエミ
ッタ層を積層されて、コレクタ電極、ベース電極および
エミッタ電極を有するヘテロ接合バイポーラトランジス
タと、当該基板上に前記ヘテロ接合バイポーラトランジ
スタの前記サブコレクタ層、前記コレクタ層および前記
ベース層と共通する各半導体層を有して、前記ヘテロ接
合バイポーラトランジスタの前記コレクタ電極および前
記ベース電極と同時に形成された各電極を有するフォト
ダイオードとを備え、当該フォトダイオードに入射した
信号光を電気信号に変換処理して出力する光電気集積回
路において、信号光を入射させる入射窓を前記基板の前
記フォトダイオード側の側端面に当該基板の厚さ方向内
側ほど窪んだ傾斜状となるように設けることにより、当
該入射窓から入射する信号光を屈折させて、前記フォト
ダイオードの前記半導体層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
ための、第一番目の発明による光電気集積回路は、基板
上にサブコレクタ層、コレクタ層、ベース層およびエミ
ッタ層を積層されて、コレクタ電極、ベース電極および
エミッタ電極を有するヘテロ接合バイポーラトランジス
タと、当該基板上に前記ヘテロ接合バイポーラトランジ
スタの前記サブコレクタ層、前記コレクタ層および前記
ベース層と共通する各半導体層を有して、前記ヘテロ接
合バイポーラトランジスタの前記コレクタ電極および前
記ベース電極と同時に形成された各電極を有するフォト
ダイオードとを備え、当該フォトダイオードに入射した
信号光を電気信号に変換処理して出力する光電気集積回
路において、信号光を入射させる入射窓を前記基板の前
記フォトダイオード側の側端面に当該基板の厚さ方向内
側ほど窪んだ傾斜状となるように設けることにより、当
該入射窓から入射する信号光を屈折させて、前記フォト
ダイオードの前記半導体層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
【００２２】第二番目の発明による光電気集積回路は、
第一番目の発明の光電気集積回路において、前記ヘテロ
接合バイポーラトランジスタの前記ベース電極と同時に
形成された前記フォトダイオードの前記電極がノンアロ
イオーミックであることを特徴とする。
第一番目の発明の光電気集積回路において、前記ヘテロ
接合バイポーラトランジスタの前記ベース電極と同時に
形成された前記フォトダイオードの前記電極がノンアロ
イオーミックであることを特徴とする。
【００２３】第三番目の発明による光電気集積回路は、
第一，二番目の発明の光電気集積回路において、前記ヘ
テロ接合バイポーラトランジスタの前記ベース層と共通
する前記フォトダイオードの前記半導体層の不純物濃度
またはバンドギャップエネルギが、前記ヘテロ接合バイ
ポーラトランジスタの前記コレクタ層と共通する前記フ
ォトダイオードの前記半導体層側ほど段階的または連続
的に減少していることを特徴とする。
第一，二番目の発明の光電気集積回路において、前記ヘ
テロ接合バイポーラトランジスタの前記ベース層と共通
する前記フォトダイオードの前記半導体層の不純物濃度
またはバンドギャップエネルギが、前記ヘテロ接合バイ
ポーラトランジスタの前記コレクタ層と共通する前記フ
ォトダイオードの前記半導体層側ほど段階的または連続
的に減少していることを特徴とする。
【００２４】第四番目の発明による光電気集積回路は、
第一〜三番目の発明の光電気集積回路において、前記ヘ
テロ接合バイポーラトランジスタの前記サブコレクタ層
と共通する前記フォトダイオードの前記半導体層のバン
ドギャップエネルギが信号光の波長に対応するエネルギ
よりも大きいことを特徴とする。
第一〜三番目の発明の光電気集積回路において、前記ヘ
テロ接合バイポーラトランジスタの前記サブコレクタ層
と共通する前記フォトダイオードの前記半導体層のバン
ドギャップエネルギが信号光の波長に対応するエネルギ
よりも大きいことを特徴とする。
【００２５】第五番目の発明による光電気集積回路は、
基板上にサブコレクタ層、コレクタ層、ベース層および
エミッタ層を積層されて、コレクタ電極、ベース電極お
よびエミッタ電極を有するヘテロ接合バイポーラトラン
ジスタと、当該基板上に前記ヘテロ接合バイポーラトラ
ンジスタの前記サブコレクタ層、前記コレクタ層、前記
ベース層および前記エミッタ層と共通するサブコレクタ
層、コレクタ層、ベース層およびエミッタ層を有して、
前記ヘテロ接合バイポーラトランジスタの前記コレクタ
電極、前記ベース電極および前記エミッタ電極と同時に
形成されたコレクタ電極、ベース電極およびエミッタ電
極を有するヘテロ接合ホトトランジスタとを備え、当該
ヘテロ接合ホトトランジスタに入射した信号光を電気信
号に変換処理して出力する光電気集積回路において、信
号光を入射させる入射窓を前記基板の前記ヘテロ接合ホ
トトランジスタ側の側端面に当該基板の厚さ方向内側ほ
ど窪んだ傾斜状となるように設けることにより、当該入
射窓から入射する信号光を屈折させて、前記ヘテロ接合
ホトトランジスタの前記層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
基板上にサブコレクタ層、コレクタ層、ベース層および
エミッタ層を積層されて、コレクタ電極、ベース電極お
よびエミッタ電極を有するヘテロ接合バイポーラトラン
ジスタと、当該基板上に前記ヘテロ接合バイポーラトラ
ンジスタの前記サブコレクタ層、前記コレクタ層、前記
ベース層および前記エミッタ層と共通するサブコレクタ
層、コレクタ層、ベース層およびエミッタ層を有して、
前記ヘテロ接合バイポーラトランジスタの前記コレクタ
電極、前記ベース電極および前記エミッタ電極と同時に
形成されたコレクタ電極、ベース電極およびエミッタ電
極を有するヘテロ接合ホトトランジスタとを備え、当該
ヘテロ接合ホトトランジスタに入射した信号光を電気信
号に変換処理して出力する光電気集積回路において、信
号光を入射させる入射窓を前記基板の前記ヘテロ接合ホ
トトランジスタ側の側端面に当該基板の厚さ方向内側ほ
ど窪んだ傾斜状となるように設けることにより、当該入
射窓から入射する信号光を屈折させて、前記ヘテロ接合
ホトトランジスタの前記層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
【００２６】第六番目の発明による光電気集積回路は、
第五番目の発明の光電気集積回路において、前記ヘテロ
接合ホトトランジスタの前記エミッタ電極がノンアロイ
オーミックであることを特徴とする。
第五番目の発明の光電気集積回路において、前記ヘテロ
接合ホトトランジスタの前記エミッタ電極がノンアロイ
オーミックであることを特徴とする。
【００２７】第七番目の発明による光電気集積回路は、
第五，六番目の発明の光電気集積回路において、前記ヘ
テロ接合ホトトランジスタの前記ベース層の不純物濃度
またはバンドギャップエネルギが当該ヘテロ接合ホトト
ランジスタの前記コレクタ層側ほど段階的または連続的
に減少していることを特徴とする。
第五，六番目の発明の光電気集積回路において、前記ヘ
テロ接合ホトトランジスタの前記ベース層の不純物濃度
またはバンドギャップエネルギが当該ヘテロ接合ホトト
ランジスタの前記コレクタ層側ほど段階的または連続的
に減少していることを特徴とする。
【００２８】第八番目の発明による光電気集積回路は、
第五〜七番目の発明の光電気集積回路において、前記ヘ
テロ接合ホトトランジスタの前記サブコレクタ層のバン
ドギャップエネルギが信号光の波長に対応するエネルギ
よりも大きいことを特徴とする。
第五〜七番目の発明の光電気集積回路において、前記ヘ
テロ接合ホトトランジスタの前記サブコレクタ層のバン
ドギャップエネルギが信号光の波長に対応するエネルギ
よりも大きいことを特徴とする。
【００２９】また、前述した課題を解決するための、第
九番目の発明によるヘテロ接合ホトトランジスタは、基
板上にサブコレクタ層、コレクタ層、ベース層およびエ
ミッタ層を積層されて、コレクタ電極、ベース電極およ
びエミッタ電極を有するヘテロ接合バイポーラトランジ
スタからなり、当該ヘテロ接合バイポーラトランジスタ
に入射した信号光を電気信号として取り出すヘテロ接合
ホトトランジスタにおいて、信号光を入射させる入射窓
を前記基板の側端面に当該基板の厚さ方向内側ほど窪ん
だ傾斜状となるように設けることにより、当該入射窓か
ら入射する信号光を屈折させて、前記ヘテロ接合バイポ
ーラトランジスタの前記層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
九番目の発明によるヘテロ接合ホトトランジスタは、基
板上にサブコレクタ層、コレクタ層、ベース層およびエ
ミッタ層を積層されて、コレクタ電極、ベース電極およ
びエミッタ電極を有するヘテロ接合バイポーラトランジ
スタからなり、当該ヘテロ接合バイポーラトランジスタ
に入射した信号光を電気信号として取り出すヘテロ接合
ホトトランジスタにおいて、信号光を入射させる入射窓
を前記基板の側端面に当該基板の厚さ方向内側ほど窪ん
だ傾斜状となるように設けることにより、当該入射窓か
ら入射する信号光を屈折させて、前記ヘテロ接合バイポ
ーラトランジスタの前記層内に積層方向に対して斜めに
通過させるようにしたことを特徴とする。
【００３０】第十番目の発明によるヘテロ接合ホトトラ
ンジスタは、第九番目の発明のヘテロ接合ホトトランジ
スタにおいて、前記エミッタ電極がノンアロイオーミッ
クであることを特徴とする。
ンジスタは、第九番目の発明のヘテロ接合ホトトランジ
スタにおいて、前記エミッタ電極がノンアロイオーミッ
クであることを特徴とする。
【００３１】第十一番目の発明によるヘテロ接合ホトト
ランジスタは、第九，十番目の発明のヘテロ接合ホトト
ランジスタにおいて、前記ベース層の不純物濃度または
バンドギャップエネルギが前記コレクタ層側ほど段階的
または連続的に減少していることを特徴とする。
ランジスタは、第九，十番目の発明のヘテロ接合ホトト
ランジスタにおいて、前記ベース層の不純物濃度または
バンドギャップエネルギが前記コレクタ層側ほど段階的
または連続的に減少していることを特徴とする。
【００３２】第十二番目の発明によるヘテロ接合ホトト
ランジスタは、第九〜十一番目の発明のヘテロ接合ホト
トランジスタにおいて、前記サブコレクタ層のバンドギ
ャップエネルギが信号光の波長に対応するエネルギより
も大きいことを特徴とする。
ランジスタは、第九〜十一番目の発明のヘテロ接合ホト
トランジスタにおいて、前記サブコレクタ層のバンドギ
ャップエネルギが信号光の波長に対応するエネルギより
も大きいことを特徴とする。
【００３３】
【発明の実施の形態】本発明による光電気集積回路（以
下「ＯＥＩＣ」という。）およびヘテロ接合ホトトラン
ジスタ（以下「ＨＰＴ」という。）の実施の形態を以下
に説明するが、本発明は、以下の実施の形態に限定され
るものではない。
下「ＯＥＩＣ」という。）およびヘテロ接合ホトトラン
ジスタ（以下「ＨＰＴ」という。）の実施の形態を以下
に説明するが、本発明は、以下の実施の形態に限定され
るものではない。
【００３４】［ＰＤ−ＨＢＴ ＯＥＩＣ］本発明による
ＯＥＩＣをＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実
施の形態を図１を用いて説明する。なお、図１は、その
概略構成図である。
ＯＥＩＣをＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実
施の形態を図１を用いて説明する。なお、図１は、その
概略構成図である。
【００３５】図１に示すように、半絶縁性のＩｎＰの基
板１０１上には、ｎ型不純物を高濃度でドープしたＩｎ
Ｐのサブコレクタ層である第一コレクタ層１０２および
第一半導体層１０２ａが積層されている。第一コレクタ
層１０２上には、アンドープまたはｎ型不純物を低濃度
でドープしたＩｎＰの第二コレクタ層１０３が積層され
ると共に、コレクタ電極１０９が積層されている。第一
半導体層１０２ａ上には、アンドープまたはｎ型不純物
を低濃度でドープしたＩｎＰの第二半導体層１０３ａが
積層されると共に、ｎ側電極１０９ａが設けられてい
る。
板１０１上には、ｎ型不純物を高濃度でドープしたＩｎ
Ｐのサブコレクタ層である第一コレクタ層１０２および
第一半導体層１０２ａが積層されている。第一コレクタ
層１０２上には、アンドープまたはｎ型不純物を低濃度
でドープしたＩｎＰの第二コレクタ層１０３が積層され
ると共に、コレクタ電極１０９が積層されている。第一
半導体層１０２ａ上には、アンドープまたはｎ型不純物
を低濃度でドープしたＩｎＰの第二半導体層１０３ａが
積層されると共に、ｎ側電極１０９ａが設けられてい
る。
【００３６】前記第二コレクタ層１０３上には、アンド
ープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧ
ａＡｓＰとの二層からなる第三コレクタ層１０４が積層
されている。第二半導体層１０３ａ上には、アンドープ
のＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡ
ｓＰとの二層からなる第三半導体層１０４ａが積層され
ている。第三コレクタ層１０４上には、アンドープのＩ
ｎＧａＡｓの第四コレクタ層１０５が積層されている。
第三半導体層１０４ａ上には、アンドープのＩｎＧａＡ
ｓの第四半導体層１０５ａが積層されている。
ープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧ
ａＡｓＰとの二層からなる第三コレクタ層１０４が積層
されている。第二半導体層１０３ａ上には、アンドープ
のＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡ
ｓＰとの二層からなる第三半導体層１０４ａが積層され
ている。第三コレクタ層１０４上には、アンドープのＩ
ｎＧａＡｓの第四コレクタ層１０５が積層されている。
第三半導体層１０４ａ上には、アンドープのＩｎＧａＡ
ｓの第四半導体層１０５ａが積層されている。
【００３７】ここで、第三コレクタ層１０４は、第二コ
レクタ層１０３と第四コレクタ層１０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層１０３と第四コレクタ層１０５との間に介
在し、第三半導体層１０４ａは、第二半導体層１０３ａ
と第四半導体層１０５ａとの伝導帯不連続によるキャリ
アブロッキング効果を低減するため、第二半導体層１０
３ａと第四半導体層１０５ａとの間に介在している。な
お、本例では、第二〜四コレクタ層１０３〜１０５など
によりコレクタ層を構成している。
レクタ層１０３と第四コレクタ層１０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層１０３と第四コレクタ層１０５との間に介
在し、第三半導体層１０４ａは、第二半導体層１０３ａ
と第四半導体層１０５ａとの伝導帯不連続によるキャリ
アブロッキング効果を低減するため、第二半導体層１０
３ａと第四半導体層１０５ａとの間に介在している。な
お、本例では、第二〜四コレクタ層１０３〜１０５など
によりコレクタ層を構成している。
【００３８】前記第四コレクタ層１０５上には、基板１
０１側ほどｐ型不純物を高濃度とするようにドープした
ＩｎＧａＡｓのベース層１０６が積層されている。第四
半導体層１０５ａ上には、基板１０１側ほどｐ型不純物
を高濃度とするようにドープしたＩｎＧａＡｓの第五半
導体層１０６ａが積層されている。ベース層１０６上に
は、ｎ型不純物をドープしたＩｎＰのエミッタ層１０７
が積層されると共に、ベース電極１１０が設けられてい
る。第五半導体層１０６ａ上には、ｐ側電極１１０ａが
積層されている。エミッタ層１０７上には、ｎ型不純物
を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ
層１０８が積層されている。エミッタキャップ層１０８
上には、エミッタ電極１１１が設けられている。
０１側ほどｐ型不純物を高濃度とするようにドープした
ＩｎＧａＡｓのベース層１０６が積層されている。第四
半導体層１０５ａ上には、基板１０１側ほどｐ型不純物
を高濃度とするようにドープしたＩｎＧａＡｓの第五半
導体層１０６ａが積層されている。ベース層１０６上に
は、ｎ型不純物をドープしたＩｎＰのエミッタ層１０７
が積層されると共に、ベース電極１１０が設けられてい
る。第五半導体層１０６ａ上には、ｐ側電極１１０ａが
積層されている。エミッタ層１０７上には、ｎ型不純物
を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ
層１０８が積層されている。エミッタキャップ層１０８
上には、エミッタ電極１１１が設けられている。
【００３９】前記電極１０９〜１１３は、その材質がす
べてＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオー
ミックコンタクトを得ることができるようになってい
る。
べてＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオー
ミックコンタクトを得ることができるようになってい
る。
【００４０】つまり、ＨＢＴの第一〜四コレクタ層１０
２〜１０５および前記電極１０９，１１０とＰＤの第一
〜四半導体層１０２ａ〜１０５ａおよび前記電極１０９
ａ，１１０ａとは、層構造および製作工程を共通として
いる、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレク
タ層１０２〜１０５と共通する第一〜四半導体層１０２
ａ〜１０５ａを有すると共に、ＨＢＴの前記電極１０
９，１１０と同時に形成された前記電極１０９ａ，１１
０ａを有しているのである。
２〜１０５および前記電極１０９，１１０とＰＤの第一
〜四半導体層１０２ａ〜１０５ａおよび前記電極１０９
ａ，１１０ａとは、層構造および製作工程を共通として
いる、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレク
タ層１０２〜１０５と共通する第一〜四半導体層１０２
ａ〜１０５ａを有すると共に、ＨＢＴの前記電極１０
９，１１０と同時に形成された前記電極１０９ａ，１１
０ａを有しているのである。
【００４１】基板１０１のＰＤ側の側面には、当該基板
１０１の内部側ほど窪むように内側に傾斜した入射窓で
あるいわゆる逆メサ１１２が形成されている。この逆メ
サ１１２は、例えば、ブロムメタノールなどのような結
晶面選択性のあるウエットエッチング液を用いることに
より、容易に形成することができる。
１０１の内部側ほど窪むように内側に傾斜した入射窓で
あるいわゆる逆メサ１１２が形成されている。この逆メ
サ１１２は、例えば、ブロムメタノールなどのような結
晶面選択性のあるウエットエッチング液を用いることに
より、容易に形成することができる。
【００４２】このようなＰＤにおいては、第四，五半導
体層１０５ａ，１０６ａが１．５５μｍ帯の信号光１に
対する吸収層として作用する。ここで、ＨＢＴが高電流
密度で動作したとき、急峻な電界が第一半導体層１０２
にかかるものの、第二半導体層１０３が第一半導体層１
０２側にあるので、高電界がかかっても動作を安定させ
る、すなわち、耐圧を増大させることができる。
体層１０５ａ，１０６ａが１．５５μｍ帯の信号光１に
対する吸収層として作用する。ここで、ＨＢＴが高電流
密度で動作したとき、急峻な電界が第一半導体層１０２
にかかるものの、第二半導体層１０３が第一半導体層１
０２側にあるので、高電界がかかっても動作を安定させ
る、すなわち、耐圧を増大させることができる。
【００４３】このようなＰＤ−ＨＢＴ ＯＥＩＣでは、
１．５５μｍ帯の信号光１が基板１０１の表面に沿う方
向で前記逆メサ１１２側から入射されると、当該信号光
１が逆メサ１１２の入射端面で屈曲し、基板１０１およ
びＰＤ側の前記層１０２ａ〜１０４ａを積層方向に対し
て斜めに通過して第四，五半導体層１０５ａ，１０６ａ
で吸収される。当該層１０５ａ，１０６ａで吸収されき
れずに当該層１０５ａ，１０６ａを通過してしまった信
号光１は、ｐ側電極１１０ａにおいて反射して上記層１
０５ａ，１０６ａで再度吸収される。
１．５５μｍ帯の信号光１が基板１０１の表面に沿う方
向で前記逆メサ１１２側から入射されると、当該信号光
１が逆メサ１１２の入射端面で屈曲し、基板１０１およ
びＰＤ側の前記層１０２ａ〜１０４ａを積層方向に対し
て斜めに通過して第四，五半導体層１０５ａ，１０６ａ
で吸収される。当該層１０５ａ，１０６ａで吸収されき
れずに当該層１０５ａ，１０６ａを通過してしまった信
号光１は、ｐ側電極１１０ａにおいて反射して上記層１
０５ａ，１０６ａで再度吸収される。
【００４４】すなわち、信号光１を逆メサ１１２から入
射させることにより、信号光１を入射時点で屈折させて
積層方向に対して斜めに通過させて通過距離を長くする
と共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一
半導体層１０２ａを適用することにより、信号光１の波
長に対応するエネルギよりもバンドギャップエネルギを
大きくして、入射光１の第一半導体層１０２ａでの吸収
を抑制し、第四，五半導体層１０５ａ，１０６ａでの入
射光１の吸収量を増大させ、さらに、ｐ側電極１１０ａ
をノンアロイとすることにより、電極界面の平坦性を高
め、第四，五半導体層１０５ａ，１０６ａで吸収しきれ
なかった信号光１をｐ側電極１１０ａで反射して第四，
五半導体層１０５ａ，１０６ａに再び斜めに通過させる
ようにしたのである。
射させることにより、信号光１を入射時点で屈折させて
積層方向に対して斜めに通過させて通過距離を長くする
と共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一
半導体層１０２ａを適用することにより、信号光１の波
長に対応するエネルギよりもバンドギャップエネルギを
大きくして、入射光１の第一半導体層１０２ａでの吸収
を抑制し、第四，五半導体層１０５ａ，１０６ａでの入
射光１の吸収量を増大させ、さらに、ｐ側電極１１０ａ
をノンアロイとすることにより、電極界面の平坦性を高
め、第四，五半導体層１０５ａ，１０６ａで吸収しきれ
なかった信号光１をｐ側電極１１０ａで反射して第四，
五半導体層１０５ａ，１０６ａに再び斜めに通過させる
ようにしたのである。
【００４５】このため、第四，五半導体層１０５ａ，１
０６ａを通過する信号光１の距離が増大するので、第
四，五半導体層１０５ａ，１０６ａを厚くしなくても、
ＰＤの感度の増大を図ることができる。
０６ａを通過する信号光１の距離が増大するので、第
四，五半導体層１０５ａ，１０６ａを厚くしなくても、
ＰＤの感度の増大を図ることができる。
【００４６】また、信号光１を逆メサ１１２から入射さ
せることにより、ｐ側電極１１０ａに入射窓を形成する
必要がなく、ｐ側電極１１０ａで第五半導体層１０６ａ
を全面的に覆うことができるので、抵抗を大幅に低減す
ることができる。
せることにより、ｐ側電極１１０ａに入射窓を形成する
必要がなく、ｐ側電極１１０ａで第五半導体層１０６ａ
を全面的に覆うことができるので、抵抗を大幅に低減す
ることができる。
【００４７】また、第五半導体層１０６ａにドープする
ｐ型不純物を基板１０１側ほど高濃度とすることによ
り、この領域で光励起された電子を内部電界によって前
記コレクタ層側に加速することができるので、電気信号
の時間応答波形に裾引きが現れることはない。
ｐ型不純物を基板１０１側ほど高濃度とすることによ
り、この領域で光励起された電子を内部電界によって前
記コレクタ層側に加速することができるので、電気信号
の時間応答波形に裾引きが現れることはない。
【００４８】したがって、このようなＰＤ−ＨＢＴ Ｏ
ＥＩＣによれば、受光感度と動作速度との間のトレード
オフを解消することができる。
ＥＩＣによれば、受光感度と動作速度との間のトレード
オフを解消することができる。
【００４９】［ＨＰＴ］本発明によるＨＰＴの実施の形
態を図２を用いて説明する。なお、図２は、その概略構
成図である。ただし、前述した実施の形態の場合と同様
な部材については、前述した実施の形態の説明で用いた
符号と同様な符号を用いることにより、その説明を省略
する。
態を図２を用いて説明する。なお、図２は、その概略構
成図である。ただし、前述した実施の形態の場合と同様
な部材については、前述した実施の形態の説明で用いた
符号と同様な符号を用いることにより、その説明を省略
する。
【００５０】図２に示すように、半絶縁性のＩｎＰの基
板２０１上には、ｎ型不純物を高濃度でドープしたＩｎ
Ｐのサブコレクタ層である第一コレクタ層２０２が積層
されている。第一コレクタ層２０２上には、アンドープ
またはｎ型不純物を低濃度でドープしたＩｎＰの第二コ
レクタ層２０３が積層されると共に、コレクタ電極２０
９が設けられている。第二コレクタ層２０３上には、ア
ンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩ
ｎＧａＡｓＰとの二層からなる第三コレクタ層２０４が
積層されている。第三コレクタ層２０４上には、アンド
ープのＩｎＧａＡｓの第四コレクタ層２０５が積層され
ている。
板２０１上には、ｎ型不純物を高濃度でドープしたＩｎ
Ｐのサブコレクタ層である第一コレクタ層２０２が積層
されている。第一コレクタ層２０２上には、アンドープ
またはｎ型不純物を低濃度でドープしたＩｎＰの第二コ
レクタ層２０３が積層されると共に、コレクタ電極２０
９が設けられている。第二コレクタ層２０３上には、ア
ンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩ
ｎＧａＡｓＰとの二層からなる第三コレクタ層２０４が
積層されている。第三コレクタ層２０４上には、アンド
ープのＩｎＧａＡｓの第四コレクタ層２０５が積層され
ている。
【００５１】ここで、第三コレクタ層２０４は、第二コ
レクタ層２０３と第四コレクタ層２０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層２０３と第四コレクタ層２０５との間に介
在している。なお、本例では、第二〜四コレクタ層２０
３〜２０５などによりコレクタ層を構成している。
レクタ層２０３と第四コレクタ層２０５との伝導帯不連
続によるキャリアブロッキング効果を低減するため、第
二コレクタ層２０３と第四コレクタ層２０５との間に介
在している。なお、本例では、第二〜四コレクタ層２０
３〜２０５などによりコレクタ層を構成している。
【００５２】前記第四コレクタ層２０５上には、基板１
０１側ほどｐ型不純物を高濃度とするようにドープした
ＩｎＧａＡｓのベース層２０６が積層されている。ベー
ス層２０６上には、ｎ型不純物をドープしたＩｎＰのエ
ミッタ層２０７が積層されると共に、ベース電極２１０
が設けられている。エミッタ層２０７上には、ｎ型不純
物を高濃度にドープしたＩｎＧａＡｓのエミッタキャッ
プ層２０８が積層されている。エミッタキャップ層２０
８上には、エミッタ電極２１１が設けられている。
０１側ほどｐ型不純物を高濃度とするようにドープした
ＩｎＧａＡｓのベース層２０６が積層されている。ベー
ス層２０６上には、ｎ型不純物をドープしたＩｎＰのエ
ミッタ層２０７が積層されると共に、ベース電極２１０
が設けられている。エミッタ層２０７上には、ｎ型不純
物を高濃度にドープしたＩｎＧａＡｓのエミッタキャッ
プ層２０８が積層されている。エミッタキャップ層２０
８上には、エミッタ電極２１１が設けられている。
【００５３】前記電極２０９〜２１１は、その材質がＰ
ｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミック
コンタクトを得ることができるようになっている。
ｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミック
コンタクトを得ることができるようになっている。
【００５４】基板２０１の側面には、当該基板２０１の
内部側ほど窪むように内側に傾斜した入射窓であるいわ
ゆる逆メサ２１２が形成されている。この逆メサ２１２
は、例えば、ブロムメタノールなどのような結晶面選択
性のあるウエットエッチング液を用いることにより、容
易に形成することができる。
内部側ほど窪むように内側に傾斜した入射窓であるいわ
ゆる逆メサ２１２が形成されている。この逆メサ２１２
は、例えば、ブロムメタノールなどのような結晶面選択
性のあるウエットエッチング液を用いることにより、容
易に形成することができる。
【００５５】このようなＨＰＴでは、１．５５μｍ帯の
信号光１が基板２０１の表面に沿う方向で前記逆メサ２
１２側から入射されると、当該信号光１が逆メサ２１２
の入射端面で屈曲し、基板２０１および前記層２０２〜
２０４を積層方向に対して斜めに通過して第四コレクタ
層２０５およびベース層２０６で吸収される。当該層２
０５，２０６で吸収されきれずに当該層２０５，２０６
を通過してしまった信号光１は、エミッタキャップ層２
０８で一部吸収されるものの、その大部分がエミッタ電
極２１１において反射して第四コレクタ層２０５および
ベース層２０６に吸収される。
信号光１が基板２０１の表面に沿う方向で前記逆メサ２
１２側から入射されると、当該信号光１が逆メサ２１２
の入射端面で屈曲し、基板２０１および前記層２０２〜
２０４を積層方向に対して斜めに通過して第四コレクタ
層２０５およびベース層２０６で吸収される。当該層２
０５，２０６で吸収されきれずに当該層２０５，２０６
を通過してしまった信号光１は、エミッタキャップ層２
０８で一部吸収されるものの、その大部分がエミッタ電
極２１１において反射して第四コレクタ層２０５および
ベース層２０６に吸収される。
【００５６】すなわち、前述した実施の形態のＰＤ−Ｈ
ＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１
２から入射させることにより、信号光１を入射時点で屈
折させて積層方向に対して斜めに通過させて通過距離を
長くすると共に、ｎ型不純物を高濃度にドープしたＩｎ
Ｐの第一コレクタ層２０２を適用することにより、信号
光１の波長に対応するエネルギよりもバンドギャップエ
ネルギを大きくして、入射光１の第一コレクタ層２０２
での吸収を抑制し、第四コレクタ層２０５およびベース
層２０６での入射光１の吸収量を増大させ、さらに、エ
ミッタ電極２１１をノンアロイとすることにより、電極
界面の平坦性を高め、第四コレクタ層２０５およびベー
ス層２０６で吸収しきれなかった信号光１をエミッタ電
極２１１で反射して第四コレクタ層２０５およびベース
層２０６に再び斜めに通過させるようにしたのである。
ＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１
２から入射させることにより、信号光１を入射時点で屈
折させて積層方向に対して斜めに通過させて通過距離を
長くすると共に、ｎ型不純物を高濃度にドープしたＩｎ
Ｐの第一コレクタ層２０２を適用することにより、信号
光１の波長に対応するエネルギよりもバンドギャップエ
ネルギを大きくして、入射光１の第一コレクタ層２０２
での吸収を抑制し、第四コレクタ層２０５およびベース
層２０６での入射光１の吸収量を増大させ、さらに、エ
ミッタ電極２１１をノンアロイとすることにより、電極
界面の平坦性を高め、第四コレクタ層２０５およびベー
ス層２０６で吸収しきれなかった信号光１をエミッタ電
極２１１で反射して第四コレクタ層２０５およびベース
層２０６に再び斜めに通過させるようにしたのである。
【００５７】このため、前述した実施の形態のＰＤ−Ｈ
ＢＴ ＯＥＩＣの場合と同様に、第四コレクタ層２０５
およびベース層２０６を通過する信号光１の距離が増大
するので、これら層２０５，２０６を厚くしなくても、
受光デバイス側の感度の増大を図ることができる。
ＢＴ ＯＥＩＣの場合と同様に、第四コレクタ層２０５
およびベース層２０６を通過する信号光１の距離が増大
するので、これら層２０５，２０６を厚くしなくても、
受光デバイス側の感度の増大を図ることができる。
【００５８】また、前述した実施の形態のＰＤ−ＨＢＴ
ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２か
ら入射させることにより、エミッタ電極２１１に入射窓
を形成する必要がなく、エミッタ電極２１１でエミッタ
層２０７およびエミッタキャップ層２０８を全面的に覆
うことができるので、エミッタ抵抗を低減することがで
き、微細化も容易になる。
ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２か
ら入射させることにより、エミッタ電極２１１に入射窓
を形成する必要がなく、エミッタ電極２１１でエミッタ
層２０７およびエミッタキャップ層２０８を全面的に覆
うことができるので、エミッタ抵抗を低減することがで
き、微細化も容易になる。
【００５９】また、前述した実施の形態のＰＤ−ＨＢＴ
ＯＥＩＣの場合と同様に、ベース層２０６にドープす
るｐ型不純物を基板２０１側ほど高濃度とすることによ
り、この領域で光励起された電子を内部電界によって前
記コレクタ層側に加速することができるので、電気信号
の時間応答波形に裾引きが現れることはない。
ＯＥＩＣの場合と同様に、ベース層２０６にドープす
るｐ型不純物を基板２０１側ほど高濃度とすることによ
り、この領域で光励起された電子を内部電界によって前
記コレクタ層側に加速することができるので、電気信号
の時間応答波形に裾引きが現れることはない。
【００６０】したがって、このようなＨＰＴによれば、
前述したＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、受光
感度と動作速度との間のトレードオフを解消することが
できる。
前述したＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、受光
感度と動作速度との間のトレードオフを解消することが
できる。
【００６１】［ＨＰＴ−ＨＢＴ ＯＥＩＣ］本発明によ
るＯＥＩＣをＨＰＴ−ＨＢＴ ＯＥＩＣに応用すると、
図１に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図
２に示したＨＰＴに変更した構造となり、前述した実施
の形態の場合と同様な作用効果を発現するようになるの
で、その説明を省略する。
るＯＥＩＣをＨＰＴ−ＨＢＴ ＯＥＩＣに応用すると、
図１に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図
２に示したＨＰＴに変更した構造となり、前述した実施
の形態の場合と同様な作用効果を発現するようになるの
で、その説明を省略する。
【００６２】なお、前述した各実施の形態では、第五半
導体層１０６やベース層２０６の不純物濃度に勾配をも
たせることにより、光励起された電子を第一〜第四半導
体層１０２〜１０５側や第一〜四コレクタ層２０２〜２
０５側に早く引き抜いて応答速度を上げるようにした
が、例えば、積層方向に連続的または段階的に組成を変
化させたＩｎＧａＡｓＰを第五半導体層やベース層に用
いることにより、当該層のバンドギャップエネルギを基
板側ほど減少させることも可能である。
導体層１０６やベース層２０６の不純物濃度に勾配をも
たせることにより、光励起された電子を第一〜第四半導
体層１０２〜１０５側や第一〜四コレクタ層２０２〜２
０５側に早く引き抜いて応答速度を上げるようにした
が、例えば、積層方向に連続的または段階的に組成を変
化させたＩｎＧａＡｓＰを第五半導体層やベース層に用
いることにより、当該層のバンドギャップエネルギを基
板側ほど減少させることも可能である。
【００６３】また、ＰＤのｐ側電極１１０ａやＨＰＴの
エミッタ電極２１０には、ＷＳｉなどのような高融点の
ノンアロイの材料を適用することも可能である。
エミッタ電極２１０には、ＷＳｉなどのような高融点の
ノンアロイの材料を適用することも可能である。
【００６４】また、エミッタキャップ層２０９にＩｎＧ
ａＡｓＰを適用することにより、信号光１の吸収を防止
することも可能である。
ａＡｓＰを適用することにより、信号光１の吸収を防止
することも可能である。
【００６５】このように、上記層構造は、本発明の趣旨
を逸脱しない範囲で適宜選択変更しても何ら支障を来す
ことはない。
を逸脱しない範囲で適宜選択変更しても何ら支障を来す
ことはない。
【００６６】
【発明の効果】本発明の光電気集積回路およびヘテロ接
合ホトトランジスタによれば、吸収層を厚くすることな
く吸収感度を増大することができ、しかも、信号光の入
射する窓を電極に形成する必要がないので、受光デバイ
スの寄生抵抗を低減することができ、素子の微細化を容
易に行うことができる。したがって、受光デバイスの受
光感度と電子デバイスの動作速度との間のトレードオフ
を克服し、高性能化を図ることができる。その結果、例
えば、フォトダイオードの出力信号をデジタルＩＣに直
接入力させてデジタル信号の処理を行う光電気集積回路
においても、実用的なレベルの感度および動作速度を得
ることが可能である。
合ホトトランジスタによれば、吸収層を厚くすることな
く吸収感度を増大することができ、しかも、信号光の入
射する窓を電極に形成する必要がないので、受光デバイ
スの寄生抵抗を低減することができ、素子の微細化を容
易に行うことができる。したがって、受光デバイスの受
光感度と電子デバイスの動作速度との間のトレードオフ
を克服し、高性能化を図ることができる。その結果、例
えば、フォトダイオードの出力信号をデジタルＩＣに直
接入力させてデジタル信号の処理を行う光電気集積回路
においても、実用的なレベルの感度および動作速度を得
ることが可能である。
【図１】本発明による光電気集積回路をＰＤ−ＨＢＴ
ＯＥＩＣに応用した場合の実施の形態の概略構成図であ
る。
ＯＥＩＣに応用した場合の実施の形態の概略構成図であ
る。
【図２】本発明によるヘテロ接合ホトトランジスタの実
施の形態の概略構成図である。
施の形態の概略構成図である。
【図３】従来の光電気集積回路の一例のＰＤ−ＨＢＴ
ＯＥＩＣの概略構成図である。
ＯＥＩＣの概略構成図である。
【図４】従来のヘテロ接合ホトトランジスタの概略構成
図である。
図である。
１ 信号光 １０１，２０１ 基板 １０２，２０２ 第一コレクタ層 １０２ａ 第一半導体層 １０３，２０３ 第二コレクタ層 １０３ａ 第二半導体層 １０４，２０４ 第三コレクタ層 １０４ａ 第三半導体層 １０５，２０５ 第四コレクタ層 １０５ａ 第四半導体層 １０６，２０６ ベース層 １０６ａ 第五半導体層 １０７，２０７ エミッタ層 １０８，２０８ エミッタキャップ層 １０９，２０９ コレクタ電極 １０９ａ ｐ側極 １１０，２１０ ベース電極 １１０ａ ｎ側極 １１１，２１１ エミッタ電極 １１２，２１２ 逆メサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/73 31/10 Ｆターム(参考） 4M118 AA01 AB05 BA02 CA09 CA15 CA40 FC09 FC15 FC16 5F003 BA21 BA27 BB01 BC04 BF06 BG06 BH08 BH99 BJ12 BM03 5F049 MA03 MA13 MB07 NA01 NA03 NB01 PA14 RA06 SE05 SE12 SE16 SE20 SS04 SS09 WA01 5F082 AA06 BC20 CA02 DA09
Claims (12)
- 【請求項１】 基板上にサブコレクタ層、コレクタ層、
ベース層およびエミッタ層を積層されて、コレクタ電
極、ベース電極およびエミッタ電極を有するヘテロ接合
バイポーラトランジスタと、当該基板上に前記ヘテロ接
合バイポーラトランジスタの前記サブコレクタ層、前記
コレクタ層および前記ベース層と共通する各半導体層を
有して、前記ヘテロ接合バイポーラトランジスタの前記
コレクタ電極および前記ベース電極と同時に形成された
各電極を有するフォトダイオードとを備え、当該フォト
ダイオードに入射した信号光を電気信号に変換処理して
出力する光電気集積回路において、信号光を入射させる
入射窓を前記基板の前記フォトダイオード側の側端面に
当該基板の厚さ方向内側ほど窪んだ傾斜状となるように
設けることにより、当該入射窓から入射する信号光を屈
折させて、前記フォトダイオードの前記半導体層内に積
層方向に対して斜めに通過させるようにしたことを特徴
とする光電気集積回路。 - 【請求項２】 請求項１に記載の光電気集積回路におい
て、前記ヘテロ接合バイポーラトランジスタの前記ベー
ス電極と同時に形成された前記フォトダイオードの前記
電極がノンアロイオーミックであることを特徴とする光
電気集積回路。 - 【請求項３】 請求項１または２に記載の光電気集積回
路において、前記ヘテロ接合バイポーラトランジスタの
前記ベース層と共通する前記フォトダイオードの前記半
導体層の不純物濃度またはバンドギャップエネルギが、
前記ヘテロ接合バイポーラトランジスタの前記コレクタ
層と共通する前記フォトダイオードの前記半導体層側ほ
ど段階的または連続的に減少していることを特徴とする
光電気集積回路。 - 【請求項４】 請求項１から３のいずれかに記載の光電
気集積回路において、前記ヘテロ接合バイポーラトラン
ジスタの前記サブコレクタ層と共通する前記フォトダイ
オードの前記半導体層のバンドギャップエネルギが信号
光の波長に対応するエネルギよりも大きいことを特徴と
する光電気集積回路。 - 【請求項５】 基板上にサブコレクタ層、コレクタ層、
ベース層およびエミッタ層を積層されて、コレクタ電
極、ベース電極およびエミッタ電極を有するヘテロ接合
バイポーラトランジスタと、当該基板上に前記ヘテロ接
合バイポーラトランジスタの前記サブコレクタ層、前記
コレクタ層、前記ベース層および前記エミッタ層と共通
するサブコレクタ層、コレクタ層、ベース層およびエミ
ッタ層を有して、前記ヘテロ接合バイポーラトランジス
タの前記コレクタ電極、前記ベース電極および前記エミ
ッタ電極と同時に形成されたコレクタ電極、ベース電極
およびエミッタ電極を有するヘテロ接合ホトトランジス
タとを備え、当該ヘテロ接合ホトトランジスタに入射し
た信号光を電気信号に変換処理して出力する光電気集積
回路において、信号光を入射させる入射窓を前記基板の
前記ヘテロ接合ホトトランジスタ側の側端面に当該基板
の厚さ方向内側ほど窪んだ傾斜状となるように設けるこ
とにより、当該入射窓から入射する信号光を屈折させ
て、前記ヘテロ接合ホトトランジスタの前記層内に積層
方向に対して斜めに通過させるようにしたことを特徴と
する光電気集積回路。 - 【請求項６】 請求項５に記載の光電気集積回路におい
て、前記ヘテロ接合ホトトランジスタの前記エミッタ電
極がノンアロイオーミックであることを特徴とする光電
気集積回路。 - 【請求項７】 請求項５または６に記載の光電気集積回
路において、前記ヘテロ接合ホトトランジスタの前記ベ
ース層の不純物濃度またはバンドギャップエネルギが当
該ヘテロ接合ホトトランジスタの前記コレクタ層側ほど
段階的または連続的に減少していることを特徴とする光
電気集積回路。 - 【請求項８】 請求項５から７のいずれかに記載の光電
気集積回路において、前記ヘテロ接合ホトトランジスタ
の前記サブコレクタ層のバンドギャップエネルギが信号
光の波長に対応するエネルギよりも大きいことを特徴と
する光電気集積回路。 - 【請求項９】 基板上にサブコレクタ層、コレクタ層、
ベース層およびエミッタ層を積層されて、コレクタ電
極、ベース電極およびエミッタ電極を有するヘテロ接合
バイポーラトランジスタからなり、当該ヘテロ接合バイ
ポーラトランジスタに入射した信号光を電気信号として
取り出すヘテロ接合ホトトランジスタにおいて、信号光
を入射させる入射窓を前記基板の側端面に当該基板の厚
さ方向内側ほど窪んだ傾斜状となるように設けることに
より、当該入射窓から入射する信号光を屈折させて、前
記ヘテロ接合バイポーラトランジスタの前記層内に積層
方向に対して斜めに通過させるようにしたことを特徴と
するヘテロ接合ホトトランジスタ。 - 【請求項１０】 請求項９に記載のヘテロ接合ホトトラ
ンジスタにおいて、前記エミッタ電極がノンアロイオー
ミックであることを特徴とするヘテロ接合ホトトランジ
スタ。 - 【請求項１１】 請求項９または１０に記載のヘテロ接
合ホトトランジスタにおいて、前記ベース層の不純物濃
度またはバンドギャップエネルギが前記コレクタ層側ほ
ど段階的または連続的に減少していることを特徴とする
ヘテロ接合ホトトランジスタ。 - 【請求項１２】 請求項９から１１のいずれかに記載の
ヘテロ接合ホトトランジスタにおいて、前記サブコレク
タ層のバンドギャップエネルギが信号光の波長に対応す
るエネルギよりも大きいことを特徴とするヘテロ接合ホ
トトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01946099A JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01946099A JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223685A true JP2000223685A (ja) | 2000-08-11 |
| JP3589390B2 JP3589390B2 (ja) | 2004-11-17 |
Family
ID=11999946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01946099A Expired - Fee Related JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589390B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
| US8853799B2 (en) | 2010-12-22 | 2014-10-07 | Analog Devices, Inc. | Vertically integrated systems |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| CN113611768A (zh) * | 2021-07-08 | 2021-11-05 | 西安电子科技大学芜湖研究院 | 一种光敏场效应晶体管 |
-
1999
- 1999-01-28 JP JP01946099A patent/JP3589390B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
| US8853799B2 (en) | 2010-12-22 | 2014-10-07 | Analog Devices, Inc. | Vertically integrated systems |
| US11193967B2 (en) | 2015-03-27 | 2021-12-07 | Analog Devices Global | Storing charge associated with electrical overstress |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US12140619B2 (en) | 2015-03-27 | 2024-11-12 | Analog Devices International Unlimited Company | Systems and methods for charge storage and providing power |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US11644497B2 (en) | 2015-03-27 | 2023-05-09 | Analog Devices International Unlimited Company | Charge storage with electrical overstress protection |
| US11686763B2 (en) | 2016-04-19 | 2023-06-27 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11269006B2 (en) | 2016-04-19 | 2022-03-08 | Analog Devices International Unlimited Company | Exposure monitor device |
| US10794950B2 (en) | 2016-04-19 | 2020-10-06 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US11988708B2 (en) | 2016-04-19 | 2024-05-21 | Analog Devices International Unlimited Company | Exposure monitor device |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US12282059B2 (en) | 2016-04-19 | 2025-04-22 | Analog Devices International Unlimited Company | Lifetime indicator system |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| CN113611768A (zh) * | 2021-07-08 | 2021-11-05 | 西安电子科技大学芜湖研究院 | 一种光敏场效应晶体管 |
| CN113611768B (zh) * | 2021-07-08 | 2024-02-20 | 西安电子科技大学芜湖研究院 | 一种光敏场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3589390B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| US20110068428A1 (en) | Semiconductor photodetector and method for manufacturing the same | |
| JPH04111479A (ja) | 受光素子 | |
| US5107318A (en) | Semiconductor device having light receiving diode element with capacitance | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| JP2002314118A (ja) | 受光素子 | |
| JP3589390B2 (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP2002083993A (ja) | 光半導体受光素子およびその製造方法 | |
| JP3008571B2 (ja) | 受光装置 | |
| JP2004319684A (ja) | 半導体受光装置及びその製造方法 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JPS5948963A (ja) | フオトトランジスタ | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JPH08264741A (ja) | 光電子集積素子 | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JPH0555619A (ja) | 半導体受光装置 | |
| JPS60198786A (ja) | 半導体受光素子 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| JPH057014A (ja) | アバランシエフオトダイオード | |
| JPS63233563A (ja) | 光電子集積回路 | |
| JP2003234493A (ja) | 光半導体装置 | |
| JPH06132511A (ja) | 受光集積素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040812 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040812 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |