JP2000223707A - 横型絶縁ゲートバイポーラトランジスタ - Google Patents

横型絶縁ゲートバイポーラトランジスタ

Info

Publication number
JP2000223707A
JP2000223707A JP11026967A JP2696799A JP2000223707A JP 2000223707 A JP2000223707 A JP 2000223707A JP 11026967 A JP11026967 A JP 11026967A JP 2696799 A JP2696799 A JP 2696799A JP 2000223707 A JP2000223707 A JP 2000223707A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
electrode
bipolar transistor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11026967A
Other languages
English (en)
Other versions
JP3382172B2 (ja
Inventor
Tomoyuki Uchiumi
智之 内海
Shoichi Ozeki
正一 大関
Koichi Suda
晃一 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP02696799A priority Critical patent/JP3382172B2/ja
Priority to EP00300577A priority patent/EP1033757B1/en
Priority to DE60028850T priority patent/DE60028850T2/de
Priority to KR10-2000-0004853A priority patent/KR100398532B1/ko
Priority to US09/497,213 priority patent/US6580108B1/en
Priority to CNB001019988A priority patent/CN1199283C/zh
Publication of JP2000223707A publication Critical patent/JP2000223707A/ja
Application granted granted Critical
Publication of JP3382172B2 publication Critical patent/JP3382172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】ゲート電極の抵抗を低減し、ラッチアップ防止
性能を改善した横形絶縁ゲートバイポーラトランジスタ
を提供する。 【解決手段】本発明による横型絶縁ゲートバイポーラト
ランジスタは、エミッタ電極上に絶縁層を介し金属配線
層を設け、金属配線層とゲート電極をコンタクトしてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は横型絶縁ゲートトラ
ンジスタに係り、特にラッチアップの防止に優れた横型
絶縁ゲートトランジスタに関する。
【０００２】
【従来の技術】近年、電力用スイッチング素子として
は、高速性及び低オン抵抗を兼ね備えた絶縁ゲートバイ
ポーラトランジスタ(Insulated Gate Bipolar Transist
or：以下ＩＧＢＴと称す）が使われている。ＩＧＢＴ
は、ドリフト領域となるｎ形半導体基体の一方の主表面
側に該主表面から内部に延びるｐ形のベース領域及び該
ベース領域の表面から内部に延びるｎ形のエミッタ領域
を形成し、半導体基体の他方の主表面にベース領域から
離れてｐ形のコレクタ領域を形成し、エミッタ領域とベ
ース領域にエミッタ電極を、コレクタ領域にコレクタ電
極を設けた構造を有している。ＩＧＢＴは、コレクタ電
極がエミッタ電極より正電位となる電圧を印加し、ゲー
ト電極に正の電位を加えるとエミッタ領域の電子がチャ
ネル及びドリフト領域を通ってコレクタ領域に達する。
コレクタ領域に達した電子はコレクタ領域から正孔の注
入を促し、これにより高抵抗のドリフト領域は伝導度変
調され低抵抗領域となり、ほぼ同じ構造で、コレクタ領
域を正孔の注入機能のないｎ形のドレイン領域に変えた
MOSFETより低オン抵抗が実現できるという特徴を有す
る。このようなＩＧＢＴを他の回路素子と共に集積して
ＩＣを実現する場合には、相互の結線を容易にするため
にエミッタ電極，コレクタ電極及びゲート電極を半導体
基体の同一表面上に設けたラテラル構造が望ましい。こ
の構造は特開平5−29614 号公報に記載されている。
【０００３】一方、ＩＧＢＴはコレクタ−エミッタ対で
構成する単位ユニットで流しうる電流値には限界がある
ため、半導体基体内に多くの単位ＩＧＢＴを集積化する
ことにより所望の電流容量を実現している。
【０００４】特開平5−29614号公報に記載されているＩ
ＧＢＴは、半導体基体表面においてエミッタ領域及びベ
ース領域とコレクタ領域が櫛型形状を有し、両者の歯部
が組合わさった形状となっている。ベース領域及びその
近傍のドリフト領域及びエミッタ領域上には、絶縁膜を
介しゲート電極が設けられている。エミッタ領域とベー
ス領域上及びコレクタ領域上にはそれぞれエミッタ電極
及びコレクタ電極が設けられ、両電極も櫛型形状を有
し、両者の歯部が組合わさった形状となっている。
【０００５】
【発明が解決しようとする課題】一般的にゲート電極の
材料は、多結晶シリコンが使われている。このような従
来の構造の横型ＩＧＢＴでは、ゲート電極の長手方向の
抵抗のため、ゲート抵抗の不均一が生じ、ターンオフ時
にゲート抵抗の大きい部分ではターンオフが遅れてしま
う。
【０００６】このとき、インバータ装置などでは、通
常、誘導性負荷の場合がほとんどで、この場合には、そ
のインダクタンス分による大きな電流を流し続けようと
する作用と相俟まって、ターンオフが遅れた部分で電流
集中が起き、結果として、この部分でラッチアップ現象
が起こる。従って、ＩＧＢＴの制御できる電流が設計値
より低いレベルにとどまってしまう問題があった。
【０００７】このような素子内での動作時間の違いを少
なくするため、ゲート電極の抵抗を低減する技術は、特
開平10−173176号公報等に提案されているが、いずれも
縦型ＩＧＢＴに関する構造であり、ＩＧＢＴと駆動回路
をパワーＩＣ化することは配慮されていない。
【０００８】本発明の目的はゲート電極の抵抗を低減
し、ラッチアップ防止性能を改善した横型絶縁ゲートバ
イポーラトランジスタを提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明による横型絶縁ゲートバイポーラトランジスタの特徴
とするところは、エミッタ電極上に絶縁層を介し金属配
線層を設け、金属配線層とゲート電極をコンタクトした
ことである。
【００１０】
【発明の実施の形態】本発明の実施例を図１，図２，図
３に示し説明する。図１は本発明の横型絶縁ゲートバイ
ポーラトランジスタの一実施例の平面図である。図２は
図１のＡ−Ａ′に沿う断面図である。図２において、１
は半導体基体でその主表面２に隣接するｎ型導電性のド
リフト領域３，主表面２からドリフト領域３内に延び互
いに離れて設けられたドリフト領域３より高不純物濃度
を有するｐ型導電性のベース領域４及びコレクタ領域
５、及び主表面２からベース領域４内に延びベース領域
４より高不純物濃度を有するｎ型導電性のエミッタ領域
６を有している。ベース領域４及びコレクタ領域５は図
１に示すようにそれぞれストライプ構造を有し、長手方
向を揃えて交互に長手方向と直角方向に並設されてい
る。エミッタ領域６はストライプ形状を有し、ベース領
域４内にその長手方向をベース領域４の長手方向に沿う
ように２個配置されている。エミッタ電極７（図１点線
部）は櫛型形状を有し、その歯部７ａが主表面２におい
てベース領域４に沿って設けられエミッタ領域６及びベ
ース領域４にコンタクトしている。コレクタ電極８（図
１点線部）は櫛型形状を有し、その歯部８ａが主表面２
においてコレクタ領域５に沿って設けられコレクタ領域
５にコンタクトしている。９，９ａはストライプ構造を
有し、主表面２においてゲート絶縁膜１０を介してベー
ス領域４とその両側のドリフト領域３及びエミッタ領域
６上に、その長手方向をベース領域４の長手方向に沿う
ように配置された多結晶シリコンゲート電極である。ゲ
ート電極９はその長手方向の両端及び中央の３カ所で隣
接するゲート電極９ａと多結晶シリコンにより接続され
ている。１１は図２に示すように、ベース領域上の一
部、ゲート電極上及びドリフト領域上に設けられた第１
の絶縁膜である。エミッタ電極７の歯部７ａ及びコレク
タ電極８の歯部８ａはそれぞれ第１の絶縁膜１１上に延
びドリフト領域３上に達している。１２はコレクタ電極
８，エミッタ電極７及び第１の絶縁膜１１上に形成され
た第２の絶縁膜である。１３は櫛型形状を有し、第２の
絶縁膜１２上にエミッタ電極７に沿って設けられ、例え
ばアルミニウム−シリコンにより形成されたゲート配線
である。ゲート配線１３は３カ所（ゲート電極の長手方
向の両端及び中央）に設けられたゲート電極９と９ａの
接続部９ｂの多結晶シリコンとコンタクトしている。図
３は図１のＢ−Ｂ′に沿う断面図で、ゲート配線１３の
歯部１３ａとゲート電極９，９ａの接続部９ｂとのコン
タクト部を示している。ゲート電極９，９ａの接続部９
ｂとゲート配線１３はエミッタ電極７，第１の絶縁膜１
１及び第２の絶縁膜１２の一部を切り抜いて、アルミニ
ウム−シリコン層１４を介してコンタクトしている。
【００１１】本実施例の構造によれば、ゲート電極９と
９ａの接続部９ｂ及び接続部９ｂとゲート配線１３のコ
ンタクトを長手方向に沿って３箇所設け、ターンオフ時
のゲート電流を最寄りのコンタクトを介してアルミニウ
ム−シリコン配線に流すことにより、ゲート電極の長手
方向の抵抗を低減することができる。単位ＩＧＢＴを複
数個並列接続する場合隣り合う単位ＩＧＢＴ間のゲート
電極同士は、ゲート配線１３により容易に接続可能であ
り、ＩＧＢＴ全体のゲート抵抗を均一にすることができ
る。その結果、単位ＩＧＢＴ内のターンオフ時の動作時
間及びＩＧＢＴ全体の動作時間を均一にし、電流集中を
防ぐことができるので、ラッチアップ防止性能を改善す
ることができる。
【００１２】また、本実施例によれば、ゲート抵抗の低
減を半導体主表面で実現可能であり、ＩＧＢＴとこれを
駆動するドライブ回路が各々誘電体基板，ＳＯＩ基板、
またはＰＮで分離された各素子を同一表面上で接続でき
るので容易にＩＣ化が図れる。
【００１３】図４は本発明による横型絶縁ゲートバイポ
ーラトランジスタの他の実施例を示す平面図である。図
４ではゲート電極９及び９ａのそれぞれの両端及び中央
の３カ所にゲート配線とのコンタクトを設け、ゲート電
極９及び９ａの長手方向の抵抗を低減している。重要な
ことは、長手方向の多結晶シリコンゲート電極上に複数
個のコンタクトを設けそれぞれを例えばアルミニウム−
シリコンのような低抵抗配線で接続し、長手方向のゲー
ト抵抗を低減することである。
【００１４】
【発明の効果】本発明によれば、横型絶縁ゲートバイポ
ーラトランジスタでゲート電極の抵抗が低減できるの
で、ターンオフ時の動作時間が素子内で均一となりラッ
チアップの防止性能を改善することができる。
【図面の簡単な説明】
【図１】本発明横型絶縁ゲートバイポーラトランジスタ
の一実施例を示す平面図である。
【図２】図１のＡ−Ａ′線に沿う断面図である。
【図３】図１のＢ−Ｂ′線に沿う断面図である。
【図４】本発明横型絶縁ゲートバイポーラトランジスタ
の異なる実施例を示す平面図である。
【符号の説明】
１…半導体基体、２…主表面、３…ドリフト領域、４…
ベース領域、５…コレクタ領域、６…エミッタ領域、７
…エミッタ電極、７ａ…エミッタ電極の歯部、８…コレ
クタ電極、８ａ…コレクタ電極の歯部、９，９ａ…ゲー
ト電極、９ｂ…ゲート電極９及び９ａの接続部、１０…
ゲート絶縁膜、１１…第１の絶縁膜、１２…第２の絶縁
膜、１３…ゲート配線、１４…アルミニウム−シリコン
層。
フロントページの続き (72)発明者 大関 正一 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内 (72)発明者 須田 晃一 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 Ｆターム(参考） 5F040 DA27 DC01 EB14 EC07 EC16 EC18 EC19 EC26 EF01 EJ03

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】主表面を有する第１導電型の第１の半導体
    領域と、主表面から第１の半導体領域内にのびて設けら
    れ、それぞれストライプ形状を有する複数個の部分を有
    し、各部分が長手方向を揃えて長手方向と直角方向に交
    互に並設された第２導電型の半導体領域及び第３の半導
    体領域と、主表面から第２の半導体領域の各部分内に延
    びかつ第２の半導体領域の長手方向に沿って形成された
    第１導電型の第４の半導体領域と、主表面上において第
    １，第２及び第４の半導体領域にまたがって形成された
    第１の絶縁層と、第１の絶縁層を介して第１，第２及び
    第４の半導体領域にまたがって形成された多結晶半導体
    からなる制御電極と、第２及び第４の半導体領域に電気
    的に接続された第１の主電極と、主表面において第３の
    半導体領域に電気的に接続された第２の主電極とを有
    し、第１の主電極上に絶縁層を介し前記制御電極と接触
    する金属配線層を設けたことを特徴とする横型絶縁ゲー
    トバイポーラトランジスタ。
  2. 【請求項２】金属配線層と制御電極を複数箇所で電気的
    に接続したことを特徴とする請求項１記載の横型絶縁ゲ
    ートバイポーラトランジスタ。
JP02696799A 1999-02-04 1999-02-04 横型絶縁ゲートバイポーラトランジスタ Expired - Fee Related JP3382172B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP02696799A JP3382172B2 (ja) 1999-02-04 1999-02-04 横型絶縁ゲートバイポーラトランジスタ
EP00300577A EP1033757B1 (en) 1999-02-04 2000-01-26 Insulated gate bipolar transistor
DE60028850T DE60028850T2 (de) 1999-02-04 2000-01-26 Bipolartransistor mit isoliertem Gate
KR10-2000-0004853A KR100398532B1 (ko) 1999-02-04 2000-02-01 절연 게이트 트랜지스터
US09/497,213 US6580108B1 (en) 1999-02-04 2000-02-03 Insulated gate bipolar transistor decreasing the gate resistance
CNB001019988A CN1199283C (zh) 1999-02-04 2000-02-04 绝缘栅晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02696799A JP3382172B2 (ja) 1999-02-04 1999-02-04 横型絶縁ゲートバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2000223707A true JP2000223707A (ja) 2000-08-11
JP3382172B2 JP3382172B2 (ja) 2003-03-04

Family

ID=12207938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02696799A Expired - Fee Related JP3382172B2 (ja) 1999-02-04 1999-02-04 横型絶縁ゲートバイポーラトランジスタ

Country Status (6)

Country Link
US (1) US6580108B1 (ja)
EP (1) EP1033757B1 (ja)
JP (1) JP3382172B2 (ja)
KR (1) KR100398532B1 (ja)
CN (1) CN1199283C (ja)
DE (1) DE60028850T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251565A (ja) * 2007-03-29 2008-10-16 Fujitsu Ltd 半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936972B2 (en) * 2000-12-22 2005-08-30 Ngk Insulators, Ltd. Electron-emitting element and field emission display using the same
US7088049B2 (en) * 2000-12-22 2006-08-08 Ngk Insulators, Ltd. Electron-emitting device and field emission display using the same
EP1480245A1 (en) * 2002-02-26 2004-11-24 Ngk Insulators, Ltd. Electron emitting device, method for driving electron emitting device, display, and method for driving display
US6897620B1 (en) 2002-06-24 2005-05-24 Ngk Insulators, Ltd. Electron emitter, drive circuit of electron emitter and method of driving electron emitter
JP3822551B2 (ja) * 2002-09-30 2006-09-20 日本碍子株式会社 発光素子及びそれを具えるフィールドエミッションディスプレイ
US7067970B2 (en) * 2002-09-30 2006-06-27 Ngk Insulators, Ltd. Light emitting device
JP2004146364A (ja) * 2002-09-30 2004-05-20 Ngk Insulators Ltd 発光素子及びそれを具えるフィールドエミッションディスプレイ
JP2004172087A (ja) * 2002-11-05 2004-06-17 Ngk Insulators Ltd ディスプレイ
US7129642B2 (en) * 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
JP3867065B2 (ja) * 2002-11-29 2007-01-10 日本碍子株式会社 電子放出素子及び発光素子
US6975074B2 (en) * 2002-11-29 2005-12-13 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
JP2004228065A (ja) * 2002-11-29 2004-08-12 Ngk Insulators Ltd 電子パルス放出装置
US7187114B2 (en) * 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US20040189548A1 (en) * 2003-03-26 2004-09-30 Ngk Insulators, Ltd. Circuit element, signal processing circuit, control device, display device, method of driving display device, method of driving circuit element, and method of driving control device
US7379037B2 (en) * 2003-03-26 2008-05-27 Ngk Insulators, Ltd. Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US7176609B2 (en) * 2003-10-03 2007-02-13 Ngk Insulators, Ltd. High emission low voltage electron emitter
JP2005070349A (ja) * 2003-08-22 2005-03-17 Ngk Insulators Ltd ディスプレイ及びその駆動方法
US7474060B2 (en) * 2003-08-22 2009-01-06 Ngk Insulators, Ltd. Light source
JP2005116232A (ja) * 2003-10-03 2005-04-28 Ngk Insulators Ltd 電子放出素子及びその製造方法
JP2005183361A (ja) * 2003-10-03 2005-07-07 Ngk Insulators Ltd 電子放出素子、電子放出装置、ディスプレイ及び光源
US7719201B2 (en) * 2003-10-03 2010-05-18 Ngk Insulators, Ltd. Microdevice, microdevice array, amplifying circuit, memory device, analog switch, and current control unit
US7336026B2 (en) * 2003-10-03 2008-02-26 Ngk Insulators, Ltd. High efficiency dielectric electron emitter
US20050116603A1 (en) * 2003-10-03 2005-06-02 Ngk Insulators, Ltd. Electron emitter
US7190581B1 (en) 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
JP5061443B2 (ja) * 2005-09-20 2012-10-31 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
KR100701159B1 (ko) * 2006-02-01 2007-03-28 한국전자통신연구원 병렬 전도층 구조를 갖는 금속-절연체 전이 소자
EP3659495B1 (en) 2011-09-13 2022-12-14 Dose Medical Corporation Intraocular physiological sensor
CN103824858B (zh) * 2012-11-16 2016-08-17 上海华虹宏力半导体制造有限公司 互补型金属氧化物半导体防闩锁结构
US9730638B2 (en) 2013-03-13 2017-08-15 Glaukos Corporation Intraocular physiological sensor
JP2018207058A (ja) * 2017-06-09 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102014A (en) * 1980-12-17 1982-06-24 Toshiba Corp Manufacture of semiconductor device
JPS6144854A (ja) 1985-06-07 1986-03-04 ソシエテ・デチユ−デ・シヤンテイフイツク・エ・アンデユストリエル・ドウ・リル−ドウ−フランス Ｎ−ジクロロアルキル安息香酸アミド及びその製造方法
JP2650519B2 (ja) * 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
DE4402884C1 (de) * 1994-02-01 1995-05-18 Daimler Benz Ag Abschaltbares Leistungshalbleiterbauelement
JP3361874B2 (ja) * 1994-02-28 2003-01-07 三菱電機株式会社 電界効果型半導体装置
KR100194661B1 (ko) * 1995-10-10 1999-07-01 윤종용 전력용 트랜지스터
DE69520281T2 (de) * 1995-12-22 2001-08-09 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
JPH10173176A (ja) 1996-12-09 1998-06-26 Toshiba Corp 半導体装置
JP3545583B2 (ja) * 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251565A (ja) * 2007-03-29 2008-10-16 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
CN1199283C (zh) 2005-04-27
KR100398532B1 (ko) 2003-09-19
DE60028850T2 (de) 2007-06-28
CN1263360A (zh) 2000-08-16
EP1033757B1 (en) 2006-06-21
US6580108B1 (en) 2003-06-17
EP1033757A2 (en) 2000-09-06
DE60028850D1 (de) 2006-08-03
KR20000057854A (ko) 2000-09-25
JP3382172B2 (ja) 2003-03-04
EP1033757A3 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP7250473B2 (ja) 半導体装置
US8426910B2 (en) Semiconductor device for use in a power supply circuit and having a power MOSFET and Schottky barrier diode
US7598566B2 (en) Trench gate field effect devices
US6133607A (en) Semiconductor device
JP7158317B2 (ja) 半導体装置
US10068848B2 (en) Semiconductor chip with integrated series resistances
US7888733B2 (en) Power semiconductor device
JP2650519B2 (ja) 横型絶縁ゲートトランジスタ
US7276772B2 (en) Semiconductor device
JP7256771B2 (ja) 半導体装置
JP3257394B2 (ja) 電圧駆動型半導体装置
JP4852188B2 (ja) 半導体装置
JP2830744B2 (ja) 集積化デバイス
JP3415441B2 (ja) 半導体装置
JP3859969B2 (ja) 補助電極を有するｍｏｓ電界効果トランジスタ
JP3488797B2 (ja) 半導体装置
JP2797890B2 (ja) 複合半導体装置
JP3112376B2 (ja) 縦型半導体装置
JPH05326946A (ja) 横型ｍｏｓ電界効果トランジスタ
JP2008042040A (ja) 半導体装置
JPH06224425A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees