JP2000224009A

JP2000224009A - マスタ・スレ―ブ・フリップ・フロップ及び方法

Info

Publication number: JP2000224009A
Application number: JP2000010966A
Authority: JP
Inventors: Sutotsu Dan; ダン・ストツ; W Rosenberry Raymond; レイモンド・ダブリュ・ローゼンベリー; R Townley Kent; ケント・アール・タウンレイ; E Stong Kevin; ゲイヴィン・イー・ストング
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1999-01-22
Filing date: 2000-01-19
Publication date: 2000-08-11
Also published as: US6188260B1

Abstract

(57)【要約】【課題】設計が単純で大量生産が容易であり、動作の信
頼性が高く高速なマスタ・スレーブ・フリップ・フロッ
プ（ＭＳＦＦ）。【解決手段】マスタ段２０３には、マスタ・インバータ
２１３と駆動インバータ２１６が設けられているが、ス
レーブ段２０６にはスレーブ・インバータが設けられて
いない。この構成により、スレーブ段の出力は３ステー
ト出力が可能となり、なおかつ負荷が大きいことによる
クロック−Ｑ時間（スレーブ・クロックＳがハイになっ
てから出力Ｑが入力Ｄ₁と同値になるまでの時間）の増
加が、比較的大きなサイズの駆動インバータの駆動力に
よって相殺される。また、マスタ・インバータ２１３の
サイズが比較的小さいので、セットアップ時間（マスタ
段がデータＤを捕捉するためにデータＤが閾値を超えて
いなければならない時間）が短くて済み、トータルで動
作速度の高いＭＳＦＦが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に集積論理回路
の分野に関するものであり、とりわけ、マスタ・スレー
ブ・フリップ・フロップ及び関連の方法に関するもので
ある。

【０００２】

【従来の技術】現在のところ論理回路は、マイクロプロ
セッサや他の集積回路などの、ほとんど無限数と言って
いいほど多数の用途に用いられている。例えば、マイク
ロプロセッサの場合、より大規模でより複雑なソフトウ
ェア・パッケージの実行を容易にするために、設計され
る論理回路の動作速度は上昇の一途をたどっている。

【０００３】このような論理回路は、多数のコンポーネ
ントを利用して、マイクロプロセッサ回路または他の集
積回路の一部として特定の目的を実現するように設計す
ることが可能である。これらのコンポーネントには、接
合電界効果トランジスタ（ＪＦＥＴ）及び金属酸化物半
導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようなト
ランジスタ、及び、他の回路素子を利用して造られる、
さまざまな論理ゲート、レジスタ、インバータ、増幅
器、または、他のデバイスが含まれる。

【０００４】マイクロプロセッサまたは他の複雑な回路
において特定の論理値を捕捉するためによく用いられる
こうした論理回路の一つとして、「マスタ・スレーブ・
フリップ・フロップ」と呼ばれるものがある。マスタ・
スレーブ・フリップ・フロップは、例えば、マイクロプ
ロセッサまたは他の集積回路において、出力パッドを駆
動するクリティカル・パス回路に供給される論理値を捕
捉し、記憶するために用いることが可能である。論理値
の捕捉は、クロック・パルスまたは他の起動信号入力に
従って実施することが可能である。

【０００５】

【発明が解決しようとする課題】従って本発明は、トラ
イステート出力が可能で高速な、動作信頼性の高いマス
タ・スレーブ・フリップ・フロップを、製造が容易にな
るような簡単な構成で実現することである。

【０００６】

【課題を解決するための手段】本発明によれば、例えば
（これに限定するわけではないが）集積回路における出
力パッドを駆動するクリティカル・パス回路に用いられ
る、マスタ・スレーブ・フリップ・フロップ及び方法が
得られる。要するに、アーキテクチャにおいて、マスタ
・スレーブ・フリップ・フロップには、マスタ段とスレ
ーブ段が含まれている。マスタ段には、パス・ゲート、
パス・ゲートに結合された入力インバータ、入力インバ
ータの両端間に結合されたフィードバック・インバー
タ、及び、入力インバータの出力に結合された駆動イン
バータが含まれている。駆動インバータの出力は第２の
パス・ゲートを含むスレーブ段に結合されており、駆動
インバータの出力が該第２のパス・ゲートを介してマス
タ・スレーブ・フリップ・フロップの出力に供給され
る。

【０００７】本発明は、マスタ・スレーブ・フリップ・
フロップにおける論理値を維持するための方法を提供す
るものとみなすことも可能である。これに関して、この
方法は概して、論理電圧値を入力インバータに給与する
ステップと、フィードバック・インバータを用いて、入
力インバータにおける論理電圧値を維持するステップ
と、駆動インバータを用いて、入力インバータからスレ
ーブ段に論理電圧値を駆動するステップと、駆動インバ
ータの出力をバスに給与するステップと、バスにおける
論理電圧値を維持するステップとを備えている。

【０００８】本発明には数多くの利点があり、以下で
は、そのうちのいくつかについて述べることにする。例
えば、本発明のマスタ・スレーブ・フリップ・フロップ
には、出力ノードにおける大きなキャパシタンスによる
マスタ段における状態の損失（本明細書ではキックバッ
クとも呼ばれる）を生じ得るチャージ・シェアリング
（charge sharing）に関連した問題を伴わない、高速な
セットアップ時間及び高速なクロック出力時間（本明細
書では「クロック−Ｑ時間」とも呼ばれる）が備わって
いる。また、本マスタ・スレーブ・フリップ・フロップ
の出力はトライステート出力が可能である。さらに、本
発明によるマスタ・スレーブ・フリップ・フロップは、
設計が単純で使いやすく、動作がしっかりとしていて信
頼性が高く、動作の効率がよく、市販品の大量生産が容
易に実現される。

【０００９】本発明の他の特徴及び利点については、当
該技術者であれば、下記の図面及び詳細な説明を検討す
ることによって明らかになるであろう。こうした付加的
特徴及び利点は全て本発明の範囲内に含まれるものであ
ると企図する。

【００１０】

【発明の実施の形態】本発明を説明するために、まず、
従来のマスタ・スレーブ・フリップ・フロップについ
て、図１〜図３を参照しながら詳細に説明する。図１を
参照すると、マスタ段１０３及びスレーブ段１０６を備
えた、先行技術によるマスタ・スレーブ・フリップ・フ
ロップ（ＭＳＦＦ）１０１が示されている。マスタ段に
は、例えば、単一の電界効果トランジスタ（ＦＥＴ）ま
たは並列をなす相補型ＦＥＴによって構成することがで
きる、第１のパス・ゲート１０９が含まれる。該第１の
パス・ゲートは、マスタ・クロックＭのための入力、反
転マスタ・クロックＭ＾（＾はその論理値の反転を表す
ものとする。以下同様。）のための入力、及び、入力デ
ータＤのための入力を備えている。第１のパス・ゲート
１０９には、ｎ型電界効果トランジスタ１１３と、ｐ型
電界効果トランジスタ１１６が含まれているが、これら
は、当該技術者にとって周知のところであり、ここでは
詳述しない。マスタ段１０３には、その入力が第１のパ
ス・ゲート１０９の出力に結合された、マスタ・インバ
ータ１１９も含まれている。マスタ・インバータ１１９
の両端間には、マスタ・フィードバック・インバータ１
２３が結合されている。

【００１１】スレーブ段１０６には、スレーブ・クロッ
クＳのための入力、反転スレーブ・クロックＳ＾のため
の入力、及び、マスタ・データＤ₁のための入力を備え
る第２のパス・ゲート１２６が含まれている。第２のパ
ス・ゲート１２６の出力は、スレーブ・インバータ１２
９の出力に結合されている。スレーブ・インバータ１２
９の両端間には、スレーブ・フィードバック・インバー
タ１３３が結合されている。スレーブ・インバータ１２
９の出力Ｑがマスタ・スレーブ・フリップ・フロップ１
０１の出力となっている。

【００１２】ＭＳＦＦ１０１の動作は次の通りである。
以下の説明のため、論理レベル・ハイの電圧は、一般に
特定の用途に応じて決まる３Ｖまたは５Ｖといった、当
業者において通常用いられるＤＣ電圧レベルであるが、
もちろん、他の電圧レベルを利用することも可能であ
る。第１と第２のパス・ゲート１０９及び１２６は、マ
スタ・クロック及びスレーブ・クロックＭ及びＳがそれ
ぞれハイにセットされると開くように動作する、言わば
スイッチの働きをする。データ・ビットを取得するため
に、マスタ・クロックＭがハイにセットされると、入力
データＤがマスタ・インバータ１１９に与えられる。所
定のセットアップ時間の間に、入力データＤがマスタ・
インバータ１１９に与えられると、マスタ・インバータ
１１９は、入力データＤを取得し、入力データＤの反転
であるマスタ・データＤ₁を出力する。マスタ・フィー
ドバック・インバータ１２３は、その入力においてデー
タＤ ₁を受信し、データＤの値を出力して、マスタ・イ
ンバータ１１９の入力に正のフィードバックを供給す
る。再びマスタ・クロックＭがローにセットされると、
マスタ・フィードバック・インバータ１２３は、マスタ
・インバータ１１９への入力がマスタ・インバータ１１
９の取得した入力データＤに等しいままになることを確
実なものにする。

【００１３】その後、データ値をスレーブ段１０６にリ
レーするため、スレーブ・クロックＳがハイにセットさ
れると、マスタ・データＤ₁がスレーブ・インバータ１
２９に給与され、出力Ｑが発生する。スレーブ・フィー
ドバック・インバータ１３３は、その入力において出力
Ｑを受信して、マスタ・データＤ₁を送り出し、これ
が、スレーブ・インバータ１２９の入力に給与され、こ
の結果、スレーブ・クロックＳがローにセットされた
後、スレーブ段１０６におけるマスタ・データＤ₁が維
持される。従って、マスタ段１０３に給与される入力デ
ータＤは、最終的に、スレーブ段１０６に通される。２
つの連続したインバータ、すなわち、マスタ・インバー
タ１１９及び１２９が用いられるため、出力Ｑは最終的
にはマスタ段１０３に給与されるデータ入力Ｄと同じデ
ータ値になる。しかし、図１のマスタ・スレーブ・フリ
ップ・フロップの動作が首尾よく行われるにもかかわら
ず、後述する特定の欠点を伴わずに済むというわけには
いかない。

【００１４】次に図２を参照すると、先行技術による第
２のマスタ・スレーブ・フリップ・フロップ１５１が示
されている。第２のマスタ・スレーブ・フリップ・フロ
ップ１５１にも、マスタ段１５３とスレーブ段１５６が
含まれている。マスタ・スレーブ・フリップ・フロップ
１０１（図１）と同様に、マスタ段１５３には第１のパ
ス・ゲート１０９が含まれており、スレーブ段１５６に
は第２のパス・ゲート１２６が含まれている。マスタ段
１５３には、入力が第１のパス・ゲート１０９の出力に
結合された大形マスタ・インバータ１５７も含まれてい
る。また、大形マスタ・インバータ１５７の両端間に
は、マスタ・フィードバック・インバータ１５９が結合
されている。スレーブ段には、第２のパス・ゲート１２
６のほか、出力Ｑ（図１の比較すると反転されている）
に結合されるフィードバック増幅器１６３が含まれてい
る。

【００１５】マスタ・スレーブ・フリップ・フロップ１
５１の動作は次の通りである。データ・ビットを取得す
るため、マスタ・クロックＭをハイにセットすると、こ
れによって、入力データＤが大形マスタ・インバータ１
５７に給与される。さらに後述するように、所定のセッ
トアップ時間の間に、入力データＤが大形マスタ・イン
バータ１５７に給与されると、大形マスタ・インバータ
１５７は、入力データＤを取得して、入力データＤの反
転であるマスタ・データＤ₁を出力する。マスタ・フィ
ードバック・インバータ１５９は、その入力においてデ
ータＤ₁を受信し、入力データＤを出力する。もう一
度、マスタ・クロックＭをローにセットすると、マスタ
・フィードバック・インバータ１５９は、大形マスタ・
インバータ１５７への入力が大形マスタ・インバータ１
５７の取得した入力データＤに等しいままとなることを
確実なものにする。

【００１６】その後、データ値をスレーブ段１５６にリ
レーするため、スレーブ・クロックＳがハイにセットさ
れると、マスタ・データＤ₁が出力Ｑに給与される。ス
レーブ・フィードバック増幅器１６３は、その入力にお
いて出力Ｑを受信して、出力Ｑを送り出し、この結果、
スレーブ・クロックＳがローにセットされた後、スレー
ブ段１５６におけるマスタ・データＤ₁が維持される。
従って、マスタ段１５３に給与される入力データＤは、
最終的には反転された形でスレーブ段１５６に通される
が、マスタ・スレーブ・フリップ・フロップ１５１は、
後述するように、問題を伴わずに済むというわけにはい
かない。

【００１７】次に図３を参照すると、マスタ段１０３
（図１）及び１５３（図２）がデータ入力Ｄ（図１及び
図２）を取得するのに必要とするセットアップ時間の概
念を表したグラフが示されている。グラフには、時間の
関数として電圧が示されている。マスタ・クロックＭ
（図１及び図２）のようなマスタ・クロックＭには、パ
ス・ゲート１０９（図１及び図２）を起動してパス・ゲ
ート１０９がデータ入力Ｄを通過させるようにするパル
スが含まれる。マスタ・クロックＭは、時間ｔ₀におい
てハイにセットされ、時間ｔ₁においてローに降下す
る。すなわち、時間ｔ₀においてマスタ・クロックＭは
しきい電圧Ｖ_Tを超え、時間ｔ₁においてマスタ・クロッ
クＭはしきい電圧Ｖ_T未満に降下する。電圧しきい値Ｖ_T
は、図示のように１．５Ｖに設定されているが、他のし
きい値Ｖ_Tを用いることも可能である。セットアップ時
間Ｔ_Sは、本明細書ではマスタ段がデータ入力Ｄを取得
できるようにデータ入力Ｄが電圧しきい値Ｖ_Tを超える
べき、または下回るべき時間量として定義される。従っ
て、データ入力Ｄは、マスタ段によって取得されるため
には、セットアップ時間Ｔ_Sの間その適正な状態にある
ことが望ましい。データ入力Ｄが適正な状態に遷移する
のが遅すぎる場合、データ入力Ｄは取得されず、エラー
が生じる。

【００１８】図１に戻ると、マスタ・スレーブ・フリッ
プ・フロップ１０１のセットアップ時間Ｔ_S（図３）
は、一般に、マスタ・インバータ１１９のサイズ、及
び、パス・ゲート１０９のサイズに関連している。すな
わち、マスタ段１０３の入力キャパシタンスは、マスタ
・インバータ１１９のサイズ及びパス・ゲート１０９の
サイズに関連している。また、マスタ段１０３の入力抵
抗は、パス・ゲート１０９のサイズに関連している。さ
らに、マスタ段１０３の入力キャパシタンス及び抵抗
は、マスタ・スレーブ・フリップ・フロップの外部の要
素に関連している。一般に、入力抵抗及び／または入力
キャパシタンスが大きいと、結果としてセットアップ時
間Ｔ_Sが長くなる。

【００１９】もう一度図２を参照すると、第２のマスタ
・スレーブ・フリップ・フロップ１５１の大形マスタ・
インバータ１５７は、図１のそれよりもサイズが増し
て、より大きい入力キャパシタンスに変わるため、セッ
トアップ時間Ｔ_S（図３）が長くなることを特徴とす
る。従って、第２のマスタ・スレーブ・フリップ・フロ
ップ１５１は、マスタ・スレーブ・フリップ・フロップ
１０１（図１）に比較べて比較的長いセットアップ時間
Ｔ_Sを要し、このことは、集積回路のより速い動作が望
まれる場合には、かなり不利になる。

【００２０】図１及び図２を参照すると、マスタ・スレ
ーブ・フリップ・フロップ１０１及び１５１に関連した
もう１つの特性は、クロック−Ｑ時間である。本明細書
において、クロック−Ｑ時間は、スレーブ・クロックＳ
がハイになってから、出力Ｑがマスタ段１０３、１５３
からの値Ｄ₁になるのに要する時間として定義される。
特定のマスタ・スレーブ・フリップ・フロップ１０１、
１５１のクロック−Ｑ時間は、マスタ・インバータ１１
９、１５７の出力に存在する負荷、及び、その負荷を駆
動するマスタ・インバータ１１９、１５７のキャパシテ
ィによって決まる。一般に、マスタ・インバータ１１
９、１５７によって駆動される負荷とは、パス・ゲート
１２６の固有抵抗及び回路のキャパシタンスによる抵抗
・容量（ＲＣ）回路である。

【００２１】図１のマスタ・スレーブ・フリップ・フロ
ップの場合、マスタ・インバータ１１９はサイズが比較
的小さい、すなわち比較的駆動キャパシティが小さい。
第２のパス・ゲートが付勢されると、スレーブ・インバ
ータ１２９は、パス・ゲート１２６を介して充電される
容量性負荷を呈する。このキャパシタンスは、第２のマ
スタ・スレーブ・フリップ・フロップ１５１の場合のよ
うに出力Ｑが直接駆動される場合に生じるキャパシタン
スよりはるかに小さい。従って、マスタ・インバータ１
１９には過負荷が加えられず、結果として、クロック−
Ｑ時間は比較的迅速になる。しかし、マスタ・スレーブ
・フリップ・フロップ１０１におけるスレーブ・インバ
ータ１２９の利用は、出力Ｑがトライステートではない
という点で不利である。すなわち、第２のパス・ゲート
１２６が付勢されない場合、出力Ｑはハイとローのいず
れかであり、第３のハイ・インピーダンス状態を含まな
い。

【００２２】図２の第２のマスタ・スレーブ・フリップ
・フロップ１５１については、マスタ・インバータ１５
７のサイズが比較的大きいので、出力Ｑにおける比較的
大きい負荷を駆動しながらも比較的短いクロック−Ｑ時
間の実現を容易にすることができる。スレーブ段１５６
には、スレーブ・インバータ１２９（図１）がないの
で、出力Ｑはトライステートである。すなわち、第２の
パス・ゲート１２６がアイドル状態にある時には、別の
マスタ・スレーブ・フリップ・フロップ１５１からの別
のインバータ出力または他の論理素子出力によって出力
Ｑの値を変化させることが可能である。しかし、第２の
マスタ・スレーブ・フリップ・フロップ１５１において
得られる短いクロック−Ｑ時間の利点が、大形マスタ・
インバータ１５７によって必要とされる比較的長いセッ
トアップ時間のために損なわれることになる。また、マ
スタ・スレーブ・フリップ・フロップ１５１は、大形マ
スタ・インバータ１５７の出力におけるキャパシタンス
と出力Ｑのキャパシタンスとの間のチャージ・シェアリ
ングによってマスタ・データＤ₁の状態がＱの論理値に
スイッチし、Ｄ₁の状態を喪失する可能性があるという
点で、更なる欠点を有する。この現象は、本明細書にお
いて「キックバック（kickback）」と呼ばれ、最終的に
はエラーを生じる可能性がある。

【００２３】次に図４を参照すると、本発明によるマス
タ・スレーブ・フリップ・フロップ２００が示されてい
る。マスタ・スレーブ・フリップ・フロップ２００に
は、マスタ段２０３とスレーブ段２０６が含まれてい
る。マスタ段２０３は、マスタ・クロックＭ及び反転マ
スタ・クロックＭ＾のための入力、並びに、データＤの
ための入力を備えている第１のパス・ゲート２０９から
構成されている。第１のパス・ゲート２０９の出力は、
入力インバータ２１３の入力に結合されている。入力イ
ンバータ２１３の出力は、駆動インバータ２１６の入力
及びマスタ・フィードバック・インバータ２１９の入力
に結合されている。マスタ・フィードバック・インバー
タ２１９は、入力インバータ２１３の両端間に結合され
ており、マスタ・フィードバック・インバータ２１９の
出力は、入力インバータ２１３の入力に結合されてい
る。

【００２４】駆動インバータ２１６の出力は、スレーブ
段２０６における第２のパス・ゲート２２３の入力に結
合されている。この第２のパス・ゲート２２３は、パス
・ゲート２０９に比べると、比較的サイズが大きい。第
２のパス・ゲート２２３の出力は出力Ｑでもあり、図示
のように、フィードバック増幅器２２６の入力と出力が
両方とも出力Ｑに結合されている。

【００２５】マスタ・スレーブ・フリップ・フロップ２
００の動作を説明する。データＤがパス・ゲート２０９
に加えられ、マスタ・クロックＭがハイの場合、データ
Ｄは通過する。必要とされるセットアップ時間Ｔ_S（図
３）の間に、データＤがパス・ゲート２０９を通過する
と、入力インバータ２１３がデータＤを取得し、データ
Ｄの反転を出力する。この反転出力が、マスタ・フィー
ドバック・インバータ２１９に給与されると、データＤ
が出力され、この結果、マスタ・クロックＭがローにセ
ットされ、パス・ゲート２０９がハイ・インピーダンス
状態に入った後、データＤの値は維持される。

【００２６】次に、入力インバータ２１３の出力が、駆
動インバータ２１６に給与されると、その出力からマス
タ・データＤ₁が発生する。マスタ・データＤ₁が、２回
反転されているので、実際にはデータＤに等しいという
点に留意されたい。マスタ・データＤ₁は、第２のパス
・ゲート２２３に給与される。スレーブ・クロックＳが
ハイにセットされると、マスタ・データＤ₁はパス・ゲ
ート２２３を通過し、出力Ｑに給与される。フィードバ
ック増幅器２２６は、その入力において出力Ｑを取得
し、その出力から同じ値を発生し、スレーブ・クロック
Ｓがローになった後、出力Ｑにおけるデータ値を維持す
る。ここで留意されたいのは、マスタ・データＤ₁が、
フィードバック増幅器２２６によって保持されている以
前のデータ値と競合する場合、駆動インバータ２１６
は、フィードバック増幅器２２６と比べたその相対的サ
イズのため、この以前のデータ値を無効にするという点
である。

【００２７】マスタ・スレーブ・フリップ・フロップ２
００には、いくつかの利点が含まれている。第１は、比
較的小さい入力インバータ２１３の利用による比較的速
いセットアップ時間Ｔ_Sである。すなわち、入力インバ
ータ２１３の物理的パラメータには、０．３５μｍ技法
の利用が含まれており、この結果、セットアップ時間Ｔ
_Sは２００ｐｓ〜２５０ｐｓとなるが、入力インバータ
２１３は、同様の速いセットアップ時間Ｔ_Sを実現する
異なるパラメータによって設計することも可能である。
これにより、マスタ・クロックＭ（図３）のパルス活性
期間中における遅めのタイミングでデータＤを給与した
としても、該データＤがマスタ段２０３によって取得さ
れるようにすることが可能になる。

【００２８】また、駆動インバータ２１６は比較的大き
く、入力インバータ２１３のほぼ４倍のサイズである
が、駆動インバータ２１６は様々なパラメータによって
設計することが可能である。パス・ゲート２２３のサイ
ズがより大きければ、駆動インバータ２１６はそのサイ
ズが比較的大きいと、出力Ｑが呈する、より大きい負荷
を駆動することができるので、結果としてクロック−Ｑ
時間が速くなるのが好都合である。つまり、駆動インバ
ータ２１６及び出力Ｑによって生じるＲＣ回路の抵抗
は、駆動インバータ２１６及び大形パス・ゲート２２３
の寸法が大きくなるため、小さくなる。その上、駆動イ
ンバータ２１６によって、入力インバータ２１３の出力
が出力Ｑからアイソレートされ、データ・エラーを生じ
る可能性のあるキックバックの発生が阻止される。独立
した駆動インバータ２１６によって得られるより速いク
ロック−Ｑ時間は、先行技術の設計に比べて、マスタ・
スレーブ・フリップ・フロップ２００のより迅速な動作
を可能にする。従って、マスタ・スレーブ・フリップ・
フロップ２００は、キックバックを伴うことなく総合的
な動作速度の上昇が実現されるような、短縮されたセッ
トアップ時間Ｔ_S及びクロック−Ｑ時間を有する。

【００２９】図５を参照すると、マスタ・スレーブ・フ
リップ・フロップ２００の利得を示すグラフ２３３が示
されている。グラフ２３３には、入力データ電圧Ｖ_D、
入力インバータ電圧出力Ｖ_II、及び、駆動電圧出力Ｖ_DI
が示されており、ここで、入力インバータ電圧出力Ｖ_II
は、例示のため反転して表示されている。すなわち、グ
ラフにおける０Ｖから３Ｖへの、ローからハイへの入力
データ電圧Ｖ_Dの遷移は、時間ｔ_Dにおける入力データデ
ータ電圧Ｖ_Dの変化によって開始されている。入力イン
バータ電圧出力Ｖ_IIは、出力インバータ２１３自体の動
作によって生じるわずかな遅延のために、時間ｔ_IIから
後続する。駆動電圧出力Ｖ_DIは、駆動インバータ２１６
の動作のために生じるもう１つの遅延の後、入力インバ
ータ２１３からの出力に基づいて時間ｔ_DIから遷移を開
始する。

【００３０】駆動電圧出力Ｖ_DIの変化率またはスルー・
レートは、入力インバータ電圧出力Ｖ_IIのスルー・レー
トより高く、同様に、入力インバータ電圧出力Ｖ_IIのス
ルー・レートは、入力データ電圧Ｖ_Dのスルー・レート
より高い。駆動インバータ２１６及び入力インバータ２
１３の応答は入力データＤに対して遅延するが、駆動イ
ンバータ２１６及び入力インバータ２１３のスルー・レ
ートが高くなると、マスタ・データＤ₁は、その固有の
利得のために、入力データ自体の遷移よりも速く遷移す
ることになる。従って、マスタ・スレーブ・フリップ・
フロップ２００（図４）の速度上昇が得られる。

【００３１】最後に、図６を参照すると、マスタ・スレ
ーブ・フリップ・フロップ２００のトライステート群３
００を形成する共通出力Ｑと並走して動作する、ある数
Ｎの複数マスタ・スレーブ・フリップ・フロップ２００
が示されている。従って、マスタ・スレーブ・フリップ
・フロップ２００にはさらに、独立したスレーブ・イン
バータ１２９（図１）が用いられていないので、出力Ｑ
がトライステート可能になるという利点が含まれてい
る。すなわち、１回につき、スレーブ・クロックＳ₁、
Ｓ₂、．．．、Ｓ_Nのうちの１つをハイにセットするだけ
で、各マスタ・スレーブ・フリップ・フロップ２００の
駆動増幅器２１６によって、Ｎ個のマスタ・スレーブ・
フリップ・フロップ２００の全ての出力Ｑを駆動するこ
とができる。好都合なことに、駆動増幅器２１６は、共
通出力Ｑによって生じるより大きい負荷を駆動するよう
に設計することが可能である。

【００３２】本発明の精神及び原理をほとんど逸脱する
ことなく、本発明の上述の実施態様に対してさまざまな
変更及び修正を加えることが可能である。こうした修正
及び変更は全て本発明の範囲内に含まれるものとする。

【００３３】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。

【００３４】〔実施態様１〕パス・ゲート（２０
９）、パス・ゲート（２０９）に結合された入力インバ
ータ（２１３）、入力インバータ（２１３）の両端間に
結合されたフィード・バック・インバータ（２１９）、
及び、入力インバータ（２１３）の出力に結合された駆
動インバータ（２１６）を備えたマスタ段（２０３）
と、駆動インバータ（２１６）の出力に結合されたスレ
ーブ段（２０６）とを設けて成るマスタ・スレーブ・フ
リップ・フロップ（２００）。〔実施態様２〕駆動インバータ（２１６）のサイズが入
力インバータ（２１３）のそれより大きいことを特徴と
する、実施態様１に記載のマスタ・フリップ・フロップ
（２００）。〔実施態様３〕スレーブ段（２０６）は、駆動インバー
タ（２１６）の出力に結合された第２のパス・ゲート
（２２３）と、第２のパス・ゲート（２２３）の出力に
結合されたフィードバック増幅器（２２６）とを備えて
いることを特徴とする、実施態様１または実施態様２に
記載のマスタ・スレーブ・フリップ・フロップ（２０
０）。〔実施態様４〕駆動インバータ（２１６）の電圧出力
（Ｖ_DI）のスルー・レートが、入力インバータ（２１
３）の電圧出力（Ｖ_II）のスルー・レートを超えること
を特徴とする、実施態様１乃至実施態様３のいずれか一
項に記載のマスタ・フリップ・フロップ（２００）。〔実施態様５〕駆動インバータ（２１６）のサイズが、
入力インバータ（２１３）のそれよりも少なくともほぼ
４倍大きいことを特徴とする、実施態様２乃至実施態様
４のいずれか一項に記載のマスタ・フリップ・フロップ
（２００）。〔実施態様６〕それぞれ、共通出力バス（Ｑ）に結合
された出力を備える、少なくとも２つのマスタ・スレー
ブ・フリップ・フロップ（２００）が設けられており、
マスタ・スレーブ・フリップ・フロップ（２００）のそ
れぞれに、パス・ゲート（２０９）、パス・ゲート（２
０９）に結合された入力インバータ（２１３）、入力イ
ンバータ（２１３）の両端間に結合されたフィード・バ
ック・インバータ（２１９）、及び、入力インバータ
（２１３）の出力に結合された駆動インバータ（２１
６）を備えたマスタ段（２０３）と、駆動インバータ
（２１６）の出力に結合されており、駆動インバータ
（２１６）の出力に結合された第２のパス・ゲート（２
２３）と、第２のパス・ゲート（２２３）の出力に結合
されたフィードバック増幅器（２２６）を備えているス
レーブ段（２０６）が設けられていることと、各マスタ
・スレーブ・フリップ・フロップ（２００）の駆動イン
バータ（２１６）が共通出力バスを駆動することが可能
であることを特徴とする論理回路（３００）。〔実施態様７〕入力と出力を備える、マスタ論理電圧
値（Ｄ）を取得するための取得手段（２１３）と、取得
手段（２１３）にマスタ論理電圧値（Ｄ）を給与するた
めの手段（２０９）と、取得手段（２１３）におけるマ
スタ論理電圧値（Ｄ）を維持するためのフィードバック
手段（２１９）と、取得手段（２１３）の出力に結合さ
れて、マスタ段（２０３）の出力（Ｄ₁）を駆動するた
めの駆動手段（２１６）とを備えたマスタ段（２０３）
と、駆動手段（２１６）の出力に結合されたスレーブ段
（２０６）とを設けて成るマスタ・スレーブ・フリップ
・フロップ（２００）。〔実施態様８〕スレーブ段（２０６）は、駆動手段（２
１６）の出力をバス（Ｑ）に給与するための第２の手段
（２２３）と、バス（Ｑ）におけるスレーブ論理電圧値
を維持するための第２のフィードバック手段（２２６）
とを備えていることを特徴とする、実施態様７に記載の
マスタ・スレーブ・フリップ・フロップ（２００）。〔実施態様９〕駆動手段（２１６）の電圧出力（Ｖ_DI）
のスルー・レートが、取得手段２１３の電圧出力
（Ｖ_II）のスルー・レートを超えることを特徴とする、
実施態様７または実施態様８に記載のマスタ・スレーブ
・フリップ・フロップ（２００）。〔実施態様１０〕マスタ・スレーブ・フリップ・フロッ
プ（２００）における論理値を維持するための方法であ
って、論理電圧値（Ｄ）を入力インバータ（２１３）に
給与するステップと、フィードバック・インバータ（２
１９）を用いて、入力インバータ（２１３）における論
理電圧値（Ｄ）を維持するステップと、駆動インバータ
（２１６）を用いて、入力インバータ（２１３）からス
レーブ段（２０６）に論理電圧値（Ｄ）を駆動するステ
ップと、駆動インバータ（２１６）の出力をバス（Ｑ）
に給与するステップと、バス（Ｑ）における論理電圧値
（Ｄ）を維持するステップとを設けて成る方法。

【図面の簡単な説明】

【図１】先行技術による第１のマスタ・スレーブ・フリ
ップ・フロップの概略図である。

【図２】先行技術による第２のマスタ・スレーブ・フリ
ップ・フロップの概略図である。

【図３】図１及び図２のマスタ・フリップ・フロップの
セットアップ時間を示すグラフである。

【図４】本発明の実施態様によるマスタ・スレーブ・フ
リップ・フロップの概略図である。

【図５】図４のマスタ・スレーブ・フリップ・フロップ
の利得を示すグラフである。

【図６】図４のトライステート・グループをなすマスタ
・スレーブ・フリップ・フロップの概略図である。

【符号の説明】

２００：マスタ・スレーブ・フリップ・フロップ２０３：マスタ段２０６：スレーブ段２０９：パス・ゲート２１３：入力インバータ２１６：駆動インバータ２１９：フィード・バック・インバータ２２３：第２のパス・ゲート２２６：フィードバック増幅器３００：トライステート群

───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 ＰａｇｅＭｉｌｌＲｏａｄＰａｌｏＡｌｔｏ，ＣａｌｉｆｏｒｎｉａＵ．Ｓ．Ａ. (72)発明者レイモンド・ダブリュ・ローゼンベリーアメリカ合衆国コロラド州フォートコリンズイースト・カントリー・ロード 58 1215 (72)発明者ケント・アール・タウンレイアメリカ合衆国カリフォルニア州サンノゼワイルドフラワー・ドライブ 5949 (72)発明者ゲイヴィン・イー・ストングアメリカ合衆国コロラド州フォートコリンズパターソン・プレイス 1442

Claims

【特許請求の範囲】

【請求項１】パス・ゲート、パス・ゲートに結合され
た入力インバータ、入力インバータの両端間に結合され
たフィード・バック・インバータ、及び、入力インバー
タの出力に結合された駆動インバータを備えたマスタ段
と、駆動インバータの出力に結合されたスレーブ段とを設け
て成るマスタ・スレーブ・フリップ・フロップ。
【請求項２】マスタ・スレーブ・フリップ・フロップに
おける論理値を維持するための方法であって、論理電圧値を入力インバータに給与するステップと、フィードバック・インバータを用いて、入力インバータ
における論理電圧値を維持するステップと、駆動インバータを用いて、入力インバータからスレーブ
段に論理電圧値を駆動するステップと、駆動インバータの出力をバスに給与するステップと、バスにおける論理電圧値を維持するステップとを設けて
成る方法。