JP2000224018A - スイッチング回路 - Google Patents

Abstract

(57)【要約】 【課題】 トランジスタスイッチング回路を含むスイッ
チングレギュレータ用制御集積回路ＳＲＩＣ等の高速化
及び低消費電力化を図り、これを含むスイッチングレギ
ュレータ等の応答特性を高め、その消費電力を低減す
る。 【解決手段】 出力トランジスタＱ９及びＱ１２と、実
質的なレベル制御信号となる内部信号ＢＦＩＮを受けて
選択的にオン状態となるトランジスタＱ６と、トランジ
スタＱ６のコレクタ電圧を受けて選択的にオン状態とな
り、その実質的なコレクタ電圧を受けて出力トランジス
タＱ９が選択的にオン状態となるトランジスタＱ７とを
含むスイッチングレギュレータ用制御集積回路ＳＲＩＣ
において、例えば、トランジスタＱ７のコレクタ電圧又
は出力信号ＰＷＭＯＵＴを受けて選択的にオン状態とな
るトランジスタＱ１３を含み、トランジスタＱ６がオン
状態からオフ状態とされる直前を含む所定の期間、トラ
ンジスタＱ６のコレクタ電流を選択的に大きくすべく作
用する電流供給回路を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はスイッチング回路
に関し、例えば、トランジスタ（本明細書では、バイポ
ーラトランジスタのことをトランジスタと略称する）ス
イッチング回路を含むスイッチングレギュレータ用制御
集積回路等ならびにその高速化及び低消費電力化に利用
して特に有効な技術に関するものである。

【０００２】

【従来の技術】トランジスタを基本素子とするトランジ
スタスイッチング回路がある。また、トランスの一次側
に流されるパルス電流のデューティを変えることによ
り、二次側のパルス電流を整流して得られる直流電圧の
レベルを制御するスイッチングレギュレータがある。さ
らに、トランジスタスイッチング回路を含み、スイッチ
ングレギュレータのトランスの一次側におけるパルス電
流の根源たるパワーＭＯＳ（ＭＯＳＦＥＴ：金属酸化物
半導体型電界効果トランジスタ）を選択的にオン・オフ
させるためのスイッチングレギュレータ用制御集積回路
がある。

【０００３】

【発明が解決しようとする課題】本願発明者等は、この
発明に先立って、上記のようなスイッチングレギュレー
タ用制御集積回路の開発に従事し、次の問題点に気付い
た。すなわち、このスイッチングレギュレータ用制御集
積回路ＳＲＩＣは、例えば、図６に示されるように、ト
ランジスタスイッチング回路を基本に構成され、電源電
圧ＶＣＣから出力端子ＰＷＭＯＵＴつまりパワーＭＯＳ
（ＰＷＭ）のゲートならびに接地電位の間にいわゆるト
ーテムポール形態に設けられる２個の出力トランジスタ
Ｑ９及びＱ１２と、これらの出力トランジスタＱ９及び
Ｑ１２にそれぞれダーリントン形態に設けられるトラン
ジスタＱ８及びＱ１０と、出力トランジスタＱ１２のベ
ース及び接地電位間に設けられるトランジスタＱ１１と
を含む。

【０００４】このうち、トランジスタＱ１１は、内部信
号ＢＦＩＮに従って選択的にオン状態となる。また、ト
ランジスタＱ８及びＱ９は、それぞれトランジスタＱ６
及びＱ７を中心とする２段のスイッチング回路を介して
内部信号ＢＦＩＮが伝達されることで選択的にオン状態
となり、トランジスタＱ１０及びＱ１２は、トランジス
タＱ５を中心とする１段のスイッチング回路を介して内
部信号ＢＦＩＮが伝達されることで選択的にかつトラン
ジスタＱ８及びＱ９とは相補的条件でオン状態となる。
なお、内部信号ＢＦＩＮは、トランスＴの二次側のパル
ス電流を整流して得られる直流電圧の電位に応じて選択
的にそのパルスとしてのデューティが変化され、該直流
電圧の実質的なレベル制御信号に相当する。

【０００５】言うまでもなく、内部信号ＢＦＩＮが所定
のハイレベルとされるとき、トランジスタＱ５，Ｑ６な
らびにＱ１１はともにオン状態となり、そのコレクタ電
圧はともに所定のロウレベルとされる。このため、トラ
ンジスタＱ７がオフ状態となってトランジスタＱ８及び
Ｑ９がオン状態となり、トランジスタＱ１０及びＱ１２
はオフ状態となる。この結果、出力端子ＰＷＭＯＵＴは
ハイレベルとなり、パワーＭＯＳ（ＰＷＭ）がオン状態
となって、トランスＴの一次側には一次電源電圧ＶＢの
電位及び抵抗Ｒ５の抵抗値に応じた直流電流が流され
る。

【０００６】一方、内部信号ＢＦＩＮが所定のロウレベ
ルとされると、トランジスタＱ５，Ｑ６ならびにＱ１１
はオフ状態となり、そのコレクタ電圧は所定のハイレベ
ルとされる。このため、トランジスタＱ７がオン状態と
なってトランジスタＱ８及びＱ９はオフ状態となり、代
わってトランジスタＱ１０及びＱ１２がオン状態とな
る。この結果、出力端子ＰＷＭＯＵＴはロウレベルとな
り、パワーＭＯＳ（ＰＷＭ）がオフ状態となって、トラ
ンスＴの一次側電流は遮断される。

【０００７】ところが、出力端子ＰＷＭＯＵＴがハイレ
ベルからロウレベルとなる過渡期に着目した場合、比較
的大きなサイズで形成され負荷容量ＣＬを高速で引き抜
く出力トランジスタＱ１２に比べて、比較的小さなサイ
ズで形成されそのコレクタ容量Ｃｃを引き抜くトランジ
スタＱ７は、完全なオン状態に達するまでの所要時間が
長くなる。このため、特にトランジスタＱ１２及びＱ７
のサイズ比に対して負荷容量ＣＬの値が小さい場合、出
力トランジスタＱ９がオフ状態となる前に出力トランジ
スタＱ１２がオン状態となり、出力トランジスタＱ９及
びＱ１２が同時にオン状態となって、電源電圧ＶＣＣ及
び接地電位間に比較的大きな貫通電流が流れ、スイッチ
ングレギュレータ用制御集積回路ＳＲＩＣの消費電力化
が大きくなる。また、これに対処しようとして出力トラ
ンジスタＱ１２のサイズを小さくすると今度はスイッチ
ングレギュレータ用制御集積回路ＳＲＩＣの動作速度が
遅くなり、スイッチングレギュレータとしての応答特性
が劣化する。

【０００８】この発明の目的は、トランジスタスイッチ
ング回路を含むスイッチングレギュレータ用制御集積回
路等の高速化及び低消費電力化を図ることにある。この
発明の他の目的は、スイッチングレギュレータ用制御集
積回路を含むスイッチングレギュレータ等の応答特性を
高め、その消費電力を低減することにある。

【０００９】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、トランジスタスイッチング回
路を基本に構成され、トーテムポール形態に設けられる
第１及び第２の出力トランジスタと、スイッチングレギ
ュレータの出力信号たる直流電圧の実質的なレベル制御
信号となる内部信号を受けて選択的にオン状態となる第
１のトランジスタと、第１のトランジスタのコレクタ電
圧を受けて選択的にオン状態となり、その実質的なコレ
クタ電圧を受けて第１の出力トランジスタが選択的にオ
ン状態となる第２のトランジスタとを含むスイッチング
レギュレータ用制御集積回路等において、例えば、第２
のトランジスタのコレクタ電圧又は第１の出力トランジ
スタのエミッタ電圧を受けて選択的にオン状態となる第
３のトランジスタを含み、第１のトランジスタがオン状
態からオフ状態とされる直前を含む所定の期間、第１の
トランジスタのコレクタ電流を選択的に大きくすべく作
用する電流供給回路を設ける。

【００１１】上記手段によれば、飽和領域でオン状態に
ある第１のトランジスタのコレクタ電流を選択的に大き
くして、ベース蓄積キャリアによる伝搬遅延時間を短縮
し、そのオン状態からオフ状態への状態変化を速めるこ
とができる。この結果、第１及び第２の出力トランジス
タが同時にオン状態となり、比較的大きな貫通電流が流
れるのを防止することができ、これによってスイッチン
グレギュレータ用制御集積回路等の高速化及び低消費電
力化を図り、これを含むスイッチングレギュレータ等の
応答特性を高め、その消費電力を低減することができ
る。

【００１２】

【発明の実施の形態】図１には、この発明が適用された
スイッチングレギュレータ用制御集積回路ＳＲＩＣの出
力バッファに関する第１の実施例の部分的な回路図が示
されている。また、図２には、図１のスイッチングレギ
ュレータ用制御集積回路ＳＲＩＣに含まれるスイッチン
グ回路の一実施例の基本構成図が示され、図３には、そ
の動作特性試験に用いられる試験回路の一実施例の回路
図及び信号波形図が示されている。これらの図をもと
に、この実施例のスイッチングレギュレータ用制御集積
回路ＳＲＩＣの構成及び動作ならびにその特徴について
説明する。

【００１３】なお、この実施例のスイッチングレギュレ
ータ用制御集積回路ＳＲＩＣは、所定のスイッチングレ
ギュレータに含まれ、図１には、このスイッチングレギ
ュレータの関連する一部が併記される。図１の回路素子
は、スイッチングレギュレータ用制御集積回路ＳＲＩＣ
を構成する図示されない他の回路素子とともに、単結晶
シリコンのような１個の半導体基板面上に形成される。

【００１４】図１において、この実施例のスイッチング
レギュレータ用制御集積回路ＳＲＩＣは、電源電圧ＶＣ
Ｃ（第１の電源電圧）及び接地電位（第２の電源電圧）
間にトーテムポール形態に設けられるＮＰＮ型の出力ト
ランジスタＱ９（第１の出力トランジスタ）及びＱ１２
（第２の出力トランジスタ）と、そのベースに抵抗Ｒ
１，Ｒ２あるいはＲ３を介して内部信号ＢＦＩＮを受け
るＮＰＮ型のトランジスタＱ５，Ｑ６（第１のトランジ
スタ）ならびにＱ１１とを含む。

【００１５】このうち、トランジスタＱ５及びＱ６のコ
レクタは、ＰＮＰ型のトランジスタＱ２又はＱ３を介し
て電源電圧ＶＣＣに結合され、そのエミッタは、ともに
接地電位に結合される。また、トランジスタＱ１１のコ
レクタは、ＮＰＮ型のトランジスタＱ１０のエミッタ及
び上記出力トランジスタＱ１２のベースに共通結合さ
れ、そのエミッタは接地電位に結合される。トランジス
タＱ１０のベースは、トランジスタＱ５のコレクタに結
合され、そのコレクタはスイッチングレギュレータ用制
御集積回路ＳＲＩＣの出力端子ＰＷＭＯＵＴに結合され
る。

【００１６】スイッチングレギュレータ用制御集積回路
ＳＲＩＣの出力バッファは、さらにそのベースがトラン
ジスタＱ６のコレクタに結合されるＮＰＮ型のトランジ
スタＱ７（第２のトランジスタ）を含む。このトランジ
スタＱ７のコレクタは、ＰＮＰ型のトランジスタＱ４を
介して電源電圧ＶＣＣに結合されるとともに、トランジ
スタＱ８（第４のトランジスタ）のベースに結合され、
そのエミッタは接地電位に結合される。トランジスタＱ
７のコレクタとトランジスタＱ８のエミッタつまり出力
トランジスタＱ９のベースとの間には、出力トランジス
タＱ９のベース側をアノードとする形でダイオードＤ１
が設けられる。このダイオードＤ１は、トランジスタＱ
８のエミッタ・ベース間の逆方向耐圧破壊を防止すべく
作用するとともに、出力トランジスタＱ９のベース電荷
を引き抜き、そのオン状態からオフ状態への状態変化を
高速化すべく作用する。

【００１７】一方、トランジスタＱ５，Ｑ６ならびにＱ
７のコレクタ側に設けられるトランジスタＱ２，Ｑ３な
らびにＱ４のベースは、ＰＮＰ型のトランジスタＱ１の
ベースに共通結合される。このトランジスタＱ１のエミ
ッタは電源電圧ＶＣＣに結合され、そのコレクタは、そ
のベースに共通結合されるとともに、所定の定電流源Ｓ
１を介して接地電位に結合される。これにより、トラン
ジスタＱ２，Ｑ３ならびにＱ４は、トランジスタＱ１に
対してカレントミラー結合され、定電流源Ｓ１の電流値
及びトランジスタＱ１とのサイズ比に応じた所定の定電
流をトランジスタＱ５，Ｑ６ならびにＱ７のコレクタ電
流として流すべく作用する。

【００１８】次に、回路の出力端子つまりスイッチング
レギュレータ用制御集積回路ＳＲＩＣの出力端子ＰＷＭ
ＯＵＴは、スイッチングレギュレータのＮチャンネル型
のパワーＭＯＳ（ＰＷＭ）のゲートに結合される。この
パワーＭＯＳ（ＰＷＭ）は、通常サイズのＮチャンネル
ＭＯＳＦＥＴを多数並列結合したような構造とされ、相
応して大きな駆動能力を持つ。パワーＭＯＳ（ＰＷＭ）
のドレインは、トランスＴの一次側コイルを介して一次
電源電圧ＶＢに結合され、そのソースは、所定の抵抗Ｒ
５を介して接地電位に結合される。トランスＴの二次側
には、例えば２個のダイオードからなる整流部とインダ
クタンス及び容量からなるＬＣフィルタが設けられ、こ
のＬＣフィルタを経て得られる直流電圧は、スイッチン
グレギュレータの定電圧出力として図示されない負荷回
路に供給される。

【００１９】なお、スイッチングレギュレータは、さら
に、その出力たる直流電圧の電位をモニタする図示され
ないレベル検出回路と、該レベル検出回路の出力信号を
受ける図示されないレベル制御回路とを含み、上記内部
信号ＢＦＩＮは、このレジスタ制御回路の出力信号とし
て得られるレベル制御信号である。

【００２０】内部信号ＢＦＩＮが所定のハイレベルとさ
れるとき、スイッチングレギュレータ用制御集積回路Ｓ
ＲＩＣの出力バッファでは、トランジスタＱ５，Ｑ６な
らびにＱ１１がオン状態となる。また、トランジスタＱ
５がオン状態となりそのコレクタ電圧がほぼ接地電位の
ようなロウレベルとなったのを受けてトランジスタＱ１
０がオフ状態となり、トランジスタＱ６がオン状態とな
りそのコレクタ電圧がロウレベルとなったのを受けてト
ランジスタＱ７がオフ状態となる。

【００２１】これにより、トランジスタＱ７のコレクタ
電圧が所定のハイレベルとなって、ダーリントン形態の
トランジスタＱ８及び出力トランジスタＱ９が急速にオ
ン状態となるとともに、トランジスタＱ１０のエミッタ
電圧つまりトランジスタＱ１１のコレクタ電圧がロウレ
ベルとなり、出力トランジスタＱ１２がオフ状態とな
る。この結果、スイッチングレギュレータ用制御集積回
路ＳＲＩＣの出力端子ＰＷＭＯＵＴは所定のハイレベル
となり、スイッチングレギュレータのパワーＭＯＳ（Ｐ
ＷＭ）がオン状態となって、トランスＴの一次側には、
その一次側抵抗値と抵抗Ｒ５の抵抗値とに応じた比較的
大きな電流が流される。

【００２２】一方、内部信号ＢＦＩＮが接地電位のよう
なロウレベルとされると、スイッチングレギュレータ用
制御集積回路ＳＲＩＣの出力バッファでは、トランジス
タＱ５，Ｑ６ならびにＱ１１がオフ状態に変化する。ま
た、トランジスタＱ５がオフ状態となりそのコレクタ電
圧がハイレベルとなったのを受けてトランジスタＱ１０
がオン状態となり、トランジスタＱ６がオフ状態となり
そのコレクタ電圧がハイレベルとなったのを受けてトラ
ンジスタＱ７がオン状態となる。

【００２３】これにより、トランジスタＱ７のコレクタ
電圧がロウレベルとなって、トランジスタＱ８及び出力
トランジスタＱ９がオフ状態に変わり、トランジスタＱ
１０のエミッタ電圧つまりトランジスタＱ１１のコレク
タ電圧が所定のハイレベルとなって、出力トランジスタ
Ｑ１２が急速にオン状態に変わる。この結果、スイッチ
ングレギュレータ用制御集積回路ＳＲＩＣの出力端子Ｐ
ＷＭＯＵＴはロウレベルとなり、スイッチングレギュレ
ータのパワーＭＯＳ（ＰＷＭ）がオフ状態となって、ト
ランスＴの一次側に対する電流が遮断される。

【００２４】このように、スイッチングレギュレータの
トランスＴの一次側コイルには、パワーＭＯＳ（ＰＷ
Ｍ）を介して内部信号ＢＦＩＮに従ったパルス電流が選
択的に流される訳であって、このパルス電流のデューテ
ィをスイッチングレギュレータの出力たる直流電圧の電
位に応じて選択的に切り換えることで、直流電圧の電位
を制御し、所定の電位に設定することができるものであ
る。

【００２５】ところで、スイッチングレギュレータのパ
ワーＭＯＳ（ＰＷＭ）は、前述のように、通常サイズの
ＮチャンネルＭＯＳＦＥＴを多数並列結合した構造とさ
れ、そのゲートつまりスイッチングレギュレータ用制御
集積回路ＳＲＩＣの出力端子ＰＷＭＯＵＴには、比較的
大きな値の負荷容量ＣＬが結合される形となる。このた
め、出力トランジスタＱ９及びＱ１２は、通常サイズの
トランジスタに比べて例えば１００倍程度の大きなサイ
ズとされ、相応して大きな駆動能力を持つ。しかし、出
力トランジスタＱ９を駆動するためのスイッチング回路
を構成するトランジスタＱ７は、通常サイズとされ、そ
の駆動能力は小さい。

【００２６】したがって、特に出力端子ＰＷＭＯＵＴに
結合される負荷容量ＣＬの値が、トランジスタＱ７のコ
レクタに結合されるコレクタ容量Ｃｃに出力トランジス
タＱ１２及びトランジスタＱ７のサイズ比、つまり例え
ば１００を乗じた値より小さい場合等において、トラン
ジスタＱ６がオフ状態となりトランジスタＱ７がオン状
態となったのを受けてトランジスタＱ８及び出力トラン
ジスタＱ９がオフ状態となるより先に、出力トランジス
タＱ１２がオン状態となり、出力トランジスタＱ９及び
Ｑ１２が一時的に同時にオン状態となって、電源電圧Ｖ
ＣＣ及び接地電位間に比較的大きな貫通電流が流れてし
まう。

【００２７】これに対処するため、この実施例のスイッ
チングレギュレータ用制御集積回路ＳＲＩＣでは、特に
制限されないが、図２に整理して示されるように、トラ
ンジスタＱ６及びＱ７間に、トランジスタＱ１３（第３
のトランジスタ）及び抵抗Ｒ６からなる電流供給回路が
設けられ、トランジスタＱ６がオン状態からオフ状態に
変化するまでの所要時間を選択的に小さくする方法がと
られる。

【００２８】すなわち、電流供給回路を構成するトラン
ジスタＱ１３は、そのベースがトランジスタＱ７のコレ
クタに結合されることで、これと相補的に、言い換える
ならばトランジスタＱ６とほぼ同時にオン状態となり、
オン状態にあるトランジスタＱ６のコレクタ電流を抵抗
Ｒ６の抵抗値に応じた分だけ大きくする。

【００２９】図３（ａ）の動作試験回路において、トラ
ンジスタＱＡ（Ｑ６）がオン状態からオフ状態に変化す
るときの伝搬遅延時間ｔｓは、ベース蓄積キャリアの影
響を受け、その値ｔｓは、キャリアの再結合時定数をω
ｓとし、入力信号Ｖｉｎ（内部信号ＢＦＩＮ）のハイレ
ベルをＶ１とし、トランジスタＱＡのベース抵抗ＲＢ
（Ｒ２）の抵抗値をＲＢとし、トランジスタＱＡのエミ
ッタ接地時のベース電流増幅率をｈｆｅとし、そのオン
状態時のコレクタ電流をＩｃとするとき、 ｔｓ≒Ｌｏｇ_n ［（Ｖ１／ＲＢ）＊ｈｆｅ／Ｉｃ］／ωｓ……………（１） となり、コレクタ電流Ｉｃが大きくなるに従って小さく
なる。

【００３０】このため、トランジスタＱ６つまりＱＡの
コレクタ側にトランジスタＱ１３及び抵抗Ｒ６からなる
電流供給回路を設け、トランジスタＱ６のオン状態時の
コレクタ電流Ｉｃを例えば２倍とすることで、トランジ
スタＱ６のオン状態からオフ状態への伝搬遅延時間ｔｓ
を約７０％程度に短縮することができる。この結果、相
応してスイッチングレギュレータ用制御集積回路ＳＲＩ
Ｃの動作を高速化できるとともに、特に出力端子ＰＷＭ
ＯＵＴに結合される負荷容量ＣＬの値が、トランジスタ
Ｑ７のコレクタに結合されるコレクタ容量Ｃｃに出力ト
ランジスタＱ１２及びトランジスタＱ７のサイズ比を乗
じた値より小さい場合等でも、トランジスタＱ７を高速
にオン状態とし、出力トランジスタＱ１２がオン状態と
なる前に出力トランジスタＱ９をオフ状態として、出力
トランジスタＱ９及びＱ１２が同時にオン状態となるの
を防止し、電源電圧ＶＣＣ及び接地電位間に比較的大き
な貫通電流が流れるのを防止して、スイッチングレギュ
レータ用制御集積回路ＳＲＩＣの低消費電力化を図るこ
とができる。これにより、スイッチングレギュレータ用
制御集積回路ＳＲＩＣを含むスイッチングレギュレータ
の応答特性を高め、その消費電力を低減することができ
るものとなる。

【００３１】なお、トランジスタＱ６のコレクタ側に電
流供給回路が設けられることで、トランジスタＱ６のコ
レクタ電流Ｉｃが大きくなり、スイッチングレギュレー
タ用制御集積回路ＳＲＩＣの消費電力はやや大きくな
る。しかし、電流供給回路によるコレクタ電流Ｉｃの増
分は、出力トランジスタＱ９及びＱ１２が同時にオン状
態となることにともなう貫通電流の値よりは充分に小さ
い。また、電流供給回路を構成するトランジスタＱ１３
は、トランジスタＱ６がオフ状態となり、トランジスタ
Ｑ７がオン状態となってそのコレクタ電圧がロウレベル
となった時点でオフ状態となり、トランジスタＱ６に対
するコレクタ電流の追加を停止する。したがって、電流
供給回路が設けられることによるスイッチングレギュレ
ータ用制御集積回路ＳＲＩＣの消費電力の増分は無視で
きる程度のものとなり、貫通電流防止による低消費電力
化の効果が充分に発揮されるものとなる。

【００３２】図４には、この発明が適用されたスイッチ
ングレギュレータ用制御集積回路ＳＲＩＣの出力バッフ
ァに関する第２の実施例の部分的な回路図が示されてい
る。なお、この実施例は、前記図１の実施例を基本的に
踏襲するものであるため、これと異なる部分についての
み説明を追加する。

【００３３】図４において、この実施例のスイッチング
レギュレータ用制御集積回路ＳＲＩＣは、前記図１の実
施例と同様、トランジスタＱ１３及び抵抗Ｒ６からなる
電流供給回路を含む。しかし、この実施例の場合、トラ
ンジスタＱ１３のベースは、出力トランジスタＱ９のエ
ミッタつまり出力端子ＰＷＭＯＵＴに結合され、トラン
ジスタＱ１３は、出力端子ＰＷＭＯＵＴにおける出力信
号ＰＷＭＯＵＴのハイレベルを受けて選択的にオン状態
となる。

【００３４】前記図１に関する説明から明らかなよう
に、出力端子ＰＷＭＯＵＴにおける出力信号ＰＷＭＯＵ
Ｔのレベルは、出力トランジスタＱ９がオフ状態とされ
出力トランジスタＱ１２がオン状態とされることによっ
てロウレベルに変化し始め、出力トランジスタＱ９は、
トランジスタＱ７がオン状態とされることによってオフ
状態になり始める。つまり、電流供給回路を構成するト
ランジスタＱ１３のベースに供給される出力信号ＰＷＭ
ＯＵＴは、トランジスタＱ７のコレクタ電圧のハイレベ
ル変化に遅れてハイレベルに変化されるものであって、
トランジスタＱ１３を介する電流は、トランジスタＱ６
がオフ状態となった後も、しばらくの間、トランジスタ
Ｑ７のベースに流れ込む。この結果、相応してトランジ
スタＱ７の伝搬遅延時間が短縮されて、スイッチングレ
ギュレータ用制御集積回路ＳＲＩＣの動作がさらに高速
化され、スイッチングレギュレータ用制御集積回路ＳＲ
ＩＣを含むスイッチングレギュレータの応答特性がさら
に高められる。

【００３５】図５には、この発明が適用されたスイッチ
ング回路の第３の実施例として、多段スイッチング回路
ＭＳＷＣの一実施例の回路図が示されている。なお、こ
の実施例の多段スイッチング回路ＭＳＷＣは、本発明の
別の用途を説明するための象徴的な回路であって、特に
これといった論理機能を持つものではない。

【００３６】図５において、この実施例の多段スイッチ
ング回路ＭＳＷＣは、そのベースに入力信号ＩＮあるい
は前段のトランジスタのコレクタ電圧をそれぞれ受ける
トランジスタＱ２１〜Ｑ２６を中心とする６段のスイッ
チング回路を備える。電源電圧ＶＣＣとトランジスタＱ
２１〜Ｑ２６のコレクタとの間には、抵抗Ｒ２１及びダ
イオードＤ２１，抵抗Ｒ２２及びダイオードＤ２２，抵
抗Ｒ２３及びダイオードＤ２３，抵抗Ｒ２４及びダイオ
ードＤ２４，抵抗Ｒ２５及びダイオードＤ２５あるいは
抵抗Ｒ２６及びダイオードＤ２６がそれぞれ直列形態に
設けられ、トランジスタＱ２１〜Ｑ２６のエミッタは、
ともに接地電位に結合される。

【００３７】この実施例において、多段スイッチング回
路ＭＳＷＣの第１段ないし第３段のトランジスタＱ２１
〜Ｑ２３のコレクタ側には、トランジスタＱ２７及び抵
抗Ｒ２７，トランジスタＱ２８及び抵抗Ｒ２８あるいは
トランジスタＱ２９及び抵抗Ｒ２９からなる電流供給回
路がそれぞれ設けられ、最終段のトランジスタＱ２６の
コレクタは、多段スイッチング回路ＭＳＷＣの出力端子
ＯＵＴに結合される。第１段の電流供給回路を構成する
トランジスタＱ２７のベースは、第４段のスイッチング
回路を構成するトランジスタＱ２４のコレクタに結合さ
れる。同様に、第２段の電流供給回路を構成するトラン
ジスタＱ２８のベースは、第５段のスイッチング回路を
構成するトランジスタＱ２５のコレクタに結合され、第
３段の電流供給回路を構成するトランジスタＱ２９のベ
ースは、第６段のスイッチング回路を構成するトランジ
スタＱ２６のコレクタに結合される。

【００３８】これらのことから、第１段ないし第３段の
スイッチング回路を構成するトランジスタＱ２１〜Ｑ２
３は、前記図４の実施例と同様、対応するトランジスタ
Ｑ２７〜Ｑ２９を含む電流供給回路の作用によりオン状
態時のコレクタ電流が大きくされることで、そのオン状
態からオフ状態への伝搬遅延時間が短縮されるととも
に、第２段ないし第４段のスイッチング回路を構成する
トランジスタＱ２２〜Ｑ２４は、やはり対応する電流供
給回路によりベース電流が大きくされることで、そのオ
フ状態からオン状態への伝搬遅延時間が短縮され、これ
によって多段スイッチング回路ＭＳＷＣ全体としての動
作が高速化されるものとなる。

【００３９】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１）トランジスタスイッチング回路を基本に構成さ
れ、トーテムポール形態に設けられる第１及び第２の出
力トランジスタと、スイッチングレギュレータの出力信
号たる直流電圧の実質的なレベル制御信号となる内部信
号を受けて選択的にオン状態となる第１のトランジスタ
と、第１のトランジスタのコレクタ電圧を受けて選択的
にオン状態となり、その実質的なコレクタ電圧を受けて
第１の出力トランジスタが選択的にオン状態となる第２
のトランジスタとを含むスイッチングレギュレータ用制
御集積回路等において、例えば、第２のトランジスタの
コレクタ電圧又は第１の出力トランジスタのエミッタ電
圧を受けて選択的にオン状態となる第３のトランジスタ
を含み、第１のトランジスタがオン状態からオフ状態と
される直前を含む所定の期間、第１のトランジスタのコ
レクタ電流を選択的に大きくすべく作用する電流供給回
路を設けることで、飽和領域でオン状態にある第１のト
ランジスタのコレクタ電流を選択的に大きくして、その
ベース蓄積キャリアによる伝搬遅延時間を短縮し、第１
のトランジスタのオン状態からオフ状態への状態変化を
高速化することができるという効果が得られる。

【００４０】（２）上記（１）項により、第１及び第２
の出力トランジスタが同時にオン状態となり、第１及び
第２の電源電圧間に比較的大きな貫通電流が流れるのを
防止することができるという効果が得られる。 （３）上記（１）項及び（２）項により、スイッチング
レギュレータ用制御集積回路等の高速化及び低消費電力
化を図ることができるという効果が得られる。 （４）上記（１）項ないし（３）項により、スイッチン
グレギュレータ用制御集積回路を含むスイッチングレギ
ュレータ等の応答特性を高め、その消費電力を低減する
ことができるという効果が得られる。

【００４１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１及び図４において、トランジスタＱ６のコレク
タ側に設けられる電流供給回路の構成は、この発明によ
る制約を受けることなく種々の実施形態をとりうる。ま
た、この実施例では、電流供給回路を構成するトランジ
スタＱ１３がトランジスタＱ６とほぼ同時にオン状態と
なるものとしているが、トランジスタＱ１３は、トラン
ジスタＱ６がオン状態からオフ状態に変化する直前を含
む所定期間だけ選択的にオン状態とすればよい。スイッ
チングレギュレータ用制御集積回路ＳＲＩＣの具体的構
成は、種々考えられようし、パワーＭＯＳ（ＰＷＭ）を
含むスイッチングレギュレータの関連部分の具体的構成
についても同様である。

【００４２】図５において、多段スイッチング回路ＭＳ
ＷＣは、任意段数のスイッチング回路を含むことができ
るし、各電流供給回路を構成するトランジスタＱ２７〜
Ｑ２９のベースは、次段のトランジスタＱ２２〜Ｑ２４
のコレクタに結合することもできる。各実施例におい
て、電源電圧の極性ならびにトランジスタ及びＭＯＳＦ
ＥＴの導電型等は、本発明による制約を受けない。

【００４３】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるスイ
ッチングレギュレータ用制御集積回路及び多段スイッチ
ング回路に適用した場合について説明したが、それに限
定されるものではなく、例えば、同様なトランジスタス
イッチング回路を基本に構成される各種の駆動回路や論
理ゲートならびにこれを含むマイクロプロセッサ等にも
適用できる。この発明は、少なくともバイポーラトラン
ジスタを基本素子とするスイッチング回路ならびにこれ
を含む装置又はシステムに広く適用できる。

【００４４】

【発明の効果】本願において開示される発明のうち代表
的なものにより得られる効果を簡単に説明すれば、下記
の通りである。すなわち、トランジスタスイッチング回
路を基本に構成され、トーテムポール形態に設けられる
第１及び第２の出力トランジスタと、スイッチングレギ
ュレータの出力信号たる直流電圧の実質的なレベル制御
信号となる内部信号を受けて選択的にオン状態となる第
１のトランジスタと、第１のトランジスタのコレクタ電
圧を受けて選択的にオン状態となり、その実質的なコレ
クタ電圧を受けて第１の出力トランジスタが選択的にオ
ン状態となる第２のトランジスタとを含むスイッチング
レギュレータ用制御集積回路等において、例えば、第２
のトランジスタのコレクタ電圧又は第１の出力トランジ
スタのエミッタ電圧を受けて選択的にオン状態となる第
３のトランジスタを含み、第１のトランジスタがオン状
態からオフ状態とされる直前を含む所定の期間、第１の
トランジスタのコレクタ電流を選択的に大きくすべく作
用する電流供給回路を設けることで、飽和領域でオン状
態にある第１のトランジスタのコレクタ電流を選択的に
大きくして、ベース蓄積キャリアによる伝搬遅延時間を
短縮し、そのオン状態からオフ状態への状態変化を高速
化することができる。

【００４５】この結果、第１及び第２の出力トランジス
タが同時にオン状態となり、比較的大きな貫通電流が流
れるのを防止でき、これによってスイッチングレギュレ
ータ用制御集積回路等の高速化及び低消費電力化を図
り、これを含むスイッチングレギュレータ等の応答特性
を高め、その消費電力を低減できる。

【図面の簡単な説明】

【図１】この発明が適用されたスイッチングレギュレー
タ用制御集積回路の第１の実施例を示す部分的な回路図
である。

【図２】図１のスイッチングレギュレータ用制御集積回
路に含まれるスイッチング回路の一実施例を示す基本構
成図である。

【図３】図２のスイッチング回路の動作特性試験に用い
られる試験回路の一実施例を示す説明図である。

【図４】この発明が適用されたスイッチングレギュレー
タ用制御集積回路の第２の実施例を示す部分的な回路図
である。

【図５】この発明が適用されたスイッチング回路の第３
の実施例、つまりこの発明が適用された多段スイッチン
グ回路の一実施例を示す回路図である。

【図６】この発明に先立って本願発明者等が開発したス
イッチングレギュレータ用制御集積回路の一例を示す部
分的な回路図である。

【符号の説明】

ＳＲＩＣ……スイッチングレギュレータ用制御集積回
路、ＰＷＭ……パワーＭＯＳＦＥＴ、Ｔ……トランス、
Ｃｃ……コレクタ容量、ＣＬ……負荷容量。ＭＳＷＣ…
…多段スイッチング回路。ＢＦＩＮ，Ｖｉｎ，ＩＮ……
内部信号又は入力信号、ＰＷＭＯＵＴ，Ｑ７ｏｕｔ，Ｖ
ｏｕｔ，ＯＵＴ……出力信号、Ｑ１〜Ｑ４……ＰＮＰ型
バイポーラトランジスタ、Ｑ５〜Ｑ１３，ＱＡ〜ＱＢ，
Ｑ２１〜Ｑ２６……ＮＰＮ型バイポーラトランジスタ、
Ｄ１，Ｄ２１〜Ｄ２６……ダイオード、Ｒ１〜Ｒ６，Ｒ
Ｂ，Ｒ２１〜Ｒ２６……抵抗、Ｓ１〜Ｓ３……定電流
源。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 芳久 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 5J055 AX02 AX12 AX27 AX53 AX56 BX16 CX12 CX19 DX04 DX56 DX72 DX75 DX83 EX06 EY01 EY12 EY17 EZ00 EZ03 EZ04 EZ66 GX01

Claims (5)

【特許請求の範囲】
1. 【請求項１】 そのベースに所定の内部信号を受け、該
   内部信号に従って選択的にオン状態とされる第１のトラ
   ンジスタと、 そのベースに上記第１のトランジスタのコレクタ電圧を
   受け、該コレクタ電圧に従って選択的にオン状態とされ
   る第２のトランジスタと、 上記第１のトランジスタがオン状態からオフ状態とされ
   る直前を含む所定の期間、上記第１のトランジスタのコ
   レクタ電流を選択的に大きくすべく作用する電流供給回
   路とを含んでなることを特徴とするスイッチング回路。
2. 【請求項２】 請求項１において、 上記電流供給回路は、 上記第１のトランジスタがオン状態からオフ状態とされ
   る直前を含む所定の期間、選択的にオン状態とされる第
   ３のトランジスタと、 該第３のトランジスタのエミッタと上記第１のトランジ
   スタのコレクタとの間に設けられる抵抗とを含むもので
   あることを特徴とするスイッチング回路。
3. 【請求項３】 請求項２において、 上記第３のトランジスタは、そのベースに上記第２のト
   ランジスタのコレクタ電圧を受け、該コレクタ電圧に従
   って選択的にオン状態とされるものであることを特徴と
   するスイッチング回路。
4. 【請求項４】 請求項２において、 上記スイッチング回路は、そのベースに上記第２のトラ
   ンジスタの実質的なコレクタ電圧を受け、該コレクタ電
   圧に従って選択的にオン状態とされる第４のトランジス
   タを含むものであって、 上記第３のトランジスタは、そのベースに上記第４のト
   ランジスタのコレクタ電圧又はエミッタ電圧を受け、該
   コレクタ電圧又はエミッタ電圧に従って選択的にオン状
   態とされるものであることを特徴とするスイッチング回
   路。
5. 【請求項５】 請求項１，請求項２，請求項３又は請求
   項４において、 上記スイッチング回路は、スイッチングレギュレータの
   スイッチングレギュレータ用制御集積回路に含まれるも
   のであり、 該スイッチングレギュレータ用制御集積回路は、 第１の電源電圧と回路の出力端子との間に設けられ、上
   記第４のトランジスタとともにダーリントン回路を構成
   する第１の出力トランジスタと、 回路の出力端子と第２の電源電圧との間に設けられる第
   ２の出力トランジスタとを含むものであって、 上記第３のトランジスタのベースは、上記回路の出力端
   子に結合されるものであることを特徴とするスイッチン
   グ回路。