JP2000224551A - 映像信号処理装置および方法 - Google Patents
映像信号処理装置および方法Info
- Publication number
- JP2000224551A JP2000224551A JP11022750A JP2275099A JP2000224551A JP 2000224551 A JP2000224551 A JP 2000224551A JP 11022750 A JP11022750 A JP 11022750A JP 2275099 A JP2275099 A JP 2275099A JP 2000224551 A JP2000224551 A JP 2000224551A
- Authority
- JP
- Japan
- Prior art keywords
- field
- scanning line
- deinterlacing
- image
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
- H04N2005/745—Control circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 インタレース方式の映像信号に基づいてライ
ンフリッカが目立たず、かつ動画表示特性が良好な画像
表示を低コストで可能にする。 【解決手段】 インタレースされた連続する奇数フィー
ルドおよび偶数フィールドの走査線信号を記憶手段に取
り込み、連続する奇数フィールドと偶数フィールドの走
査線信号を走査線毎に交互に読み出すことによりデイン
タレース化を行なう第１のデインタレースモードと、奇
数フィールドまたは偶数フィールド内の走査線信号をフ
ィールド毎に読み出し垂直方向に拡大処理を行なうこと
によりデインタレース化を行なう第２のデインタレース
モードとを設け、前記走査線信号をフィールド間にて比
較することにより、動画であるかまたは静止画であるか
を判断し、静止画と判断した場合には第１のデインタレ
ースモードにより得たノンインタレース信号により表示
装置に表示を行ない、動画と判断した場合には第２のデ
インタレースモードにより得たノンインタレース信号に
より前記表示装置に表示を行なう。
ンフリッカが目立たず、かつ動画表示特性が良好な画像
表示を低コストで可能にする。 【解決手段】 インタレースされた連続する奇数フィー
ルドおよび偶数フィールドの走査線信号を記憶手段に取
り込み、連続する奇数フィールドと偶数フィールドの走
査線信号を走査線毎に交互に読み出すことによりデイン
タレース化を行なう第１のデインタレースモードと、奇
数フィールドまたは偶数フィールド内の走査線信号をフ
ィールド毎に読み出し垂直方向に拡大処理を行なうこと
によりデインタレース化を行なう第２のデインタレース
モードとを設け、前記走査線信号をフィールド間にて比
較することにより、動画であるかまたは静止画であるか
を判断し、静止画と判断した場合には第１のデインタレ
ースモードにより得たノンインタレース信号により表示
装置に表示を行ない、動画と判断した場合には第２のデ
インタレースモードにより得たノンインタレース信号に
より前記表示装置に表示を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置、特に液晶
プロジェクタ等の大画面ディスプレイに適した映像信号
処理装置およびその方法に関するものである。
プロジェクタ等の大画面ディスプレイに適した映像信号
処理装置およびその方法に関するものである。
【０００２】
【従来の技術】従来、インタレース型映像信号であるテ
レビ画像信号を液晶表示装置にノンインタレース表示す
るために、日本国特許第２７２７５８３号に従来例とし
て記載されているように、ラインメモリ、フィールドメ
モリ、フレームメモリ等を用いて、垂直方向の解像度を
あげ、画像のちらつきを軽減する下記のような試み
がなされている。
レビ画像信号を液晶表示装置にノンインタレース表示す
るために、日本国特許第２７２７５８３号に従来例とし
て記載されているように、ラインメモリ、フィールドメ
モリ、フレームメモリ等を用いて、垂直方向の解像度を
あげ、画像のちらつきを軽減する下記のような試み
がなされている。
【０００３】例えば液晶ディスプレイにおいてテレビ
画像を表示する場合を考えてみる。テレビの映像信号は
２フィールド（＝１フレーム）で１枚の画像が形成され
るようなインタレース信号である。日本の場合にはフレ
ーム周波数は３０Ｈｚであるので、１走査線の映像信号
が更新される周期も３０Ｈｚとなる。従って、液晶ディ
スプレイにおいて、テレビ画像をインタレースで表示し
ようとすると１走査線の映像データの書換え周波数は３
０Ｈｚとなり、液晶の保持特性からしてフリッカ（ちら
つき）となって画面に現れ、非常に見苦しい。
画像を表示する場合を考えてみる。テレビの映像信号は
２フィールド（＝１フレーム）で１枚の画像が形成され
るようなインタレース信号である。日本の場合にはフレ
ーム周波数は３０Ｈｚであるので、１走査線の映像信号
が更新される周期も３０Ｈｚとなる。従って、液晶ディ
スプレイにおいて、テレビ画像をインタレースで表示し
ようとすると１走査線の映像データの書換え周波数は３
０Ｈｚとなり、液晶の保持特性からしてフリッカ（ちら
つき）となって画面に現れ、非常に見苦しい。
【０００４】これを防ぐ方法として、例えばラインメ
モリを用いて、擬似的にノンインタレースで画像を形成
する方法がある。図８はそのような画像表示をした場合
の表示部を示している。すなわち、奇数フィールドで
は、第１行に単独に、第２、第３行には同一走査線の、
・・・、第２ｎ、第２ｎ＋１行には同一走査線の映像信
号を表示する。一方、偶数フィールドでは、第１、第２
行に同一走査線の、・・・、第２ｎ−１行、第２ｎ行に
は同一走査線の映像信号を表示する。これにより、画像
データの書換え周波数はフィールド周波数と同じ６０Ｈ
ｚとなって、フリッカも起こらず、垂直方向の解像度を
損なうこともない。
モリを用いて、擬似的にノンインタレースで画像を形成
する方法がある。図８はそのような画像表示をした場合
の表示部を示している。すなわち、奇数フィールドで
は、第１行に単独に、第２、第３行には同一走査線の、
・・・、第２ｎ、第２ｎ＋１行には同一走査線の映像信
号を表示する。一方、偶数フィールドでは、第１、第２
行に同一走査線の、・・・、第２ｎ−１行、第２ｎ行に
は同一走査線の映像信号を表示する。これにより、画像
データの書換え周波数はフィールド周波数と同じ６０Ｈ
ｚとなって、フリッカも起こらず、垂直方向の解像度を
損なうこともない。
【０００５】
【発明が解決しようとする課題】ところで、従来の液晶
プロジェクタでは、従来のラインダブラを用いて、の
手法またはの手法によりデインタレースを行なってい
た。しかしながら、の手法ではラインフリッカにより
画像品位を劣化させたり、文字などを表示した場合に解
像度が低いために見ずらい。の手法では、動画を表示
する場合に、前後の奇数および偶数フィールドの画像が
同一フレーム上に表示されるため、２重像となって表示
されるという問題があった。また、同一フレーム内にお
いて、静止画領域と動画領域を判別し、それぞれ異なる
処理を行なう方法も開発されてきているが、フレームメ
モリやハードの増加などによるコスト高が問題となって
いた。
プロジェクタでは、従来のラインダブラを用いて、の
手法またはの手法によりデインタレースを行なってい
た。しかしながら、の手法ではラインフリッカにより
画像品位を劣化させたり、文字などを表示した場合に解
像度が低いために見ずらい。の手法では、動画を表示
する場合に、前後の奇数および偶数フィールドの画像が
同一フレーム上に表示されるため、２重像となって表示
されるという問題があった。また、同一フレーム内にお
いて、静止画領域と動画領域を判別し、それぞれ異なる
処理を行なう方法も開発されてきているが、フレームメ
モリやハードの増加などによるコスト高が問題となって
いた。
【０００６】そのため、静止画と動画にそれぞれ最適な
表示を低コストで実現できる装置、方法が求められてい
た。
表示を低コストで実現できる装置、方法が求められてい
た。
【０００７】特に投影して拡大表示を行なう液晶プロジ
ェクタにおいては、拡大表示による相対的な解像度の劣
化やインタレースによるラインフリッカが目立つため、
大画面の表示装置においては特に問題となっていた。
ェクタにおいては、拡大表示による相対的な解像度の劣
化やインタレースによるラインフリッカが目立つため、
大画面の表示装置においては特に問題となっていた。
【０００８】本発明は、上述の従来例における問題点に
鑑みてなされたもので、インタレース方式の映像信号に
基づいてラインフリッカが目立たず、かつ動画表示特性
が良好な画像表示を低コストで可能にすることを目的と
する。
鑑みてなされたもので、インタレース方式の映像信号に
基づいてラインフリッカが目立たず、かつ動画表示特性
が良好な画像表示を低コストで可能にすることを目的と
する。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、インタレースされた連続する奇数フ
ィールドおよび偶数フィールドの走査線信号を記憶手段
に取り込み、連続する奇数フィールドと偶数フィールド
の走査線信号を走査線毎に交互に読み出すことによりデ
インタレース化を行なう第１のデインタレースモード
と、奇数フィールドまたは偶数フィールド内の走査線信
号をフィールド毎に読み出し垂直方向に拡大処理を行な
うことによりデインタレース化を行なう第２のデインタ
レースモードを設け、前記走査線信号をフィールド間に
て比較することにより、動画であるかまたは静止画であ
るかを判断し、静止画と判断した場合には第１のデイン
タレースモードにより得たノンインタレース信号により
表示装置に表示を行ない、動画と判断した場合には第２
のデインタレースモードにより得たノンインタレース信
号により前記表示装置に表示を行なうことを特徴とす
る。
に本発明によれば、インタレースされた連続する奇数フ
ィールドおよび偶数フィールドの走査線信号を記憶手段
に取り込み、連続する奇数フィールドと偶数フィールド
の走査線信号を走査線毎に交互に読み出すことによりデ
インタレース化を行なう第１のデインタレースモード
と、奇数フィールドまたは偶数フィールド内の走査線信
号をフィールド毎に読み出し垂直方向に拡大処理を行な
うことによりデインタレース化を行なう第２のデインタ
レースモードを設け、前記走査線信号をフィールド間に
て比較することにより、動画であるかまたは静止画であ
るかを判断し、静止画と判断した場合には第１のデイン
タレースモードにより得たノンインタレース信号により
表示装置に表示を行ない、動画と判断した場合には第２
のデインタレースモードにより得たノンインタレース信
号により前記表示装置に表示を行なうことを特徴とす
る。
【００１０】
【作用】上記の構成によれば、ビデオカメラ等より入力
されるインタレース方式の映像信号であっても、入力映
像の特性に最適な解像度の映像の表示を行なうことがで
きる。それにより、静止画と動画において各々最適な表
示を低コストで実現することが可能となるため、大画面
の表示装置であっても高画質、高品位の映像を表示する
ことが可能となる。
されるインタレース方式の映像信号であっても、入力映
像の特性に最適な解像度の映像の表示を行なうことがで
きる。それにより、静止画と動画において各々最適な表
示を低コストで実現することが可能となるため、大画面
の表示装置であっても高画質、高品位の映像を表示する
ことが可能となる。
【００１１】特に投影して拡大表示を行なう液晶プロジ
ェクタ等の大画面の表示装置においては拡大表示による
相対的な解像度の劣化やインタレースによるラインフリ
ッカが改善されるため著しい表示解像度、画質の向上を
安価に得ることができる。なお、本発明においては、第
１および第２のデインタレース手段を前記表示制御手段
における動画／静止画判別手段の結果にもとづいて、自
動的に切り換える自動選択モードと何れか一方を強制的
に選択可能とする手動選択モードとを切り換える手段を
さらに設けてもよい。
ェクタ等の大画面の表示装置においては拡大表示による
相対的な解像度の劣化やインタレースによるラインフリ
ッカが改善されるため著しい表示解像度、画質の向上を
安価に得ることができる。なお、本発明においては、第
１および第２のデインタレース手段を前記表示制御手段
における動画／静止画判別手段の結果にもとづいて、自
動的に切り換える自動選択モードと何れか一方を強制的
に選択可能とする手動選択モードとを切り換える手段を
さらに設けてもよい。
【００１２】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。 （第１の実施例）図１は本発明の第１の実施例に係る映
像信号処理装置の回路構成を示す。同図において、１は
デジタル映像信号を入力するための入力端子、２はアナ
ログ映像信号を入力するための入力端子、３は入力端子
２より入力したアナログ信号をデジタル信号に変換する
ためのＡ／Ｄ変換器、４は入力端子１より入力されるデ
ジタル信号とＡ／Ｄ変換器３より出力されるデジタル信
号の何れか一方の信号を選択して出力するセレクタ回
路、５はコントラスト調整回路、６はブライト調整回
路、７はガンマ補正回路であり、８は２種類以上のデイ
ンタレース方法を選択可能なデインタレース処理回路、
９は２種類以上の拡大率が設定可能な拡大処理回路、１
０は入力信号が動画であるか静止画であるかを判別する
ための判別回路、１１はＬＣＤ駆動回路であり、１２は
表示装置であるところの液晶表示装置である。
る。 （第１の実施例）図１は本発明の第１の実施例に係る映
像信号処理装置の回路構成を示す。同図において、１は
デジタル映像信号を入力するための入力端子、２はアナ
ログ映像信号を入力するための入力端子、３は入力端子
２より入力したアナログ信号をデジタル信号に変換する
ためのＡ／Ｄ変換器、４は入力端子１より入力されるデ
ジタル信号とＡ／Ｄ変換器３より出力されるデジタル信
号の何れか一方の信号を選択して出力するセレクタ回
路、５はコントラスト調整回路、６はブライト調整回
路、７はガンマ補正回路であり、８は２種類以上のデイ
ンタレース方法を選択可能なデインタレース処理回路、
９は２種類以上の拡大率が設定可能な拡大処理回路、１
０は入力信号が動画であるか静止画であるかを判別する
ための判別回路、１１はＬＣＤ駆動回路であり、１２は
表示装置であるところの液晶表示装置である。
【００１３】まず、図２および３を参照して本発明で用
いられるデインタレース方法について説明する。ＮＴＳ
Ｃのテレビジョン信号は、水平ライン（水平走査線）数
５２５本の１フレームの信号を奇数フィールドと偶数フ
ィールドへ各々水平ライン２６２．５本ずつに分割して
構成するインタレース型の映像信号となっている。ここ
で、５２５本からブランク領域を除いた映像信号として
水平ライン４８０本（奇数フィールド２４０本、偶数フ
ィールド２４０本）をＸＧＡサイズ（水平１０２４画
素、垂直７６８画素）の液晶パネルに表示する場合につ
いて説明する。
いられるデインタレース方法について説明する。ＮＴＳ
Ｃのテレビジョン信号は、水平ライン（水平走査線）数
５２５本の１フレームの信号を奇数フィールドと偶数フ
ィールドへ各々水平ライン２６２．５本ずつに分割して
構成するインタレース型の映像信号となっている。ここ
で、５２５本からブランク領域を除いた映像信号として
水平ライン４８０本（奇数フィールド２４０本、偶数フ
ィールド２４０本）をＸＧＡサイズ（水平１０２４画
素、垂直７６８画素）の液晶パネルに表示する場合につ
いて説明する。
【００１４】まず、動画／静止画判別回路により動画と
して判断した場合には、図３に示すように、奇数フィー
ルドおよび偶数フィールド毎に３．２倍に拡大すること
により水平ライン数を各々２４０本から７６８本に変換
して液晶パネルに表示する。ここで、奇数フィードと偶
数フィールドの画像は、インタレース時のライン配置に
合せて垂直方向にずらして表示する。このようにずらし
て表示することにより、インタレース時の解像度を保つ
ことが可能となる。さらに、拡大方法として、単純に同
じラインを拡大率分繰返して表示するだけでなく、線形
補間等のフィルタ操作を行なうことにより、斜め線等も
ジャギーの少ない滑らかな表示を行なうことが可能とな
る。
して判断した場合には、図３に示すように、奇数フィー
ルドおよび偶数フィールド毎に３．２倍に拡大すること
により水平ライン数を各々２４０本から７６８本に変換
して液晶パネルに表示する。ここで、奇数フィードと偶
数フィールドの画像は、インタレース時のライン配置に
合せて垂直方向にずらして表示する。このようにずらし
て表示することにより、インタレース時の解像度を保つ
ことが可能となる。さらに、拡大方法として、単純に同
じラインを拡大率分繰返して表示するだけでなく、線形
補間等のフィルタ操作を行なうことにより、斜め線等も
ジャギーの少ない滑らかな表示を行なうことが可能とな
る。
【００１５】次に、動画／静止画判別回路により、静止
画として判断した場合には、図２に示すように、前後関
係にある奇数フィールドの水平ラインと偶数フィールド
の水平ラインを交互に配置することにより、４８０本の
画像を構成し、その画像を１．６倍に拡大することによ
り、７６８本の映像信号に変換した後に液晶パネルに表
示する。
画として判断した場合には、図２に示すように、前後関
係にある奇数フィールドの水平ラインと偶数フィールド
の水平ラインを交互に配置することにより、４８０本の
画像を構成し、その画像を１．６倍に拡大することによ
り、７６８本の映像信号に変換した後に液晶パネルに表
示する。
【００１６】図１を参照して、第１の実施例について説
明する。表示装置に表示を行なうための映像信号は、デ
ジタル映像信号入力端子１またはアナログ映像入力端子
２より入力される。アナログ入力端子より入力された映
像信号は、Ａ／Ｄ変換器３によりデジタル信号に変換さ
れる。入力端子１およびＡ／Ｄ変換器３を経た各々のデ
ジタル映像信号は、セレクタ回路４に入力され不図示の
ＣＰＵ等からの選択信号によりどちらか一方が選択され
て出力される。セレクタ回路４より出力された映像信号
は、コントラスト調整回路５によりコントラストが調整
され、ブライト調整回路６によりブライトが調整され
る。ブライト調整回路６より出力された信号は、ガンマ
補正回路７により、入力映像信号に予め行なわれている
ＣＲＴ用のガンマ特性の除去および表示装置（ＬＣＤ）
の表示特性に適合したガンマ補正を行なう。
明する。表示装置に表示を行なうための映像信号は、デ
ジタル映像信号入力端子１またはアナログ映像入力端子
２より入力される。アナログ入力端子より入力された映
像信号は、Ａ／Ｄ変換器３によりデジタル信号に変換さ
れる。入力端子１およびＡ／Ｄ変換器３を経た各々のデ
ジタル映像信号は、セレクタ回路４に入力され不図示の
ＣＰＵ等からの選択信号によりどちらか一方が選択され
て出力される。セレクタ回路４より出力された映像信号
は、コントラスト調整回路５によりコントラストが調整
され、ブライト調整回路６によりブライトが調整され
る。ブライト調整回路６より出力された信号は、ガンマ
補正回路７により、入力映像信号に予め行なわれている
ＣＲＴ用のガンマ特性の除去および表示装置（ＬＣＤ）
の表示特性に適合したガンマ補正を行なう。
【００１７】８は２種類以上のデインタレース方法を選
択可能なデインタレース処理回路であり、動画／静止画
判別回路１０により、動画と判別した場合には、図３に
おいて説明したように、奇数フィールドおよび偶数フィ
ールドの映像信号をそのまま出力し、拡大／縮小処理回
路９により各フィールド毎に３．２倍に拡大することに
より水平ライン数を各々２４０本から７６８本に変換し
てＸＧＡサイズ（１０２４×７６８）の液晶パネルに表
示する。ここで、奇数フィールドと偶数フィールドの画
像はインタレース時のライン配置に合せて垂直方法にず
らして表示する。
択可能なデインタレース処理回路であり、動画／静止画
判別回路１０により、動画と判別した場合には、図３に
おいて説明したように、奇数フィールドおよび偶数フィ
ールドの映像信号をそのまま出力し、拡大／縮小処理回
路９により各フィールド毎に３．２倍に拡大することに
より水平ライン数を各々２４０本から７６８本に変換し
てＸＧＡサイズ（１０２４×７６８）の液晶パネルに表
示する。ここで、奇数フィールドと偶数フィールドの画
像はインタレース時のライン配置に合せて垂直方法にず
らして表示する。
【００１８】また、動画／静止画判別回路１０により、
静止画と判別した場合には、図２において説明したよう
に、デインタレース回路８により、前後関係にある奇数
フィールドのラインと偶数フィールドのラインを交互に
配置することにより、水平ライン４８０本の画像を構成
し、その画像を１．６倍に拡大することにより、７６８
本の映像信号に変換した後に液晶表示パネル１２に表示
する。拡大／縮小回路９より出力された映像信号は、Ｌ
ＣＤ駆動回路１１において、液晶表示パネルのタイミン
グに合せて、映像信号の出力タイミング調整や駆動信号
の発生を行なう。ＬＣＤ駆動回路１１より出力された映
像信号および駆動信号により液晶表示装置１２に表示を
行なう。
静止画と判別した場合には、図２において説明したよう
に、デインタレース回路８により、前後関係にある奇数
フィールドのラインと偶数フィールドのラインを交互に
配置することにより、水平ライン４８０本の画像を構成
し、その画像を１．６倍に拡大することにより、７６８
本の映像信号に変換した後に液晶表示パネル１２に表示
する。拡大／縮小回路９より出力された映像信号は、Ｌ
ＣＤ駆動回路１１において、液晶表示パネルのタイミン
グに合せて、映像信号の出力タイミング調整や駆動信号
の発生を行なう。ＬＣＤ駆動回路１１より出力された映
像信号および駆動信号により液晶表示装置１２に表示を
行なう。
【００１９】また、各種の映像信号に対するマルチスキ
ャン対応により、例えば、ＶＧＡ（６４０×４８０）、
ＳＶＧＡ（８００×６００）、ＳＸＧＡ（１２８０×１
０２４）等の映像信号を、固定された画素数の表示装置
（例えば、ＸＧＡ（１０２４×７６８））に、拡大／縮
小して表示する際においても、本実施例の拡大／縮小回
路９を兼用して用いることができるため、コスト的に有
利である。
ャン対応により、例えば、ＶＧＡ（６４０×４８０）、
ＳＶＧＡ（８００×６００）、ＳＸＧＡ（１２８０×１
０２４）等の映像信号を、固定された画素数の表示装置
（例えば、ＸＧＡ（１０２４×７６８））に、拡大／縮
小して表示する際においても、本実施例の拡大／縮小回
路９を兼用して用いることができるため、コスト的に有
利である。
【００２０】（第２の実施例）図４に上記動画／静止画
判別回路の具体例を示す。入力端子３０１から入力され
た映像信号は、フレームメモリ等の記憶手段３０２によ
り少なくとも１フィールド以上遅延される。遅延した信
号と遅延前の信号を比較回路３０３にて比較することに
より、比較結果が予め設定した値より多いか否かを判断
する。その結果は、レジスタ３０４に貯えられ、予め設
定した値以上になった場合に動画あるいは静止画である
と判断する。３０５のデインタレース回路は、フレーム
メモリにより遅延した信号と遅延前の信号を入力するこ
とにより、デインタレース処理を行なう。３０６はメモ
リコントロール回路である。
判別回路の具体例を示す。入力端子３０１から入力され
た映像信号は、フレームメモリ等の記憶手段３０２によ
り少なくとも１フィールド以上遅延される。遅延した信
号と遅延前の信号を比較回路３０３にて比較することに
より、比較結果が予め設定した値より多いか否かを判断
する。その結果は、レジスタ３０４に貯えられ、予め設
定した値以上になった場合に動画あるいは静止画である
と判断する。３０５のデインタレース回路は、フレーム
メモリにより遅延した信号と遅延前の信号を入力するこ
とにより、デインタレース処理を行なう。３０６はメモ
リコントロール回路である。
【００２１】本構成では、動画／静止画判別回路用の記
憶手段とデインタレース用の記憶手段を兼用することが
可能となるため、低コスト化が可能となる。
憶手段とデインタレース用の記憶手段を兼用することが
可能となるため、低コスト化が可能となる。
【００２２】（第３の実施例）図５に上記動画／静止画
判別回路の他の具体例を示す。入力端子４０１より入力
された映像信号は、記憶手段４０２により少なくとも１
フィールド以上遅延される。遅延した信号と遅延前の信
号を比較回路４０３にて比較することにより、比較結果
が予め設定した値より多いか否かを判断する。その結果
は、レジスタに貯えられ、予め設定した値以上になった
場合に動画あるいは静止画であると判断する。４０５の
デインタレース回路は、デインタレース回路内のフレー
ムメモリにより遅延した信号と遅延前の信号を入力する
ことにより、デインタレース処理を行なう。４０６はメ
モリコントロール回路であり、フィールド内の少なくと
も１つの画素を選択して記憶手段４０２に記憶して、そ
の遅延した信号に対応する異なるフィールドの遅延前の
信号とを比較手段４０３にて比較を行なうためのタイミ
ングを作成する。
判別回路の他の具体例を示す。入力端子４０１より入力
された映像信号は、記憶手段４０２により少なくとも１
フィールド以上遅延される。遅延した信号と遅延前の信
号を比較回路４０３にて比較することにより、比較結果
が予め設定した値より多いか否かを判断する。その結果
は、レジスタに貯えられ、予め設定した値以上になった
場合に動画あるいは静止画であると判断する。４０５の
デインタレース回路は、デインタレース回路内のフレー
ムメモリにより遅延した信号と遅延前の信号を入力する
ことにより、デインタレース処理を行なう。４０６はメ
モリコントロール回路であり、フィールド内の少なくと
も１つの画素を選択して記憶手段４０２に記憶して、そ
の遅延した信号に対応する異なるフィールドの遅延前の
信号とを比較手段４０３にて比較を行なうためのタイミ
ングを作成する。
【００２３】本構成では、動画／静止画判別回路用の記
憶手段とデインタレース用の記憶手段は別途必要となる
が、動画／静止画判別用の記憶手段４０２を少なくとも
１画素分の容量とし、１フィールド毎に比較画素を変更
することにより、表示領域内の動画／静止画の判別を、
安価に構成することが可能となる。また、記憶領域をデ
インタレース回路等と共用しないために、各種のデイン
タレース回路を別途選択して用いることが可能となり、
開発効率の向上や、それぞれの回路を独立して、他の用
途に転用し易いという利点がある。
憶手段とデインタレース用の記憶手段は別途必要となる
が、動画／静止画判別用の記憶手段４０２を少なくとも
１画素分の容量とし、１フィールド毎に比較画素を変更
することにより、表示領域内の動画／静止画の判別を、
安価に構成することが可能となる。また、記憶領域をデ
インタレース回路等と共用しないために、各種のデイン
タレース回路を別途選択して用いることが可能となり、
開発効率の向上や、それぞれの回路を独立して、他の用
途に転用し易いという利点がある。
【００２４】（第４の実施例）図６は、本発明を適用し
た液晶プロジェクタ（反射型液晶表示装置）の駆動回路
系の全体ブロック図を示す。ここで、１３１０はパネル
ドライバであり、図１のＬＣＤ駆動回路１１に相当す
る。パネルドライバ１３１０はＲＧＢ映像信号を極性反
転し、かつ所定の電圧増幅をした液晶駆動信号を形成す
るとともに、対向電極（不図示）の駆動信号、各種タイ
ミング信号等を形成している。１３１２はインターフェ
ースであり、図１のセレクタ４およびそれより前段の部
分に相当する。インターフェース１３１２は各種映像お
よび制御伝送信号を標準映像信号等にデコードしてい
る。また、１３１１はデコーダであり、図１のコントラ
スト調整回路５〜拡大／縮小回路９の部分に相当する。
デコーダ１３１１はインターフェース１３１２からの標
準映像信号をＲＧＢ原色映像信号および同期信号に、即
ち液晶パネル１３０２に対応した画像信号にデコード・
変換している。１３１４はバラストであり、楕円リフレ
クタ１３０７内のアークランプまたはハロゲンランプ等
の光源１３０８を駆動点灯する。１３１５は電源回路で
あり、各回路ブロックに対して電源を供給している。１
３１３は不図示の操作部を内在したコントローラであ
り、図１の動画／静画判別回路１０に相当する部分を含
んでいる。コントローラ１３１３は上記各回路ブロック
を総合的にコントロールするものである。
た液晶プロジェクタ（反射型液晶表示装置）の駆動回路
系の全体ブロック図を示す。ここで、１３１０はパネル
ドライバであり、図１のＬＣＤ駆動回路１１に相当す
る。パネルドライバ１３１０はＲＧＢ映像信号を極性反
転し、かつ所定の電圧増幅をした液晶駆動信号を形成す
るとともに、対向電極（不図示）の駆動信号、各種タイ
ミング信号等を形成している。１３１２はインターフェ
ースであり、図１のセレクタ４およびそれより前段の部
分に相当する。インターフェース１３１２は各種映像お
よび制御伝送信号を標準映像信号等にデコードしてい
る。また、１３１１はデコーダであり、図１のコントラ
スト調整回路５〜拡大／縮小回路９の部分に相当する。
デコーダ１３１１はインターフェース１３１２からの標
準映像信号をＲＧＢ原色映像信号および同期信号に、即
ち液晶パネル１３０２に対応した画像信号にデコード・
変換している。１３１４はバラストであり、楕円リフレ
クタ１３０７内のアークランプまたはハロゲンランプ等
の光源１３０８を駆動点灯する。１３１５は電源回路で
あり、各回路ブロックに対して電源を供給している。１
３１３は不図示の操作部を内在したコントローラであ
り、図１の動画／静画判別回路１０に相当する部分を含
んでいる。コントローラ１３１３は上記各回路ブロック
を総合的にコントロールするものである。
【００２５】図７は図６のプロジェクタの光学系の概念
図である。図７において、１３７２はリフレクタ１３０
７による光源像をしぼり込む集光レンズ、１３７３，１
３７５は平面状の凸型フレネルレンズ、１３７４は光源
からの光をＲ，Ｇ，Ｂに分解する色分解光学素子で、ダ
イクロイックミラー、回析格子等が有効である。
図である。図７において、１３７２はリフレクタ１３０
７による光源像をしぼり込む集光レンズ、１３７３，１
３７５は平面状の凸型フレネルレンズ、１３７４は光源
からの光をＲ，Ｇ，Ｂに分解する色分解光学素子で、ダ
イクロイックミラー、回析格子等が有効である。
【００２６】また、１３７６はＲ，Ｇ，Ｂ光に分離され
たそれぞれの光をＲ，Ｇ，Ｂ３つの液晶パネル１３０２
に導くそれぞれのミラー群、１３７７は各パネル（反射
型液晶素子）１３０２をＲ，Ｇ，Ｂに分離された集光ビ
ームの平行光で照明するための視野レンズである。ま
た、１３７９の位置にはしぼりがある。また、１３８０
は複数のレンズを組み合わせて反射型液晶パネル１３０
２の像を拡大する投射レンズ、１３８１はスクリーン
で、通常、投射光を平行光へ変換するフレネルレンズと
上下、左右に広視野角として表示するレンチキュラレン
ズの２板より構成されると明瞭な高コントラストで明る
い画像を得ることができる。図７では、１色のパネルの
み図示されているが、色分解光学素子１３７４からしぼ
り部１３７９の間は３色それぞれに分離されており、３
板パネルが配置されている。また、反射型液晶パネル表
面にマイクロレンズアレーを設け、異なる入射光を異な
る画素領域に照射させる配置をとることにより、３板の
みならず、単板構成でもカラー表示可能であることは言
うまでもない。
たそれぞれの光をＲ，Ｇ，Ｂ３つの液晶パネル１３０２
に導くそれぞれのミラー群、１３７７は各パネル（反射
型液晶素子）１３０２をＲ，Ｇ，Ｂに分離された集光ビ
ームの平行光で照明するための視野レンズである。ま
た、１３７９の位置にはしぼりがある。また、１３８０
は複数のレンズを組み合わせて反射型液晶パネル１３０
２の像を拡大する投射レンズ、１３８１はスクリーン
で、通常、投射光を平行光へ変換するフレネルレンズと
上下、左右に広視野角として表示するレンチキュラレン
ズの２板より構成されると明瞭な高コントラストで明る
い画像を得ることができる。図７では、１色のパネルの
み図示されているが、色分解光学素子１３７４からしぼ
り部１３７９の間は３色それぞれに分離されており、３
板パネルが配置されている。また、反射型液晶パネル表
面にマイクロレンズアレーを設け、異なる入射光を異な
る画素領域に照射させる配置をとることにより、３板の
みならず、単板構成でもカラー表示可能であることは言
うまでもない。
【００２７】液晶素子１３０２の液晶層に電圧が印加さ
れ、各画素で正反射した光は、１３７９に示すしぼり部
を透過しスクリーン上に投射される。一方、電圧が印加
されずに、液晶層が散乱体となっている時、反射型液晶
素子ヘ入射した光は、等方的に散乱し、１３７９に示す
絞り部の開口を見込む角度の中の散乱光以外は、投射レ
ンズにはいらない。これにより黒を表示する。以上の光
学系からわかるように、本実施例の反射型液晶プロジェ
クタは偏光板が不要で、しかも画素電極の全面が信号光
が高反射率で投射レンズにはいるため、従来よりも２〜
３倍明るい表示が表現できた。
れ、各画素で正反射した光は、１３７９に示すしぼり部
を透過しスクリーン上に投射される。一方、電圧が印加
されずに、液晶層が散乱体となっている時、反射型液晶
素子ヘ入射した光は、等方的に散乱し、１３７９に示す
絞り部の開口を見込む角度の中の散乱光以外は、投射レ
ンズにはいらない。これにより黒を表示する。以上の光
学系からわかるように、本実施例の反射型液晶プロジェ
クタは偏光板が不要で、しかも画素電極の全面が信号光
が高反射率で投射レンズにはいるため、従来よりも２〜
３倍明るい表示が表現できた。
【００２８】
【発明の効果】以上説明したように本発明によれば、イ
ンタレースされた連続する奇数フィールドおよび偶数フ
ィールドの走査線信号を記憶手段に取り込み、連続する
奇数フィールドと偶数フィールドの走査線信号毎に交互
に読み出すことによりデインタレース化を行なう第１の
デインタレースモードと、奇数フィールドまたは偶数フ
ィールド内の走査線信号をフィールド毎に読み出し垂直
方向に拡大処理を行なうことによりデインタレース化を
行なう第２のデインタレースモードを備え、前記走査線
信号をフィールド間にて比較することにより、動画また
は静止画であるかを判断し、静止画と判断した場合には
第１のデインタレースモードにより得たノンインタレー
ス信号により表示装置に表示を行ない、動画と判断した
場合には第２のデインタレースモードにより得たノンイ
ンタレース手法により前記表示装置に表示を行なうよう
にしたため、ビデオカメラ等より入力されるインタレー
ス方式の映像信号であっても、入力映像の特性に最適な
解像度の映像の表示を行なうことができ、それにより、
静止画と動画において各々最適な表示を低コストで実現
することが可能となるため、大画面の表示装置であって
も高画質、高品位の映像を表示することが可能となる。
ンタレースされた連続する奇数フィールドおよび偶数フ
ィールドの走査線信号を記憶手段に取り込み、連続する
奇数フィールドと偶数フィールドの走査線信号毎に交互
に読み出すことによりデインタレース化を行なう第１の
デインタレースモードと、奇数フィールドまたは偶数フ
ィールド内の走査線信号をフィールド毎に読み出し垂直
方向に拡大処理を行なうことによりデインタレース化を
行なう第２のデインタレースモードを備え、前記走査線
信号をフィールド間にて比較することにより、動画また
は静止画であるかを判断し、静止画と判断した場合には
第１のデインタレースモードにより得たノンインタレー
ス信号により表示装置に表示を行ない、動画と判断した
場合には第２のデインタレースモードにより得たノンイ
ンタレース手法により前記表示装置に表示を行なうよう
にしたため、ビデオカメラ等より入力されるインタレー
ス方式の映像信号であっても、入力映像の特性に最適な
解像度の映像の表示を行なうことができ、それにより、
静止画と動画において各々最適な表示を低コストで実現
することが可能となるため、大画面の表示装置であって
も高画質、高品位の映像を表示することが可能となる。
【００２９】特に投影して拡大表示を行なう液晶プロジ
ェクタ等の大画面の表示装置においては拡大表示による
相対的な解像度の劣化やインタレースによるラインフリ
ッカが改善されるため著しい表示解像度、画質の向上を
安価に得ることができる。
ェクタ等の大画面の表示装置においては拡大表示による
相対的な解像度の劣化やインタレースによるラインフリ
ッカが改善されるため著しい表示解像度、画質の向上を
安価に得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係る映像信号処理装
置の回路構成図である。
置の回路構成図である。
【図２】 本発明に係る第１のデインタレース処理方法
の説明図である。
の説明図である。
【図３】 本発明に係る第２のデインタレース処理方法
の説明図である。
の説明図である。
【図４】 本発明の第２の実施例に係る動画／静止画判
別回路を示す図である。
別回路を示す図である。
【図５】 本発明の第３の実施例に係る動画／静止画判
別回路を示す図である。
別回路を示す図である。
【図６】 本発明の第４の実施例に係る液晶プロジェク
タの駆動回路系を示すブロック図である。
タの駆動回路系を示すブロック図である。
【図７】 図６のプロジェクタの光学系の概念図であ
る。
る。
【図８】 従来の表示方法の一例を示す説明図である。
１：デジタル映像入力端子、２：アナログ映像入力端
子、３：Ａ／Ｄ変換器、４：セレクタ回路、５：コント
ラスト調整回路、６：ブライト調整回路、７：ガンマ補
正回路、８：デインタレース処理回路、９：拡大／縮小
処理回路、１０：動画／静止画判別回路、１１：ＬＣＤ
駆動回路、１２：液晶表示装置。
子、３：Ａ／Ｄ変換器、４：セレクタ回路、５：コント
ラスト調整回路、６：ブライト調整回路、７：ガンマ補
正回路、８：デインタレース処理回路、９：拡大／縮小
処理回路、１０：動画／静止画判別回路、１１：ＬＣＤ
駆動回路、１２：液晶表示装置。
Claims (11)
- 【請求項１】 インタレースされた連続する奇数フィー
ルドおよび偶数フィールドの走査線信号を記憶手段に取
り込み、連続する奇数フィールドと偶数フィールドの走
査線信号を走査線毎に交互に読み出すことによりデイン
タレース化を行なう第１のデインタレース手段と、 奇数フィールドまたは偶数フィールド内の走査線信号を
フィールド毎に読み出し垂直方向に拡大処理を行なうこ
とによりデインタレース化を行なう第２のデインタレー
ス手段と、 前記走査線信号をフィールド間にて比較することによ
り、動画であるかまたは静止画であるかを判断し、静止
画と判断した場合には第１のデインタレース手段により
得たノンインタレース信号により表示手段に表示を行な
い、動画と判断した場合には第２のデインタレース手段
により得たノンインタレース信号により前記表示手段に
表示を行なう表示制御手段とを具備することを特徴とす
る映像信号処理装置。 - 【請求項２】 前記記憶手段は少なくとも１フィールド
の走査線信号を記憶し、前記第１のデインタレース手段
は、順次入力される走査線信号と該記憶手段によって略
１フィールド遅延された走査線信号とを交互に読み出す
ことによりデインタレース化を行なうことを特徴とする
請求項１記載の映像信号処理装置。 - 【請求項３】 前記表示制御手段は順次入力される走査
線信号と前記記憶手段によって略１フィールド遅延され
た走査線信号とを比較することにより前記フィールド間
の比較を行なうことを特徴とする請求項２記載の映像信
号処理装置。 - 【請求項４】 前記表示制御手段はインタレースされた
連続する奇数フィールドおよび偶数フィールドの走査線
信号を取り込む第２の記憶手段を備え、入力された走査
線信号と該第２の記憶手段によって少なくとも略１フィ
ールド以上遅延された走査線信号とを比較することによ
り前記フィールド間の比較を行なうことを特徴とする請
求項２記載の映像信号処理装置。 - 【請求項５】 前記第２の記憶手段は少なくとも１画素
以上の画素データを記憶することが可能であることを特
徴とする請求項４記載の映像信号処理装置。 - 【請求項６】 前記表示手段が、液晶表示装置やプラズ
マディスプレイ等のデジタル表示装置または液晶プロジ
ェクタであることを特徴とする請求項１〜５のいずれか
に記載の映像信号処理装置。 - 【請求項７】 インタレース方式の映像信号を入力する
ための少なくとも１つのデジタル映像入力端子と１つの
アナログ映像入力端子を含む複数の接続端子を備えるこ
とを特徴とする請求項６記載の映像信号処理装置。 - 【請求項８】 第１および第２のデインタレース手段に
より得たノンインタレース信号を拡大処理する手段をさ
らに備えることを特徴とする請求項１〜７のいずれかに
記載の映像信号処理装置。 - 【請求項９】 前記拡大手段は、前記ノンインタレース
信号の少なくとも２本の隣接する走査線信号により線形
補間等のフィルタ演算を行なうことにより拡大処理を行
なうことを特徴とする請求項８記載の映像信号処置装
置。 - 【請求項１０】 第１および第２のデインタレース手段
を前記表示制御手段における動画／静止画判別手段の結
果にもとづいて、自動的に切り換えるモードと何れか一
方を強制的に選択可能とするモードとを切り換える手段
をさらに有することを特徴とする請求項１〜９のいずれ
かに記載の映像信号処理装置。 - 【請求項１１】 インタレースされた連続する奇数フィ
ールドおよび偶数フィールドの走査線信号を記憶手段に
取り込み、連続する奇数フィールドと偶数フィールドの
走査線信号を走査線毎に交互に読み出すことによりデイ
ンタレース化を行なう第１のデインタレース手法と、 奇数フィールドまたは偶数フィールド内の走査線信号を
フィールド毎に読み出し垂直方向に拡大処理を行なうこ
とによりデインタレース化を行なう第２のデインタレー
ス手法を備え、 前記走査線信号をフィールド間にて比較することによ
り、動画であるかまたは静止画であるかを判断し、静止
画と判断した場合には第１のデインタレース手法により
得たノンインタレース信号により表示手段に表示を行な
い、動画と判断した場合には第２のデインタレース手法
により得たノンインタレース信号により前記表示手段に
表示を行なうことを特徴とする映像信号処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022750A JP2000224551A (ja) | 1999-01-29 | 1999-01-29 | 映像信号処理装置および方法 |
| US09/493,260 US6507368B1 (en) | 1999-01-29 | 2000-01-28 | Control of image signals in liquid crystal displays |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022750A JP2000224551A (ja) | 1999-01-29 | 1999-01-29 | 映像信号処理装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224551A true JP2000224551A (ja) | 2000-08-11 |
Family
ID=12091380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022750A Pending JP2000224551A (ja) | 1999-01-29 | 1999-01-29 | 映像信号処理装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6507368B1 (ja) |
| JP (1) | JP2000224551A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077778A (ja) * | 2000-08-30 | 2002-03-15 | Matsushita Electric Ind Co Ltd | ビデオプロジェクタ装置 |
| US6894726B2 (en) | 2002-07-05 | 2005-05-17 | Thomson Licensing S.A. | High-definition de-interlacing and frame doubling circuit and method |
| JP2006101407A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置および表示制御方法 |
| JP2007067923A (ja) * | 2005-08-31 | 2007-03-15 | Toshiba Corp | 情報処理装置およびプログラム |
| US7933467B2 (en) | 2006-04-11 | 2011-04-26 | Realtek Semiconductor Corp. | Apparatus and method for categorizing image and related apparatus and method for de-interlacing |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE456253T1 (de) * | 2000-10-31 | 2010-02-15 | Koninkl Philips Electronics Nv | Verfahren und vorrichtung zur anzeige von bildern |
| US7730204B2 (en) * | 2001-03-31 | 2010-06-01 | Siebel Systems, Inc. | Extensible interface for inter-module communication |
| WO2006030388A2 (en) * | 2004-09-15 | 2006-03-23 | Koninklijke Philips Electronics N.V. | Display devices and methods of driving such |
| JPWO2008007745A1 (ja) * | 2006-07-12 | 2009-12-10 | パナソニック株式会社 | 記録再生システム、記録装置、及び再生装置 |
| US8115863B2 (en) * | 2007-04-04 | 2012-02-14 | Freescale Semiconductor, Inc. | Video de-interlacer using pixel trajectory |
| KR101462116B1 (ko) * | 2007-07-25 | 2014-11-17 | 삼성전자 주식회사 | 방송처리장치 및 그 제어방법 |
| TW201513650A (zh) * | 2013-09-24 | 2015-04-01 | 聯詠科技股份有限公司 | 數位電視、電視晶片及顯示方法 |
| US20200137336A1 (en) * | 2018-10-30 | 2020-04-30 | Bae Systems Information And Electronic Systems Integration Inc. | Interlace image sensor for low-light-level imaging |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0280932B1 (en) * | 1987-03-04 | 1992-11-19 | Hitachi, Ltd. | Video system for displaying lower resolution video signals on higher resolution video monitors |
| JP3271143B2 (ja) | 1990-10-22 | 2002-04-02 | ソニー株式会社 | 映像信号処理回路 |
| US5488422A (en) * | 1991-03-19 | 1996-01-30 | Yves C. Faroudja | Video scan converter including the modification of spatially interpolated pixels as a function of temporal detail and motion |
| JP3172323B2 (ja) | 1993-04-28 | 2001-06-04 | 池上通信機株式会社 | 映像信号の方式変換装置 |
| US5850264A (en) * | 1994-06-30 | 1998-12-15 | Intel Corporation | Pseudo interlacing in digital video |
| JPH08317336A (ja) * | 1995-03-15 | 1996-11-29 | Fuji Photo Film Co Ltd | 補間画像データ生成装置および方法 |
| JPH08265708A (ja) | 1995-03-24 | 1996-10-11 | Sharp Corp | 映像信号処理方法および装置 |
| US5661525A (en) * | 1995-03-27 | 1997-08-26 | Lucent Technologies Inc. | Method and apparatus for converting an interlaced video frame sequence into a progressively-scanned sequence |
| US6166772A (en) * | 1997-04-01 | 2000-12-26 | Compaq Computer Corporation | Method and apparatus for display of interlaced images on non-interlaced display |
| US6269484B1 (en) * | 1997-06-24 | 2001-07-31 | Ati Technologies | Method and apparatus for de-interlacing interlaced content using motion vectors in compressed video streams |
| US6262773B1 (en) * | 1997-09-15 | 2001-07-17 | Sharp Laboratories Of America, Inc. | System for conversion of interlaced video to progressive video using edge correlation |
| DE69830661T2 (de) * | 1997-10-06 | 2006-05-04 | Silicon Image, Inc., Sunnyvale | Digitales videosystem und verfahren zur verfuegungstellung desselben |
| US6348949B1 (en) * | 1998-12-22 | 2002-02-19 | Intel Corporation | Deinterlacing a video signal using a motion detector |
-
1999
- 1999-01-29 JP JP11022750A patent/JP2000224551A/ja active Pending
-
2000
- 2000-01-28 US US09/493,260 patent/US6507368B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077778A (ja) * | 2000-08-30 | 2002-03-15 | Matsushita Electric Ind Co Ltd | ビデオプロジェクタ装置 |
| US6894726B2 (en) | 2002-07-05 | 2005-05-17 | Thomson Licensing S.A. | High-definition de-interlacing and frame doubling circuit and method |
| US7468754B2 (en) | 2002-07-05 | 2008-12-23 | Thomson Licensing | High-definition de-interlacing and frame doubling circuit and method |
| JP2006101407A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置および表示制御方法 |
| JP2007067923A (ja) * | 2005-08-31 | 2007-03-15 | Toshiba Corp | 情報処理装置およびプログラム |
| US7933467B2 (en) | 2006-04-11 | 2011-04-26 | Realtek Semiconductor Corp. | Apparatus and method for categorizing image and related apparatus and method for de-interlacing |
Also Published As
| Publication number | Publication date |
|---|---|
| US6507368B1 (en) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185986B2 (en) | Projection type video display apparatus, light deflection device in projection type video display apparatus, and direct-view type video display apparatus | |
| JP4707921B2 (ja) | フレームレートを逓倍する方法、フレームレートマルチプライヤおよびフレームレートダブラ | |
| US6507368B1 (en) | Control of image signals in liquid crystal displays | |
| JP2006153914A (ja) | 液晶プロジェクタ装置 | |
| EP0968605B1 (en) | Display apparatus and method | |
| EP1526496A2 (en) | Display system for an interlaced image frame with a wobbling device | |
| JPH08137439A (ja) | 液晶表示装置及び液晶表示方法 | |
| JPH11101949A (ja) | 照明手段と当該手段を用いた照明装置及び投写型表示装置 | |
| JP3829479B2 (ja) | 表示装置及びその駆動方法 | |
| JP2004302045A (ja) | 映像表示装置 | |
| JP3054423B2 (ja) | 液晶プロジェクタ | |
| JPH1188806A (ja) | 書画用カメラ付き液晶プロジェクタ | |
| JPH0537948A (ja) | 投写型デイスプレイ装置 | |
| JPH11281951A (ja) | 表示装置の駆動方法及び表示装置 | |
| JPH0695063A (ja) | 投写型表示装置の制御方法 | |
| JPH09135411A (ja) | 表示装置 | |
| JPH08314408A (ja) | 液晶表示装置用画像出力装置及び液晶表示装置 | |
| JPH052217A (ja) | 液晶パネル投射装置 | |
| EP1761073A1 (en) | Color display and camera with a respective viewfinder display | |
| JP2008072300A (ja) | 映像表示装置 | |
| JP3086542B2 (ja) | 液晶プロジェクタ装置 | |
| JPH08163477A (ja) | 投写型液晶表示装置 | |
| JPH066734A (ja) | 液晶パネルを用いた投射装置における液晶パネルのライン走査方法 | |
| JPH09247587A (ja) | マトリクス型表示装置 | |
| JPH11133925A (ja) | 画像表示装置 |