JP2000228465A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000228465A
JP2000228465A JP11029479A JP2947999A JP2000228465A JP 2000228465 A JP2000228465 A JP 2000228465A JP 11029479 A JP11029479 A JP 11029479A JP 2947999 A JP2947999 A JP 2947999A JP 2000228465 A JP2000228465 A JP 2000228465A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor element
resin
resin layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11029479A
Other languages
English (en)
Other versions
JP3756689B2 (ja
Inventor
Nobuhito Oouchi
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP02947999A priority Critical patent/JP3756689B2/ja
Priority to US09/497,684 priority patent/US6271588B1/en
Publication of JP2000228465A publication Critical patent/JP2000228465A/ja
Priority to US09/878,375 priority patent/US6734092B2/en
Priority to US10/800,693 priority patent/US20040173895A1/en
Application granted granted Critical
Publication of JP3756689B2 publication Critical patent/JP3756689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の裏面が剥き出しの場合は外力や
異物でクラックが生じ易く、また反りが発生して表面研
磨が難しくなるという問題があり、裏面をも樹脂封止し
た場合は半導体装置が厚くなるという課題があった。 【解決手段】 樹脂封止の前に半導体素子１の裏面に保
護テープ２０を接着し、半導体素子１の主面のみを樹脂
層５により樹脂封止するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に樹
脂封止型半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、携帯機器が急速に普及し、これに
伴ってその中に搭載される樹脂封止型半導体装置も薄
型、小型、軽量のものが要求されるようになっており、
これらに対応するために数多くのものが提案されてい
る。
【０００３】その１つとして例えば図４に示すような従
来の半導体装置がある。半導体素子１の主面に形成した
電極パッド２に銅（Ｃｕ）の再配線３を電気的に接続さ
せ、更に、再配線３に接続して約１５０μｍ高さのＣｕ
ポスト４を形成している。そしてそのＣｕポスト４の高
さに樹脂層５を形成して封止し、露出したＣｕポスト４
の先端部には半田ボール６等の金属で外部接続用端子が
形成されている。
【０００４】ここまでの工程はすべて半導体素子１が複
数ならんでいるウエハ状態で処理され、最後にダイシン
グ処理されて個片化される。このような半導体装置は半
導体素子の大きさに極めて近い、いわゆるチップサイズ
パッケージの半導体装置となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、図５に従来の樹脂封止工程を示したよう
に、Ｃｕポスト４を完全に覆うように樹脂封止する際、
複数の半導体素子１から成るウエハを上型７と下型８か
ら成るモールド金型にセットする。
【０００６】このとき、モールド金型内のよごれなどの
異物が半導体素子１の裏面に接触して傷をつけ、更には
クラック９に至ることがある。
【０００７】その後、樹脂キュアした後、Ｃｕポスト４
の先端を露出するため、図６に従来の表面研磨工程を示
したように、研磨剤１０によって表面研磨する。
【０００８】研磨するために、ウエハを研磨ステージ１
１の真空孔１２から真空引きで固定するが、ウエハが反
っているため真空引きがうまくいかず、表面研磨ができ
ない場合が生ずる。
【０００９】このウエハの反りは、ウエハ（半導体素子
１）とその上に封止されている樹脂層５との膨張係数の
差で生じ、樹脂層５の厚み、材料の種類によって多かれ
少かれ起こるものである。
【００１０】また、最近では、半導体素子の主面だけで
なく、裏面にも封止樹脂層を形成したものが提案されて
いるが、樹脂注入が両面になり、その分樹脂層が厚くな
るという問題があった。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ため、本発明は半導体素子の主面を樹脂層で樹脂封止
し、裏面に保護テープを接着するようにしたものであ
る。
【００１２】
【発明の実施の形態】図１は本発明の実施形態を示す断
面図で、図４と同じ構成要素には同じ符号を付してあ
る。
【００１３】半導体素子１の主面に電極パッド２を形成
し、電極パッド２に電気的接続手段であるＣｕの再配線
３を接続し、更に再配線３に電気的接続手段であるＣｕ
ポスト４を接続させて所定の高さに形成し、その主面を
樹脂層５で樹脂封止し、露出しているＣｕポスト４の先
端部に外部接続用端子の半田ボール６を取り付けてあ
る。
【００１４】そして、半導体素子１の裏面に保護テープ
２０を接着している。保護テープ２０は接着機能を備え
た硬化した合成樹脂例えばポリイミドやエポキシ系の樹
脂で形成され、脆弱材料である半導体素子１の裏面を保
護している。
【００１５】以上のように、本発明の実施形態によれ
ば、半導体素子１の裏面を保護テープ２０で接着して保
護するので、何らかの外力が加わったり、異物が接触す
ることによるクラックを防止することができ、また半導
体素子１の主面のみを樹脂封止し、裏面に保護テープ２
０を接着しているので、樹脂注入が片面のため充填し易
く、厚さの薄いチップサイズパッケージの半導体装置を
実現することができる。
【００１６】図２は本発明の半導体装置の製造方法を示
す図で、それぞれ各製造工程を断面図で示している。
【００１７】（ａ）は複数の半導体素子１から成り、半
導体素子１の主面に電極パッド２を形成し、この電極パ
ッド２に電気的接続手段であるＣｕの再配線３、Ｃｕポ
スト４を接続するように設けたウエハを準備する工程を
示している。
【００１８】（ｂ）はこのウエハの裏面にウエハとほぼ
同じサイズで保護テープ２０を接着する工程を示してお
り、電極パッド２、再配線３の表示は以下の図面を含め
て省略している。
【００１９】保護テープ２０を接着してウエハの裏面に
貼り付ける方法は通常のダイシングテープの場合と同様
である。
【００２０】（ｃ）は樹脂封止工程を示したもので、裏
面に保護テープ２０が貼り付けられたウエハを上型７と
下型８から成るモールド金型にセットし、Ｃｕポスト４
を完全に覆うように樹脂を充填し、熱処理して樹脂層５
を形成し、半導体素子１の主面を樹脂封止する。
【００２１】この時、ウエハ（半導体素子１）の裏面は
保護テープ２０でカバーされているので、金型内のよご
れなどの異物がウエハの裏面に接触することがなく、半
導体素子１にクラックが発生することを防止できる。
【００２２】（ｄ）は表面研磨工程を示したもので、ウ
エハを研磨ステージ１１に真空孔１２からの真空引きで
固定する。
【００２３】ウエハの裏面は保護テープ２０が接着され
ているので、従来のようにウエハが反ることもなく、研
磨ステージ１１にきちんと固定され、研磨剤１０によっ
てＣｕポスト４の先端部が露出するまで研磨される。
【００２４】ウエハの反りはウエハ（半導体素子１）と
その主面を封止している樹脂層５との膨張係数の差で生
じるものであるが、裏面に保護テープ２０を貼り付けた
ことによってウエハの表裏で膨張、収縮にバランスがと
れ、反りが低減されている。このため、ウエハの研磨ス
テージ１１への固定が容易になり、表面研磨が確実に行
えるようになった。
【００２５】（ｅ）は樹脂層５の表面に露出したＣｕポ
スト４の先端部に外部接続用端子である半田ボール６を
取り付ける工程を示している。
【００２６】（ｆ）は上記した工程を終えたウエハを切
断刃１３によって切断線１４でカットし、個片化する工
程を示している。
【００２７】上記したように、樹脂封止が半導体素子１
の片面だけなので、半導体装置を薄くすることができる
が、更に薄くするためには、ウエハの裏面を研磨するこ
とが行われる。
【００２８】この裏面研磨は（ｄ）に示した表面研磨工
程の後に行われるが、この際、ウエハの裏面から保護テ
ープ２０をＵＶ（紫外線）照射で剥離し、その後、裏面
研磨することになる。この時点では熱処理はないので、
保護テープ２０を剥がしても何ら問題はない。
【００２９】なお、上記の例では、電気的接続手段とし
て再配線３、Ｃｕポスト４で、また外部接続用端子とし
て半田ボール６で説明したが、これに限定されるもので
はない。
【００３０】
【発明の効果】上記したように、本発明によれば、半導
体素子の裏面に保護テープを接着しているので、外力や
異物になるクラックの発生を防止でき、また、半導体素
子の主面のみを樹脂封止するので、樹脂の充填が容易で
厚さを薄くすることができる。
【００３１】また、樹脂封止工程の前にウエハの裏面に
保護テープを接着するので、樹脂封止工程でのウエハへ
の傷の低減、ウエハの反りの防止が図れ、表面研磨工程
の容易化を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す断面図
【図２】本発明の製造方法を示す図（その１）
【図３】本発明の製造方法を示す図（その２）
【図４】従来の構造を示す断面図
【図５】従来の樹脂封止工程を示す図
【図６】従来の表面研磨工程を示す図
【符号の説明】
１ 半導体素子 ２ 電極パッド ３ 再配線 ４ Ｃｕポスト ５ 樹脂層 ６ 半田ボール ７ 上型 ８ 下型 １０ 研磨剤 １１ 研磨ステージ １２ 真空孔 １３ 切断刃 ２０ 保護テープ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の主面に電極パッドを形成
    し、前記主面を樹脂層で樹脂封止し、前記樹脂層を通し
    て前記電極パッドと外部接続用端子を電気的に接続した
    半導体装置において、 前記半導体素子の裏面に保護テープを接着したことを特
    徴とする半導体装置。
  2. 【請求項２】 前記保護テープが接着機能を備えた硬化
    した合成樹脂で形成されたことを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 半導体素子の主面に電極パッドを形成
    し、前記電極パッドに電気的接続手段を設けたウエハを
    準備する工程と、 前記ウエハの裏面に保護テープを接着する工程と、 金型にセットして前記半導体素子の主面を樹脂層により
    樹脂封止する工程と、 前記樹脂層の表面を研磨する工程と、 前記樹脂層の表面に露出した前記電気的接続手段に外部
    接続用端子を取り付ける工程と、 前記工程を終えたウエハを個片化する工程と、 を備えたことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、 前記樹脂層の表面を研磨する工程の後に、前記保護テー
    プを剥離し、前記ウエハの裏面を研磨する工程を備えた
    ことを特徴とする半導体装置の製造方法。
JP02947999A 1999-02-08 1999-02-08 半導体装置及びその製造方法 Expired - Fee Related JP3756689B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02947999A JP3756689B2 (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法
US09/497,684 US6271588B1 (en) 1999-02-08 2000-02-04 Semiconductor device and manufacturing method thereof
US09/878,375 US6734092B2 (en) 1999-02-08 2001-06-12 Semiconductor device and manufacturing method thereof
US10/800,693 US20040173895A1 (en) 1999-02-08 2004-03-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02947999A JP3756689B2 (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000228465A true JP2000228465A (ja) 2000-08-15
JP3756689B2 JP3756689B2 (ja) 2006-03-15

Family

ID=12277233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02947999A Expired - Fee Related JP3756689B2 (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6271588B1 (ja)
JP (1) JP3756689B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2008072108A (ja) * 2007-09-03 2008-03-27 Lintec Corp チップ用保護膜形成用シート

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
US6929971B2 (en) * 2001-04-04 2005-08-16 Texas Instruments Incorporated Semiconductor device and its manufacturing method
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US7001083B1 (en) * 2001-09-21 2006-02-21 National Semiconductor Corporation Technique for protecting photonic devices in optoelectronic packages with clear overmolding
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
CN102124563B (zh) * 2008-06-30 2013-07-17 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2008072108A (ja) * 2007-09-03 2008-03-27 Lintec Corp チップ用保護膜形成用シート

Also Published As

Publication number Publication date
US20010046764A1 (en) 2001-11-29
JP3756689B2 (ja) 2006-03-15
US20040173895A1 (en) 2004-09-09
US6271588B1 (en) 2001-08-07
US6734092B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
JP3339838B2 (ja) 半導体装置およびその製造方法
US6548376B2 (en) Methods of thinning microelectronic workpieces
US6528894B1 (en) Use of nitrides for flip-chip encapsulation
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6338980B1 (en) Method for manufacturing chip-scale package and manufacturing IC chip
JP4653447B2 (ja) 半導体装置の製造方法
US6946328B2 (en) Method for manufacturing semiconductor devices
JP2003234359A (ja) 半導体装置の製造方法
US20080014719A1 (en) Semiconductor device and manufacturing method for the same
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP2006303482A (ja) 固体撮像装置の製造方法
JP2006303481A (ja) 固体撮像装置の製造方法、及び固体撮像装置
US20190378803A1 (en) Semiconductor package and manufacturing method thereof
JP2000228465A (ja) 半導体装置及びその製造方法
JP2022123045A (ja) 半導体装置の製造方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
US6500764B1 (en) Method for thinning a semiconductor substrate
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
KR100688064B1 (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
US12266583B2 (en) Flip chip package unit and associated packaging method
TW202030806A (zh) 半導體裝置之製造方法
JP2005045041A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees