JP2000236032A - マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング - Google Patents
マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージングInfo
- Publication number
- JP2000236032A JP2000236032A JP2000036313A JP2000036313A JP2000236032A JP 2000236032 A JP2000236032 A JP 2000236032A JP 2000036313 A JP2000036313 A JP 2000036313A JP 2000036313 A JP2000036313 A JP 2000036313A JP 2000236032 A JP2000236032 A JP 2000236032A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- metal layer
- integrated circuit
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/216—Waveguides, e.g. strip lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【課題】 ＭＭＩＣチップ（３８）の上面を上にした状
態を維持するワイヤレスＭＭＩＣチップパッケージング
機構を提供する。 【解決手段】 ＭＭＩＣチップ（３８）は固定具（４
２）のキャビティ（４０）内に位置し、チップ（３８）
の裏面金属層（４４）は導電性エポキシ層（４８）によ
って固定具（４２）に取り付けられる。ＲＦおよびＤＣ
バイア・フィードスルー（６２、６４）は効果的にチッ
プ（３８）を通過し、裏面金属層（４４）の分離アイラ
ンド（７０）に電気的に接続される。マイクロストリッ
プ（５４）および電気トレース（５４）、チップ（３
８）の下に延びる基板（５２、５６）を設け、マイクロ
ストリップ（５４）およびトレース（５６）の端部を分
離アイランド（７０）と電気的に接続させる。他の設計
では、基板（８０）はチップ（３８）の裏面を完全に横
切るように延び、グラウンド・バイア（８４）は基板
（８０）を通って延び裏面金属層（４４）を固定具（４
２）に接続させる。
態を維持するワイヤレスＭＭＩＣチップパッケージング
機構を提供する。 【解決手段】 ＭＭＩＣチップ（３８）は固定具（４
２）のキャビティ（４０）内に位置し、チップ（３８）
の裏面金属層（４４）は導電性エポキシ層（４８）によ
って固定具（４２）に取り付けられる。ＲＦおよびＤＣ
バイア・フィードスルー（６２、６４）は効果的にチッ
プ（３８）を通過し、裏面金属層（４４）の分離アイラ
ンド（７０）に電気的に接続される。マイクロストリッ
プ（５４）および電気トレース（５４）、チップ（３
８）の下に延びる基板（５２、５６）を設け、マイクロ
ストリップ（５４）およびトレース（５６）の端部を分
離アイランド（７０）と電気的に接続させる。他の設計
では、基板（８０）はチップ（３８）の裏面を完全に横
切るように延び、グラウンド・バイア（８４）は基板
（８０）を通って延び裏面金属層（４４）を固定具（４
２）に接続させる。
Description
【０００１】
【発明の属する技術分野】本発明は一般に集積回路チッ
プのワイヤレス・パッケージング（ｗｉｒｅｌｅｓｓ
ｐａｃｋａｇｉｎｇ）に関し、特に上部回路層からチッ
プ内に延びチップの裏面に至るＲＦおよびＤＣバイアフ
ィードスルー（ｖｉａ ｆｅｅｄｔｈｒｏｕｇｈ）を設
け、ＲＦおよびＤＣ入力および出力をチップ裏面に相対
的に配置された基板上に形成されるマイクロストリップ
およびトレースに直接接続することを含むＭＭＩＣチッ
プのワイヤレス・パッケージングに関する。
プのワイヤレス・パッケージング（ｗｉｒｅｌｅｓｓ
ｐａｃｋａｇｉｎｇ）に関し、特に上部回路層からチッ
プ内に延びチップの裏面に至るＲＦおよびＤＣバイアフ
ィードスルー（ｖｉａ ｆｅｅｄｔｈｒｏｕｇｈ）を設
け、ＲＦおよびＤＣ入力および出力をチップ裏面に相対
的に配置された基板上に形成されるマイクロストリップ
およびトレースに直接接続することを含むＭＭＩＣチッ
プのワイヤレス・パッケージングに関する。
【０００２】
【従来技術】ミリメートル波および／またはマイクロ波
集積回路（ＭＭＩＣ）チップは、ミリメートル波および
マイクロ波周波数で信号を伝送する様々な種類の電気シ
ステムに使用されている。一般にミリメートル波または
マイクロ波電気システムは、適切なハウジング内にパッ
ケージされている単一または複数のＭＭＩＣチップを含
む。基板はハウジング内に配置されてマイクロストリッ
プなどを支持し、ＭＭＩＣチップ間でＲＦ接続を行い、
またチップに対してＤＣ電力（パワー）入力接続を行
う。これらの波長での高周波数信号には、最新のＭＭＩ
Ｃ組立技術に適したチップへの特殊化したＲＦおよびＤ
Ｃ入出力接続が必要であり、また費用効率を高めるよう
損失を最小にすることも求められている。
集積回路（ＭＭＩＣ）チップは、ミリメートル波および
マイクロ波周波数で信号を伝送する様々な種類の電気シ
ステムに使用されている。一般にミリメートル波または
マイクロ波電気システムは、適切なハウジング内にパッ
ケージされている単一または複数のＭＭＩＣチップを含
む。基板はハウジング内に配置されてマイクロストリッ
プなどを支持し、ＭＭＩＣチップ間でＲＦ接続を行い、
またチップに対してＤＣ電力（パワー）入力接続を行
う。これらの波長での高周波数信号には、最新のＭＭＩ
Ｃ組立技術に適したチップへの特殊化したＲＦおよびＤ
Ｃ入出力接続が必要であり、また費用効率を高めるよう
損失を最小にすることも求められている。
【０００３】あるＭＭＩＣチップ・パッケージング設計
においては、ＭＭＩＣチップに対するＲＦ入力及び出力
並びにＤＣ電源入力にリボンボンド（ｒｉｂｂｏｎｂｏ
ｎｄ）およびワイヤーボンド（ｗｉｒｅｂｏｎｄ）接続
を使用して、チップを基板上のマイクロストリップに接
続している。図１は、このような電気接続を使用してい
る従来のＭＭＩＣチップ１０の平面図である。ＭＭＩＣ
チップ１０は、適切な導電性エポキシ、ハンダなどによ
ってパッケージング固定具１４のキャビティ１２内にそ
の裏面が取り付けられ、チップ１０を位置決めし、これ
を保護する。固定具１４は、アルミニウムや真鍮（黄
銅）などの適切な導電性材料で作ることができ、そして
一般的にはグラウンドなどの基準電位に接続される。チ
ップ１０は、チップの裏側表面全体を覆うグラウンド平
面として機能する背面金属層１６を含んでいる。金属層
１６と固定具１４との間のエポキシまたはハンダ接続に
より、チップ１０に対して共通基準電位接続が行われ
る。別の設計においては、背面金属層１６はバイアス電
位やフリー・フローティング（ｆｒｅｅ ｆｌｏａｔｉ
ｎｇ）などにあってもよい。電気的レイアウト部１８は
ＧａＡｓ基板上に形成され、特定の用途によって決定さ
れるＭＭＩＣチップ１０に関連する電気部品を含んでい
る。この平面図においては、以下に説明するチップ１０
に対する入出力接続を分かりやすく図示するために、層
１６のサイズをレイアウト部１８に対して誇張して示し
ている。
においては、ＭＭＩＣチップに対するＲＦ入力及び出力
並びにＤＣ電源入力にリボンボンド（ｒｉｂｂｏｎｂｏ
ｎｄ）およびワイヤーボンド（ｗｉｒｅｂｏｎｄ）接続
を使用して、チップを基板上のマイクロストリップに接
続している。図１は、このような電気接続を使用してい
る従来のＭＭＩＣチップ１０の平面図である。ＭＭＩＣ
チップ１０は、適切な導電性エポキシ、ハンダなどによ
ってパッケージング固定具１４のキャビティ１２内にそ
の裏面が取り付けられ、チップ１０を位置決めし、これ
を保護する。固定具１４は、アルミニウムや真鍮（黄
銅）などの適切な導電性材料で作ることができ、そして
一般的にはグラウンドなどの基準電位に接続される。チ
ップ１０は、チップの裏側表面全体を覆うグラウンド平
面として機能する背面金属層１６を含んでいる。金属層
１６と固定具１４との間のエポキシまたはハンダ接続に
より、チップ１０に対して共通基準電位接続が行われ
る。別の設計においては、背面金属層１６はバイアス電
位やフリー・フローティング（ｆｒｅｅ ｆｌｏａｔｉ
ｎｇ）などにあってもよい。電気的レイアウト部１８は
ＧａＡｓ基板上に形成され、特定の用途によって決定さ
れるＭＭＩＣチップ１０に関連する電気部品を含んでい
る。この平面図においては、以下に説明するチップ１０
に対する入出力接続を分かりやすく図示するために、層
１６のサイズをレイアウト部１８に対して誇張して示し
ている。
【０００４】チップ１０はチップ１０を通って延び、層
１６に接続される複数のグラウンド・バイア２０を含ん
でおり、それによってチップ１０のレイアウト部１８内
の電気部品を共通基準電位に接続させている。複数のＤ
Ｃパッド２２は、チップ１０の上部に取り付けられ、固
定具１４に延びる導電性トレース２４にワイヤーボンド
２６によって電気的に接続されている。ＤＣパッド２２
はレイアウト部１８の部品に適切に接続され、チップ１
０内の部品に印加されるＤＣ電圧電位を供給する。マイ
クロストリップ２８は固定具１４内に配置された非導電
性基板３０上でパターン化され、高周波ＲＦマイクロ波
またはミリメートル波信号の授受をチップ１０との間で
行う。図示するように、基板３０は固定具１４を通って
キャビティ１２に延びている。リボンボンド３２は、マ
イクロストリップ２８と、チップ１０の上部にある導電
性パッド３４とに電気的に接続されている。パッド３４
はチップ１０上のマイクロストリップ線路（ライン）３
６に電気的に接続されて、高周波ＲＦ信号をレイアウト
部１８の電気部品に送る。従来技術から分かるように、
パッド３４に隣接して設けられているグラウンド・バイ
ア２０により、ウエハー上での測定機能あるいは共面接
続（ｃｏ−ｐｌａｎａｒ ｃｏｎｎｅｃｔｉｏｎ）の適
用が可能となる。一般に、リボンバンド３２は弓形構造
となっており、熱および機械的応力に遊びを与えてい
る。この設計では、基板３０はチップ１０と同じ水平面
にあり、マイクロストリップ２８はチップ１０の上面と
実質的に平行になっているため、ワイヤーボンド２６お
よびリボンボンド３２によりチップ１０の上面への電気
的接続が効率よく確立される。
１６に接続される複数のグラウンド・バイア２０を含ん
でおり、それによってチップ１０のレイアウト部１８内
の電気部品を共通基準電位に接続させている。複数のＤ
Ｃパッド２２は、チップ１０の上部に取り付けられ、固
定具１４に延びる導電性トレース２４にワイヤーボンド
２６によって電気的に接続されている。ＤＣパッド２２
はレイアウト部１８の部品に適切に接続され、チップ１
０内の部品に印加されるＤＣ電圧電位を供給する。マイ
クロストリップ２８は固定具１４内に配置された非導電
性基板３０上でパターン化され、高周波ＲＦマイクロ波
またはミリメートル波信号の授受をチップ１０との間で
行う。図示するように、基板３０は固定具１４を通って
キャビティ１２に延びている。リボンボンド３２は、マ
イクロストリップ２８と、チップ１０の上部にある導電
性パッド３４とに電気的に接続されている。パッド３４
はチップ１０上のマイクロストリップ線路（ライン）３
６に電気的に接続されて、高周波ＲＦ信号をレイアウト
部１８の電気部品に送る。従来技術から分かるように、
パッド３４に隣接して設けられているグラウンド・バイ
ア２０により、ウエハー上での測定機能あるいは共面接
続（ｃｏ−ｐｌａｎａｒ ｃｏｎｎｅｃｔｉｏｎ）の適
用が可能となる。一般に、リボンバンド３２は弓形構造
となっており、熱および機械的応力に遊びを与えてい
る。この設計では、基板３０はチップ１０と同じ水平面
にあり、マイクロストリップ２８はチップ１０の上面と
実質的に平行になっているため、ワイヤーボンド２６お
よびリボンボンド３２によりチップ１０の上面への電気
的接続が効率よく確立される。
【０００５】前記の設計におけるワイヤーボンド２６と
リボンボンド３２を使用する接続技術には、多数の欠点
がある。特にこの技術は、作業者がワイヤーボンド及び
リボンボンド接続を注意して行う必要があるという点に
おいて、幾分作業集約的である。また、リボンボンド３
２はＭＭＩＣチップ１０と直列の限定されたインダクタ
ンスを与えるので、ＭＭＩＣチップ１０へのリボンボン
ドの接続により、チップの性能が低下してしまう。この
リボンボンドのインダクタンスは性能を劣化させるもの
であり、これはマイクロ波およびミリメートル波周波数
では非常に顕著となる。従来、各リボンボンド３２によ
って生成されたインダクタンスについては、リボンボン
ド３２のインダクタンスを打ち消し、また誘導リアクタ
ンスによる回路性能の劣化を防ぐオープン回路スタブ整
合ネットワークを含むオフチップ（外部）整合ネットワ
ーク（図示せず）を使用可能であることが知られてい
る。しかし、このインダクタンス補償方法は、時間がか
かるために実施が難しく、また接続リボンの長さと厚さ
によって個別に基板を設計する必要がある。
リボンボンド３２を使用する接続技術には、多数の欠点
がある。特にこの技術は、作業者がワイヤーボンド及び
リボンボンド接続を注意して行う必要があるという点に
おいて、幾分作業集約的である。また、リボンボンド３
２はＭＭＩＣチップ１０と直列の限定されたインダクタ
ンスを与えるので、ＭＭＩＣチップ１０へのリボンボン
ドの接続により、チップの性能が低下してしまう。この
リボンボンドのインダクタンスは性能を劣化させるもの
であり、これはマイクロ波およびミリメートル波周波数
では非常に顕著となる。従来、各リボンボンド３２によ
って生成されたインダクタンスについては、リボンボン
ド３２のインダクタンスを打ち消し、また誘導リアクタ
ンスによる回路性能の劣化を防ぐオープン回路スタブ整
合ネットワークを含むオフチップ（外部）整合ネットワ
ーク（図示せず）を使用可能であることが知られてい
る。しかし、このインダクタンス補償方法は、時間がか
かるために実施が難しく、また接続リボンの長さと厚さ
によって個別に基板を設計する必要がある。
【０００６】ＭＭＩＣチップにＲＦ入力および出力を供
給する他の方法としては、リボンボンドを使用しないも
のが従来知られている。１つの方法は一般にフリップチ
ップ（ｆｌｉｐ−ｃｈｉｐ）回路技術と呼ばれており、
ＭＭＩＣチップにワイヤレス接続を行うものである。フ
リップチップ回路技術においては、処理を施したＭＭＩ
Ｃチップ１０の面（上面）を、裏面の金属層ではなく接
続基板にハンダ付けまたはエポキシ樹脂接着する。図１
を参照すると、フリップチップ設計においては、チップ
１０を反転させ、電気的レイアウト部１８の種々の接続
点を取付基板上のトレースの上に形成されたハンダ・バ
ンプ（突起）部分などに電気的に接続させてチップ１０
と適切に接続させることができる。
給する他の方法としては、リボンボンドを使用しないも
のが従来知られている。１つの方法は一般にフリップチ
ップ（ｆｌｉｐ−ｃｈｉｐ）回路技術と呼ばれており、
ＭＭＩＣチップにワイヤレス接続を行うものである。フ
リップチップ回路技術においては、処理を施したＭＭＩ
Ｃチップ１０の面（上面）を、裏面の金属層ではなく接
続基板にハンダ付けまたはエポキシ樹脂接着する。図１
を参照すると、フリップチップ設計においては、チップ
１０を反転させ、電気的レイアウト部１８の種々の接続
点を取付基板上のトレースの上に形成されたハンダ・バ
ンプ（突起）部分などに電気的に接続させてチップ１０
と適切に接続させることができる。
【０００７】しかし、フリップチップ回路技術にも幾つ
かの欠点がある。その欠点として、ＭＭＩＣチップ表面
が空気循環による熱対流を利用できないためにＭＭＩＣ
チップと取付基板との間に熱が閉じこめられてしまうと
いう問題が含まれている。また、ＭＭＩＣチップの表面
は取付基板で覆われるため、ＭＭＩＣチップを基板に取
り付けた後に、ＭＭＩＣチップの機構に異常がないか目
視点検を行うことができず、さらにＭＭＩＣチップと基
板との電気接続部分は露出していないため、接続部分を
チェックすることができない。また、回路は共面技術で
設計しなければならない。共面技術は、マイクロ波周波
数、放熱、チップサイズの点において顕著な欠点があ
り、また低レベルの回路複雑性のみで可能である。また
チップを反転させて基板に取り付ける場合、回路性能は
上面を上にした状態でチップを試験したときの性能とは
異なってしまう。
かの欠点がある。その欠点として、ＭＭＩＣチップ表面
が空気循環による熱対流を利用できないためにＭＭＩＣ
チップと取付基板との間に熱が閉じこめられてしまうと
いう問題が含まれている。また、ＭＭＩＣチップの表面
は取付基板で覆われるため、ＭＭＩＣチップを基板に取
り付けた後に、ＭＭＩＣチップの機構に異常がないか目
視点検を行うことができず、さらにＭＭＩＣチップと基
板との電気接続部分は露出していないため、接続部分を
チェックすることができない。また、回路は共面技術で
設計しなければならない。共面技術は、マイクロ波周波
数、放熱、チップサイズの点において顕著な欠点があ
り、また低レベルの回路複雑性のみで可能である。また
チップを反転させて基板に取り付ける場合、回路性能は
上面を上にした状態でチップを試験したときの性能とは
異なってしまう。
【０００８】
【発明が解決しようとする課題】そのため、放熱および
取り付けたＭＭＩＣチップのトラブルシュート（故障修
理）を可能にするワイヤレスＭＭＩＣチップ相互接続方
法が必要となる。従って、本発明の目的は、ＭＭＩＣマ
イクロストリップ回路のワイヤレスＭＭＩＣチップ・パ
ッケージング機構を提供することにある。
取り付けたＭＭＩＣチップのトラブルシュート（故障修
理）を可能にするワイヤレスＭＭＩＣチップ相互接続方
法が必要となる。従って、本発明の目的は、ＭＭＩＣマ
イクロストリップ回路のワイヤレスＭＭＩＣチップ・パ
ッケージング機構を提供することにある。
【０００９】
【課題を解決するための手段】本発明の教示によれば、
ＭＭＩＣチップが表面を上にした状態で取り付けられる
ワイヤレスＭＭＩＣチップ・パッケージング技術が開示
される。チップは固定具のキャビティ内に位置し、チッ
プの裏面金属層が導電性エポキシ接着などで固定具に取
り付けられる。ＲＦおよびＤＣバイア・フィードスルー
は効果的にチップを通るように設置され、裏面の金属層
に設計された隔離導電性アイランドに電気的に接続され
る。基板は、マイクロストリップおよび電気トレースを
支持し、またチップの下のキャビティに達するように設
けられているので、マイクロストリップおよびトレース
の端部は隔離アイランドに電気的に接続される。導電性
パッドはチップの上面に設けられており、ＲＦおよびＤ
Ｃバイア・フィードスルーに接続されて、利用可能な試
験位置を形成している。他の設計では、基板はチップの
背面を完全に横切って延びており、またグラウンド・バ
イアは基板を通って裏面の金属層を固定具に接続させ
る。
ＭＭＩＣチップが表面を上にした状態で取り付けられる
ワイヤレスＭＭＩＣチップ・パッケージング技術が開示
される。チップは固定具のキャビティ内に位置し、チッ
プの裏面金属層が導電性エポキシ接着などで固定具に取
り付けられる。ＲＦおよびＤＣバイア・フィードスルー
は効果的にチップを通るように設置され、裏面の金属層
に設計された隔離導電性アイランドに電気的に接続され
る。基板は、マイクロストリップおよび電気トレースを
支持し、またチップの下のキャビティに達するように設
けられているので、マイクロストリップおよびトレース
の端部は隔離アイランドに電気的に接続される。導電性
パッドはチップの上面に設けられており、ＲＦおよびＤ
Ｃバイア・フィードスルーに接続されて、利用可能な試
験位置を形成している。他の設計では、基板はチップの
背面を完全に横切って延びており、またグラウンド・バ
イアは基板を通って裏面の金属層を固定具に接続させ
る。
【００１０】本発明の他の目的、効果、特徴は、添付図
面を参照して以下の説明および請求項より明らかになる
であろう。
面を参照して以下の説明および請求項より明らかになる
であろう。
【００１１】
【発明の実施の形態】ＭＭＩＣチップのワイヤレス・パ
ッケージング技術の好適な実施例についての以下の説明
は本質的に例示にすぎず、本発明またはその適用例ある
いは使用例を限定するものではない。
ッケージング技術の好適な実施例についての以下の説明
は本質的に例示にすぎず、本発明またはその適用例ある
いは使用例を限定するものではない。
【００１２】図２は、本発明の実施例による導電性パッ
ケージング固定具４２のキャビティ（空洞）内に位置す
るＭＭＩＣチップ３８を示す平面図である。この平面図
は図３にも示されており、そこではチップ３８を取り除
き、チップ３８の位置を点線状の長方形ボックスで示し
ている。更に、図４は図２の線４−４からのチップ３８
および固定具４２の側面図を示している。前述のチップ
１０と同様に、チップ３８はグラウンド面（接地面）と
して機能する裏面金属層４４を含んでいる。チップ３８
は金属層４４に取り付けられた導電性エポキシ層４８に
よって固定具４２に取り付けられ、チップ３８に対して
グラウンド基準電位接続を行い、またキャビティ４０内
の所望の位置でチップ３８を保持する。複数のグラウン
ド・バイア５０はＧａＡｓ基板を通して裏面金属４４を
チップの上面に接続し、これによって電気的レイアウト
部４６に基準電位を与える。
ケージング固定具４２のキャビティ（空洞）内に位置す
るＭＭＩＣチップ３８を示す平面図である。この平面図
は図３にも示されており、そこではチップ３８を取り除
き、チップ３８の位置を点線状の長方形ボックスで示し
ている。更に、図４は図２の線４−４からのチップ３８
および固定具４２の側面図を示している。前述のチップ
１０と同様に、チップ３８はグラウンド面（接地面）と
して機能する裏面金属層４４を含んでいる。チップ３８
は金属層４４に取り付けられた導電性エポキシ層４８に
よって固定具４２に取り付けられ、チップ３８に対して
グラウンド基準電位接続を行い、またキャビティ４０内
の所望の位置でチップ３８を保持する。複数のグラウン
ド・バイア５０はＧａＡｓ基板を通して裏面金属４４を
チップの上面に接続し、これによって電気的レイアウト
部４６に基準電位を与える。
【００１３】本実施例において、基板５２はＲＦマイク
ロストリップ５４を支持し、また基板５６はＤＣトレー
ス５８を支持するよう設けられている。基板５２および
５６は、アルミニウムなどの適切な高誘電非伝導性材料
から形成することができる。基板５２および５６のそれ
ぞれはチップ３８の下のキャビティ４０内部に達し、マ
イクロストリップ５４およびトレース５８をチップ３８
の下の適切な場所に配置するので、基板５２および５６
は図１に示す実施例のようにチップ３８と同一平面には
ない。これを、基板５２および５６周辺の黒色領域で示
す。固定具４２の突起部６０はチップ３８の下で基板５
２と５６との間に位置しているので、本発明の設計内で
チップ３８をエポキシ層４８によって固定具４２に簡単
に取り付けることができる。
ロストリップ５４を支持し、また基板５６はＤＣトレー
ス５８を支持するよう設けられている。基板５２および
５６は、アルミニウムなどの適切な高誘電非伝導性材料
から形成することができる。基板５２および５６のそれ
ぞれはチップ３８の下のキャビティ４０内部に達し、マ
イクロストリップ５４およびトレース５８をチップ３８
の下の適切な場所に配置するので、基板５２および５６
は図１に示す実施例のようにチップ３８と同一平面には
ない。これを、基板５２および５６周辺の黒色領域で示
す。固定具４２の突起部６０はチップ３８の下で基板５
２と５６との間に位置しているので、本発明の設計内で
チップ３８をエポキシ層４８によって固定具４２に簡単
に取り付けることができる。
【００１４】チップ３８の適切な接続箇所でＤＣトレー
ス５８およびＲＦマイクロストリップ５４をワイヤレス
接続するために、本発明の教示により、複数のＲＦバイ
ア・フィードスルー６２およびＤＣバイア・フィードス
ルー６４は図示するようにチップ３８を通して延びてい
る。導電性パッドはチップ３８の上面に設けられ、そこ
でバイア・フィードスルー６２および６４の各々が延び
て、チップ３８の上面に試験位置などを形成する。同様
に、導電性パッドを層４４を使ってチップ３８の底面に
設け、バイア・フィードスルー６２および６４に対し裏
面電気接続を行う。チップ３８の上面にはマイクロスト
リップ・トレース６６が設けられ、ＲＦフィードスルー
６２をレイアウト部４６内の構成要素に電気的に接続し
ている。
ス５８およびＲＦマイクロストリップ５４をワイヤレス
接続するために、本発明の教示により、複数のＲＦバイ
ア・フィードスルー６２およびＤＣバイア・フィードス
ルー６４は図示するようにチップ３８を通して延びてい
る。導電性パッドはチップ３８の上面に設けられ、そこ
でバイア・フィードスルー６２および６４の各々が延び
て、チップ３８の上面に試験位置などを形成する。同様
に、導電性パッドを層４４を使ってチップ３８の底面に
設け、バイア・フィードスルー６２および６４に対し裏
面電気接続を行う。チップ３８の上面にはマイクロスト
リップ・トレース６６が設けられ、ＲＦフィードスルー
６２をレイアウト部４６内の構成要素に電気的に接続し
ている。
【００１５】バイア・フィードスルー６２および６４を
金属層４４から電気的に分離するために、金属層４４に
適切なエッチングを施し、層４４に開放領域６８を生成
する。金属層４４の一部はアイランド７０として残存す
る。そのため、チップ３８の裏面全体は金属化されな
い。
金属層４４から電気的に分離するために、金属層４４に
適切なエッチングを施し、層４４に開放領域６８を生成
する。金属層４４の一部はアイランド７０として残存す
る。そのため、チップ３８の裏面全体は金属化されな
い。
【００１６】マイクロストリップ６６に近接するチップ
３８の端部のグラウンド・バイア５０をマイクロストリ
ップ６６から離れるように移動させ、開放領域６８から
取り除いて電気接続する。バイアフィードスルー６２は
チップ３８を通って延び、マイクロストリップ５４と電
気的にコンタクトしているハンダまたはエポキシ接続部
７４と電気的にコンタクトする。同様に、ＤＣバイア・
フィードスルー６４はチップ３８を通って延び、トレー
ス５８と電気的にコンタクトしているハンダまたは導電
性エポキシ・コンタクトと接触（コンタクト）する。そ
のため、チップ３８はその上面を上にした状態を維持
し、チップ３８内の所望の試験接続箇所に電気的アクセ
スをするためのパッドを含み、また電気アセンブリ内で
接続するための適切なマイクロストリップ５２およびＤ
Ｃトレース５６とワイヤレス・コンタクトを行う。
３８の端部のグラウンド・バイア５０をマイクロストリ
ップ６６から離れるように移動させ、開放領域６８から
取り除いて電気接続する。バイアフィードスルー６２は
チップ３８を通って延び、マイクロストリップ５４と電
気的にコンタクトしているハンダまたはエポキシ接続部
７４と電気的にコンタクトする。同様に、ＤＣバイア・
フィードスルー６４はチップ３８を通って延び、トレー
ス５８と電気的にコンタクトしているハンダまたは導電
性エポキシ・コンタクトと接触（コンタクト）する。そ
のため、チップ３８はその上面を上にした状態を維持
し、チップ３８内の所望の試験接続箇所に電気的アクセ
スをするためのパッドを含み、また電気アセンブリ内で
接続するための適切なマイクロストリップ５２およびＤ
Ｃトレース５６とワイヤレス・コンタクトを行う。
【００１７】図５は本発明の他の実施例によるＭＭＩＣ
チップ・レイアウト構成を示す平面図、図６はその断面
図である。これらの図において、図２〜図４と同一の参
照番号は同一の構成部分を示す。本実施例では、基板５
２および５６の代わりに、チップ３８の底部を横切って
キャビティ４０に全面的に延びる単一基板８０を使用す
る。基板８０は導電性ではないので、チップ３８は基準
電位接続のために固定具４２に電気的に接続されること
はなく、適切な変更を行って裏面金属層４４を固定具４
２に接続しなければならない。この点に関して、導電性
エポキシ層４８に電気的にコンタクトしている基板８０
に高架（ｅｌｅｖａｔｅｄ）グラウンド面８２が設けら
れている。グランド面８２を固定具４２に電気的に接続
するために、複数のグラウンド・バイア８４を基板８０
を介してグラウンド面８２にコンタクトさせるので、裏
面金属層４４に対する基準電位接続が確立される。
チップ・レイアウト構成を示す平面図、図６はその断面
図である。これらの図において、図２〜図４と同一の参
照番号は同一の構成部分を示す。本実施例では、基板５
２および５６の代わりに、チップ３８の底部を横切って
キャビティ４０に全面的に延びる単一基板８０を使用す
る。基板８０は導電性ではないので、チップ３８は基準
電位接続のために固定具４２に電気的に接続されること
はなく、適切な変更を行って裏面金属層４４を固定具４
２に接続しなければならない。この点に関して、導電性
エポキシ層４８に電気的にコンタクトしている基板８０
に高架（ｅｌｅｖａｔｅｄ）グラウンド面８２が設けら
れている。グランド面８２を固定具４２に電気的に接続
するために、複数のグラウンド・バイア８４を基板８０
を介してグラウンド面８２にコンタクトさせるので、裏
面金属層４４に対する基準電位接続が確立される。
【００１８】本発明のパッケージング機構により、ＭＭ
ＩＣチップ３８を基板に取り付けた後でも、故障や欠陥
がないかＭＭＩＣチップ３８の前面を目視で点検でき、
またチップ３８は大気に熱を伝導させることが可能にな
る。更に、バイア・ホール技術は既にＧａＡｓウエハー
で利用されており、現在ウエハー裏面の処理を行って３
インチＧａＡｓウエハー上にウエハー・スクライブレー
ン（ｗａｆｅｒｓｃｒｉｂｅ ｌａｎｅ）を生成してい
るので、本発明はマスキング工程（ステップ）を付加せ
ずに現在知られているＧａＡｓ処理工程を用いることに
よって実施可能である。
ＩＣチップ３８を基板に取り付けた後でも、故障や欠陥
がないかＭＭＩＣチップ３８の前面を目視で点検でき、
またチップ３８は大気に熱を伝導させることが可能にな
る。更に、バイア・ホール技術は既にＧａＡｓウエハー
で利用されており、現在ウエハー裏面の処理を行って３
インチＧａＡｓウエハー上にウエハー・スクライブレー
ン（ｗａｆｅｒｓｃｒｉｂｅ ｌａｎｅ）を生成してい
るので、本発明はマスキング工程（ステップ）を付加せ
ずに現在知られているＧａＡｓ処理工程を用いることに
よって実施可能である。
【００１９】ＲＦバイア・フィードスルー６２を使用す
ると、マイクロストリップ５４とチップ３８の電気部品
との間のインピーダンス整合が変化する。従って、調整
（同調）素子を設けて、マイクロストリップとバイア接
続の誘導および容量効果を調整しなければならない。図
７は、このために誘導性同調（調整）を行うためチップ
３８の底面およびマイクロストリップ基板の上面でのシ
ミュレーションを示す。このシミュレーションにおい
て、部分（セクション）９０は裏面金属４４を、開放領
域９２は開放領域６８を、ストリップ部９４はマイクロ
ストリップ５４を、パッド部９６はチップ３８の底面の
バイア・フィードスルー６２への接続点をそれぞれ示
す。ストリップ部９４とパッド部９６との間の狭い誘導
性変化（遷移）部９８をマイクロストリップ５４および
バイア・フィードスルー６２の間に設けて、同調を行
う。
ると、マイクロストリップ５４とチップ３８の電気部品
との間のインピーダンス整合が変化する。従って、調整
（同調）素子を設けて、マイクロストリップとバイア接
続の誘導および容量効果を調整しなければならない。図
７は、このために誘導性同調（調整）を行うためチップ
３８の底面およびマイクロストリップ基板の上面でのシ
ミュレーションを示す。このシミュレーションにおい
て、部分（セクション）９０は裏面金属４４を、開放領
域９２は開放領域６８を、ストリップ部９４はマイクロ
ストリップ５４を、パッド部９６はチップ３８の底面の
バイア・フィードスルー６２への接続点をそれぞれ示
す。ストリップ部９４とパッド部９６との間の狭い誘導
性変化（遷移）部９８をマイクロストリップ５４および
バイア・フィードスルー６２の間に設けて、同調を行
う。
【００２０】図８はチップ３８の上面でのシミュレーシ
ョンを示す。部分１０２は上部パッドおよびＲＦバイア
・フィードスルー６２を示し、部分１０４と裏面金属層
４４との間にキャパシタンスを与えるために拡幅部１０
６を含むストリップ部１０４をチップ３８の上面に設け
て、容量性同調（調整）を行う。この設計では、容量性
および誘導性同調の両方が行われる。
ョンを示す。部分１０２は上部パッドおよびＲＦバイア
・フィードスルー６２を示し、部分１０４と裏面金属層
４４との間にキャパシタンスを与えるために拡幅部１０
６を含むストリップ部１０４をチップ３８の上面に設け
て、容量性同調（調整）を行う。この設計では、容量性
および誘導性同調の両方が行われる。
【００２１】図９（ａ）および９（ｂ）はこの同調を行
った結果を示す図であり、同図においては周波数を横軸
に、またの電力損失をｄＢで表して縦軸に示す。図９
（ａ）は、図７および図８の同調素子無しでのＲＦバイ
ア構造による反射減衰量をグラフ線１１０で、また挿入
損失をグラフ線１１２で示している。５０ＧＨｚにおい
ては、反射減衰量は−１０．０ｄＢである。図９（ｂ）
は、図７および８の同調素子ありでのＲＦバイア構造に
よる反射減衰量をグラフ線１１４で、また挿入損失をグ
ラフ線１１６で示している。明らかなように、同調素子
を使用すると、ＲＦバイア構造による挿入損失および反
射減衰量が向上する。この例では、特定の同調素子を使
用することにより、５０ＧＨｚでは反射減衰量を１９ｄ
Ｂ以上にし、また挿入損失を０．１８ｄＢ未満にするこ
とができる。
った結果を示す図であり、同図においては周波数を横軸
に、またの電力損失をｄＢで表して縦軸に示す。図９
（ａ）は、図７および図８の同調素子無しでのＲＦバイ
ア構造による反射減衰量をグラフ線１１０で、また挿入
損失をグラフ線１１２で示している。５０ＧＨｚにおい
ては、反射減衰量は−１０．０ｄＢである。図９（ｂ）
は、図７および８の同調素子ありでのＲＦバイア構造に
よる反射減衰量をグラフ線１１４で、また挿入損失をグ
ラフ線１１６で示している。明らかなように、同調素子
を使用すると、ＲＦバイア構造による挿入損失および反
射減衰量が向上する。この例では、特定の同調素子を使
用することにより、５０ＧＨｚでは反射減衰量を１９ｄ
Ｂ以上にし、また挿入損失を０．１８ｄＢ未満にするこ
とができる。
【００２２】以上の記載は、本発明の単なる例示的な実
施例を開示および説明したものである。この説明、添付
図面および請求の範囲により、請求の範囲に規定される
本発明の精神およびその範囲から逸脱することなく数多
くの変更、修正、変形を行うことが可能であることは当
業者には容易に理解されるであろう。
施例を開示および説明したものである。この説明、添付
図面および請求の範囲により、請求の範囲に規定される
本発明の精神およびその範囲から逸脱することなく数多
くの変更、修正、変形を行うことが可能であることは当
業者には容易に理解されるであろう。
【図１】ワイヤーボンドおよびリボンボンド接続を使用
した従来のＭＭＩＣチップ・パッケージング・レイアウ
トの平面図である。
した従来のＭＭＩＣチップ・パッケージング・レイアウ
トの平面図である。
【図２】本発明の実施例によるＭＭＩＣチップのワイヤ
レス・パッケージング機構を示す平面図である。
レス・パッケージング機構を示す平面図である。
【図３】図２に示すＭＭＩＣチップのワイヤレス・パッ
ケージング機構の別の平面図である。
ケージング機構の別の平面図である。
【図４】図２および３に示すパッケージング機構の側面
図である。
図である。
【図５】本発明の他の実施例によるＭＭＩＣチップのワ
イヤレス・パッケージング機構を示す平面図である。
イヤレス・パッケージング機構を示す平面図である。
【図６】図５に示すパッケージング機構の側面図であ
る。
る。
【図７】本発明のパッケージング設計に関連して使用さ
れる誘導性同調素子を示すシミュレーションである。
れる誘導性同調素子を示すシミュレーションである。
【図８】本発明のパッケージング設計に関連して使用さ
れる容量性同調素子を示すシミュレーションである。
れる容量性同調素子を示すシミュレーションである。
【図９】図９（ａ）および図９（ｂ）は、図７および図
８に示す同調素子を備える場合と備えない場合のＭＭＩ
Ｃチップの性能を示す電磁シミュレーションである。
８に示す同調素子を備える場合と備えない場合のＭＭＩ
Ｃチップの性能を示す電磁シミュレーションである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・キンティス アメリカ合衆国カリフォルニア州90266, マンハッタン・ビーチ，ヴーアヒーズ・ア ベニュー 1636
Claims (17)
- 【請求項１】 キャビティを含むパッケージング・ハウ
ジングと、 基板上に形成された少なくとも１つのマイクロストリッ
プを含む、前記キャビティ内に延びる少なくとも１つの
基板と、 前記基板に対し相対的に前記キャビティ内に位置する集
積回路チップと、を備え、前記集積回路チップは前記少
なくとも１つの基板に近接して位置する裏面金属層を含
み、前記集積回路チップは更に前記集積回路チップに延
びて前記裏面金属層に近接する前記少なくとも１つのマ
イクロストリップに電気的に接続される少なくとも１つ
のバイア・フィードスルーを含み、前記バイア・フィー
ドスルーはチップへの電気的接続を行う、電気回路用パ
ッケージング・アセンブリ。 - 【請求項２】 導電性エポキシ層を更に含み、前記エポ
キシ層は前記集積回路を前記ハウジングに取り付け、前
記エポキシ層は前記裏面金属層に接続されて前記チップ
に基準電位接続を行う、請求項１記載のアセンブリ。 - 【請求項３】 高架グラウンド面を更に含み、前記少な
くとも１つの基板は前記金属層に対向するように前記チ
ップの底面を全体的に横切って延び、前記グラウンド面
は前記基板と前記チップとの間の基板上に位置する、請
求項１記載のアセンブリ。 - 【請求項４】 導電性取付層を更に含み、前記導電性層
は前記裏面金属層および前記高架グラウンド面に接続さ
れて前記金属層への基準電位接続を行う、請求項３記載
のアセンブリ。 - 【請求項５】 前記ハウジングに接続されて、前記基板
を通って延び前記グラウンド面にコンタクトする複数の
グラウンド・バイアを更に含む請求項３記載の方法。 - 【請求項６】 前記裏面金属層に形成されて、前記金属
層から前記少なくとも１つのバイア・フィードスルーを
電気的に分離する電気分離領域を更に含む請求項１記載
のアセンブリ。 - 【請求項７】 前記チップの上面に取り付けられ、前記
少なくとも１つのバイア・フィードスルーに電気的に接
続されるＤＣパッドを更に含む請求項１記載のアセンブ
リ。 - 【請求項８】 前記少なくとも１つの基板は前記金属層
に対して相対的に前記キャビティ内および前記集積回路
チップの下に延びる請求項１記載のアセンブリ。 - 【請求項９】 前記少なくとも１つのバイア・フィード
スルーは前記集積回路チップへのＲＦ電気接続を行う請
求項１記載の方法。 - 【請求項１０】 前記少なくとも１つのバイア・フィー
ドスルーは前記集積回路チップへのＤＣ電気接続を行う
請求項１記載の方法。 - 【請求項１１】 前記少なくとも１つのバイア・フィー
ドスルーに電気的に接続された誘導性および容量性調整
素子を更に含む請求項１記載の方法。 - 【請求項１２】 前記少なくとも１つのバイア・フィー
ドスルーは、前記集積回路チップへの全てのＲＦ接続お
よびＤＣ接続を行う複数のバイア・フィードスルーであ
る請求項１記載の方法。 - 【請求項１３】 電気回路用ワイヤレス・パッケージン
グ・アセンブリであって、 キャビティを含むパッケージング固定具と、 基板上に形成された複数のマイクロストリップを含み、
前記キャビティ内に延びる少なくとも１つの基板と、 裏面金属層を含むＭＭＩＣチップとを備え、前記チップ
は前記少なくとも１つの基板が前記裏面金属層の下にあ
って該層と対向するように前記キャビティ内に取り付け
られ、導電性取付層が前記チップを固定具に取り付けて
前記チップに基準電位接続を行い、前記ＭＭＩＣチップ
は更に前記集積回路チップに延びて前記裏面金属層に近
接する複数のマイクロストリップに電気的に接続される
複数のＲＦバイア・フィードスルーおよびＤＣバイア・
フィードスルーを含み、前記裏面金属層はパターン化さ
れて前記バイア・フィードスルーが前記マイクロストリ
ップに接触する電気的分離領域を供給する、アセンブ
リ。 - 【請求項１４】 高架グラウンド面を更に含み、前記基
板は前記金属層と対向するように前記チップの底面を全
体的に横切るように延び、前記グラウンド面は前記基板
と前記チップとの間の前記基板上に位置している、請求
項１３記載のアセンブリ。 - 【請求項１５】 前記固定具に接続されて、前記基板を
通って延び前記グラウンド面にコンタクトする複数のグ
ラウンド・バイアを更に含む請求項１３記載のアセンブ
リ。 - 【請求項１６】 前記バイア・フィードスルーに電気的
に接続された誘導性および容量性調整素子を更に含む請
求項１３記載のアセンブリ。 - 【請求項１７】 集積回路にワイヤレス電気的接続を行
う方法であって、 集積回路を製造して裏面金属層および集積回路を通って
延びる複数のバイア・フィードスルーを設けるステップ
と、 キャビティを含むパッケージング固定具を設けるステッ
プと、 その上に複数のマイクロストリップを含む少なくとも１
つの基板を前記キャビティに延びる固定具内に配置する
ステップと、 前記複数のバイア・フィードスルーが前記裏面金属層に
近接する前記複数のマイクロストリップとコンタクトす
るように前記キャビティ内に前記集積回路を取り付ける
ステップと、含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/250,735 US6118357A (en) | 1999-02-15 | 1999-02-15 | Wireless MMIC chip packaging for microwave and millimeterwave frequencies |
| US09/250735 | 1999-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236032A true JP2000236032A (ja) | 2000-08-29 |
Family
ID=22948931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000036313A Pending JP2000236032A (ja) | 1999-02-15 | 2000-02-15 | マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6118357A (ja) |
| EP (1) | EP1030368A1 (ja) |
| JP (1) | JP2000236032A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4190111B2 (ja) * | 1999-10-29 | 2008-12-03 | 富士通株式会社 | 高周波モジュール |
| US6294966B1 (en) | 1999-12-31 | 2001-09-25 | Hei, Inc. | Interconnection device |
| US6612852B1 (en) | 2000-04-13 | 2003-09-02 | Molex Incorporated | Contactless interconnection system |
| US6362972B1 (en) | 2000-04-13 | 2002-03-26 | Molex Incorporated | Contactless interconnection system |
| US7501695B2 (en) * | 2001-04-06 | 2009-03-10 | Juhola Tarja A | High frequency integrated circuit (HFIC) microsystems assembly and method for fabricating the same |
| US6876163B2 (en) * | 2002-10-03 | 2005-04-05 | Visteon Global Technologies, Inc. | DC motor having a braking circuit |
| US7015869B2 (en) * | 2002-11-18 | 2006-03-21 | Visteon Global Technologies, Inc. | High frequency antenna disposed on the surface of a three dimensional substrate |
| US20040104077A1 (en) * | 2002-12-03 | 2004-06-03 | Visteon Global Technologies, Inc. | Minimal differential pressure venting system |
| EP1487019A1 (en) * | 2003-06-12 | 2004-12-15 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
| KR100775414B1 (ko) | 2006-01-19 | 2007-11-12 | 센싱테크 주식회사 | 반도체소자 부착용 금속지그를 이용한비방사마이크로스트립선로에서의 모드변환기 |
| US7911066B2 (en) | 2007-08-29 | 2011-03-22 | Agilent Technologies, Inc. | Through-chip via interconnects for stacked integrated circuit structures |
| KR100870134B1 (ko) * | 2007-10-05 | 2008-11-24 | 한국전자통신연구원 | 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지 |
| US8390083B2 (en) * | 2009-09-04 | 2013-03-05 | Analog Devices, Inc. | System with recessed sensing or processing elements |
| US8339790B2 (en) | 2010-09-10 | 2012-12-25 | Raytheon Company | Monolithic microwave integrated circuit |
| WO2012051340A1 (en) | 2010-10-12 | 2012-04-19 | Analog Devices, Inc. | Microphone package with embedded asic |
| US8581406B1 (en) * | 2012-04-20 | 2013-11-12 | Raytheon Company | Flip chip mounted monolithic microwave integrated circuit (MMIC) structure |
| CN104576883B (zh) | 2013-10-29 | 2018-11-16 | 普因特工程有限公司 | 芯片安装用阵列基板及其制造方法 |
| US9337522B2 (en) * | 2013-10-30 | 2016-05-10 | Infineon Technologies Ag | Millimeter-wave system including a waveguide transition connected to a transmission line and surrounded by a plurality of vias |
| US9318450B1 (en) | 2014-11-24 | 2016-04-19 | Raytheon Company | Patterned conductive epoxy heat-sink attachment in a monolithic microwave integrated circuit (MMIC) |
| US9577303B2 (en) * | 2015-01-30 | 2017-02-21 | Raytheon Company | Microwave attenuator module |
| US9520853B2 (en) * | 2015-03-09 | 2016-12-13 | Raytheon Company | Radio frequency (RF) series attenuator module for bridging two RF transmission lines on adjacent circuit substrates |
| US9666558B2 (en) | 2015-06-29 | 2017-05-30 | Point Engineering Co., Ltd. | Substrate for mounting a chip and chip package using the substrate |
| US11088098B2 (en) * | 2019-08-12 | 2021-08-10 | Viasat, Inc. | Integrated structures with antenna elements and IC chips employing edge contact connections |
| CN117733269A (zh) * | 2024-02-02 | 2024-03-22 | 北京无线电测量研究所 | 一种微波模块低空洞率接地钎焊方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665574B1 (fr) * | 1990-08-03 | 1997-05-30 | Thomson Composants Microondes | Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede. |
| US5049978A (en) * | 1990-09-10 | 1991-09-17 | General Electric Company | Conductively enclosed hybrid integrated circuit assembly using a silicon substrate |
| US5406125A (en) * | 1993-04-15 | 1995-04-11 | Martin Marietta Corp. | Semiconductor device having a metalized via hole |
| US5635762A (en) * | 1993-05-18 | 1997-06-03 | U.S. Philips Corporation | Flip chip semiconductor device with dual purpose metallized ground conductor |
| EP0718905A1 (en) * | 1994-12-21 | 1996-06-26 | Industrial Technology Research Institute | Surface mountable microwave IC package |
| JPH1140702A (ja) * | 1997-07-23 | 1999-02-12 | Nec Corp | 半導体素子実装用基板、および半導体装置の製造方法 |
| JP3859340B2 (ja) * | 1998-01-06 | 2006-12-20 | 三菱電機株式会社 | 半導体装置 |
-
1999
- 1999-02-15 US US09/250,735 patent/US6118357A/en not_active Expired - Lifetime
-
2000
- 2000-02-03 EP EP00102101A patent/EP1030368A1/en not_active Withdrawn
- 2000-02-15 JP JP2000036313A patent/JP2000236032A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6118357A (en) | 2000-09-12 |
| EP1030368A1 (en) | 2000-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| US6118357A (en) | Wireless MMIC chip packaging for microwave and millimeterwave frequencies | |
| US7911066B2 (en) | Through-chip via interconnects for stacked integrated circuit structures | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| US6008534A (en) | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines | |
| CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
| JPH0321089B2 (ja) | ||
| EP3769336A1 (en) | Semiconductor packages | |
| CN101432871B (zh) | 微波芯片支撑结构 | |
| US7211887B2 (en) | connection arrangement for micro lead frame plastic packages | |
| JP2003007910A (ja) | 半導体装置 | |
| KR100270954B1 (ko) | 갈륨 아세나이드 집적회로 용 와이어본딩되지 않은 입/출력 인터페이스 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP2004289156A (ja) | リセスボンド半導体パッケージ基板 | |
| Deutschmann et al. | A W-band chip-to-printed circuit board interconnect | |
| Namaki et al. | A tunable macro-modeling method for signal transition in mm-wave flip-chip technology | |
| KR100645655B1 (ko) | 회로 칩 | |
| JPH1174416A (ja) | 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法 | |
| TWI528507B (zh) | Chip package structure | |
| JP3641710B2 (ja) | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 | |
| EP1432027A1 (en) | HIGH FREQUENCY IC PACKAGE, HIGH FREQUENCY UNIT USING IT, AND METHOD FOR MANUFACTURING THE SAME | |
| JP3102885B2 (ja) | チャンバを設けた高密度相互接続構造体 | |
| JP2001217280A (ja) | 半導体実装構造 | |
| TW591781B (en) | Substrate for measuring simultaneous switch noise | |
| EP1098367A2 (en) | An electronics package having an integrated filter |