JP2000236103A - 光半導体素子収納用パッケージ - Google Patents

光半導体素子収納用パッケージ

Info

Publication number
JP2000236103A
JP2000236103A JP11036022A JP3602299A JP2000236103A JP 2000236103 A JP2000236103 A JP 2000236103A JP 11036022 A JP11036022 A JP 11036022A JP 3602299 A JP3602299 A JP 3602299A JP 2000236103 A JP2000236103 A JP 2000236103A
Authority
JP
Japan
Prior art keywords
optical semiconductor
base
semiconductor element
optical
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11036022A
Other languages
English (en)
Inventor
Mitsuo Yanagisawa
美津夫 柳沢
Takehisa Yufu
武久 由布
Masahiko Miyauchi
正彦 宮内
Keitaro Okazaki
啓太郎 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11036022A priority Critical patent/JP2000236103A/ja
Publication of JP2000236103A publication Critical patent/JP2000236103A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements

Landscapes

  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】光半導体素子における光信号の電気信号への変
換速度が遅い。 【解決手段】上面に光半導体素子3を収容するための凹
部1aを有する基体1と、前記基体1の側部に形成さ
れ、凹部1aを外部に連通させる貫通孔1bと、前記凹
部1a内面から基体1の外表面にかけて形成され、前記
光半導体素子3の電極が接続される複数個の配線層4
と、前記基体1の外表面に形成された配線層4に取着さ
れている複数個の外部リード端子6と、前記基体1の上
面に取着され、前記凹部1bを塞ぐ蓋体2とから成る光
半導体素子収納用パッケージであって、前記基体1は比
誘電率が6(室温、1MHz)以下の絶縁材で形成され
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光半導体素子を収容
するための光半導体素子収納用パッケージに関するもの
である。
【0002】
【従来の技術】従来、光半導体素子を収容するための光
半導体素子収納用パッケージは、一般に酸化アルミニウ
ム質焼結体から成り、上面に光半導体素子を収容するた
めの凹部を有する基体と、該基体の側部に形成され、凹
部を外部に連通させ、凹部内に収容した光半導体素子に
光信号を伝達する光ファイバーが挿通される貫通孔と、
前記凹部内面から基体の側面にかけて形成され、前記光
半導体素子の電極が接続されるタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成る複数個の配線
層と、前記基体の側面に形成された配線層に取着されて
いる鉄ーニッケルーコバルト合金等の金属材料から成る
複数個の外部リード端子と、前記基体の上面に取着さ
れ、前記凹部を塞ぐ蓋体とから構成されており、前記基
体の凹部内に光半導体素子をガラス、樹脂、ロウ材等の
接着剤を介して接着固定するとともに該光半導体素子の
各電極をボンディングワイヤを介して配線層に電気的に
接続し、しかる後、前記基体の上面に蓋体をガラス、樹
脂、ロウ材等から成る封止材を介して接合させ、基体と
蓋体とから成る容器内部に光半導体素子を気密に収容す
るとともに基体の貫通孔に光ファイバーを挿通固定させ
ることによって製品としての光半導体装置となる。
【0003】かかる光半導体装置は光ファイバーから伝
達された光信号を光半導体素子に照射し、光半導体素子
に光信号を授受させるとともに光信号を電気信号に変換
させ、しかる後、この変換された電気信号を配線層及び
外部リード端子を介して外部電気回路に伝達することに
よって高速通信等に使用される。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の光半導体素子収納用パッケージにおいては、基体側
面に複数個の配線層が間に基体を形成する酸化アルミニ
ウム質焼結体を挟んで多数併設されていること、酸化ア
ルミニウム質焼結体の比誘電率が10(室温、1MH
z)と高いこと等から隣接する配線層間に大きな静電容
量が形成され、該大きな静電容量によって光半導体素子
における光信号の電気信号への変換が速度の遅いものと
なってしまう欠点を有していた。特に光通信においては
光ファイバーから光半導体素子に伝達される光信号は極
めて高速であり、光半導体素子における光信号の電気信
号への変換速度が遅いことは光信号を電気信号に変えて
外部電気回路に伝達することができず、光通信として致
命的な欠点となってしまう。
【0005】本発明は上記欠点に鑑み案出されたもの
で、その目的は光半導体素子における光信号の電気信号
への変換速度を高速とし、光信号を電気信号に変えて所
定の外部電気回路に正確に伝達することができる光半導
体素子収納用パッケージを提供することにある。
【0006】
【課題を解決するための手段】本発明は、上面に光半導
体素子を収容するための凹部を有する基体と、前記基体
の側部に形成され、凹部を外部に連通させる貫通孔と、
前記凹部内面から基体の外表面にかけて形成され、前記
光半導体素子の電極が接続される複数個の配線層と、前
記基体の外表面に形成された配線層に取着されている複
数個の外部リード端子と、前記基体の上面に取着され、
前記凹部を塞ぐ蓋体とから成る光半導体素子収納用パッ
ケージであって、前記基体は比誘電率が6(室温、1M
Hz)以下の絶縁材で形成されていること特徴とするも
のである。
【0007】本発明の光半導体素子収納用パッケージに
よれば、複数個の配線層が形成されている基体を比誘電
率が6(室温、1MHz)以下の絶縁材で形成したこと
から、隣接する配線層間の静電容量は小さな値となり、
その結果、光半導体素子における光信号の電気信号への
変換速度もはやいものとなって光ファイバーを介して伝
達された光信号を光半導体素子で確実に電気信号に変換
することが可能となるとともに該変換された電気信号を
所定の外部電気回路に正確に伝達することができる。
【0008】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1乃至図3は本発明の光半導体素子
収納用パッケージの一実施例を示し、1は基体、2は蓋
体である。この基体1と蓋体2とで内部に光半導体素子
3を収容するための容器が構成される。
【0009】前記基体1はその上面に光半導体素子3を
収容するための空所を形成する凹部1aが設けてあり、
該凹部1a底面には光半導体素子3が搭載固定される。
【0010】前記基体1は比誘電率が6(室温、1MH
z)以下の絶縁材、例えば、ガラスセラミックス焼結
体、具体的には酸化珪素44重量%、酸化アルミニウム
28重量%、酸化マグネシウム11重量%、酸化亜鉛8
重量%、酸化ホウ素9重量%から成るガラス成分75重
量%と、酸化アルミニウム25重量%の焼結体から成
り、酸化珪素、酸化アルミニウム、酸化マグネシウム等
の原料粉末に適当な有機バインダー、溶剤等を添加混合
して泥漿物を作るとともに、該泥漿物をドクターブレー
ド法やカレンダーロール法を採用することによってセラ
ミックグリーンシート(セラミック生シート)となし、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともにこれを複数枚積層し、約900
℃の温度で焼成することによって製作される。
【0011】また前記基体1は凹部1aの内面から基体
1の外側面にかけて複数個の配線層4が被着形成されて
おり、該配線層4の凹部1a内に露出する領域には光半
導体素子3の各電極がボンディングワイヤ5を介して電
気的に接続され、また基体1の外側面に形成されている
領域には外部電気回路と接続される外部リード端子6が
銀ロウ等のロウ材を介してロウ付け取着されている。
【0012】前記配線層4は光半導体素子3の各電極を
外部電気回路に接続する際の導電路として作用し、銅や
銀等の金属粉末により形成されている。
【0013】前記配線層4は銅や銀等の金属粉末に適当
な有機バインダー、溶剤等を添加混合して得た金属ペー
ストを基体1となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって基体1の凹部1a内から基体1
の外側面にかけて被着形成される。
【0014】また前記配線層4は基体1の比誘電率が6
(室温、1MHz)と小さいことから隣接する配線層4
間の静電容量値が小さな値となり、その結果、光半導体
素子3における光信号の電気信号への変換速度を速いも
のとなすことができ、後述する光ファイバー7を介して
伝達された光信号を光半導体素子3で確実に電気信号に
変換することが可能となるとともに該変換された電気信
号を所定の外部電気回路に正確に伝達することができ
る。
【0015】なお、前記基体1はその比誘電率が6 (室
温、1MHz)を超えると隣接する配線層4間の静電容
量値が大きくなって光半導体素子3における光信号の電
気信号への変換速度が遅くなってしまう。従って、前記
基体1はその比誘電率が6 (室温、1MHz)以下の絶
縁材に特定される。
【0016】また前記配線層4はその露出する表面にニ
ッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に
優れる金属を1μm乃至20μmの厚みにメッキ法によ
り被着させておくと、配線層4の酸化腐蝕を有効に防止
することができるとともに配線層4への外部リード端子
6のロウ付けを強固となすことができる。従って、前記
配線層4はその露出する表面にニッケル、金等の耐蝕性
に優れ、かつロウ材との濡れ性に優れる金属を1μm乃
至20μmの厚みに被着させておくことが好ましい。
【0017】更に前記配線層4には外部リード端子6が
銀ロウ等のロウ材を介してロウ付け取着されており、該
外部ード端子6は容器内部に収容する光半導体素子3の
各電極を外部電気回路に電気的に接続する作用をなし、
外部リード端子6を外部電気回路に接続することによっ
て容器内部に収容される光半導体素子3は配線層4及び
外部リード端子6を介して外部電気回路に接続されるこ
ととなる。
【0018】前記外部リード端子6は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料からなり、
例えば、鉄ーニッケルーコバルト合金等の金属材料から
成るインゴット(塊)に圧延加工法や打ち抜き加工法
等、従来周知の金属加工法を施すことによって所定の形
状に形成される。
【0019】前記外部リード端子6はまたその露出する
表面にニッケル、金等の耐蝕性に優れ、かつロウ材との
濡れ性に優れる金属を1μm乃至20μmの厚みにメッ
キ法により被着させておくと、外部リード端子6の酸化
腐蝕を有効に防止することができるとともに外部リード
端子6を外部電気回路に接続する際、その接続を確実、
強固となすことができる。従って、前記外部リード端子
6はその露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材との濡れ性に優れる金属を1μm乃至2
0μmの厚みに被着させておくことが好ましい。
【0020】前記外部リード端子6が取着された基体1
はまたその側部に貫通孔1bが形成されている。
【0021】前記貫通孔1bは基体1に設けた凹部1a
を外部に連通させており、該貫通孔1b内には光ファイ
バー7が挿通され、光ファイバー7を容器の外部から内
部にかけて挿通させるための挿通孔として作用する。
【0022】前記貫通孔1bは、例えば、基体1となる
セラミックグリーンシートに予め打ち抜き加工法により
孔を形成しておくことによって、或いは基体1の側部に
孔あけ加工を施すことによって基体1の側部に所定形状
に形成される。
【0023】また前記基体1の外側面で貫通孔1bの周
囲には、例えば、枠状の下地部材8がロウ付けされてお
り、該下地部材8には光ファイバー7に取着されている
金属フランジ9がYAG等のレーザー光線を使用して溶
接される。
【0024】前記下地部材8は光ファイバー7を基体1
に取着する際の下地金属材として作用し、例えば、鉄ー
ニッケルーコバルト合金や鉄ーニッケル合金等の金属材
料からなり、鉄ーニッケルーコバルト合金等のインゴッ
ト(塊)に圧延加工法や打ち抜き加工法等、従来周知の
金属加工法を施すことによって所定の形状に形成され
る。
【0025】なお、前記下地部材8は基体1の外側面で
貫通孔1b周辺に予めタングステンやモリブデン、マン
ガン等の高融点金属粉末から成る金属層、またはチタン
等の活性金属粉末からなる金属層を被着させておき、該
金属層に銀ロウ等のロウ材を介しロウ付け取着すること
によって基体1の外側面で貫通孔1b周辺に取着され
る。
【0026】また前記下地部材8には光ファイバー7に
取着された金属フランジ9がYAG等のレーザー光線を
使用して溶接され、これによって光半導体素子3に光信
号を伝達するための光ファイバー7が基体1に固定され
ることとなる。
【0027】また一方、前記基体1の上面には、例え
ば、鉄ーニッケルーコバルト合金や鉄ーニッケル合金等
の金属材料から成る蓋体2が接合され、これによって基
体1と蓋体2とからなる容器の内部に光半導体素子3が
気密に封止されることとなる。
【0028】前記蓋体2は、例えば、鉄ーニッケルーコ
バルト合金等のインゴット(塊)に圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を施すことによって
所定の形状に形成される。
【0029】かくして本発明の光半導体素子収納用パッ
ケージによれば、基体1の凹部1a底面に光半導体素子
3を搭載固定させるとともに光半導体素子3の各電極を
ボンデイングワイヤ5を介して外部リード端子6のロウ
付けされている配線層4に電気的に接続し、次に基体1
の上面に蓋体2を接合させ、基体1と蓋体2とから成る
容器内部に光半導体素子3を収容し、最後に基体1に形
成した貫通孔1bに光ファイバー7を取着させることに
よって最終製品としての光半導体装置となる。
【0030】かかる光半導体装置は外部から光ファイバ
ー7を介して光半導体素子3に光信号を伝達し、光半導
体素子3において光信号を電気信号に変換するとともに
該変換した電気信号を配線層3及び外部リード端子6を
介して外部電気回路に伝達することによって光通信等に
使用される。
【0031】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では基体
1をガラスセラミックス焼結体で形成したが、これに限
られることなく、比誘電率が6(室温、1MHz)以下
の有機樹脂等で形成しておいてもよい。
【0032】
【発明の効果】本発明の光半導体素子収納用パッケージ
によれば、複数個の配線層が形成されている基体を比誘
電率が6(室温、1MHz)以下の絶縁材で形成したこ
とから、隣接する配線層間の静電容量は小さな値とな
り、その結果、光半導体素子における光信号の電気信号
への変換速度もはやいものとなって光ファイバーを介し
て伝達された光信号を光半導体素子で確実に電気信号に
変換することが可能となるとともに該変換された電気信
号を所定の外部電気回路に正確に伝達することができ
る。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージの一実
施例を示す断面図である。
【図2】図1に示す光半導体素子収納用パッケージの側
面図である。
【図3】図1に示す光半導体素子収納用パッケージの蓋
体を除いた状態の平面図である。
【符号の説明】
1・・・基体 1a・・凹部 1b・・貫通孔 2・・・蓋体 3・・・光半導体素子 4・・・配線層 6・・・外部リード端子 7・・・光ファイバー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡崎 啓太郎 鹿児島県国分市山下町1番1号 京セラ株 式会社国分工場内 Fターム(参考) 2H037 BA01 BA11 DA35 5F041 AA02 DA12 DA72 EE06 FF14 5F088 BA02 BB01 GA02 JA05

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に光半導体素子を収容するための凹部
    を有する基体と、前記基体の側部に形成され、凹部を外
    部に連通させる貫通孔と、前記凹部内面から基体の外表
    面にかけて形成され、前記光半導体素子の電極が接続さ
    れる複数個の配線層と、前記基体の外表面に形成された
    配線層に取着されている複数個の外部リード端子と、前
    記基体の上面に取着され、前記凹部を塞ぐ蓋体とから成
    る光半導体素子収納用パッケージであって、前記基体は
    比誘電率が6(室温、1MHz)以下の絶縁材で形成さ
    れていること特徴とする光半導体素子収納用パッケー
    ジ。
JP11036022A 1999-02-15 1999-02-15 光半導体素子収納用パッケージ Pending JP2000236103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11036022A JP2000236103A (ja) 1999-02-15 1999-02-15 光半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036022A JP2000236103A (ja) 1999-02-15 1999-02-15 光半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2000236103A true JP2000236103A (ja) 2000-08-29

Family

ID=12458111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036022A Pending JP2000236103A (ja) 1999-02-15 1999-02-15 光半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2000236103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168409A (ja) * 2012-02-14 2013-08-29 Shin Etsu Chem Co Ltd 光学半導体装置用パッケージとその製造方法、並びに光学半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168409A (ja) * 2012-02-14 2013-08-29 Shin Etsu Chem Co Ltd 光学半導体装置用パッケージとその製造方法、並びに光学半導体装置

Similar Documents

Publication Publication Date Title
JPH11126847A (ja) 電子部品収納用パッケージ
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP2750253B2 (ja) 半導体装置
JP2000236103A (ja) 光半導体素子収納用パッケージ
JP2746809B2 (ja) 光半導体素子収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP3488392B2 (ja) 光半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP2000183200A (ja) 光半導体素子収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2728584B2 (ja) 半導体装置の製造方法
JP3709082B2 (ja) 光半導体素子収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JPH06169025A (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2000260896A (ja) 半導体素子収納用パッケージ
JP3462072B2 (ja) 電子部品収納用容器
JP3138186B2 (ja) 半導体装置
JPH11163184A (ja) 光半導体素子収納用パッケージ
JP2746841B2 (ja) 配線基板
JPH0922957A (ja) 半導体素子収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060124