JP2000236484A - 画像入力装置における信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 高速に画像の回転、鏡映等の処理を行なうこ
とができる信号処理回路を提供する。 【解決手段】 ディジタルスチルカメラ等の画像入力装
置にはＣＰＵに接続されたコプロセッサが設けられ、コ
プロセッサ内には図示のように互いに電気的に接続され
たレジスタグループＲＧ１〜ＲＧ４が設けられ、それら
はそれぞれ３２ビット長のレジスタＲ１〜Ｒ４を備えて
いる。各レジスタＲ１〜Ｒ４は第０バイト〜第３バイト
に１バイトの画素データをそれぞれ記憶する。ＣＰＵか
らレジスタグループＲＧ３に読み込んだ画像データをレ
ジスタグループＲＧ２を介してレジスタグループＲＧ１
に転送すると画像を左９０゜回転することができる。右
９０゜回転、左右方向の鏡映等の処理も含めて、画像デ
ータのデータ長を変換することなく高速に行うことがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、主にディジタル
スチルカメラ等の画像入力装置内において撮像素子によ
って撮像された２次元的に配列された画素単位の信号を
変換する画像入力装置における信号処理回路に関する。

【０００２】

【従来の技術】従来から、ディジタルカメラで撮像され
た画像に対して、回転、鏡映、色配列変換等の画像処理
を施すことが行われている。その際には、撮像された画
像データを内部に備わったＣＰＵに読み込み、そこで、
ソフトウェアによって上記画像処理を行っている。

【０００３】

【発明が解決しようとする課題】ところで、ＣＰＵが３
２ビットのレジスタを有し、それによって１画素が１バ
イト（８ビット）等の単位で表現される画像データをソ
フトウェアで上記画像処理を行う場合には、ＣＰＵの処
理単位（３２ビット）と画素の単位（８ビット）が一致
していないために、一度画像データをＣＰＵ内の複数の
レジスタ上に分解し回転等を行なった後、レジスタ上で
３２ビットのデータ（以下、「ワードデータ」と呼ぶ）
を再構築、すなわち、８ビットの画像データに余分に２
４ビットのダミーのビットを付加した後、メモリまたは
記録メディアに格納し、そうして得られた３２ビットの
画像データをＣＰＵに読み込んで処理し、処理終了後に
は再び８ビットのデータに戻して画像データを保存して
いる。そのため、この処理ではワードデータと１バイト
のデータの間のデータ変換処理が多く、処理時間が増大
していた。

【０００４】この発明は、従来技術における上述の問題
の克服を意図しており、高速に画像の回転、鏡映、色配
列変換等の処理を行なうことができる画像入力装置にお
ける信号処理回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、撮像素子によって撮像された２
次元的に配列された所定単位の単位画像信号を主メモリ
の各記憶単位にそれぞれ記憶する画像入力装置内におい
て、主メモリに記憶された単位画像信号を読み出して処
理する信号処理回路であって、単位画像信号と同じビッ
ト数の記憶領域を複数備える第１および第２記憶手段を
備え、主メモリに記憶された単位画像信号を第１記憶手
段の各記憶領域に転送して記憶させた後、第１記憶手段
の各記憶領域に記憶された単位画像信号を第２記憶手段
の各記憶領域に転送して記憶させることによって、主メ
モリに記憶された単位画像信号の配列を右に９０゜また
は左に９０゜回転させた状態で第２記憶手段の各記憶領
域に記憶するように、第１記憶手段の各記憶領域と第２
記憶手段の各記憶領域とが互いに接続されている。

【０００６】また、請求項２の発明は、画像入力装置内
において撮像素子によって撮像された２次元的に配列さ
れた所定単位の単位画像信号と同じビット数の記憶領域
を複数備える第１および第２記憶手段を備え、第１記憶
手段の各記憶領域に記憶された単位画像信号の配列を、
当該配列の中心線で鏡映させて第２記憶手段の各記憶領
域に記憶するように、第１記憶手段の各記憶領域と第２
記憶手段の各記憶領域とが互いに所定の接続線で直接接
続されている。

【０００７】また、請求項３の発明は、画像入力装置内
において撮像素子によって撮像された２次元的に配列さ
れた所定単位の単位画像信号と同じビット数の記憶領域
を複数備える第１および第２レジスタグループを備え、
当該第１および第２レジスタグループがそれぞれ第１な
いし第４レジスタを備えるとともに、当該第１ないし第
４レジスタが第０ないし第３記憶領域をそれぞれ備える
ものであって、第１レジスタグループの第１ないし第４
レジスタの第０記憶領域が所定の接続線によって第２レ
ジスタグループの第４レジスタの第０記憶領域ないし第
３記憶領域に直接接続され、第１レジスタグループの第
１ないし第４レジスタの第１記憶領域が所定の接続線に
よって第２レジスタグループの第３レジスタの第０記憶
領域ないし第３記憶領域に直接接続され、第１レジスタ
グループの第１ないし第４レジスタの第２記憶領域が所
定の接続線によって第２レジスタグループの第２レジス
タの第０記憶領域ないし第３記憶領域に直接接続され、
第１レジスタグループの第１ないし第４レジスタの第３
記憶領域が所定の接続線によって第２レジスタグループ
の第１レジスタの第０記憶領域ないし第３記憶領域に直
接接続されている。

【０００８】また、請求項４の発明は、請求項３に記載
の画像入力装置における信号処理回路において、さら
に、２次元的に配列された所定単位の単位画像信号と同
じビット数の第０ないし第３記憶領域をそれぞれ備える
第１ないし第４レジスタを備える第３レジスタグループ
を備え、第２レジスタグループの第１レジスタの第０記
憶領域ないし第３記憶領域が所定の接続線によってそれ
ぞれ第３レジスタグループの第１レジスタの第３記憶領
域ないし第０記憶領域に直接接続され、第２レジスタグ
ループの第２レジスタの第０記憶領域ないし第３記憶領
域が所定の接続線によってそれぞれ第３レジスタグルー
プの第２レジスタの第３記憶領域ないし第０記憶領域に
直接接続され、第２レジスタグループの第３レジスタの
第０記憶領域ないし第３記憶領域が所定の接続線によっ
てそれぞれ第３レジスタグループの第３レジスタの第３
記憶領域ないし第０記憶領域に直接接続され、第２レジ
スタグループの第４レジスタの第０記憶領域ないし第３
記憶領域が所定の接続線によってそれぞれ第３レジスタ
グループの第４レジスタの第３記憶領域ないし第０記憶
領域に直接接続されている。

【０００９】また、請求項５の発明は、画像入力装置内
において撮像素子によって撮像された２次元的に配列さ
れた所定単位の単位画像信号と同じビット数の記憶領域
を複数備える第２および第３レジスタグループを備え、
当該第２および第３レジスタグループがそれぞれ第１な
いし第４レジスタを備えるとともに、当該第１ないし第
４レジスタが第０ないし第３記憶領域をそれぞれ備える
ものであって、第２レジスタグループの第１レジスタの
第０記憶領域ないし第３記憶領域が所定の接続線によっ
てそれぞれ第３レジスタグループの第１レジスタの第３
記憶領域ないし第０記憶領域に直接接続され、第２レジ
スタグループの第２レジスタの第０記憶領域ないし第３
記憶領域が所定の接続線によってそれぞれ第３レジスタ
グループの第２レジスタの第３記憶領域ないし第０記憶
領域に直接接続され、第２レジスタグループの第３レジ
スタの第０記憶領域ないし第３記憶領域が所定の接続線
によってそれぞれ第３レジスタグループの第３レジスタ
の第３記憶領域ないし第０記憶領域に直接接続され、第
２レジスタグループの第４レジスタの第０記憶領域ない
し第３記憶領域が所定の接続線によってそれぞれ第３レ
ジスタグループの第４レジスタの第３記憶領域ないし第
０記憶領域に直接接続されている。

【００１０】また、請求項６の発明は、画像入力装置内
において撮像素子によって撮像された２次元的に配列さ
れた所定単位の単位画像信号と同じビット数の記憶領域
を複数備える第１および第２記憶手段を備え、単位画像
信号が所定の単位色配列を形成する複数の成分のうちの
１成分であり、第１記憶手段の各記憶領域に記憶された
単位画像信号の配列を、単位色配列を保ちつつ右に９０
゜または左に９０゜回転させる回転変換を行って第２記
憶手段の各記憶領域に記憶するように、第１記憶手段の
各記憶領域と第２記憶手段の各記憶領域とが互いに所定
の接続線で直接接続されている。

【００１１】また、請求項７の発明は、請求項６に記載
の画像入力装置における信号処理回路において、回転変
換が右にのみ９０゜回転させるものであり、単位色配列
が１つの輝度成分と水平または垂直方向における配置の
周波数が輝度成分の１／２である２つの色成分とからな
るものであり、第１記憶手段として第１レジスタグルー
プを、第２記憶手段として第２レジスタグループを備
え、当該第１および第２レジスタグループがそれぞれ第
１および第２レジスタを備えるとともに、当該第１およ
び第２レジスタが、輝度成分および２つの色成分のそれ
ぞれを記憶する第０ないし第３記憶領域をそれぞれ備え
るものであって、第１レジスタグループの第１レジスタ
の第０記憶領域が所定の接続線によって第２レジスタグ
ループの第２レジスタの第０記憶領域に直接接続され、
第１レジスタグループの第１レジスタの第２記憶領域が
所定の接続線によって第２レジスタグループの第１レジ
スタの第０記憶領域に直接接続され、第１レジスタグル
ープの第２レジスタの第０記憶領域が所定の接続線によ
って第２レジスタグループの第２レジスタの第２記憶領
域に直接接続され、第１レジスタグループの第２レジス
タの第１記憶領域が所定の接続線によって第２レジスタ
グループの第１レジスタの第１記憶領域および第２レジ
スタグループの第２レジスタの第１記憶領域に直接接続
され、第１レジスタグループの第２レジスタの第２記憶
領域が所定の接続線によって第２レジスタグループの第
１レジスタの第２記憶領域に直接接続され、第１レジス
タグループの第２レジスタの第３記憶領域が所定の接続
線によって第２レジスタグループの第１レジスタの第３
記憶領域および第２レジスタグループの第２レジスタの
第３記憶領域に直接接続されている。

【００１２】また、請求項８の発明は、請求項６に記載
の画像入力装置における信号処理回路において、回転変
換が左にのみ９０゜回転させるものであり、単位色配列
が１つの輝度成分と水平または垂直方向における配置の
周波数が輝度成分の１／２である２つの色成分とからな
るものであり、第１記憶手段として第１レジスタグルー
プを、第２記憶手段として第２レジスタグループを備
え、当該第１および第２レジスタグループがそれぞれ第
１および第２レジスタを備えるとともに、当該第１およ
び第２レジスタが、輝度成分および２つの色成分のそれ
ぞれを記憶する第０ないし第３記憶領域をそれぞれ備え
るものであって、第１レジスタグループの第１レジスタ
の第０記憶領域が所定の接続線によって第２レジスタグ
ループの第１レジスタの第２記憶領域に直接接続され、
第１レジスタグループの第１レジスタの第２記憶領域が
所定の接続線によって第２レジスタグループの第２レジ
スタの第２記憶領域に直接接続され、第１レジスタグル
ープの第２レジスタの第０記憶領域が所定の接続線によ
って第２レジスタグループの第１レジスタの第０記憶領
域に直接接続され、第１レジスタグループの第２レジス
タの第１記憶領域が所定の接続線によって第２レジスタ
グループの第１レジスタの第１記憶領域および第２レジ
スタグループの第２レジスタの第１記憶領域に直接接続
され、第１レジスタグループの第２レジスタの第２記憶
領域が所定の接続線によって第２レジスタグループの第
２レジスタの第０記憶領域に直接接続され、第１レジス
タグループの第２レジスタの第３記憶領域が所定の接続
線によって第２レジスタグループの第１レジスタの第３
記憶領域および第２レジスタグループの第２レジスタの
第３記憶領域に直接接続されている。

【００１３】また、請求項９の発明は、画像入力装置内
において撮像素子によって撮像された２次元的に配列さ
れた所定単位の単位画像信号と同じビット数の記憶領域
を複数備える記憶手段を備え、単位画像信号が所定の単
位色配列を形成する複数の成分のうちの１成分であり、
さらに、所定の右回転命令信号の入力に応答して、記憶
手段の各記憶領域に記憶された単位画像信号の配列を、
単位色配列を保ちつつ右に９０゜回転させて記憶手段の
各記憶領域に記憶させる右回転手段を備えている。

【００１４】また、請求項１０の発明は、請求項９に記
載の画像入力装置における信号処理回路において、単位
色配列が１つの輝度成分と水平または垂直方向における
配置の周波数が輝度成分の１／２である２つの色成分と
からなるものであり、記憶手段としてレジスタグループ
を備え、当該レジスタグループが第１および第２レジス
タを備えるとともに、当該第１および第２レジスタが、
輝度成分および２つの色成分のそれぞれを記憶する第０
ないし第３記憶領域をそれぞれ備えるものであって、右
回転命令信号の入力に応答して右回転手段が、第１レジ
スタの第０記憶領域の単位画像信号を第２レジスタの第
０記憶領域に記憶させ、第１レジスタの第２記憶領域の
単位画像信号を第１レジスタの第０記憶領域に記憶さ
せ、第２レジスタの第０記憶領域の単位画像信号を第２
レジスタの第２記憶領域に記憶させ、第２レジスタの第
１記憶領域の単位画像信号を第１レジスタの第１記憶領
域および第２レジスタの第１記憶領域に記憶させ、第２
レジスタの第２記憶領域の単位画像信号を第１レジスタ
の第２記憶領域に記憶させ、第２レジスタの第３記憶領
域の単位画像信号を第１レジスタの第３記憶領域および
第２レジスタの第３記憶領域に記憶させるものである。

【００１５】また、請求項１１の発明は、画像入力装置
内において撮像素子によって撮像された２次元的に配列
された所定単位の単位画像信号と同じビット数の記憶領
域を複数備える記憶手段を備え、単位画像信号が所定の
単位色配列を形成する複数の成分のうちの１成分であ
り、さらに、所定の左回転命令信号の入力に応答して、
記憶手段の各記憶領域に記憶された単位画像信号の配列
を、単位色配列を保ちつつ左に９０゜回転させて記憶手
段の各記憶領域に記憶させる左回転手段を備えている。

【００１６】また、請求項１２の発明は、請求項１１に
記載の画像入力装置における信号処理回路において、単
位色配列が１つの輝度成分と水平または垂直方向におけ
る配置の周波数が輝度成分の１／２である２つの色成分
とからなるものであり、記憶手段としてレジスタグルー
プを備え、当該レジスタグループが第１および第２レジ
スタを備えるとともに、当該第１および第２レジスタ
が、輝度成分および２つの色成分のそれぞれを記憶する
第０ないし第３記憶領域をそれぞれ備えるものであっ
て、左回転命令信号の入力に応答して左回転回路が、第
１レジスタの第０記憶領域の単位画像信号を第１レジス
タの第２記憶領域に記憶させ、第１レジスタの第２記憶
領域の単位画像信号を第２レジスタの第２記憶領域に記
憶させ、第２レジスタの第０記憶領域の単位画像信号を
第１レジスタの第０記憶領域に記憶させ、第２レジスタ
の第１記憶領域の単位画像信号を第１レジスタの第１記
憶領域および第２レジスタの第１記憶領域に記憶させ、
第２レジスタの第２記憶領域の単位画像信号を第２レジ
スタの第０記憶領域に記憶させ、第２レジスタの第３記
憶領域の単位画像信号を第１レジスタの第３記憶領域お
よび第２レジスタの第３記憶領域に記憶させるものであ
る。

【００１７】また、請求項１３の発明は、画像入力装置
内において撮像素子によって撮像された２次元的に配列
された所定単位の単位画像信号と同じビット数の記憶領
域を複数備える第１および第２記憶手段を備え、単位画
像信号が所定の単位色配列を形成する複数の成分のうち
の１成分であり、第１記憶手段において第１の単位色配
列を形成するように各記憶領域に記憶された各単位画像
信号を第２の単位色配列に変換して第２記憶手段の各記
憶領域に記憶するように、第１記憶手段の各記憶領域と
第２記憶手段の各記憶領域とが互いに所定の接続線で直
接接続されている。

【００１８】さらに、請求項１４の発明は、請求項１３
に記載の画像入力装置における信号処理回路において、
第１および第２の単位色配列がそれぞれ１つの輝度成分
と水平または垂直方向における配置の周波数が輝度成分
の１／２である２つの色成分とからなるものであり、第
１記憶手段として第１レジスタを、第２記憶手段として
第２レジスタを備えるとともに、当該第１および第２レ
ジスタが輝度成分および２つの色成分のそれぞれを記憶
する第０ないし第３記憶領域をそれぞれ備えるものであ
って、第１レジスタの第０記憶領域が所定の接続線によ
って第２レジスタの第０記憶領域に直接接続され、第１
レジスタの第１記憶領域が所定の接続線によって第２レ
ジスタの第２記憶領域に直接接続され、第１レジスタの
第２記憶領域が所定の接続線によって第２レジスタの第
１記憶領域に直接接続され、第１レジスタの第３記憶領
域が所定の接続線によって第２レジスタの第３記憶領域
に直接接続されている。

【００１９】

【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。

【００２０】＜１．第１の実施の形態＞図１はこの発明
の一の実施の形態に係るディジタルスチルカメラを示す
図である。このディジタルスチルカメラは、図１の如
く、ＣＣＤ（撮像素子）２１で撮像した画像をアナログ
信号処理回路２２で取り込んでＡ／Ｄ変換し、このディ
ジタル化された画像についての画素補間、色変換、輪郭
強調処理、フィルタリング及び間引き処理等の所定の一
般画像処理をリアルタイムプロセッシングユニット（Ｒ
ＰＵ）２３でリアルタイム処理（実時間処理）にて高速
に実行すると共に、回転、鏡映、色配列変換、ＪＰＥＧ
圧縮処理等を含む例外的画像処理をＣＰＵ（中央制御
部）２４および本発明の信号処理回路に相当するコプロ
セッサ２５で実行した後、外部インターフェース（Ｉ／
Ｆ）２６を通じて所定の処理装置（パーソナルコンピュ
ータ）等に出力し、併せて、当該画像をディスプレイ駆
動回路２７ａを通じてファインダーとしてのＬＣＤ２７
に表示し、またＤＲＡＭまたはＳＤＲＡＭ等の一般的な
主メモリ２９等に格納するようになっている。この際、
ファインダー（ＬＣＤ２７）への画像供給に関しては若
干の解像度を落とすなどの所定の処理をリアルタイムプ
ロセッシングユニット２３で行った後、次々と画像を出
力することで、ファインダー２７での画像表示を行う
が、操作部２８における図示しない撮像釦等が操作者に
よって押操作されたときには、主メモリ２９内の詳細な
画像をメモリカード３０等の記録装置（Storage Medi
a）に一気に格納するようになっている。

【００２１】そして、アナログ信号処理回路２２を通じ
て与えられた画像については、リアルタイム処理を行う
場合は途中の画素配列データを主メモリ２９に蓄えずに
ＲＰＵ２３で直接的に処理を行う一方、リアルタイム処
理を行わない場合には、操作者の操作部２８を通じての
各種画像処理命令（後述する右回転命令および左回転命
令を含む）により上記の回転、鏡映、色配列変換、ＪＰ
ＥＧ圧縮処理等の処理がＣＰＵ２４およびコプロセッサ
２５で施されて一旦主メモリ２９の図示しないＣＣＤデ
ータバッファ（CCD Data Buffer）に画素配列データと
して蓄えられ、その画素配列データを再度ダイレクトメ
モリアクセス（ＤＭＡ）でリアルタイムプロセッシング
ユニット２３に入力してやることで、高速に処理を行う
ようになっている。ここで、ＣＰＵ２４は内部に３２ビ
ット長のレジスタを有し、３２ビット（１ワード）単位
でデータ処理を行うものとなっているとともに、上記の
リアルタイムに行わない処理のうち、回転、鏡映、色配
列変換処理についてはＣＰＵ２４におけるソフトウェア
による処理ではなく、後に詳述するこれらの処理専用の
回路を備えるコプロセッサ２５によって高速かつ低消費
電力に行われる。

【００２２】また、リアルタイムプロセッシングユニッ
ト２３、ＣＰＵ２４、外部インターフェース２６等は、
主メモリ２９、メモリカード３０及びＪＰＥＧ処理部３
１とともにメインバスＭＢにバス接続されており、これ
らのデータ相互の受け渡しに際してＣＰＵ２４の負荷を
低減すべく、このＣＰＵ２４を介さずにダイレクトメモ
リアクセス（ＤＭＡ）コントローラ３２の制御に基づい
て各要素間のメインバスＭＢを通じたデータの授受を行
っている。

【００２３】なお、図１中の符号３０ａはオートフォー
カス機能付きのレンズや絞り機構等を有する光学機構、
符号３０ｂはストロボ、符号３０ｃはＣＣＤ２１を駆動
するＣＣＤ駆動回路、符号３０ｄはリアルタイムプロセ
ッシングユニット２３及びＣＣＤ駆動回路３０ｃ等の動
作タイミングを規律するためのタイミングジェネレータ
（ＴＧ）、符号３０ｅはＰＬＬ発信回路をそれぞれ示し
ている。

【００２４】つぎに、この発明の主要部であるコプロセ
ッサ２５について説明する。図２は第１の実施の形態に
おけるコプロセッサ２５のレジスタグループおよびそれ
らにおけるレジスタ間の接続を示す図である。図示のよ
うにこのコプロセッサ２５は、この発明の記憶手段に相
当するレジスタグループＲＧ１〜ＲＧ３を備えている。
そして、各レジスタグループはそれぞれ４つの記憶素子
に相当するレジスタを備えている。すなわち、レジスタ
グループＲＧ１〜ＲＧ３はそれぞれレジスタＲ１〜Ｒ４
を備えている。さらに、各レジスタＲ１〜Ｒ４はそれぞ
れ３２ビットすなわち１ワード（４バイト）のレジスタ
である。

【００２５】そして、このディジタルカメラでは画素単
位の画像データは８ビット（１バイト）で表わされた単
色の階調信号であり、各レジスタは第０〜第３バイトＢ
３に８ビット（１バイト）ずつ、すなわち、レジスタ内
の各ビットを第０ビット〜第３１ビットと呼ぶとき、第
０〜第７ビット、第８〜第１５ビット、第１６〜第２３
ビットおよび第２４〜第３１ビットをそれぞれ第０バイ
トＢ０、第１バイトＢ１、第２バイトＢ２および第３バ
イトＢ３と呼び、それら各バイトに１画素ずつ画像デー
タ（この発明の単位画像信号に相当）が読み込まれる。
すなわち、各レジスタグループＲＧ１〜ＲＧ３それぞれ
の各レジスタＲ１〜Ｒ４内において、単位となる１画素
の画像データと同じビット数の領域に各画素の画像デー
タが記憶されるようになっている。

【００２６】なお、各レジスタグループＲＧ１〜ＲＧ３
それぞれの各レジスタＲ１〜Ｒ４は、ＣＰＵ２４から画
像データを読み込んだり、逆にＣＰＵ２４に出力したり
するために、それぞれ直接ＣＰＵ２４に電気的に接続さ
れている。これによりレジスタグループＲＧ１〜ＲＧ３
の各レジスタＲ１〜Ｒ４の各バイトＢ０〜Ｂ３はＣＰＵ
２４を介して間接的に主メモリ２９に接続されている。

【００２７】また、レジスタグループＲＧ１とＲＧ２お
よびＲＧ２とＲＧ３の各レジスタＲ１〜Ｒ４の第０〜第
３バイトＢ３は以下に示すように互いに所定の接続線で
電気的に直接接続されている。すなわち、レジスタグル
ープＲＧ１のすべてのレジスタの第０バイトＢ０がレジ
スタグループＲＧ２のレジスタＲ４の第０バイトＢ０か
ら第３バイトＢ３に接続され、レジスタグループＲＧ１
のすべてのレジスタの第１バイトＢ１がレジスタグルー
プＲＧ２のレジスタＲ３の第０バイトＢ０から第３バイ
トＢ３に接続され、レジスタグループＲＧ１のすべての
レジスタの第２バイトＢ２がレジスタグループＲＧ２の
レジスタＲ２の第０バイトＢ０から第３バイトＢ３に接
続され、レジスタグループＲＧ１のすべてのレジスタの
第３バイトＢ３がレジスタグループＲＧ２のレジスタＲ
１の第０バイトＢ０から第３バイトＢ３に接続されてい
る。また、レジスタグループＲＧ２のレジスタＲ１の第
０バイトＢ０から第３バイトＢ３がそれぞれレジスタグ
ループＲＧ３のレジスタＲ１の第３バイトＢ３から第０
バイトＢ０に接続され、レジスタグループＲＧ２のレジ
スタＲ２の第０バイトＢ０から第３バイトＢ３がそれぞ
れレジスタグループＲＧ３のレジスタＲ２の第３バイト
Ｂ３から第０バイトＢ０に接続され、レジスタグループ
ＲＧ２のレジスタＲ３の第０バイトＢ０から第３バイト
Ｂ３がそれぞれレジスタグループＲＧ３のレジスタＲ３
の第３バイトＢ３から第０バイトＢ０に接続され、レジ
スタグループＲＧ２のレジスタＲ４の第０バイトＢ０か
ら第３バイトＢ３がそれぞれレジスタグループＲＧ３の
レジスタＲ４の第３バイトＢ３から第０バイトＢ０に接
続されている。

【００２８】このように各レジスタグループは接続され
ているため、以下に示すように、各レジスタグループ間
で画像データを転送することにより、画像に対して右９
０゜回転、左９０゜回転および画像について左右方向
（水平方向）の鏡映といった画像処理を高速に行うもの
となっている。

【００２９】図３は第１の実施の形態におけるコプロセ
ッサ２５による回転処理を説明するための図であり、図
３（ａ）〜（ｃ）は右９０゜回転の様子を示す図、図３
（ｄ）〜図３（ｆ）は左９０゜回転の様子を示す図であ
る。まず、主メモリ２９に図３（ａ）のように記憶され
た４ワードの画像データがＣＰＵ２４を介してレジスタ
グループＲＧ２に図３（ｂ）のように読み込まれる。す
なわち、レジスタグループＲＧ２のレジスタＲ１〜Ｒ４
の各バイトＢ０〜Ｂ３は図示しないが、ＣＰＵ２４を介
して主メモリと、画像データが上下方向（垂直方向）に
鏡映するように接続されている。そして、レジスタグル
ープＲＧ２の画像データはレジスタグループＲＧ１に図
３（ｃ）のように転送される。この図３（ａ）と（ｃ）
とを比較すると４ワード分の画像が右に９０゜回転して
いることが分かる。そして、レジスタグループＲＧ１か
ら画像データを出力すると右に９０゜回転した画像デー
タが得られるのである。

【００３０】同様に、主メモリ２９に図３（ｄ）のよう
に記憶された４ワードの画像データがＣＰＵ２４を介し
てレジスタグループＲＧ３に図３（ｅ）のように読み込
まれ、レジスタグループＲＧ２を介してレジスタグルー
プＲＧ１に転送され、図３（ｆ）のような配列になる。
この図３（ｅ）および（ｆ）を比較すると４ワード分の
画像が左に９０゜回転していることが分かる。そして、
レジスタグループＲＧ１から画像データを出力すると左
に９０゜回転した画像データが得られるのである。

【００３１】図４は第１の実施の形態におけるコプロセ
ッサ２５による鏡映処理を説明するための図である。ま
ず、主メモリに図４（ａ）のように記憶された４ワード
の画像データがレジスタグループＲＧ３に図４（ｂ）の
ように読み込まれ、レジスタグループＲＧ２に図４
（ｃ）のように転送される。この図４（ａ）と（ｃ）と
を比較すると４ワード分の画像が縦方向の中心線ＣＬ
（各レジスタの第１バイトＢ１と第２バイトＢ２を貫く
線）を軸として左右方向に鏡映していることが分かる。
そして、レジスタグループＲＧ２から画像データを出力
すると左右方向に鏡映した画像が得られるのである。

【００３２】なお、図１から分かるように各レジスタグ
ループの各レジスタの各バイトからは接続線が１本ずつ
出ている。すなわち、１つのレジスタグループの１つの
レジスタの各バイトは接続線に接続されることによって
他のレジスタグループの１つのレジスタに対応して、す
べて、一対一対応している。これにより、レジスタグル
ープＲＧ１〜ＲＧ３のうちのいずれの２つのレジスタグ
ループ間の画像データの転送も可逆である。したがっ
て、レジスタグループＲＧ２からレジスタグループＲＧ
１への転送も、レジスタグループＲＧ３からレジスタグ
ループＲＧ２への転送も行うことができ、さらには、レ
ジスタグループＲＧ３からレジスタグループＲＧ２を介
したレジスタグループＲＧ１への転送も行うことができ
る。これによって、それぞれ、上述の変換の逆変換、す
なわち、レジスタグループＲＧ２からレジスタグループ
ＲＧ１への転送によって左９０゜回転を、レジスタグル
ープＲＧ２からレジスタグループＲＧ３への転送によっ
ても中心線ＣＬを軸とした鏡映を、レジスタグループＲ
Ｇ３からレジスタグループＲＧ２を介したレジスタグル
ープＲＧ１への転送によって右９０゜回転を行うことが
できる。

【００３３】さらに、上下方向の鏡映、すなわち、各レ
ジスタグループＲＧのレジスタＲ２とＲ３との間に当た
る画像中の水平方向の直線を対称軸として鏡映を行う場
合は、回路構成によって実現する場合と速度的に大差な
いので、ＣＰＵ２４においてソフトウェアで実現してい
る。なお、このような上下方向の鏡映についても２つの
レジスタグループ間を所定の接続線で電気的に接続し
て、それらレジスタグループ間で画像データを転送する
ことによって容易に実現することができる。

【００３４】また、このコプロセッサ２５では画素単位
でまとめられた色を構成する複数の成分を有する画像デ
ータを、成分単位で複数の画素の画像データを合併した
画像データにしたり、逆に、合併された画像データを複
数の成分を有する画素単位の画像データに分離したりす
ることができる。

【００３５】図５は第１の実施の形態による色データの
合併および分離の様子を説明するための図である。２画
素が３２ビットで表わされる複合画素データとその複合
画素データの後述する単位色配列における各成分ごとの
３２ビットの画像データとの間でデータ形式を変換する
色データの合併や分離を示している。ここで扱う複合画
素データとは、単位となる２画素を表現する３２ビット
のカラー画像データであって、色を表わす１群の複数の
成分の単位となる配列である単位色配列を有し、その単
位色配列が１つの輝度成分（Ｙ成分）と水平または垂直
方向における配置の周波数が輝度成分の１／２（データ
数が半分）である２つの色成分とからなるものである。
第１の実施の形態では、水平方向に各成分が配列される
形式の単位画素データを用いており、２画素を表現する
画像データとして８ビットからなるＹ成分が２画素分
と、それら２画素に共通のそれぞれ８ビットからなるＣ
ｙ成分（青成分から輝度成分を引いた色差信号）および
Ｃｂ成分（赤成分から輝度成分を引いた色差信号）とを
併せて３２ビットの複合画素データとしている。そし
て、このような複合画素データを各成分ごとにまとめた
３２ビットの画像データに変換するのである。

【００３６】なお、この色を構成する成分の合併および
分離処理では上記複合画素データを各レジスタグループ
ＲＧ２およびＲＧ１それぞれの各レジスタＲ１〜Ｒ４に
記憶するものとなっている。すなわち、各レジスタグル
ープＲＧ１，ＲＧ２それぞれの各レジスタＲ１〜Ｒ４内
において、この発明の単位画像信号に相当する単位とな
る１つの成分の画像データ（この例ではＹまたはＣｂま
たはＣｒ成分）と同じビット数の記憶領域（第０〜第３
バイト）に各成分データを記憶する。

【００３７】図５（ａ）に示すように、Ｙ，Ｃｂ，Ｙ，
Ｃｒの各成分の画像データをレジスタグループＲＧ２の
レジスタＲ１〜Ｒ４に読み込み、レジスタグループＲＧ
１に転送することによって、レジスタグループＲＧ１の
レジスタＲ１〜Ｒ４にそれぞれ画素単位に合併された画
像データが生成される。逆に、Ｙ，Ｃｂ，Ｙ，Ｃｒの各
成分を有する２画素単位の画像データをレジスタグルー
プＲＧ２のレジスタＲ１〜Ｒ４に読み込み、レジスタグ
ループＲＧ１に転送することによって、レジスタグルー
プＲＧ１のレジスタＲ１〜Ｒ４にそれぞれ４画素分の
Ｙ，Ｃｂ，Ｙ，Ｃｒの各成分に分離された画像データが
生成される。これは、前述の右９０゜回転および左９０
゜回転の機能を用いて色データの合併および分離を行う
ことができることを示している。

【００３８】なお、このコプロセッサ２５の変換処理は
前述のように可逆であるので、逆にレジスタグループＲ
Ｇ１に上記のような画像データを読み込んで、レジスタ
グループＲＧ２に転送しても、画像データの色を構成す
る成分についての分離および合併を行うことができる。

【００３９】以上説明したように、第１の実施の形態に
よれば、レジスタグループＲＧ１〜ＲＧ３において、単
位となる画像データと同じビット数（１バイト）の記憶
領域、すなわち各レジスタＲ１〜Ｒ４の各バイトが上述
のような接続関係で互いに直接接続されているので、各
レジスタグループＲＧ１〜ＲＧ３間の画像データの転送
により右９０°回転、左９０°回転、中心線に対する左
右方向の鏡映およびカラー画像データの成分の合併およ
び分離を行うことができる。そのため、ＣＰＵ２４にお
いてソフトウェアによってこれらの処理を行う場合には
単位となる画像データを８ビットから３２ビットに変換
する必要があるのに対して、第１の実施の形態では単位
となる画像データのデータ長を変換する必要がなく、デ
ータ長の変換工程およびそのためのデータ移動が不要と
なり、高速かつ低消費電力に上記処理を行うことができ
る。

【００４０】＜２．第２の実施の形態＞第２の実施の形
態では図１で示した第１の実施の形態の装置構成とコプ
ロセッサ２５以外は全く同様の構成となっており、そし
て、このコプロセッサ２５はＣＰＵ２４から与えられた
画像データを右９０゜回転するものとなっている。以
下、このコプロセッサ２５の構造および処理について説
明する。

【００４１】図６は第２の実施の形態におけるコプロセ
ッサ２５のレジスタグループおよびそれらにおけるレジ
スタ間の接続を示す図である。第２の実施の形態におけ
るコプロセッサ２５は第１の実施の形態におけるレジス
タグループＲＧ１〜ＲＧ３と同様の３２ビットのレジス
タを４つずつ備えるレジスタグループＲＧ４およびＲＧ
５を備えている。ただし、第２の実施の形態ではレジス
タグループＲＧ４とＲＧ５においてレジスタＲ１および
Ｒ２とレジスタＲ３およびＲ４とは全く同じ接続関係に
なっているので、レジスタＲ１およびＲ２のみについて
代表的に図示している。

【００４２】そして、第２の実施の形態では２画素が３
２ビット（例えばＹＣｂＹＣｒの色配列で各成分が８ビ
ット）で表現される複合画素データ（ビデオデータ）を
各レジスタグループＲＧ４，ＲＧ５それぞれの各レジス
タＲ１〜Ｒ４に記憶するものとなっている。なお、ここ
で扱う複合画素データは第１の実施の形態における複合
画素データと同様のものである。そして、各レジスタグ
ループＲＧ４，ＲＧ５それぞれの各レジスタＲ１〜Ｒ４
内において、この発明の単位画像信号に相当する単位と
なる１つの成分の画像データ（上記の例ではＹまたはＣ
ｂまたはＣｒ成分）と同じビット数の記憶領域（第０〜
第３バイト）に各成分データが記憶されるようになって
いる。

【００４３】さらに、レジスタグループＲＧ４およびＲ
Ｇ５のレジスタＲ１およびＲ２（Ｒ３およびＲ４）の各
バイトは以下に示すように互いに所定の接続線により電
気的に直接接続されている。すなわち、レジスタグルー
プＲＧ４のレジスタＲ１の第０バイトＢ０とレジスタグ
ループＲＧ５のレジスタＲ２の第０バイトＢ０とが、レ
ジスタグループＲＧ４のレジスタＲ１の第２バイトＢ２
とレジスタグループＲＧ５のレジスタＲ１の第０バイト
Ｂ０とが、レジスタグループＲＧ４のレジスタＲ２の第
０バイトＢ０とレジスタグループＲＧ５のレジスタＲ２
の第２バイトＢ２とが、レジスタグループＲＧ４のレジ
スタＲ２の第１バイトＢ１とレジスタグループＲＧ５の
レジスタＲ１の第１バイトＢ１及びレジスタグループＲ
Ｇ５のレジスタＲ２の第１バイトＢ１とが、レジスタグ
ループＲＧ４のレジスタＲ２の第２バイトＢ２とレジス
タグループＲＧ５のレジスタＲ１の第２バイトＢ２と
が、レジスタグループＲＧ４のレジスタＲ２の第３バイ
トＢ３とレジスタグループＲＧ５のレジスタＲ１の第３
バイトＢ３及びレジスタグループＲＧ５のレジスタＲ２
の第３バイトＢ３とが、それぞれ接続されている。

【００４４】図７は第２の実施の形態におけるコプロセ
ッサ２５による右回転処理を説明するための図である。
前述のようにレジスタＲ１およびＲ２とレジスタＲ３お
よびＲ４とが同じ接続であるのは、２レジスタ分すなわ
ち１６ビット単位のビデオデータで表わされる４画素に
ついての右９０゜の回転を８画素に対して並列に行って
いることを意味している。そのため、以下、代表してレ
ジスタＲ３およびＲ４における回転について説明する。
なお、図７の各レジスタの各バイト内の記号は前述の各
成分（Ｙ，Ｃｂ，Ｙ，Ｃｒ成分）を表わしており、その
後ろの数字は８個の画素（第０〜第７画素）のいずれで
あるかを表わしている。

【００４５】まず、レジスタＲ３およびＲ４のうち、Ｙ
成分が記憶された第０バイトＢ０および第２バイトＢ２
のみに注目してみると、レジスタグループＲＧ４からＲ
Ｇ５へのデータ転送により、Ｙ０〜Ｙ３は回転されてＹ
０は元のＹ１の位置に、Ｙ１は元のＹ３の位置に、Ｙ２
は元のＹ０の位置に、Ｙ３は元のＹ２の位置にそれぞれ
移動している。また、Ｃｂ成分、Ｃｒ成分については
Ｙ，Ｃｂ，Ｙ，Ｃｒ成分の配列を崩さないために各レジ
スタの第１バイトＢ１にＣｂ成分が、第３バイトＢ３に
Ｃｒ成分が位置する必要があるため、最初にレジスタＲ
４の第１バイトＢ１および第３バイトＢ３に記憶されて
いたＣｂ0およびＣｒ1をそのままレジスタＲ３にコピー
している。以上から、この変換で複合画素データが右９
０゜回転していることが分かる。なお、レジスタＲ１お
よびＲ２においても同様である。

【００４６】以上説明したように、第２の実施の形態に
よれば、レジスタグループＲＧ４およびＲＧ５におい
て、単位となる１つの成分データと同じビット数（１バ
イト）の記憶領域、すなわち各レジスタＲ１〜Ｒ４の各
バイトが上述のような接続関係で互いに直接接続されて
いるので、各レジスタグループＲＧ４およびＲＧ５間の
画像データの転送によりビデオデータの右９０°回転を
行うことができるので、ＣＰＵ２４においてソフトウェ
アによってこれらの処理を行う場合と比べて、単位とな
る色を構成する各成分データのデータ長を変換する必要
がなく、データ長の変換工程およびそのためのデータ移
動が不要となり、高速かつ低消費電力に上記処理を行う
ことができる。

【００４７】＜３．第３の実施の形態＞第３の実施の形
態でも図１で示した第１の実施の形態の装置構成とコプ
ロセッサ２５以外は全く同様の構成となっており、そし
て、このコプロセッサ２５はＣＰＵ２４から与えられた
画像データを左９０゜回転するものとなっている。以
下、このコプロセッサ２５の構造および処理について説
明する。

【００４８】図８は第３の実施の形態におけるコプロセ
ッサ２５のレジスタグループおよびそれらにおけるレジ
スタ間の接続を示す図である。第３の実施の形態におけ
るコプロセッサ２５は第２の実施の形態におけるレジス
タグループＲＧ４，ＲＧ５と同様の構成のレジスタグル
ープＲＧ６およびＲＧ７を備えている。また、第２の実
施の形態と同様に、レジスタグループＲＧ６とＲＧ７に
おいてレジスタＲ１およびＲ２とレジスタＲ３およびＲ
４とは全く同じ接続関係になっているので、レジスタＲ
１およびＲ２のみについて代表的に図示している。

【００４９】そして、第３の実施の形態では２画素が３
２ビット（例えばＹＣｂＹＣｒの色配列で各成分が８ビ
ット）で表現される複合画素データ（ビデオデータ）を
各レジスタグループＲＧ６，ＲＧ７それぞれの各レジス
タＲ１〜Ｒ４に記憶するものとなっている。なお、ここ
で扱う複合画素データは第１の実施の形態における複合
画素データと同様のものである。そして、各レジスタグ
ループＲＧ６，ＲＧ７それぞれの各レジスタＲ１〜Ｒ４
内において、この発明の単位画像信号に相当する単位と
なる１つの成分の画像データ（上記の例ではＹまたはＣ
ｂまたはＣｒ成分）と同じビット数の記憶領域（第０〜
第３バイト）に各成分データが記憶されるようになって
いる。

【００５０】また、レジスタグループＲＧ６およびＲＧ
７の各レジスタの各バイトが以下に示すように互いに所
定の接続線によって電気的に直接接続されている。すな
わち、レジスタグループＲＧ６のレジスタＲ１の第０バ
イトＢ０とレジスタグループＲＧ７のレジスタＲ１の第
２バイトＢ２とが、レジスタグループＲＧ６のレジスタ
Ｒ１の第２バイトＢ２とレジスタグループＲＧ７のレジ
スタＲ２の第２バイトＢ２とが、レジスタグループＲＧ
６のレジスタＲ２の第０バイトＢ０とレジスタグループ
ＲＧ７のレジスタＲ１の第０バイトＢ０とが、レジスタ
グループＲＧ６のレジスタＲ２の第１バイトＢ１とレジ
スタグループＲＧ７のレジスタＲ１の第１バイトＢ１及
びレジスタグループＲＧ７のレジスタＲ２の第１バイト
Ｂ１とが、レジスタグループＲＧ６のレジスタＲ２の第
２バイトＢ２とレジスタグループＲＧ７のレジスタＲ２
の第０バイトＢ０とが、レジスタグループＲＧ６のレジ
スタＲ２の第３バイトＢ３とレジスタグループＲＧ７の
レジスタＲ１の第３バイトＢ３及びレジスタグループＲ
Ｇ７のレジスタＲ２の第３バイトＢ３とが、接続されて
いる。

【００５１】図９は第３の実施の形態におけるコプロセ
ッサ２５による左回転処理を説明するための図である。
第３の実施の形態では、第２の実施の形態と同様の複合
画素データ（ビデオデータ）を左９０゜回転するものと
なっている。第２の実施の形態と同様にレジスタＲ３お
よびＲ４のうち、Ｙ成分が記憶された第０バイトＢ０お
よび第２バイトＢ２のみに注目してみると、レジスタグ
ループＲＧ６からＲＧ７へのデータ転送により、明らか
に左９０゜回転していることが分かる。また、Ｃｂ成
分、Ｃｒ成分については第２の実施の形態と同様であ
る。また、レジスタＲ１およびＲ２においても同様であ
る。

【００５２】以上説明したように、第３の実施の形態に
よれば、レジスタグループＲＧ６およびＲＧ７におい
て、単位となる１つの成分データと同じビット数（１バ
イト）の記憶領域、すなわち各レジスタＲ１〜Ｒ４の各
バイトが上述のような接続関係で互いに直接接続されて
いるので、各レジスタグループＲＧ４およびＲＧ５間の
画像データの転送によりビデオデータの左９０°回転を
行うことができるので、ＣＰＵ２４においてソフトウェ
アによってこれらの処理を行う場合と比べて、単位とな
る各成分データのデータ長を変換する必要がなく、デー
タ長の変換工程およびそのためのデータ移動が不要とな
り、高速かつ低消費電力に上記処理を行うことができ
る。

【００５３】＜４．第４の実施の形態＞第４の実施の形
態でも図１で示した第１の実施の形態の装置構成とコプ
ロセッサ２５以外は全く同様の構成となっており、そし
て、このコプロセッサ２５はＣＰＵ２４から与えられた
画像データを所定の右回転命令の入力に従い、第２の実
施の形態と全く同様に右９０゜回転するものとなってい
る。以下、このコプロセッサ２５の構造および処理につ
いて説明する。

【００５４】図１０は第４の実施の形態におけるコプロ
セッサ２５のレジスタグループおよびそれらにおけるレ
ジスタ間の接続関係を模式的に示す図である。第４の実
施の形態におけるコプロセッサ２５は第２の実施の形態
におけるレジスタグループＲＧ４，ＲＧ５と同様のレジ
スタＲ１〜Ｒ４からなるレジスタグループＲＧ８を備え
ている。すなわち、レジスタグループを１つ備えるのみ
である。なお、図１０では説明上、本来１つのレジスタ
グループＲＧ８を２つ並べて図示している。

【００５５】また、第４の実施の形態でも２画素が３２
ビット（例えばＹＣｂＹＣｒの色配列で各成分が８ビッ
ト）で表現される複合画素データ（ビデオデータ）をレ
ジスタグループＲＧ８の各レジスタＲ１〜Ｒ４に記憶す
るものとなっている。なお、ここで扱う複合画素データ
は第１の実施の形態における複合画素データと同様のも
のである。そして、各レジスタＲ１〜Ｒ４内において、
この発明の単位画像信号に相当する単位となる１つの成
分の画像データ（上記の例ではＹまたはＣｂまたはＣｒ
成分）と同じビット数の記憶領域（第０〜第３バイト）
に各成分データが記憶されるようになっている。

【００５６】そして、レジスタグループＲＧ８のレジス
タＲ１およびＲ２の各バイトが以下に示すように互いに
所定の接続線（この発明の右回転手段に相当）により電
気的に直接接続されており、また、第２の実施の形態と
同様に、レジスタＲ１およびＲ２とレジスタＲ３および
Ｒ４とは全く同じ接続関係になっている。すなわち、レ
ジスタＲ１の第０バイトＢ０がレジスタＲ２の第０バイ
トＢ０に、レジスタＲ１の第２バイトＢ２がレジスタＲ
１の第０バイトＢ０に、レジスタＲ２の第０バイトＢ０
がレジスタＲ２の第２バイトＢ２に、レジスタＲ２の第
１バイトＢ１がレジスタＲ１の第１バイトＢ１及びレジ
スタＲ２の第１バイトＢ１に、レジスタＲ２の第２バイ
トＢ２がレジスタＲ１の第２バイトＢ２に、レジスタＲ
２の第３バイトＢ３がレジスタＲ１の第３バイトＢ３及
びレジスタＲ２の第３バイトＢ３に、それぞれ接続され
ている。

【００５７】さらに、レジスタグループＲＧ８の各レジ
スタＲ１〜Ｒ４の各バイトは図示しないセレクタによっ
てＣＰＵ２４からの画像データの入力と上記レジスタグ
ループＲＧ８内からの画像データの入力とを切り替える
ことができるようになっている。

【００５８】上記のようにレジスタＲ１およびＲ２（同
様にＲ３およびＲ４）が接続されているため、ＣＰＵ２
４から画像データが読み込まれた後、操作者が操作部を
通じて右回転命令を入力すると、その信号はセレクタに
入力され、それによりレジスタグループＲＧ８の入力が
レジスタＲ１〜Ｒ４どうしの入力に切り替えられ、画像
データの転送が行われる。具体的には以下のように転送
される。すなわち、レジスタＲ１の第０バイトＢ０から
レジスタＲ２の第０バイトＢ０に、レジスタＲ１の第２
バイトＢ２からレジスタＲ１の第０バイトＢ０に、レジ
スタＲ２の第０バイトＢ０からレジスタＲ２の第２バイ
トＢ２に、レジスタＲ２の第１バイトＢ１からレジスタ
Ｒ１の第１バイトＢ１及びレジスタＲ２の第１バイトＢ
１に、レジスタＲ２の第２バイトＢ２からレジスタＲ１
の第２バイトＢ２に、レジスタＲ２の第３バイトＢ３か
らレジスタＲ１の第３バイトＢ３及びレジスタＲ２の第
３バイトＢ３に、それぞれ転送され記憶される。

【００５９】図１１は第４の実施の形態におけるコプロ
セッサ２５による右回転処理を説明するための図であ
る。図示のように、２画素が３２ビット（Ｙ成分，Ｃｂ
成分，Ｙ成分，Ｃｒ成分で１単位）で表現される複合画
素データ（ビデオデータ）が、上記のようなレジスタ間
の転送により第２の実施の形態と同様に右９０゜回転さ
れて記憶されていることが分かる。また、この結果から
も分かるように、第４の実施の形態では右９０゜回転さ
れた複合画素データを同一のレジスタグループＲＧ８に
戻して記憶している。

【００６０】以上説明したように、第４の実施の形態に
よれば、レジスタグループＲＧ８において、単位となる
１つの成分データと同じビット数（１バイト）の記憶領
域、すなわち各レジスタＲ１〜Ｒ４の各バイトが上述の
ような接続関係で互いに直接接続されているので、右回
転命令の入力に応答して、各レジスタＲ１，Ｒ２または
Ｒ３，Ｒ４内で各バイト間の転送によりビデオデータの
右９０°回転を行うことができるので、ＣＰＵ２４にお
いてソフトウェアによってこれらの処理を行う場合と比
べて、単位となる各成分データのデータ長を変換する必
要がなく、データ長の変換工程およびそのためのデータ
移動が不要となり、高速かつ低消費電力に上記処理を行
うことができる。

【００６１】＜５．第５の実施の形態＞第５の実施の形
態でも図１で示した第１の実施の形態の装置構成とコプ
ロセッサ２５以外は全く同様の構成となっており、そし
て、このコプロセッサ２５はＣＰＵ２４から与えられた
画像データを所定の左回転命令の入力に従い、第３の実
施の形態と全く同様に左９０゜回転するものとなってい
る。以下、このコプロセッサ２５の構造および処理につ
いて説明する。

【００６２】図１２は第５の実施の形態におけるコプロ
セッサ２５のレジスタグループおよびそれらにおけるレ
ジスタ間の接続関係を模式的に示す図である。第５の実
施の形態におけるコプロセッサ２５は第４の実施の形態
におけるレジスタグループＲＧ８と同様のレジスタＲ１
〜Ｒ４からなるレジスタグループＲＧ９を１つ備えるの
みである。なお、図１２では説明上、本来１つのレジス
タグループＲＧ９を２つ並べて図示している。

【００６３】また、第５の実施の形態でも２画素が３２
ビット（例えばＹＣｂＹＣｒの色配列で各成分が８ビッ
ト）で表現される複合画素データ（ビデオデータ）をレ
ジスタグループＲＧ９の各レジスタＲ１〜Ｒ４に記憶す
るものとなっている。なお、ここで扱う複合画素データ
は第１の実施の形態における複合画素データと同様のも
のである。そして、各レジスタＲ１〜Ｒ４内において、
この発明の単位画像信号に相当する単位となる１つの成
分の画像データ（上記の例ではＹまたはＣｂまたはＣｒ
成分）と同じビット数の記憶領域（第０〜第３バイト）
に各成分データが記憶されるようになっている。

【００６４】そして、レジスタグループＲＧ９のレジス
タＲ１およびＲ２の各バイトが以下に示すように互いに
所定の接続線（この発明の右回転手段に相当）により電
気的に直接接続されており、また、第３の実施の形態と
同様に、レジスタＲ１およびＲ２とレジスタＲ３および
Ｒ４とは全く同じ接続関係になっている。すなわち、レ
ジスタＲ１の第０バイトＢ０がレジスタＲ１の第２バイ
トＢ２に、レジスタＲ１の第２バイトＢ２がレジスタＲ
２の第２バイトＢ２に、レジスタＲ２の第０バイトＢ０
がレジスタＲ１の第０バイトＢ０に、レジスタＲ２の第
１バイトＢ１がレジスタＲ１の第１バイトＢ１及びレジ
スタＲ２の第１バイトＢ１に、レジスタＲ２の第２バイ
トＢ２がレジスタＲ２の第０バイトＢ０に、レジスタＲ
２の第３バイトＢ３がレジスタＲ１の第３バイトＢ３及
びレジスタＲ２の第３バイトＢ３に、それぞれ接続され
ている。また、図示しないが第４の実施の形態と同様の
セレクタを備えている。

【００６５】そして、上記のようにレジスタＲ１および
Ｒ２（同様にＲ３およびＲ４）が接続されているため、
ＣＰＵ２４から画像データが読み込まれた後、作業者が
操作スイッチを通じて左回転命令を入力すると、その信
号はセレクタに入力され、それによりレジスタグループ
ＲＧ９の入力がレジスタＲ１〜Ｒ４どうしの入力に切り
替えられ、画像データの転送が行われる。具体的には以
下のように転送される。すなわち、レジスタＲ１の第０
バイトＢ０からレジスタＲ１の第２バイトＢ２に、レジ
スタＲ１の第２バイトＢ２からレジスタＲ２の第２バイ
トＢ２に、レジスタＲ２の第０バイトＢ０からレジスタ
Ｒ１の第０バイトＢ０に、レジスタＲ２の第１バイトＢ
１からレジスタＲ１の第１バイトＢ１及びレジスタＲ２
の第１バイトＢ１に、レジスタＲ２の第２バイトＢ２か
らレジスタＲ２の第０バイトＢ０に、レジスタＲ２の第
３バイトＢ３からレジスタＲ１の第３バイトＢ３及びレ
ジスタＲ２の第３バイトＢ３に、それぞれ転送され記憶
される。

【００６６】図１３は第５の実施の形態におけるコプロ
セッサ２５による左回転処理を説明するための図であ
る。図示のように、第３の実施の形態と同様に複合画素
データ（ビデオデータ）が、上記のようなレジスタ間の
転送により左９０゜回転されて記憶されていることが分
かる。また、この結果からも分かるように、第５の実施
の形態では左９０゜回転された複合画素データを同一の
レジスタグループＲＧ９に戻して記憶している。

【００６７】以上説明したように、第５の実施の形態に
よれば、レジスタグループＲＧ９において、単位となる
１つの成分データと同じビット数（１バイト）の記憶領
域、すなわち各レジスタＲ１〜Ｒ４の各バイトが上述の
ような接続関係で互いに直接接続されているので、左回
転命令の入力に応答して、各レジスタＲ１，Ｒ２または
Ｒ３，Ｒ４内で各バイト間の転送によりビデオデータの
左９０°回転を行うことができるので、ＣＰＵ２４にお
いてソフトウェアによってこれらの処理を行う場合と比
べて、単位となる各成分データのデータ長を変換する必
要がなく、データ長の変換工程およびそのためのデータ
移動が不要となり、高速かつ低消費電力に上記処理を行
うことができる。

【００６８】＜６．第６の実施の形態＞第６の実施の形
態でも図１で示した第１の実施の形態の装置構成とコプ
ロセッサ２５以外は全く同様の構成となっており、そし
て、このコプロセッサ２５はＣＰＵ２４から与えられた
画像データを所定の右回転命令の入力に従い、第３の実
施の形態と全く同様に右９０゜回転するものとなってい
る。以下、このコプロセッサ２５の構造および処理につ
いて説明する。

【００６９】図１４は第６の実施の形態におけるコプロ
セッサ２５のレジスタおよびそれらにおけるレジスタ間
の接続を示す図である。第６の実施の形態におけるコプ
ロセッサ２５は第１〜第５の実施の形態におけるレジス
タと同様の３２ビットのレジスタＲ１およびＲ２を備え
ている。

【００７０】また、第６の実施の形態でも２画素が３２
ビット（例えばＹＣｒＹＣｂやＹＹＣｒＣｂの色配列で
各成分が８ビット）で表現される複合画素データ（ビデ
オデータ）を各レジスタＲ１およびＲ２に記憶するもの
となっている。なお、ここで扱う複合画素データは第１
の実施の形態における複合画素データと同様のものであ
る。そして、各レジスタＲ１およびＲ２内において、こ
の発明の単位画像信号に相当する単位となる１つの成分
の画像データ（上記の例ではＹまたはＣｂまたはＣｒ成
分）と同じビット数の記憶領域（第０〜第３バイト）に
各成分データが記憶されるようになっている。

【００７１】そして、レジスタＲ１およびＲ２の各バイ
トが以下に示すように互いに所定の接続線により電気的
に直接接続されている。すなわち、レジスタＲ１の第０
バイトＢ０とレジスタＲ２の第０バイトＢ０とが、レジ
スタＲ１の第１バイトＢ１とレジスタＲ２の第２バイト
Ｂ２とが、レジスタＲ１の第２バイトＢ２とレジスタＲ
２の第１バイトＢ１とが、レジスタＲ１の第３バイトＢ
３とレジスタＲ２の第３バイトＢ３とが、それぞれ接続
されている。

【００７２】このような構成により、このコプロセッサ
２５は２画素が３２ビットで表現される第一の色配列の
複合画素データを２画素が３２ビットで表現される第二
の色配列の複合画素データに変換することができる。例
えば、第一の色配列としてＹＹＣｒＣｂで表されるフォ
ーマットの複合画素データ（ビデオデータ）を、第二の
色配列としてＹＣｒＹＣｂで表されるフォーマットの複
合画素データ（ビデオデータ）に変換することができる
ことが図１４から容易に理解できる。

【００７３】また、図１４において、レジスタＲ１およ
びＲ２の各バイトは一対一に対応して接続されているた
め、上記の色配列の変換は可逆なものとなっている。上
記のビデオデータの例では、レジスタＲ２に第２の色配
列であるＹＣｒＹＣｂ形式の複合画素データを入力し
て、レジスタＲ１に転送することによって、レジスタＲ
１において第１の色配列であるＹＹＣｒＣｂ形式の複合
画素データとして取り出すことができる。

【００７４】以上説明したように、第６の実施の形態に
よれば、レジスタＲ１およびＲ２において、単位となる
１つの成分データと同じビット数（１バイト）の記憶領
域、すなわち各レジスタＲ１およびＲ２の各バイトが上
述のような接続関係で互いに直接接続されているので、
両レジスタＲ１およびＲ２それぞれの各バイト間の転送
によりビデオデータの色配列の形式の変換を行うことが
できるので、ＣＰＵ２４においてソフトウェアによって
その処理を行う場合と比べて、単位となる各成分データ
のデータ長を変換する必要がなく、データ長の変換工程
およびそのためのデータ移動が不要となり、高速かつ低
消費電力に上記処理を行うことができる。

【００７５】＜７．変形例＞上記第１〜第６の実施の形
態においてディジタルスチルカメラにおけるコプロセッ
サおよびそれによる画像処理の例を示したが、この発明
はこれに限られるものではない。

【００７６】たとえば、上記第１〜第６の実施の形態で
は、画像入力装置としてディジタルカメラについて示し
たが、ディジタルビデオカメラ等のその他の画像入力装
置においても上記第１〜第６の実施の形態と同様のコプ
ロセッサを信号処理回路として用いることができる。

【００７７】また、上記第１〜第６の実施の形態では、
この発明における記憶手段をレジスタまたはレジスタグ
ループとしたが、ＳＲＡＭやＤＲＡＭ等のメモリなどそ
の他の記憶媒体に対してもこの発明を使用し得る。

【００７８】また、上記第１〜第６の実施の形態では、
８ビットを単位となる画像データのデータ長とし、コプ
ロセッサ２５における各レジスタを３２ビットレジスタ
としたが、例えば、１６ビットを単位となる画像データ
のデータ長とし、コプロセッサ２５において１６ビット
レジスタで処理する等、単位となる画像データのデータ
長の２以上の整数倍をレジスタの処理単位とすればよ
い。

【００７９】さらに、上記第６の実施の形態ではレジス
タＲ１とＲ２との間で複合画素データを転送することに
よって色配列を変換するものとしたが、第４および第５
の実施の形態のように変換後の複合画素データを同一レ
ジスタに格納するものとしてもよい。すなわち、レジス
タＲ１において第０バイトＢ０と第０バイトＢ０とが、
第１バイトＢ１と第２バイトＢ２とが、第２バイトＢ２
と第１バイトＢ１とが、第３バイトＢ３と第３バイトＢ
３とが、それぞれ接続され、さらに、画像データのＣＰ
Ｕ２４からの入力とレジスタＲ１内での転送とを切替え
るセレクタを備えるものとするのである。これにより、
レジスタの容量を削減できる。

【００８０】

【発明の効果】以上説明したように、請求項１の発明に
よれば、単位画像信号と同じビット数の記憶領域を複数
備える第１および第２記憶手段を備え、主メモリに記憶
された単位画像信号を第１記憶手段の各記憶領域に転送
し、さらに、それら単位画像信号を第１記憶手段の各記
憶領域から第２記憶手段の各記憶領域に転送することに
よって、主メモリに記憶された単位画像信号の配列を右
に９０゜または左に９０゜回転させた状態で第２記憶手
段の各記憶領域に記憶するように、第１記憶手段の各記
憶領域と第２記憶手段の各記憶領域とが互いに接続され
ているため、単位画像信号のデータ長を変換することな
く画像の回転処理が行えるので、データ長の変換工程お
よびそのためのデータ移動が不要となり、高速かつ低消
費電力に処理を行うことができる。

【００８１】また、請求項２の発明によれば、単位画像
信号と同じビット数の記憶領域を複数備える第１および
第２記憶手段を備え、第１記憶手段の各記憶領域に記憶
された単位画像信号の配列を、その配列の中心線で鏡映
させて第２記憶手段の各記憶領域に記憶するように、第
１記憶手段の各記憶領域と第２記憶手段の各記憶領域と
が互いに所定の接続線で直接接続されているため、単位
画像信号のデータ長を変換することなく画像の鏡映処理
が行えるので、高速かつ低消費電力に処理を行うことが
できる。

【００８２】また、請求項３の発明によれば、単位画像
信号と同じビット数の記憶領域を複数備える第１および
第２レジスタグループを備え、第１レジスタグループの
第１ないし第４レジスタの第０記憶領域が第２レジスタ
グループの第４レジスタの第０記憶領域ないし第３記憶
領域に、第１レジスタグループの第１ないし第４レジス
タの第１記憶領域が第２レジスタグループの第３レジス
タの第０記憶領域ないし第３記憶領域に、第１レジスタ
グループの第１ないし第４レジスタの第２記憶領域が第
２レジスタグループの第２レジスタの第０記憶領域ない
し第３記憶領域に、第１レジスタグループの第１ないし
第４レジスタの第３記憶領域が第２レジスタグループの
第１レジスタの第０記憶領域ないし第３記憶領域に、そ
れぞれ直接接続されているので、主メモリに２次元的に
配列して記憶された単位画像信号を、その配列に対して
上下方向に鏡映するように第２レジスタグループに入力
し、さらに第１レジスタグループに転送することによっ
て、右９０゜回転処理を高速に行うことができ、単位画
像信号のデータ長の変換が不要なので、高速かつ低消費
電力に右９０゜回転処理を行うことができる。

【００８３】また、請求項４の発明によれば、請求項３
の発明に対して、さらに、単位画像信号と同じビット数
の記憶領域を複数備える第３レジスタグループを備え、
第２レジスタグループの第１レジスタの第０記憶領域な
いし第３記憶領域がそれぞれ前記第３レジスタグループ
の第１レジスタの第３記憶領域ないし第０記憶領域に、
第２レジスタグループの第２レジスタの第０記憶領域な
いし第３記憶領域がそれぞれ前記第３レジスタグループ
の第２レジスタの第３記憶領域ないし第０記憶領域に、
第２レジスタグループの第３レジスタの第０記憶領域な
いし第３記憶領域がそれぞれ前記第３レジスタグループ
の第３レジスタの第３記憶領域ないし第０記憶領域に、
第２レジスタグループの第４レジスタの第０記憶領域な
いし第３記憶領域がそれぞれ前記第３レジスタグループ
の第４レジスタの第３記憶領域ないし第０記憶領域に直
接接続されているため、第３レジスタグループから第２
レジスタグループに画像信号を転送することによって、
単位画像信号のデータ長を変換することなく、高速かつ
低消費電力に左９０゜回転処理を行うことができ、さら
に、第２レジスタグループから第１レジスタグループに
画像信号を転送することによって、単位画像信号のデー
タ長の変換が不要なので、高速かつ低消費電力に、第３
レジスタグループへの入力に対する鏡映処理を行うこと
ができる。

【００８４】また、請求項５の発明によれば、単位画像
信号と同じビット数の記憶領域を複数備える第２および
第３レジスタグループを備え、第２レジスタグループの
第１レジスタの第０記憶領域ないし第３記憶領域がそれ
ぞれ前記第３レジスタグループの第１レジスタの第３記
憶領域ないし第０記憶領域に、第２レジスタグループの
第２レジスタの第０記憶領域ないし第３記憶領域がそれ
ぞれ前記第３レジスタグループの第２レジスタの第３記
憶領域ないし第０記憶領域に、第２レジスタグループの
第３レジスタの第０記憶領域ないし第３記憶領域がそれ
ぞれ前記第３レジスタグループの第３レジスタの第３記
憶領域ないし第０記憶領域に、第２レジスタグループの
第４レジスタの第０記憶領域ないし第３記憶領域がそれ
ぞれ前記第３レジスタグループの第４レジスタの第３記
憶領域ないし第０記憶領域に直接接続されているため、
第３レジスタグループに入力した画像信号を第２レジス
タグループに転送することによって、単位画像信号のデ
ータ長の変換が不要なので、高速かつ低消費電力に鏡映
処理を行うことができる。

【００８５】また、請求項６および請求項７の発明によ
れば、複数の成分のうちの１成分に当たる単位画像信号
と同じビット数の記憶領域を複数備える第１および第２
記憶手段を備え、第１記憶手段の各記憶領域に記憶され
た単位画像信号の配列を、単位色配列を保ちつつ右に９
０゜または左に９０゜回転させて第２記憶手段の各記憶
領域に記憶するように、第１記憶手段の各記憶領域と第
２記憶手段の各記憶領域とが互いに所定の接続線で直接
接続されているため、単位色配列を有する画像に対して
も単位画像信号のデータ長の変換が不要なので、高速か
つ低消費電力に右９０°または左９０°回転処理を行う
ことができる。

【００８６】また、請求項７の発明によれば、請求項６
の発明において、第１レジスタグループの第１レジスタ
の第０記憶領域が第２レジスタグループの第２レジスタ
の第０記憶領域に、第１レジスタグループの第１レジス
タの第２記憶領域が第２レジスタグループの第１レジス
タの第０記憶領域に、第１レジスタグループの第２レジ
スタの第０記憶領域が第２レジスタグループの第２レジ
スタの第２記憶領域に、第１レジスタグループの第２レ
ジスタの第１記憶領域が所定の接続線によって第２レジ
スタグループの第１レジスタの第１記憶領域および第２
レジスタグループの第２レジスタの第１記憶領域に、第
１レジスタグループの第２レジスタの第２記憶領域が第
２レジスタグループの第１レジスタの第２記憶領域に、
第１レジスタグループの第２レジスタの第３記憶領域が
第２レジスタグループの第１レジスタの第３記憶領域お
よび第２レジスタグループの第２レジスタの第３記憶領
域に直接接続されているため、ＹＣｂＹＣｒ形式のビデ
オデータ等の単位色配列が１つの輝度成分と水平または
垂直方向における配置の周波数が前記輝度成分の１／２
である２つの色成分とからなる画像信号に対しても単位
画像信号のデータ長の変換が不要なので、右に９０゜回
転処理を高速かつ低消費電力に行うことができる。

【００８７】また、請求項８の発明によれば、請求項６
の発明において、第１レジスタグループの第１レジスタ
の第０記憶領域が第２レジスタグループの第１レジスタ
の第２記憶領域に、第１レジスタグループの第１レジス
タの第２記憶領域が第２レジスタグループの第２レジス
タの第２記憶領域に、第１レジスタグループの第２レジ
スタの第０記憶領域が第２レジスタグループの第１レジ
スタの第０記憶領域に、第１レジスタグループの第２レ
ジスタの第１記憶領域が第２レジスタグループの第１レ
ジスタの第１記憶領域および第２レジスタグループの第
２レジスタの第１記憶領域に、第１レジスタグループの
第２レジスタの第２記憶領域が第２レジスタグループの
第２レジスタの第０記憶領域に、第１レジスタグループ
の第２レジスタの第３記憶領域が第２レジスタグループ
の第１レジスタの第３記憶領域および第２レジスタグル
ープの第２レジスタの第３記憶領域に直接接続されてい
るため、ＹＣｂＹＣｒ形式のビデオデータ等の単位色配
列が１つの輝度成分と水平または垂直方向における配置
の周波数が前記輝度成分の１／２である２つの色成分と
からなる画像信号に対して、左に９０゜回転処理を高速
かつ低消費電力に行うことができる。

【００８８】また、請求項９および請求項１０の発明に
よれば、複数の成分のうちの１成分である単位画像信号
と同じビット数の記憶領域を複数備える記憶手段を備
え、所定の右回転命令信号の入力に応答して、記憶手段
の各記憶領域に記憶された単位画像信号の配列を、単位
色配列を保ちつつ右に９０゜回転させて前記記憶手段の
各記憶領域に記憶させるため、単位画像信号のデータ長
の変換が不要なので、高速かつ低消費電力に右９０°回
転処理を行うことができる。また、記憶手段の画像信号
を右９０°回転して、再びその記憶手段に戻すので、複
数の記憶手段を設ける必要がなく、安価な回路とするこ
とができる。

【００８９】また、請求項１１および請求項１２の発明
によれば、単位画像信号と同じビット数の記憶領域を複
数備える記憶手段を備え、所定の左回転命令信号の入力
に応答して、記憶手段の各記憶領域に記憶された単位画
像信号の配列を、単位色配列を保ちつつ左に９０゜回転
させて前記記憶手段の各記憶領域に記憶させるため、単
位画像信号のデータ長の変換が不要なので、高速かつ低
消費電力に左９０°回転処理を行うことができる。ま
た、記憶手段の画像信号を左９０°回転して、再びその
記憶手段に戻すので、複数の記憶手段を設ける必要がな
く、安価な回路とすることができる。

【００９０】また、請求項１３および請求項１４の発明
によれば、単位画像信号と同じビット数の記憶領域を複
数備える第１および第２記憶手段を備え、第１記憶手段
において第１の単位色配列を形成するように各記憶領域
に記憶された各単位画像信号を第２の単位色配列に変換
して第２記憶手段の各記憶領域に記憶するように、第１
記憶手段の各記憶領域と第２記憶手段の各記憶領域とが
互いに所定の接続線で直接接続されているため、単位画
像信号のデータ長の変換が不要なので、高速かつ低消費
電力に色配列の変換を行うことができる。

【図面の簡単な説明】

【図１】この発明の一の実施の形態に係るディジタルス
チルカメラを示す図である。

【図２】第１の実施の形態におけるコプロセッサのレジ
スタグループおよびそれらにおけるレジスタ間の接続を
示す図である。

【図３】第１の実施の形態におけるコプロセッサによる
回転処理を説明するための図である。

【図４】第１の実施の形態におけるコプロセッサによる
鏡映処理を説明するための図である。

【図５】第１の実施の形態による色データの合併および
分離の様子を説明するための図である。

【図６】第２の実施の形態におけるコプロセッサのレジ
スタグループおよびそれらにおけるレジスタ間の接続を
示す図である。

【図７】第２の実施の形態におけるコプロセッサによる
右回転処理を説明するための図である。

【図８】第３の実施の形態におけるコプロセッサのレジ
スタグループおよびそれらにおけるレジスタ間の接続を
示す図である。

【図９】第３の実施の形態におけるコプロセッサによる
左回転処理を説明するための図である。

【図１０】第４の実施の形態におけるコプロセッサのレ
ジスタグループおよびそれらにおけるレジスタ間の接続
関係を模式的に示す図である。

【図１１】第４の実施の形態におけるコプロセッサによ
る右回転処理を説明するための図である。

【図１２】第５の実施の形態におけるコプロセッサのレ
ジスタグループおよびそれらにおけるレジスタ間の接続
関係を模式的に示す図である。

【図１３】第５の実施の形態におけるコプロセッサによ
る左回転処理を説明するための図である。

【図１４】第６の実施の形態におけるコプロセッサのレ
ジスタおよびそれらにおけるレジスタ間の接続を示す図
である。

【符号の説明】

２４ ＣＰＵ ２５ コプロセッサ（信号処理回路） ２９ 主メモリ Ｂ０〜Ｂ３ 第０〜第３バイト（記憶領域） Ｒ１〜Ｒ４ レジスタ（第１および第２記憶手段） ＲＧ１〜ＲＧ９ レジスタグループ（記憶手段、第１〜
第３記憶手段）

Claims (14)

【特許請求の範囲】
1. 【請求項１】 撮像素子によって撮像された２次元的に
   配列された所定単位の単位画像信号を主メモリの各記憶
   単位にそれぞれ記憶する画像入力装置内において、前記
   主メモリに記憶された単位画像信号を読み出して処理す
   る信号処理回路であって、 前記単位画像信号と同じビット数の記憶領域を複数備え
   る第１および第２記憶手段を備え、 前記主メモリに記憶された単位画像信号を前記第１記憶
   手段の各記憶領域に転送して記憶させた後、前記第１記
   憶手段の各記憶領域に記憶された単位画像信号を前記第
   ２記憶手段の各記憶領域に転送して記憶させることによ
   って、前記主メモリに記憶された単位画像信号の配列を
   右に９０゜または左に９０゜回転させた状態で前記第２
   記憶手段の各記憶領域に記憶するように、前記第１記憶
   手段の各記憶領域と前記第２記憶手段の各記憶領域とが
   互いに接続されたことを特徴とする画像入力装置におけ
   る信号処理回路。
2. 【請求項２】 画像入力装置内において撮像素子によっ
   て撮像された２次元的に配列された所定単位の単位画像
   信号と同じビット数の記憶領域を複数備える第１および
   第２記憶手段を備え、 前記第１記憶手段の各記憶領域に記憶された単位画像信
   号の配列を、当該配列の中心線で鏡映させて前記第２記
   憶手段の各記憶領域に記憶するように、前記第１記憶手
   段の各記憶領域と前記第２記憶手段の各記憶領域とが互
   いに所定の接続線で直接接続されたことを特徴とする画
   像入力装置における信号処理回路。
3. 【請求項３】 画像入力装置内において撮像素子によっ
   て撮像された２次元的に配列された所定単位の単位画像
   信号と同じビット数の記憶領域を複数備える第１および
   第２レジスタグループを備え、当該第１および第２レジ
   スタグループがそれぞれ第１ないし第４レジスタを備え
   るとともに、当該第１ないし第４レジスタが第０ないし
   第３記憶領域をそれぞれ備えるものであって、 前記第１レジスタグループの第１ないし第４レジスタの
   第０記憶領域が所定の接続線によって前記第２レジスタ
   グループの第４レジスタの第０記憶領域ないし第３記憶
   領域に直接接続され、 前記第１レジスタグループの第１ないし第４レジスタの
   第１記憶領域が所定の接続線によって前記第２レジスタ
   グループの第３レジスタの第０記憶領域ないし第３記憶
   領域に直接接続され、 前記第１レジスタグループの第１ないし第４レジスタの
   第２記憶領域が所定の接続線によって前記第２レジスタ
   グループの第２レジスタの第０記憶領域ないし第３記憶
   領域に直接接続され、 前記第１レジスタグループの第１ないし第４レジスタの
   第３記憶領域が所定の接続線によって前記第２レジスタ
   グループの第１レジスタの第０記憶領域ないし第３記憶
   領域に直接接続されたことを特徴とする画像入力装置に
   おける信号処理回路。
4. 【請求項４】 請求項３に記載の画像入力装置における
   信号処理回路において、さらに、２次元的に配列された
   所定単位の単位画像信号と同じビット数の第０ないし第
   ３記憶領域をそれぞれ備える第１ないし第４レジスタを
   備える第３レジスタグループを備え、 前記第２レジスタグループの第１レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第１レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第２レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第２レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第３レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第３レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第４レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第４レジスタの第３記憶領
   域ないし第０記憶領域に直接接続されたことを特徴とす
   る画像入力装置における信号処理回路。
5. 【請求項５】 画像入力装置内において撮像素子によっ
   て撮像された２次元的に配列された所定単位の単位画像
   信号と同じビット数の記憶領域を複数備える第２および
   第３レジスタグループを備え、当該第２および第３レジ
   スタグループがそれぞれ第１ないし第４レジスタを備え
   るとともに、当該第１ないし第４レジスタが第０ないし
   第３記憶領域をそれぞれ備えるものであって、 前記第２レジスタグループの第１レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第１レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第２レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第２レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第３レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第３レジスタの第３記憶領
   域ないし第０記憶領域に直接接続され、 前記第２レジスタグループの第４レジスタの第０記憶領
   域ないし第３記憶領域が所定の接続線によってそれぞれ
   前記第３レジスタグループの第４レジスタの第３記憶領
   域ないし第０記憶領域に直接接続されたことを特徴とす
   る画像入力装置における信号処理回路。
6. 【請求項６】 画像入力装置内において撮像素子によっ
   て撮像された２次元的に配列された所定単位の単位画像
   信号と同じビット数の記憶領域を複数備える第１および
   第２記憶手段を備え、 前記単位画像信号が所定の単位色配列を形成する複数の
   成分のうちの１成分であり、 前記第１記憶手段の各記憶領域に記憶された単位画像信
   号の配列を、前記単位色配列を保ちつつ右に９０゜また
   は左に９０゜回転させる回転変換を行って前記第２記憶
   手段の各記憶領域に記憶するように、前記第１記憶手段
   の各記憶領域と前記第２記憶手段の各記憶領域とが互い
   に所定の接続線で直接接続されたことを特徴とする画像
   入力装置における信号処理回路。
7. 【請求項７】 請求項６に記載の画像入力装置における
   信号処理回路において、前記回転変換が右にのみ９０゜
   回転させるものであり、前記単位色配列が１つの輝度成
   分と水平または垂直方向における配置の周波数が前記輝
   度成分の１／２である２つの色成分とからなるものであ
   り、 前記第１記憶手段として第１レジスタグループを、前記
   第２記憶手段として第２レジスタグループを備え、当該
   第１および第２レジスタグループがそれぞれ第１および
   第２レジスタを備えるとともに、当該第１および第２レ
   ジスタが、前記輝度成分および前記２つの色成分のそれ
   ぞれを記憶する第０ないし第３記憶領域をそれぞれ備え
   るものであって、 前記第１レジスタグループの第１レジスタの第０記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第２レジスタの第０記憶領域に直接接続され、 前記第１レジスタグループの第１レジスタの第２記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第０記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第０記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第２レジスタの第２記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第１記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第１記憶領域および前記第２レジスタグ
   ループの第２レジスタの第１記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第２記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第２記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第３記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第３記憶領域および前記第２レジスタグ
   ループの第２レジスタの第３記憶領域に直接接続された
   ことを特徴とする画像入力装置における信号処理回路。
8. 【請求項８】 請求項６に記載の画像入力装置における
   信号処理回路において、前記回転変換が左にのみ９０゜
   回転させるものであり、前記単位色配列が１つの輝度成
   分と水平または垂直方向における配置の周波数が前記輝
   度成分の１／２である２つの色成分とからなるものであ
   り、 前記第１記憶手段として第１レジスタグループを、前記
   第２記憶手段として第２レジスタグループを備え、当該
   第１および第２レジスタグループがそれぞれ第１および
   第２レジスタを備えるとともに、当該第１および第２レ
   ジスタが、前記輝度成分および前記２つの色成分のそれ
   ぞれを記憶する第０ないし第３記憶領域をそれぞれ備え
   るものであって、 前記第１レジスタグループの第１レジスタの第０記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第２記憶領域に直接接続され、 前記第１レジスタグループの第１レジスタの第２記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第２レジスタの第２記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第０記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第０記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第１記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第１記憶領域および前記第２レジスタグ
   ループの第２レジスタの第１記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第２記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第２レジスタの第０記憶領域に直接接続され、 前記第１レジスタグループの第２レジスタの第３記憶領
   域が所定の接続線によって前記第２レジスタグループの
   第１レジスタの第３記憶領域および前記第２レジスタグ
   ループの第２レジスタの第３記憶領域に直接接続された
   ことを特徴とする画像入力装置における信号処理回路。
9. 【請求項９】 画像入力装置内において撮像素子によっ
   て撮像された２次元的に配列された所定単位の単位画像
   信号と同じビット数の記憶領域を複数備える記憶手段を
   備え、 前記単位画像信号が所定の単位色配列を形成する複数の
   成分のうちの１成分であり、さらに、 所定の右回転命令信号の入力に応答して、前記記憶手段
   の各記憶領域に記憶された単位画像信号の配列を、前記
   単位色配列を保ちつつ右に９０゜回転させて前記記憶手
   段の各記憶領域に記憶させる右回転手段を備えることを
   特徴とする画像入力装置における信号処理回路。
10. 【請求項１０】 請求項９に記載の画像入力装置におけ
    る信号処理回路において、前記単位色配列が１つの輝度
    成分と水平または垂直方向における配置の周波数が前記
    輝度成分の１／２である２つの色成分とからなるもので
    あり、 前記記憶手段としてレジスタグループを備え、当該レジ
    スタグループが第１および第２レジスタを備えるととも
    に、当該第１および第２レジスタが、前記輝度成分およ
    び前記２つの色成分のそれぞれを記憶する第０ないし第
    ３記憶領域をそれぞれ備えるものであって、 前記右回転命令信号の入力に応答して前記右回転手段
    が、 第１レジスタの第０記憶領域の単位画像信号を第２レジ
    スタの第０記憶領域に記憶させ、 第１レジスタの第２記憶領域の単位画像信号を第１レジ
    スタの第０記憶領域に記憶させ、 第２レジスタの第０記憶領域の単位画像信号を第２レジ
    スタの第２記憶領域に記憶させ、 第２レジスタの第１記憶領域の単位画像信号を第１レジ
    スタの第１記憶領域および第２レジスタの第１記憶領域
    に記憶させ、 第２レジスタの第２記憶領域の単位画像信号を第１レジ
    スタの第２記憶領域に記憶させ、 第２レジスタの第３記憶領域の単位画像信号を第１レジ
    スタの第３記憶領域および第２レジスタの第３記憶領域
    に記憶させるものであることを特徴とする画像入力装置
    における信号処理回路。
11. 【請求項１１】 画像入力装置内において撮像素子によ
    って撮像された２次元的に配列された所定単位の単位画
    像信号と同じビット数の記憶領域を複数備える記憶手段
    を備え、 前記単位画像信号が所定の単位色配列を形成する複数の
    成分のうちの１成分であり、さらに、 所定の左回転命令信号の入力に応答して、前記記憶手段
    の各記憶領域に記憶された単位画像信号の配列を、前記
    単位色配列を保ちつつ左に９０゜回転させて前記記憶手
    段の各記憶領域に記憶させる左回転手段を備えることを
    特徴とする画像入力装置における信号処理回路。
12. 【請求項１２】 請求項１１に記載の画像入力装置にお
    ける信号処理回路において、前記単位色配列が１つの輝
    度成分と水平または垂直方向における配置の周波数が前
    記輝度成分の１／２である２つの色成分とからなるもの
    であり、 前記記憶手段としてレジスタグループを備え、当該レジ
    スタグループが第１および第２レジスタを備えるととも
    に、当該第１および第２レジスタが、前記輝度成分およ
    び前記２つの色成分のそれぞれを記憶する第０ないし第
    ３記憶領域をそれぞれ備えるものであって、 前記左回転命令信号の入力に応答して前記左回転回路
    が、 第１レジスタの第０記憶領域の単位画像信号を第１レジ
    スタの第２記憶領域に記憶させ、 第１レジスタの第２記憶領域の単位画像信号を第２レジ
    スタの第２記憶領域に記憶させ、 第２レジスタの第０記憶領域の単位画像信号を第１レジ
    スタの第０記憶領域に記憶させ、 第２レジスタの第１記憶領域の単位画像信号を第１レジ
    スタの第１記憶領域および第２レジスタの第１記憶領域
    に記憶させ、 第２レジスタの第２記憶領域の単位画像信号を第２レジ
    スタの第０記憶領域に記憶させ、 第２レジスタの第３記憶領域の単位画像信号を第１レジ
    スタの第３記憶領域および第２レジスタの第３記憶領域
    に記憶させるものであることを特徴とする画像入力装置
    における信号処理回路。
13. 【請求項１３】 画像入力装置内において撮像素子によ
    って撮像された２次元的に配列された所定単位の単位画
    像信号と同じビット数の記憶領域を複数備える第１およ
    び第２記憶手段を備え、 前記単位画像信号が所定の単位色配列を形成する複数の
    成分のうちの１成分であり、 前記第１記憶手段において第１の単位色配列を形成する
    ように各記憶領域に記憶された各単位画像信号を第２の
    単位色配列に変換して前記第２記憶手段の各記憶領域に
    記憶するように、前記第１記憶手段の各記憶領域と前記
    第２記憶手段の各記憶領域とが互いに所定の接続線で直
    接接続されたことを特徴とする画像入力装置における信
    号処理回路。
14. 【請求項１４】 請求項１３に記載の画像入力装置にお
    ける信号処理回路において、前記第１および第２の単位
    色配列がそれぞれ１つの輝度成分と水平または垂直方向
    における配置の周波数が前記輝度成分の１／２である２
    つの色成分とからなるものであり、 前記第１記憶手段として第１レジスタを、前記第２記憶
    手段として第２レジスタを備えるとともに、当該第１お
    よび第２レジスタが前記輝度成分および前記２つの色成
    分のそれぞれを記憶する第０ないし第３記憶領域をそれ
    ぞれ備えるものであって、 第１レジスタの第０記憶領域が所定の接続線によって第
    ２レジスタの第０記憶領域に直接接続され、 第１レジスタの第１記憶領域が所定の接続線によって第
    ２レジスタの第２記憶領域に直接接続され、 第１レジスタの第２記憶領域が所定の接続線によって第
    ２レジスタの第１記憶領域に直接接続され、 第１レジスタの第３記憶領域が所定の接続線によって第
    ２レジスタの第３記憶領域に直接接続されていることを
    特徴とする画像入力装置における信号処理回路。