JPH11103407A - Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ - Google Patents

Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ

Info

Publication number
JPH11103407A
JPH11103407A JP9263428A JP26342897A JPH11103407A JP H11103407 A JPH11103407 A JP H11103407A JP 9263428 A JP9263428 A JP 9263428A JP 26342897 A JP26342897 A JP 26342897A JP H11103407 A JPH11103407 A JP H11103407A
Authority
JP
Japan
Prior art keywords
data
pixel
ccd
interpolation
pixel interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9263428A
Other languages
English (en)
Inventor
Keisuke Miyamoto
敬介 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9263428A priority Critical patent/JPH11103407A/ja
Priority to US09/162,510 priority patent/US6593965B1/en
Publication of JPH11103407A publication Critical patent/JPH11103407A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843—Demosaicing, e.g. interpolating colour pixel values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Color Television Image Signal Generators (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【課題】ＣＣＤ取り込みデータに対し、小容量のバッフ
ァメモリで画素補間を行い、かつ、高速にＬＣＤ表示デ
ータを作成する。 【解決手段】ＣＣＤ１で画像を取り込む。データバッフ
ァ３はデュアルポート構成になっており、画素補間回路
２はＣＣＤ１から読み出されたデータから不要な画素デ
ータを間引き、画素補間に最小限必要なデータのみをデ
ータバッファ３に入力する。同時に画素補間回路２はデ
ータバッファ３の出力から画素補間を行うデータおよび
画素補間に必要な参照データを読み込んで画素補間を行
いビデオメモリ４に書き込む。画素補間演算は、補間参
照画素との距離に応じて重み付けを行い、正確な補正演
算を可能とする。ビデオメモリ４のデータはＬＣＤ５に
表示される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＣＣＤ（Charge Cou
pled Device）データ画素補間回路およびこのＣＣＤデ
ータ画素補間回路を備えたデジタルスチルカメラに関
し、特に、ＣＣＤから取り込んだデータに間引きと補間
とを加えて表示部に表示するＣＣＤデータ画素補間回路
およびこのＣＣＤデータ画素補間回路を備えたデジタル
スチルカメラに関する。
【０００２】
【従来の技術】デジタルスチルカメラは受光部としてＣ
ＣＤ撮像素子を用い、撮影した画像データはコンパクッ
トフラッシュメモリやＩＣメモリカード等の記憶媒体に
保存する。撮影する画像をモニタするためにＬＣＤ（液
晶表示装置）等の表示手段を用いることが多い。ＬＣＤ
等の表示手段は一般的にＣＣＤの解像度に劣るのでＣＣ
Ｄで取り込んだ画素データの間引きと補間が必要とな
る。
【０００３】従来のＣＣＤ画素補間方式の構成を図７に
示す。ＣＣＤ４１は画像の取り込みを行う。ＤＲＡＭ
（Dynamic Random Access Memory）４３はＣＣＤ４１か
らのデータを一旦格納する。画像処理制御部４２はＤＲ
ＡＭ４３に格納されたデータを読み込んで画像処理をし
てビデオメモリ４４に書き込む。ＬＣＤ４５はビデオメ
モリ４４のデータを表示する。ＣＣＤ制御部４６はＣＣ
Ｄ４１のデータ読み出しパルス等の制御を行う。ＣＣＤ
４１、画像処理制御部４２、ＤＲＡＭ４３、ビデオメモ
リ４４はメインデータバス４７に接続されている。
【０００４】画素補間方式の動作について図３のＣＣＤ
構造説明図を用いて説明する。各画素にはＲＧＢのいず
れかの原色フィルターが取り付けられていてＲＧＢの色
成分のうち１色のみについて色信号を出力するようにな
っている。ＣＣＤ４１からのデータの読み込みはライン
毎に読み込みを行うようになっていて、水平方向は１ラ
イン目のＲ11→Ｇ12→Ｒ13→Ｇ14の順に呼び出される。
この時Ｂ22の画素の赤色成分を求める場合、隣接するＲ
11、Ｒ13、Ｒ31、Ｒ33の４つの素子の平均値を求めてこ
れをＲ22としてＬＣＤ４５表示に使用する。したがって
次のラインのＲ33が読み込まれるまではＲ22の画素補間
はできないことになるので一旦ＤＲＡＭ４３等のメモリ
に格納しなければいけない。
【０００５】またＣＣＤ４１は通常、データの読み込み
を中断することができないのでＣＣＤ４１のデータ転送
がすべて終了した時点で画像処理部４２が画素補間処理
を開始することになり、ビデオメモリ４４に書き込みを
終了してＬＣＤ４５に表示させるまでに時間がかかる。
【０００６】
【発明が解決しようとする課題】上述した従来のＣＣＤ
データ画素補間回路は、画素データを一旦格納するため
のＤＲＡＭ等のメモリが必要となるという問題点があ
る。
【０００７】また、ＣＣＤのデータ転送がすべて終了し
た時点で画素補間処理を開始するため、ビデオメモリに
書き込みを終了してＬＣＤに表示させるまでに時間がか
かるという問題点がある。
【０００８】本発明の目的は、画素データを一旦格納す
るためのＤＲＡＭ等のメモリを必要とせず、構造が簡単
で、かつ、高速にＬＣＤ表示データを作成するＣＣＤデ
ータ画素補間回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＣＣＤデータ画
素補間回路は、ＣＣＤから読み出した画素データを間引
きながらデータバッファに書き込み、前記データバッフ
ァから前記画素データを読み出して画素補間を行って表
示部に書き込むことを特徴とする。
【００１０】本発明のＣＣＤデータ画素補間回路は、前
記画素補間は、参照する画素との距離に応じて重み付け
した演算を行うようにしてもよい。
【００１１】本発明のＣＣＤデータ画素補間回路は、Ｃ
ＣＤから読み出した画素データを間引きながらビデオメ
モリに書き込み、間引く画素データが前記ＣＣＤから出
力される期間に、前記ビデオメモリに書き込んだ前記画
素データの補間処理を行うようにしてもよい。
【００１２】本発明のデジタルスチルカメラは、画像を
取り込むＣＣＤと、前記ＣＣＤが取り込んだ画素データ
に処理を加えた画素データを表示する表示部とを備えた
デジタルスチルカメラにおいて、前記ＣＣＤから読み出
した画素データを間引きながらデータバッファに書き込
み、前記データバッファから前記画素データを読み出し
て画素補間を行って表示部に書き込み、前記画素補間
は、参照する画素との距離に応じて重み付けした演算を
行うＣＣＤデータ画素補間回路を備えたことを特徴とす
る。
【００１３】本発明のデジタルスチルカメラは、画像を
取り込むＣＣＤと、前記ＣＣＤが取り込んだ画素データ
に処理を加えた画素データを表示する表示部とを備えた
デジタルスチルカメラにおいて、前記ＣＣＤから読み出
した画素データを間引きながらビデオメモリに書き込
み、間引く画素データが前記ＣＣＤから出力される期間
に、前記ビデオメモリに書き込んだ前記画素データの補
間処理を行うＣＣＤデータ画素補間回路を備えるように
してもよい。
【００１４】本発明のデジタルスチルカメラは、前記表
示部は液晶表示装置であるようにしてもよい。
【００１５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図１は本発明の第１の実施の形態
の構成図である。ＬＣＤ等の表示手段は一般的にＣＣＤ
の解像度に劣るので全ての画素データの補間を行う必要
がない。ここではＬＣＤの表示画素数がＣＣＤに対して
水平、垂直とも１／２の場合について説明をする。
【００１６】ＣＣＤ１は画像の取り込みを行う。データ
バッファ３はＣＣＤ１の１ラインの画素数の１／２のデ
ータを３ライン分格納できる容量を有しており、入出力
はデュアルポート構成になっている。画素補間回路２は
ＣＣＤ１より出力される画素データをデータバッファ３
に転送すると同時に、画素補間を行うデータをデータバ
ッファ３から読み込んで画素補間を行い、ビデオメモリ
４に書き込む。ビデオメモリ４は書き込まれたデータを
ＬＣＤ５に対して新たにデータが更新されるまで繰り返
しＬＣＤ５に表示する。ＣＣＤ制御部６はＣＣＤ１のデ
ータ読み出しパルス等の制御を行う。
【００１７】図２は画素補間回路２とデータバッファ３
の回路図である。画素行列制御部２１は、ＣＣＤ画素デ
ータのデータバッファ３への転送先（バッファ２７ａ、
２７ｂ、２７ｃ）のデータバッファ制御部２２への指定
と、列アドレス出力によるデータバッファ３からのデー
タ出力と、どこの演算式に何行目のデータを出力させる
かを選択するデータセレクト信号の出力とを行う。
【００１８】バッファ２７ａ、２７ｂ、２７ｃから出力
されるデータは３段構成のラッチ回路（３段ラッチ２３
ａ、２３ｂ、２３ｃ）によりラッチされ３列分のデータ
を参照できるようになっている。ラッチ回路の次のセレ
クタ群２４は、実際に演算に使用するデータをセレクト
して、次段の演算部２５にデータを出力する。Red
（赤）、Blue（青）とGreen（緑）で参照するデータの
位置関係が異なるのでRed、BlueとGreenの画素補正演算
部では別のセレクト出力を使用する。
【００１９】別の方式として、演算部２５の前段にさら
にセレクタを設けて、 Red、BlueとGreenの演算を時分
割で行えば演算部は１つで済む。
【００２０】次に、動作について説明する。まずＣＣＤ
１の構造について図３を用いて詳しく説明する。ＲＧＢ
フィルターの配列は図に示しているように４つの素子を
基準に構成されている。従って、水平、垂直とも１／２
に縮小した画像を作る場合は、この４素子単位で１／２
に間引いて読み込みを行うことになるので図３に示して
いる読み込み領域をデータバッファ３に格納することに
なる。
【００２１】具体的には水平方向は１、２、‥‥、５、
６、の順でデータを格納し、垂直方向も１、２、‥‥、
５、６、の順で格納していく。ＣＣＤ１の読み出しはＲ
11、Ｇ12、Ｒ13、Ｇ14、‥‥‥‥、Ｇ21、Ｂ22、Ｇ23、
Ｂ24、‥‥‥‥の順にライン毎に読み出しを行う構成に
なっていて、データを読み込まないラインについては、
図示されていないＣＣＤ１の垂直転送パルスをＣＣＤ制
御部６から余分に加えることにより不要なラインを飛ば
して読み出せるので、読み出し時間が１／２に縮小され
る。
【００２２】次に画素補間処理について説明する。従来
ならば隣接画素の平均値を用いるが、データバッファ３
に格納してあるデータは間引かれた状態で格納されてい
るので隣接画素の画素間距離が異なり、そのままでは正
しく画素補間処理ができない。そこで、隣接画素に対し
て重み付けを行い画素補間処理を行う。例えば、Ｂ22の
赤色成分Ｒ22の画素補間を行うときは、Ｒ11、Ｒ51、Ｒ
15、Ｒ55の画素データより求めることになるが、この時
の計算式を Ｒ22＝α・Ｒ11＋β・Ｒ51＋γ・Ｒ15＋δ・Ｒ55 ただし、α＋β＋γ＋δ＝１ とする。
【００２３】補正係数α〜δの取り方の例を説明する。
まず図３で囲っている４つの素子を１つの配列単位で考
えた場合、同一配列内に属する素子の補正係数をαとす
る。同様に、縦方向：β、横方向：γ、斜め方向：δと
する。図３で一番補正係数として影響の大きいαには一
番大きな値を、一番影響の薄いδには一番小さい値を、
βとγにはその中間の値をそれぞれ選択する。以上が係
数間の関係になる。
【００２４】一例として係数を挙げると、 α＝0.5 β＝γ＝0.2 δ＝0.1 (α＋β＋γ＋δ＝１) のようになる。
【００２５】上式のようにＲ22からの距離に応じてα〜
δの重み付けを行うことにより正確な補正演算が可能に
なる。以上のような動作によりＣＣＤデータの読み込み
と画素補間の並行処理を実現している。
【００２６】次に、本発明の第２の実施の形態について
図面を参照して説明する。図４は本発明の第２の実施の
形態の構成図である。第１の実施の形態の図１と異なる
点は、データバッファを含まないことである。
【００２７】第１の実施の形態で説明したように、ＣＣ
Ｄ１からの画素データの読み出しライン数は全ラインの
１／２で済むので１画面あたりの転送時間も半分になる
が、ここでは、ＣＣＤ１からのデータの読み出しは通常
どおりすべてのラインについて読み込みを行うことによ
りデータバッファ無しでもＤＲＡＭ等のメモリで画像の
表示および画素補間を同時に行える例について説明す
る。図４の構成にて画素データ格納および表示データ格
納用としてビデオメモリ１４を使用する。
【００２８】次に動作について説明する。図５は本発明
の第２の実施の形態の動作図である。画素補間回路１２
はＣＣＤ１から出力されるデータのうち１、２、５、６
ラインの必要な画素データのみをビデオメモリ１４に転
送する。続いてＣＣＤ１から７、８ラインの出力期間が
来るが、この期間はビデオメモリ１４にＣＣＤ１の画素
データの書き込みを行わないので、この期間を利用して
１ラインと２ライン目の画素補間処理を行う。
【００２９】図６は画素補間回路１２およびビデオメモ
リ１４の回路図である。図６の回路を図５に示した動作
に基いて説明する。まず、ＣＣＤ１からの１、２ライン
目が出力されている期間中は画素行列制御部３１はビデ
オメモリ制御部３２を介してＣＣＤ画素データをビデオ
メモリ１４に貯える。次に、３、４ライン目は画素補間
回路１２は動作しない。
【００３０】５、６ライン目は１、２ライン目と同様に
画素データをビデオメモリ１４に転送する。７、８ライ
ン目はビデオメモリ１４より画素補間データおよび補間
に使用する参照データを読み込み、３段ラッチ３３ａ、
３３ｂ、３３ｃとセレクタ群３４と演算部３５により画
素補間処理を行う。
【００３１】以上のような動作によりバッファメモリな
しでも画素補間処理がＣＣＤ１のデータ読み出し処理と
同時に処理できることになる。すなわち、高速にＬＣＤ
表示データを作成することができる。
【００３２】なお、第１および第２の実施の形態では、
ＬＣＤの表示画素数がＣＣＤに対して水平、垂直とも１
／２の場合について説明したが、この比率は１／２に限
定されるものではない。また、表示装置も、ＬＣＤに限
定されるものではない。
【００３３】
【発明の効果】以上説明したように、本発明は画素デー
タの読み込みと同時にビデオメモリに出力するため、Ｌ
ＣＤ表示の時間遅れが生じないという効果がある。
【００３４】また、補間演算において画素距離により補
間参照データの重み付けを行っているため、画素データ
を間引いたことによる表示データのむらが生じにくくな
るという効果がある。
【００３５】さらに、画素補間処理にて隣り合ったデー
タをすべて使用する方式ではないため、ＣＣＤからのデ
ータ取り込みにおいては、垂直方向の１／２のデータし
か出力する必要がなく、従来の１／２の動作時間で済
み、ＣＣＤの高速動作、または省電力化が図られるとい
う効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成図である。
【図２】本発明の第１の実施の形態の画素補間回路とデ
ータバッファの回路図である。
【図３】ＣＣＤの構造説明図である。
【図４】本発明の第２の実施の形態の構成図である。
【図５】本発明の第２の実施の形態の動作図である。
【図６】本発明の第２の実施の形態の画素補間回路とビ
デオメモリの回路図である。
【図７】従来技術の構成図である。
【符号の説明】
１ ＣＣＤ ２ 画素補間回路 ３ データバッファ ４ ビデオメモリ ５ ＬＣＤ ６ ＣＣＤ制御部 １２ 画素補間回路 １４ ビデオメモリ ２１ 画素行列制御部 ２２ データバッファ制御部 ２３ａ、２３ｂ、２３ｃ ３段ラッチ ２４ セレクタ群 ２５ 演算部 ２７ａ、２７ｂ、２７ｃ バッファ ３１ 画素行列制御部 ３２ ビデオメモリ制御部 ３３ａ、３３ｂ、３３ｃ ３段ラッチ ３４ セレクタ群 ３５ 演算部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＣＣＤから読み出した画素データを間引
    きながらデータバッファに書き込み、前記データバッフ
    ァから前記画素データを読み出して画素補間を行って表
    示部に書き込むことを特徴とするＣＣＤデータ画素補間
    回路。
  2. 【請求項２】 前記画素補間は、参照する画素との距離
    に応じて重み付けした演算を行うことを特徴とする請求
    項１記載のＣＣＤデータ画素補間回路。
  3. 【請求項３】 ＣＣＤから読み出した画素データを間引
    きながらビデオメモリに書き込み、間引く画素データが
    前記ＣＣＤから出力される期間に、前記ビデオメモリに
    書き込んだ前記画素データの補間処理を行うことを特徴
    とするＣＣＤデータ画素補間回路。
  4. 【請求項４】 画像を取り込むＣＣＤと、前記ＣＣＤが
    取り込んだ画素データに処理を加えた画素データを表示
    する表示部とを備えたデジタルスチルカメラにおいて、
    前記ＣＣＤから読み出した画素データを間引きながらデ
    ータバッファに書き込み、前記データバッファから前記
    画素データを読み出して画素補間を行って表示部に書き
    込み、前記画素補間は、参照する画素との距離に応じて
    重み付けした演算を行うＣＣＤデータ画素補間回路を備
    えたことを特徴とするデジタルスチルカメラ。
  5. 【請求項５】 画像を取り込むＣＣＤと、前記ＣＣＤが
    取り込んだ画素データに処理を加えた画素データを表示
    する表示部とを備えたデジタルスチルカメラにおいて、
    前記ＣＣＤから読み出した画素データを間引きながらビ
    デオメモリに書き込み、間引く画素データが前記ＣＣＤ
    から出力される期間に、前記ビデオメモリに書き込んだ
    前記画素データの補間処理を行うＣＣＤデータ画素補間
    回路を備えたことを特徴とするデジタルスチルカメラ。
  6. 【請求項６】 前記表示部は液晶表示装置であることを
    特徴とする請求項４または５記載のデジタルスチルカメ
    ラ。
JP9263428A 1997-09-29 1997-09-29 Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ Pending JPH11103407A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9263428A JPH11103407A (ja) 1997-09-29 1997-09-29 Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ
US09/162,510 US6593965B1 (en) 1997-09-29 1998-09-29 CCD data pixel interpolation circuit and digital still camera equipped with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9263428A JPH11103407A (ja) 1997-09-29 1997-09-29 Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ

Publications (1)

Publication Number Publication Date
JPH11103407A true JPH11103407A (ja) 1999-04-13

Family

ID=17389369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9263428A Pending JPH11103407A (ja) 1997-09-29 1997-09-29 Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ

Country Status (2)

Country Link
US (1) US6593965B1 (ja)
JP (1) JPH11103407A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084534A (ja) * 2000-09-08 2002-03-22 Fujitsu Ten Ltd 画像処理装置
JP2002084547A (ja) * 2000-09-06 2002-03-22 Nikon Corp 画像データサイズ変換処理装置、電子スチルカメラ、および画像データサイズ変換処理用記録媒体
KR100459390B1 (ko) * 1997-09-30 2005-04-06 엘지전자 주식회사 디지털스틸카메라의데시메이션회로
JP2008141728A (ja) * 2006-11-02 2008-06-19 Pentax Corp 撮像ユニット
US7408587B2 (en) 2001-03-26 2008-08-05 Mega Chips Corporation Image conversion device, image conversion method and data conversion circuit as well as digital camera
US7432969B1 (en) 1999-09-14 2008-10-07 Fujifilm Corporation Imaging apparatus, solid imaging device and driving method for solid imaging device
US7456866B2 (en) 2002-10-24 2008-11-25 Canon Kabushiki Kaisha Correction of barycenters of signals obtained by adding and reading charges accumulated in solid-state image sensing device
US7545411B2 (en) 2000-04-13 2009-06-09 Sony Corporation Solid-state image pickup apparatus, its driving method, and camera system
JP2010192955A (ja) * 2009-02-16 2010-09-02 Nikon Corp 撮像装置およびその画素加算方法
JP2011171885A (ja) * 2010-02-17 2011-09-01 Renesas Electronics Corp 画像処理装置及び画像処理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11196427A (ja) * 1997-12-26 1999-07-21 Canon Inc 単板カラー撮像装置
JP2000175205A (ja) * 1998-12-01 2000-06-23 Asahi Optical Co Ltd 画像読取装置
US6900838B1 (en) * 1999-10-14 2005-05-31 Hitachi Denshi Kabushiki Kaisha Method of processing image signal from solid-state imaging device, image signal processing apparatus, image signal generating apparatus and computer program product for image signal processing method
GB2365646B (en) * 2000-07-31 2004-10-13 Sony Uk Ltd Image processor and method of processing images
JP4201302B2 (ja) * 2000-09-19 2008-12-24 富士フイルム株式会社 オンスクリーン情報画像表示方法
JP3947969B2 (ja) * 2002-05-15 2007-07-25 ソニー株式会社 画像処理装置、および画像処理方法、記録媒体、並びにプログラム
KR100771299B1 (ko) * 2003-06-26 2007-10-29 삼성전기주식회사 색 보간용 라인 버퍼 및 라인 데이터 제공 방법
JP2009531928A (ja) * 2006-03-27 2009-09-03 エヌエックスピー ビー ヴィ カラービデオ信号を生成するための方法及び装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642678A (en) * 1984-09-10 1987-02-10 Eastman Kodak Company Signal processing method and apparatus for producing interpolated chrominance values in a sampled color image signal
US4967264A (en) * 1989-05-30 1990-10-30 Eastman Kodak Company Color sequential optical offset image sampling system
US5355178A (en) * 1991-10-24 1994-10-11 Eastman Kodak Company Mechanism for improving television display of still images using image motion-dependent filter
JP3429061B2 (ja) 1994-05-19 2003-07-22 富士写真フイルム株式会社 電子スチルカメラ
US5828406A (en) * 1994-12-30 1998-10-27 Eastman Kodak Company Electronic camera having a processor for mapping image pixel signals into color display pixels
JP3668305B2 (ja) 1995-12-05 2005-07-06 オリンパス株式会社 固体撮像装置
US5909247A (en) 1995-12-05 1999-06-01 Olympus Optical Co., Ltd. Solid-state image pickup apparatus
JPH09233394A (ja) 1996-02-28 1997-09-05 Canon Inc 撮像装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459390B1 (ko) * 1997-09-30 2005-04-06 엘지전자 주식회사 디지털스틸카메라의데시메이션회로
US7432969B1 (en) 1999-09-14 2008-10-07 Fujifilm Corporation Imaging apparatus, solid imaging device and driving method for solid imaging device
US8194163B2 (en) 2000-04-13 2012-06-05 Sony Corporation Solid-state pickup apparatus, its driving method and camera system
US7545411B2 (en) 2000-04-13 2009-06-09 Sony Corporation Solid-state image pickup apparatus, its driving method, and camera system
US8934038B2 (en) 2000-04-13 2015-01-13 Sony Corporation Solid-state pickup apparatus, its driving method and camera system
JP2002084547A (ja) * 2000-09-06 2002-03-22 Nikon Corp 画像データサイズ変換処理装置、電子スチルカメラ、および画像データサイズ変換処理用記録媒体
US8896722B2 (en) 2000-09-06 2014-11-25 Nikon Corporation Image data processing apparatus and electronic camera
JP2002084534A (ja) * 2000-09-08 2002-03-22 Fujitsu Ten Ltd 画像処理装置
US7408587B2 (en) 2001-03-26 2008-08-05 Mega Chips Corporation Image conversion device, image conversion method and data conversion circuit as well as digital camera
US7456866B2 (en) 2002-10-24 2008-11-25 Canon Kabushiki Kaisha Correction of barycenters of signals obtained by adding and reading charges accumulated in solid-state image sensing device
JP2008141728A (ja) * 2006-11-02 2008-06-19 Pentax Corp 撮像ユニット
JP2010192955A (ja) * 2009-02-16 2010-09-02 Nikon Corp 撮像装置およびその画素加算方法
JP2011171885A (ja) * 2010-02-17 2011-09-01 Renesas Electronics Corp 画像処理装置及び画像処理方法

Also Published As

Publication number Publication date
US6593965B1 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
JPH11103407A (ja) Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ
US4991110A (en) Graphics processor with staggered memory timing
JP3385135B2 (ja) オン・スクリーン・ディスプレイ装置
US7034872B1 (en) Image processing apparatus and method
JP4263190B2 (ja) 映像合成回路
JP2004023279A (ja) 半導体装置、携帯端末システムおよびセンサモジュール
KR100771299B1 (ko) 색 보간용 라인 버퍼 및 라인 데이터 제공 방법
CN100401348C (zh) 显示装置及其控制电路
CN111554334B (zh) 一种实现多tap访问DDR的方法及系统
JP2001285644A (ja) ラインメモリの制御方法
JP2000311241A (ja) 画像処理装置
JPH05100647A (ja) 画像表示装置
US6912000B1 (en) Picture processing apparatus
JPH0547174A (ja) マルチポートメモリ
JP2002199281A (ja) 画像処理装置
JP2002354400A (ja) データ格納／読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置
JPH01174186A (ja) 液晶駆動回路
JPH1166289A (ja) 画像信号処理回路
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
JPS63147244A (ja) 画像用メモリ回路
JP2853601B2 (ja) 画像処理装置
JP2743051B2 (ja) 画像処理装置
JP2000059800A (ja) 画像信号処理回路
JPH06303530A (ja) 固体撮像装置
JP3380706B2 (ja) 信号処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010508