JP2000242528A - Cpuの暴走監視装置 - Google Patents

Cpuの暴走監視装置

Info

Publication number
JP2000242528A
JP2000242528A JP11045710A JP4571099A JP2000242528A JP 2000242528 A JP2000242528 A JP 2000242528A JP 11045710 A JP11045710 A JP 11045710A JP 4571099 A JP4571099 A JP 4571099A JP 2000242528 A JP2000242528 A JP 2000242528A
Authority
JP
Japan
Prior art keywords
module
checksum
storing
cpu
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11045710A
Other languages
English (en)
Inventor
Mitsuhiko Kikuchi
光彦 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP11045710A priority Critical patent/JP2000242528A/ja
Publication of JP2000242528A publication Critical patent/JP2000242528A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 ROM破壊による影響を最小限に抑え、破壊
されていない部分のプログラム処理を継続することが可
能な、CPUの暴走監視装置を提供すること。 【解決手段】 計算機システムにおいて、ROMに焼き
付けられるモジュールを格納する手段31と、該モジュ
ールのチェックサムを算出する手段32と、該モジュー
ルのチェックサムを記憶する手段33と、算出したチェ
ックサムと記憶されているチェックサムとを比較する手
段34と、該モジュール毎のデフォルトの出力値を記憶
する手段37と、チェックサムの比較結果が一致しない
場合には該モジュールを実行せずにデフォルト値を出力
させる手段38を有する構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、計算機システムに
使用されるプログラムの暴走処理に関するものである。
【0002】
【従来の技術】従来のリアルタイムシステムとしては、
図6に示すような構造のものがあった。図中、1はCP
U、2はCPU1のPRUN信号出力端子、3はCPU
1のリセット信号入力端子、4は監視IC、5は監視I
C4のPRUN信号入力端子、6は監視IC4のリセッ
ト信号出力端子である。
【0003】この従来技術は、CPU1で、一定周期で
実行されるPRUN信号出力プログラムによって、PR
UN信号を一定周波数で反転出力させ、監視IC4で、
PRUN信号の周期が所定値と異なる場合にリセット信
号を出力する。すなわち、プログラム暴走時にはPRU
N信号出力プログラムが正しい周期で実行されなくな
り、監視IC4によってCPU1がリセットされる、と
いうものである。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来方式は、プログラムのどの部分で暴走したのか
が判別できないため、暴走の原因を除去することができ
ず、CPUがリセットされ初期状態から再起動した場合
でも、再度暴走してしまう、という問題点があった。た
とえば、ワンチップマイコンのROMが故障し、プログ
ラムの実行命令が正しく読み出せない場合は、マイコン
をリセットして初期状態から再起動しても、また、暴走
してしまう。
【0005】本発明は、このような従来の問題点に着目
してなされたもので、プログラムのどのモジュールで暴
走したのかを判別し、リセット後の再起動時には該モジ
ュールを実行させずに、モジュールのデフォルトの出力
値を出力することで、モジュール停止の影響を最小限に
とどめることを目的とする。
【0006】
【課題を解決するための手段】本発明によるCPUの暴
走監視装置は、上述の課題を解決するために、計算機シ
ステムにおいて、ROMに焼き付けられるモジュールを
格納する手段と、前記モジュールのチェックサムを算出
する手段と、前記モジュールのチェックサムを記憶する
手段と、算出したチェックサムと記憶されているチェッ
クサムとを比較する手段と、前記モジュール毎のデフォ
ルトの出力値を記憶する手段と、チェックサムの比較結
果が一致しない場合には前記モジュールを実行せずにデ
フォルト値を出力させる手段とを有することを特徴とし
ている。
【0007】
【発明の実施の形態】以下、本発明によるCPUの暴走
監視装置の実施の形態を添付図面を参照して詳細に説明
する。図1は、本発明によるCPUの暴走監視装置の一
実施の形態のROMのメモリマップを表す図であり、図
2は、本発明によるCPUの暴走監視装置の一実施の形
態のモジュールテーブルを表す図である。
【0008】まず、構成を説明する。図1において、1
0はROM、11はROMのうち各モジュールを格納す
る領域、12はROMのうち各モジュール毎のチェック
サム値を格納する領域、13はROMのうち各モジュー
ルのデフォルトの出力値を格納する領域である。
【0009】図2において、20はモジュールテーブ
ル、21はモジュールテーブルのうちモジュールの実行
可否を識別するフラグ、22はモジュールテーブルのう
ちモジュールの先頭アドレス、23はモジュールテーブ
ルのうちモジュールが出力する変数のアドレスである。
【0010】次に、図3〜図5を用いて、本実施の形態
の作用を説明する。図3は、本実施の形態の構成図であ
る。図中、31(==11)は各モジュールを格納する
領域、32は該モジュールのチェックサムを算出する手
段、33(==12)は各モジュール毎のチェックサム
値を格納する領域、34はチェックサム算出手段32で
算出された値とチェックサム値格納領域33のチェック
サム値を比較する手段、36(==20)はモジュール
テーブル、35はチェックサム比較手段34の比較結果
が異なる場合にはモジュールテーブル36のフラグ21
を“モジュール実行否”とし、比較結果が一致した場合
にはモジュールテーブル36のフラグ21を“モジュー
ル実行可”とする手段、37(==13)は各モジュー
ルのデフォルトの出力値を格納する領域、38はモジュ
ールテーブル36のフラグ21が“実行可”の場合はモ
ジュールを実行し、“実行否”の場合はデフォルト出力
値格納領域37のデフォルト値を出力変数にコピーする
手段である。
【0011】図4は、本実施の形態のフローチャートで
ある。ROM故障時にはプログラムが暴走し、図6の監
視IC4からCPU1へリセット信号が入力される。C
PU1は、たとえばリセット直後に、図4のフローチャ
ートに従った処理を行う。モジュールiについて、ステ
ップS101〜S105の処理を繰り返す。
【0012】ステップS101では、モジュール格納領
域11のチェックサムを算出し変数xに代入する。ステ
ップS102では、あらかじめROMに焼き付けられて
いるチェックサムの値12を変数yに代入する。ステッ
プS103では、該xと該yを比較し、一致した場合
は、ステップS104でモジュールテーブル20のフラ
グ21を“可”にセットし、一致しない場合は、ステッ
プS105でモジュールテーブル20のフラグ21を
“否”にセットする。
【0013】図5は、モジュールを実行する手段38
(図3参照)のフローチャートである。モジュールテー
ブル20の各モジュールiについて、ステップS201
〜S203の処理を繰り返す。
【0014】ステップS201では、モジュールテーブ
ル20のフラグ21をチェックする。フラグiが“可”
の場合は、ステップS202にてモジュールの先頭アド
レス22に登録されているモジュールiを実行させる。
フラグiが“否”の場合は、ステップS203にてモジ
ュールiのデフォルト出力値13をモジュールiの出力
変数23にコピーする。これを、CPUは、一定周期毎
または割り込み発生毎に繰り返すことで、各モジュール
を起動する。
【0015】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ROM破壊によるプログラム暴走の場合には、
監視ICによりCPUにリセット信号が入力されて、C
PUが再起動した直後に本構成の処理を行うことによ
り、破壊した領域のモジュールのみを停止させ、該モジ
ュールのデフォルト出力値を用いてプログラムを再起動
することが可能となる。これにより、ROM破壊による
影響を最小限に抑え、破壊されていない部分のプログラ
ム処理を継続することができる、という効果が得られ
る。
【図面の簡単な説明】
【図1】本発明によるCPUの暴走監視装置の一実施の
形態のROMのメモリマップを表す図である。
【図2】本発明によるCPUの暴走監視装置の一実施の
形態のモジュールテーブルを表す図である。
【図3】本発明のクレームに対応する一実施の形態の構
成図である。
【図4】本発明によるCPUの暴走監視装置の一実施の
形態のフローチャートである。
【図5】本発明によるCPUの暴走監視装置の一実施の
形態のモジュール実行部のフローチャートである。
【図6】従来方式の構成図である。
【符号の説明】
10 ROM 11 モジュール格納領域 12 モジュール領域のチェックサム値格納領域 13 モジュールのデフォルト出力値格納領域 20 モジュールテーブル 21 フラグ 22 モジュールの先頭アドレス 23 出力変数のアドレス 31 モジュール格納領域 32 チェックサム算出手段 33 チェックサム値格納領域 34 チェックサム比較手段 35 モジュール実行手段 36 モジュールテーブル 37 デフォルト出力値格納領域 38 デフォルト値を出力変数にコピーする手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 計算機システムにおいて、 ROMに焼き付けられるモジュールを格納する手段と、 前記モジュールのチェックサムを算出する手段と、 前記モジュールのチェックサムを記憶する手段と、 算出したチェックサムと記憶されているチェックサムと
    を比較する手段と、 前記モジュール毎のデフォルトの出力値を記憶する手段
    と、 チェックサムの比較結果が一致しない場合には前記モジ
    ュールを実行せずにデフォルト値を出力させる手段とを
    有することを特徴とするCPUの暴走監視装置。
JP11045710A 1999-02-24 1999-02-24 Cpuの暴走監視装置 Pending JP2000242528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11045710A JP2000242528A (ja) 1999-02-24 1999-02-24 Cpuの暴走監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045710A JP2000242528A (ja) 1999-02-24 1999-02-24 Cpuの暴走監視装置

Publications (1)

Publication Number Publication Date
JP2000242528A true JP2000242528A (ja) 2000-09-08

Family

ID=12726918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045710A Pending JP2000242528A (ja) 1999-02-24 1999-02-24 Cpuの暴走監視装置

Country Status (1)

Country Link
JP (1) JP2000242528A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004377A (ja) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
US7251551B2 (en) 2003-09-24 2007-07-31 Mitsubishi Denki Kabushiki Kaisha On-vehicle electronic control device
JP2014112419A (ja) * 2009-01-29 2014-06-19 Nec Corp 携帯端末装置、ソフトウェア更新方法、動作制御方法及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251551B2 (en) 2003-09-24 2007-07-31 Mitsubishi Denki Kabushiki Kaisha On-vehicle electronic control device
JP2006004377A (ja) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
JP2014112419A (ja) * 2009-01-29 2014-06-19 Nec Corp 携帯端末装置、ソフトウェア更新方法、動作制御方法及びプログラム

Similar Documents

Publication Publication Date Title
CN113114730A (zh) 升级方法、装置、终端设备及存储介质
CN112015447B (zh) 电子设备的系统更新方法及装置、电子设备及存储介质
CN116932010B (zh) 系统固件升级方法、装置及服务器
WO2016206514A1 (zh) 启动处理方法及装置
CN117130672A (zh) 服务器启动流程控制方法、系统、终端及存储介质
CN117149507A (zh) 车辆ecu数据更新校验方法及装置
CN109002317B (zh) 一种pcba固件升级方法及系统、pcba
CN112667442A (zh) 基于非易失内存器件启动系统的控制方法、装置及设备
CN113110891A (zh) 固态硬盘的固件加载方法、装置、计算机设备及存储介质
CN113946356B (zh) 电子控制器程序的更新方法、装置、电子控制器
JP2000242528A (ja) Cpuの暴走監視装置
CN107967192B (zh) 一种智能终端的系统崩溃处理方法和装置
JP5561791B2 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
CN108595292B (zh) 一种系统的优化方法、移动终端及计算机存储介质
JP6708596B2 (ja) 電子制御装置及び制御プログラム検証方法
WO2024244436A1 (zh) 程序启动方法、装置、服务器及非易失性可读存储介质
CN114461282A (zh) 一种bios下gpio的配置验证方法及相关组件
CN113127044A (zh) 一种bmc升级方法、装置及相关组件
JPH07295670A (ja) 計算機システムの起動方式
JPH1040177A (ja) プログラムチェック方式
CN114610415B (zh) 一种程序启动方法、系统、存储介质及电子设备
JP2002063044A (ja) 演算装置及びプログラム書き換え方法
US12164929B2 (en) Information processing method and electronic apparatus
CN112241283B (zh) 软件升级方法、装置、计算机设备和存储介质
CN111737111B (zh) 一种双bios恢复功能模拟检测方法和系统