JP2000242548A - Request sender identification method - Google Patents
Request sender identification methodInfo
- Publication number
- JP2000242548A JP2000242548A JP11044132A JP4413299A JP2000242548A JP 2000242548 A JP2000242548 A JP 2000242548A JP 11044132 A JP11044132 A JP 11044132A JP 4413299 A JP4413299 A JP 4413299A JP 2000242548 A JP2000242548 A JP 2000242548A
- Authority
- JP
- Japan
- Prior art keywords
- request
- absolute
- signal line
- physical
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、コンピュータシス
テム、特に、冗長な構成を持つコンピュータシステムに
関する。The present invention relates to a computer system, and more particularly to a computer system having a redundant configuration.
【0002】[0002]
【従来の技術】従来の技術を図2を用いて説明する。コ
ンピュータシステムは、複数の部分から構成されてい
る。図2の場合、コンピュータシステム201は、メモ
リ管理ユニット202、中央処理装置203、中間制御
装置206と207、入出力装置204と205から構
成されている。また、それらは信号線208から214
で繋がっている。中央処理装置203や、入出力装置2
04や205はメモリ管理ユニット202に対してメモ
リアクセスのリクエストを送り、必要によりリクエスト
に対する応答が返される。その際、メモリ管理ユニット
207は、リクエストの送信元を特定するためにそのリ
クエストが送られてきた信号線を用いている。2. Description of the Related Art A conventional technique will be described with reference to FIG. The computer system is composed of a plurality of parts. In the case of FIG. 2, the computer system 201 includes a memory management unit 202, a central processing unit 203, intermediate control devices 206 and 207, and input / output devices 204 and 205. Also, they are connected to the signal lines 208 to 214
It is connected by. Central processing unit 203, input / output device 2
04 and 205 send a memory access request to the memory management unit 202, and a response to the request is returned if necessary. At that time, the memory management unit 207 uses a signal line from which the request has been sent in order to identify the source of the request.
【0003】例えば、メモリ管理ユニット202におい
ては、入出力装置204から中間制御装置206を経由
して送られたリクエストの送信元は、信号208と信号
213として処理される。以上述べたように、リクエス
トの送信元は、送信元自体ではなく、リクエストが伝達
された信号線により特定している。For example, in the memory management unit 202, the source of a request sent from the input / output device 204 via the intermediate control device 206 is processed as a signal 208 and a signal 213. As described above, the transmission source of the request is specified not by the transmission source itself but by the signal line to which the request is transmitted.
【0004】[0004]
【発明が解決しようとする課題】従来の技術において述
べた方法は、リクエストの送信元から受信先までの信号
線の道筋が一つしか無い場合には問題が無い。しかし可
用性向上や負荷分散の観点からこの道筋を複数備えるコ
ンピュータシステにおいては、問題となる。例えば、図
2のコンピュータシステム201は、入出力装置204
からメモリ管理ユニット202までの道筋が中間制御装
置206と207の何れかを用いるかにより、信号線2
08と213か信号線209と214の何れかになる。
そうすると、メモリ管理ユニット202においては、元
々は同じ入出力装置204からのリクエストにもかかわ
らず、異なる所からのリクエストとして判断してしま
う。The method described in the prior art has no problem when there is only one signal line from the source of the request to the destination of the request. However, a problem arises in a computer system having a plurality of paths in view of improving availability and load distribution. For example, the computer system 201 of FIG.
The signal line 2 depends on whether the path from the memory management unit 202 to
08 and 213 or the signal lines 209 and 214.
Then, the memory management unit 202 determines that the request is from a different place even though the request is originally from the same input / output device 204.
【0005】また、リクエスト送信元の障害時などに他
の部分が代わりに処理を行なおうとした場合考える。リ
クエストの中には、メモリ領域の排他的アクセスなどコ
ンピュータシステム内の共通の資源の確保および解放を
行なうものがそれぞれあり、解放は排他性を確保する為
にリソースを確保したものしか行なえない。もし、障害
を起こしたリクエスト送信元がリソースを確保していた
場合、他のリクエスト送信元ではリソースの開放を行え
ないため、リソースを解放することが出来ない。[0005] Further, it is assumed that another part attempts to perform processing in place of a failure at the request transmission source. Some requests secure and release common resources in the computer system, such as exclusive access to a memory area, and only requests that secure resources to secure exclusiveness can be performed. If the failed request source has secured resources, the resources cannot be released because other request sources cannot release the resources.
【0006】以上述べたように、リクエストの送信元
を、そのリクエストが送られてきた信号線によって決め
ていては問題が生じる。本発明は、リクエストの送信元
を、そのリクエストが送られてきた信号線によらずに特
定できる手段を提供することにある。As described above, a problem arises if the source of a request is determined by the signal line from which the request was sent. An object of the present invention is to provide means for specifying a source of a request without depending on a signal line to which the request has been sent.
【0007】[0007]
【課題を解決するための手段】従来の技術で述べた、リ
クエストの送信元を特定するために用いているリクエス
トが送信されてきた信号線により付けられた名前を物理
IDと呼ぶことにする。一方、信号線とは独立で、個々
のリクエスト送信元に固有な名前を絶対IDと呼ぶこと
にする。そして、絶対IDを生成するのに必要な情報を
絶対ID情報と呼ぶことにする。Means for Solving the Problems The name given by the signal line to which the request used to specify the source of the request and which is described in the prior art is transmitted is called a physical ID. On the other hand, a name unique to each request source and independent of the signal line is called an absolute ID. The information required to generate the absolute ID is called absolute ID information.
【0008】課題を解決するための手段を図1を用いて
説明する。発明が解決しようとする課題で述べた目的を
達成するために、本発明は、コンピュータシステムにお
いて、リクエスト内容102に加え、リクエスト101
のID情報103である物理ID104もしくは物理I
D105に加え絶対ID情報106をリクエスト101
に持ち、かつ、ID情報103から処理ステップ107
により絶対ID108を生成し、絶対ID108により
リクエスト送出元を特定することを特徴とする。Means for solving the problem will be described with reference to FIG. In order to achieve the object described in the problem to be solved by the invention, the present invention relates to a computer system, in which a request 101
Physical ID 104 or physical I
Request 101 with absolute ID information 106 in addition to D105
And from the ID information 103 to the processing step 107
Is used to generate an absolute ID 108, and the request source is specified by the absolute ID 108.
【0009】[0009]
【発明の実施の形態】以下、本発明の実施の形態を図面
を基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0010】まず、図2を用いて、本発明の第1の実施
例を用いるコンピュータシステムのハードウェア構成に
ついて述べる。コンピュータシステム201は、少なく
ともメモリ管理ユニット202、中央処理装置203、
入出力装置204及び205、中間制御装置206及び
207から成り立っている。メモリ管理ユニット202
は、中央処理装置203と入出力装置204及び205
が共通にアクセスするメモリの管理を行っている。First, a hardware configuration of a computer system using the first embodiment of the present invention will be described with reference to FIG. The computer system 201 includes at least a memory management unit 202, a central processing unit 203,
It comprises input / output devices 204 and 205 and intermediate control devices 206 and 207. Memory management unit 202
Are the central processing unit 203 and the input / output devices 204 and 205
Manages commonly accessed memory.
【0011】入出力装置204及び205はメモリ管理
ユニット202と物理的な距離があるため、一度、中間
制御装置206または207を経由してメモリ管理ユニ
ット202の管理するメモリへアクセスする。これら2
02から207はそれぞれ信号線208から214で繋
がれている。信号線は208から214は図2において
一本の線で表しているが、実際には複数の信号線からな
り、同時に多くの情報を伝え、また、双方向に情報を伝
えることが出来る。Since the input / output devices 204 and 205 have a physical distance from the memory management unit 202, they once access the memory managed by the memory management unit 202 via the intermediate control device 206 or 207. These two
02 to 207 are connected by signal lines 208 to 214, respectively. Although the signal lines 208 to 214 are represented by a single line in FIG. 2, the signal lines are actually composed of a plurality of signal lines and can transmit a lot of information at the same time and can transmit information in two directions.
【0012】次に、このコンピュータシステム201の
基本的な処理動作について述べる。中央処理装置203
からのメモリへのアクセスは信号線212を経由してメ
モリ管理ユニット202に伝える。この処理をリクエス
ト送信と呼ぶことにする。このリクエストに応じてメモ
リ管理ユニット202は信号線212を経由して中央処
理装置203にアクセスの結果を返す。例えば、メモリ
の内容を読み出すリクエストの場合、読み出したメモリ
内容を返す。この処理をアドバンス送信と呼ぶことにす
る。入出力装置204及び205がリクエスト送信を行
う場合、一度、中間制御装置206又は207を経由し
て行う。入出力装置204ならば、信号線208を経由
して中間制御装置206にリクエスト送信し、続いて週
間制御装置206が信号線213を経由して目盛り管理
ユニット202にリクエスト送信を行う。Next, a basic processing operation of the computer system 201 will be described. Central processing unit 203
The access to the memory from is transmitted to the memory management unit 202 via the signal line 212. This process is called request transmission. In response to this request, the memory management unit 202 returns an access result to the central processing unit 203 via the signal line 212. For example, in the case of a request to read the contents of the memory, the read memory contents are returned. This process is called advance transmission. When the input / output devices 204 and 205 perform request transmission, they are performed once via the intermediate control device 206 or 207. In the case of the input / output device 204, a request is transmitted to the intermediate control device 206 via the signal line 208, and subsequently, the weekly control device 206 transmits a request to the scale management unit 202 via the signal line 213.
【0013】アドバンス送信はこの逆で、メモリ管理ユ
ニット202が信号線213を経由して中間制御装置2
06に送信し、続いて中間制御装置206が信号線20
8を経由して入出力装置204に送信する。入出力装置
204が中間制御装置207を経由する場合や、入出力
装置205の場合でも同様である。なお、リクエストの
種類によっては、アドバンス送信がないものもある。The advance transmission is the reverse of the above, and the memory management unit 202 transmits the signal via the signal line 213 to the intermediate control device 2.
06, and then the intermediate control unit 206
8 to the input / output device 204. The same applies to the case where the input / output device 204 passes through the intermediate control device 207 or the case where the input / output device 205 is used. Some types of requests do not have advance transmission.
【0014】続いて、リクエスト送信を行った元にアド
バンス送信が返される仕組みに付いて、図2、図3を用
いて説明する。図2において、リクエスト送信が送られ
る信号線208からを214を受け付ける口をポートと
呼び、番号が付けられている。中間制御装置206にお
ける信号線208の口がポート(0)215、信号線21
0の口がポート(1)216となる。同様に、中間制御装
置207における信号線209の口がポート(0)21
7、信号線211の口がポート(1)218である。メモ
リ制御装置202における信号線211の口がポート
(00)219、信号線213の口がポート(10)22
0、信号線214の口がポート(11)202である。Next, a mechanism for returning the advance transmission to the source of the request transmission will be described with reference to FIGS. In FIG. 2, a port for receiving a request signal transmitted from a signal line 208 to a signal line 214 is called a port, and is numbered. The port of signal line 208 in intermediate control device 206 is port (0) 215, signal line 21
Port 0 is port (1) 216. Similarly, the port of the signal line 209 in the intermediate control device 207 is connected to the port (0) 21
7. The port of the signal line 211 is the port (1) 218. The port of the signal line 211 in the memory control device 202 is a port
(00) 219, the port of signal line 213 is port (10) 22
0, the port of the signal line 214 is the port (11) 202.
【0015】図3において、リクエスト送信の際に送ら
れるリクエストのデータ形式を示しながら、図2を交え
て、アドバンス送信がリクエスト送信元に返される仕組
みを説明する。入出力装置204から信号線208を経
由してリクエスト送信を行う場合、リクエストデータ3
01は、リクエスト内容304のみを持っている。リク
エスト301を受け取った中間制御装置215は、リク
エストデータ301に加え、リクエストデータ301が
送られてきたポート(0)215の番号0を付加したリク
エストデータ302を生成する。リクエストデータ30
2内の物理ID(C)305がポートの番号である。中間
制御装置206は、信号線213を経由してリクエスト
データ302を送信する。メモリ管理ユニット202
は、リクエストデータ302が送られてきたポート(1
0)220の番号を付加し、リクエストデータ303を
生成する。物理ID(A)307及び物理ID(B)306
がポート(10)220の番号である。Referring to FIG. 3, the mechanism of the advance transmission returned to the request transmission source will be described with reference to FIG. 2 while showing the data format of the request transmitted at the time of request transmission. When a request is transmitted from the input / output device 204 via the signal line 208, the request data 3
01 has only the request content 304. Upon receiving the request 301, the intermediate control device 215 generates request data 302 to which the number 0 of the port (0) 215 to which the request data 301 has been transmitted is added to the request data 301. Request data 30
The physical ID (C) 305 in 2 is the port number. The intermediate control device 206 transmits the request data 302 via the signal line 213. Memory management unit 202
Is the port (1) from which the request data 302 was sent.
0) The number 220 is added, and the request data 303 is generated. Physical ID (A) 307 and Physical ID (B) 306
Is the number of the port (10) 220.
【0016】アドバンス送信を行う際、リクエストデー
タ302及び303に付加されている物理ID305か
ら307に基づいて送信するポート215から221を
選択する。まず、メモリ管理ユニット202は、リクエ
ストデータ303の物理ID(A)307及び物理ID
(B)206に基づいて、ポート(10)220を選び、リ
クエスト内容304に応じたアドバンス内容308に今
回ポートを選ぶのに用いなかった物理ID(C)305を
添えたアドバンスデータ309を送信する。アドバンス
データ309を受け取った中間制御装置206は、物理
ID(C)305に基づいてポート(0)215を選び、ア
ドバンス内容308のみのアドバンスデータ310を送
信し、それを元のリクエストデータ301送信元の入出
力装置204が受け取る。When performing advanced transmission, ports 215 to 221 to be transmitted are selected based on the physical IDs 305 to 307 added to the request data 302 and 303. First, the memory management unit 202 checks the physical ID (A) 307 and the physical ID of the request data 303.
Based on (B) 206, the port (10) 220 is selected, and the advanced data 309 including the advanced content 308 corresponding to the request content 304 and the physical ID (C) 305 not used for selecting the port this time is transmitted. . Upon receiving the advance data 309, the intermediate control device 206 selects the port (0) 215 based on the physical ID (C) 305, transmits the advance data 310 including only the advanced content 308, and transmits it to the original request data 301. Received by the input / output device 204.
【0017】以上述べた様に、リクエスト送信とアドバ
ンス送信の対応付けは、物理ID305から307、す
なわち、リクエストを受け取ったポート215から22
1の番号によって決められる。ここでは、アドバンス送
信の応答に関してのみ述べたが、メモリ管理ユニット2
02においてリクエストの送信元を判断する際にも物理
ID305から307に基づいて行う。すなわち、信号
の伝達経路そのものをリクエスト送信元を特定するもの
として利用する。As described above, the request transmission and the advance transmission are associated with the physical IDs 305 to 307, that is, the ports 215 to 22 that have received the request.
It is determined by the number of 1. Although only the advance transmission response has been described here, the memory management unit 2
In 02, the source of the request is also determined based on the physical IDs 305 to 307. That is, the signal transmission path itself is used to specify the source of the request.
【0018】さて、この様なコンピュータシステム20
1における本発明の適用例を述べる。中間制御装置20
6及び207は2重化しているとみることが出来る。す
なわち、入出力装置204及び205は、中間制御装置
206又は207のいずれか一つがあれば、リクエスト
を送信し、アドバンスを受け取ることが出来る。これ
は、中間制御システム206又は207のいずれかが障
害により機能しなくなってもコンピュータシステム20
1は動作することを意味し、障害に強い構成であるとい
える。また、中間制御装置206及び207の中で処理
の空いている方を選べるので、負荷分散が行いやすいと
いえる。Now, such a computer system 20
1 will be described. Intermediate control device 20
6 and 207 can be seen as being duplicated. That is, the input / output devices 204 and 205 can transmit a request and receive an advance if there is any one of the intermediate control devices 206 and 207. This is because computer system 20 does not work if either intermediate control system 206 or 207 fails due to a failure.
1 means that it operates, and it can be said that the configuration is resistant to failure. In addition, since it is possible to select one of the intermediate controllers 206 and 207 that has no processing available, it can be said that load distribution is easily performed.
【0019】さて、ここで問題が生じる。入出力装置2
04が中間制御装置206を経由してリクエストを送信
した場合のメモリ管理ユニットにおけるリクエストデー
タ401の物理ID404から406と、入出力装置2
04が中間制御装置207を経由してリクエストを送信
した場合のメモリ管理ユニットにおけるリクエストデー
タ402の物理ID408から410の内容が異なるの
である。この事により、メモリ管理ユニット202にお
いてはリクエストデータ401と402が同じリクエス
ト送信元であると判断できなくなる。例えば、リクエス
トデータ401において、リクエスト送信元のみの排他
的なメモリアクセス制御をリクエストした場合、リクエ
ストデータ402は異なるリクエスト送信元と判断され
てしまい、メモリアクセスが出来なくなってしまう。こ
れはリクエスト送信元を、経由した信号線という物理的
なものである物理IDで特定しようとしたためである。Now, a problem arises. I / O device 2
04 transmits the request via the intermediate control device 206, the physical IDs 404 to 406 of the request data 401 in the memory management unit, and the input / output device 2
The contents of the physical IDs 408 to 410 of the request data 402 in the memory management unit in the case where the request has been transmitted via the intermediate control device 207 are different. As a result, the memory management unit 202 cannot determine that the request data 401 and 402 are the same request source. For example, if the request data 401 requests exclusive memory access control only for the request source, the request data 402 is determined to be a different request source, and memory access becomes impossible. This is because an attempt was made to specify the request transmission source by a physical ID which is a physical thing called a passed signal line.
【0020】本発明では物理IDではなく、リクエスト
送信元の絶対的なIDに基づいて判定する。この絶対的
なIDを絶対IDと呼ぶことにする。本実施例において
は、次のようにして絶対IDを求める。物理ID(A)4
06または409、及び物理ID(C)404または40
8を絶対IDとする。この方法だと、リクエストデータ
401の絶対IDは「10」、リクエストデータ402
の絶対IDも「10」となり、同一のリクエスト送信元
と判定できる。In the present invention, the determination is made based not on the physical ID but on the absolute ID of the request transmission source. This absolute ID is called an absolute ID. In this embodiment, the absolute ID is obtained as follows. Physical ID (A) 4
06 or 409, and physical ID (C) 404 or 40
8 is an absolute ID. According to this method, the absolute ID of the request data 401 is “10” and the request data 402
Is also "10", and can be determined to be the same request transmission source.
【0021】この絶対IDの求め方は、信号線の接続に
よって変わりうる。図5に示すような、図2と同様のコ
ンピュータシステム501の構成の場合について説明す
る。図2と同様に、メモリ管理ユニット502、中央処
理装置503、入出力管理装置504及び505、中間
制御装置506及び507、信号線508から514、
ポート515から521からなる。The method of obtaining the absolute ID can vary depending on the connection of the signal line. The case of the configuration of the computer system 501 similar to that of FIG. 2 as shown in FIG. 5 will be described. 2, the memory management unit 502, the central processing unit 503, the input / output management units 504 and 505, the intermediate control units 506 and 507, the signal lines 508 to 514,
It consists of ports 515 to 521.
【0022】図5と図2の相違点は、信号線509から
511の接続先ポート516から518である。この様
な接続の場合、図6に示すように入出力装置504が中
間制御装置506を経由してリクエストを送信した場合
はメモリ管理ユニットにおいてリクエストデータ60
1、及び入出力装置504が中間制御装置507を経由
してリクエストを送信した場合はメモリ管理ユニットに
おいてリクエストデータ602となる。コンピュータシ
ステム501のような構成の場合、絶対IDは次の様に
して求める。The difference between FIG. 5 and FIG. 2 lies in the connection destination ports 516 to 518 of the signal lines 509 to 511. In the case of such a connection, when the input / output device 504 transmits a request via the intermediate control device 506 as shown in FIG.
1 and the request data 602 in the memory management unit when the input / output device 504 transmits the request via the intermediate control device 507. In the case of a configuration such as the computer system 501, the absolute ID is obtained as follows.
【0023】絶対IDの一桁は、物理ID(A)606ま
たは609とする。絶対IDの残りの一桁は、物理(B)
605または609と、物理ID(C)604または60
8との排他的論理和とする。するとリクエストデータ6
01の絶対IDは「物理ID(A)606の値1」と「物
理ID(B)605の値0と物理ID(C)604の値0と
の排他的論理和」により「10」となり、リクエストデ
ータ602の絶対IDは「物理(A)610の値1」と
「物理ID(B)609の値1と物理ID(C)608の値
1との排他的論理和」により「10」となる。これによ
り、二つのリクエストデータ601と602が同一のリ
クエスト送信元と判定できる。One digit of the absolute ID is a physical ID (A) 606 or 609. The remaining one digit of the absolute ID is physical (B)
605 or 609 and physical ID (C) 604 or 60
8 and exclusive OR. Then request data 6
The absolute ID of “01” becomes “10” due to “the exclusive OR of the value 1 of the physical ID (A) 606” and the value 0 of the physical ID (B) 605 and the value 0 of the physical ID (C) 604. The absolute ID of the request data 602 is “10” due to “the exclusive OR of the value 1 of the physical (A) 610” and the value 1 of the physical ID (B) 609 and the value 1 of the physical ID (C) 608. Become. As a result, the two request data 601 and 602 can be determined to be the same request source.
【0024】以上述べた様に、本発明によれば、リクエ
スト送信を行う為の信号線の組が複数あるコンピュータ
システムにおいて、何れの信号線を用いてリクエストを
送信しても、リクエスト受信先では同じリクエスト送信
元からのリクエストであると判断できる。これにより、
障害などにより使えない信号線の組を避けてリクエスト
の送信を行う、障害に強いコンピュータシステムを構築
することができる。また、空いている信号線の組を用い
てリクエストの送受信を行うことが出来るので、不可分
散が行いやすいコンピュータシステムを構築することが
出来る。As described above, according to the present invention, in a computer system having a plurality of sets of signal lines for transmitting a request, no matter which signal line is used to transmit the request, the request receiving destination It can be determined that the request is from the same request source. This allows
It is possible to construct a computer system that transmits a request while avoiding a group of signal lines that cannot be used due to a failure or the like and is resistant to failure. In addition, since requests can be transmitted and received using a set of vacant signal lines, a computer system in which non-dispersion is easily performed can be constructed.
【0025】続いて、本発明の第2の実施例を述べる。Next, a second embodiment of the present invention will be described.
【0026】図7は、本発明が実施されるコンピュータ
システム701の構成である。メモリ管理ユニット70
2、中央処理装置703、入出力装置704、中間制御
装置705、補助制御装置706から成り、それぞれが
信号線707から711で接続されており、一部はポー
ト712から715によりどの信号線707から711
から来たリクエストかを判別できるようになっている。
このコンピュータシステム701におけるリクエスト送
信やアドバンス送信の動作は先に延べた実施例のコンピ
ュータシステム201と同様である。FIG. 7 shows the configuration of a computer system 701 in which the present invention is implemented. Memory management unit 70
2. It comprises a central processing unit 703, an input / output unit 704, an intermediate control unit 705, and an auxiliary control unit 706, each of which is connected by signal lines 707 to 711, and a part of which is connected by ports 712 to 715 to which signal line 707 711
It can be determined whether the request came from.
The operation of request transmission and advance transmission in this computer system 701 is the same as that of the computer system 201 of the above-described embodiment.
【0027】リクエスト801は、入出力装置704が
中間制御装置705を経由してメモリ管理ユニット70
2に送ったものである。リクエスト801には、リクエ
スト内容803に加え、絶対ID情報804から80
5、代理ビット806、物理ID807から808があ
る。物理ID(B)807、物理ID(A)808は、それ
ぞれリクエスト801が送られた信号線707と709
の受け口であるポート(0)712及びポート(1)715
の番号を表している。代理ビット806は絶対IDの演
算に用いるもので、詳細は後述する。絶対ID情報80
4及び805は後述するように絶対IDを求める際に必
要でないので、任意の値で良い。本実施例における絶対
IDの求め方は「代理ビットの値が0ならば、物理ID
を絶対IDとし、1ならば、絶対ID情報を絶対IDと
する」である。リクエスト801の場合、代理ビット8
06の値は0なので、物理ID807と808により絶
対IDは10となる。The request 801 is transmitted from the input / output device 704 to the memory management unit 70 via the intermediate control device 705.
It was sent to 2. Request 801 includes absolute ID information 804 to 80 in addition to request content 803.
5, a proxy bit 806, and physical IDs 807 to 808. The physical ID (B) 807 and the physical ID (A) 808 are the signal lines 707 and 709 to which the request 801 was sent, respectively.
(0) 712 and port (1) 715 which are the receiving ports of
Represents the number. The proxy bit 806 is used for calculating the absolute ID, and will be described later in detail. Absolute ID information 80
4 and 805 are not necessary for obtaining the absolute ID as described later, and thus may be arbitrary values. The method for obtaining the absolute ID in the present embodiment is as follows.
Is an absolute ID, and if it is 1, the absolute ID information is an absolute ID. " In the case of request 801, proxy bit 8
Since the value of 06 is 0, the absolute ID becomes 10 by the physical IDs 807 and 808.
【0028】続いて、この入出力装置704が障害を起
こしてリクエストを送信できなくなり、かつ、ロックと
呼ぶ、管理ユニット702内のメモリを排他的にアクセ
ス出来る権利を確保していたとする。このロックは、メ
モリの排他的アクセスが目的であるため、入出力装置7
04以外のリクエスト送信元である中央処理装置703
からのリクエストでは開放することが出来ない。入出力
装置704からのリクエストのみ、開放できる。Subsequently, it is assumed that the input / output device 704 has failed and cannot transmit a request, and has secured a right called a lock for exclusively accessing a memory in the management unit 702. This lock is for the purpose of exclusive access to the memory.
Central processing unit 703 that is a request source other than 04
The request cannot be released. Only the request from the input / output device 704 can be released.
【0029】しかしながら、入出力装置704は障害に
よりリクエストを送信することが出来ない。そのため、
ロックは開放されず、中央処理装置703はロックが掛
けられているメモリをアクセスできず、コンピュータシ
ステム702のダウンとなってしまう。このため、リク
エストでは無い障害発生時用の特殊な方法を用いてこの
ロックを解除する方式のコンピュータシステムがある。However, the input / output device 704 cannot transmit a request due to a failure. for that reason,
The lock is not released, the central processing unit 703 cannot access the locked memory, and the computer system 702 goes down. For this reason, there is a computer system in which this lock is released by using a special method for the occurrence of a failure that is not a request.
【0030】本実施例のコンピュータシステム701で
は、リクエストによりこのロックを開放する。入出力装
置704の確保したロックを開放するリクエストを送信
するのは補助制御装置706である。補助制御装置70
6は、中間制御装置705を経由してメモリ管理ユニッ
ト702にリクエスト802を送信する。図8のリクエ
スト802には、ロックを開放を指示したリクエスト内
容809と、物理ID813と814、代理ビット81
2、絶対ID情報810と811がある。In the computer system 701 of this embodiment, this lock is released by a request. It is the auxiliary control device 706 that transmits a request to release the lock secured by the input / output device 704. Auxiliary control device 70
6 transmits a request 802 to the memory management unit 702 via the intermediate control device 705. The request 802 in FIG. 8 includes a request content 809 instructing release of the lock, physical IDs 813 and 814, and a proxy bit 81.
2. There are absolute ID information 810 and 811.
【0031】物理ID813と814は、リクエスト8
02の送信に用いられた信号線710と709の受け口
であるポート(1)713とポート(1)715の番号にそ
れぞれ対応している。代理ビット812は、入出力装置
704の代理なので1としている。また、絶対ID情報
810と811は入出力装置704を示す10である。The physical IDs 813 and 814 correspond to the request 8
The numbers correspond to the numbers of the port (1) 713 and the port (1) 715, which are the reception ports of the signal lines 710 and 709 used for the transmission of “02”. The proxy bit 812 is set to 1 because it is a proxy for the input / output device 704. The absolute ID information 810 and 811 is 10 indicating the input / output device 704.
【0032】この様なリクエスト802の絶対IDは、
先に延べた絶対IDの演算方法により、代理ビット81
2の値が1であることから、絶対ID情報810と81
1より10となる。メモリ管理ユニット702では、入
出力装置704からのロックを掛けるリクエスト801
の送信元の絶対IDと、補助制御装置706からのロッ
クを開放するリクエスト802の送信元の絶対IDが同
じであることから、リクエスト801で掛けたロックを
リクエスト802により開放する。The absolute ID of such a request 802 is
The surrogate bits 81
Since the value of 2 is 1, the absolute ID information 810 and 81
It becomes 10 from 1. In the memory management unit 702, a request 801 for locking from the input / output device 704 is issued.
Since the absolute ID of the transmission source of the request 802 and the absolute ID of the transmission source of the request 802 for releasing the lock from the auxiliary control device 706 are the same, the lock applied by the request 801 is released by the request 802.
【0033】以上の様に、本発明によれば、障害が起き
たリクエスト送信元が確保しているロックを、他のリク
エスト送信元からのリクエストにより開放することが出
来る。これにより、障害に強いコンピュータシステムを
構築することが出来る。As described above, according to the present invention, it is possible to release a lock secured by a failed request source by a request from another request source. This makes it possible to construct a computer system that is resistant to failure.
【0034】なお、代理ビット806または812は独
立したビットでは無く、リクエスト内容803または8
09に含まれていても良い。すなわち、リクエスト内容
803または809の値により、物理IDか絶対ID情
報のいずれかを絶対IDとする方式でも良い。The proxy bit 806 or 812 is not an independent bit, but the request content 803 or 8
09 may be included. That is, a method may be used in which either the physical ID or the absolute ID information is used as the absolute ID based on the value of the request content 803 or 809.
【0035】本実施例で述べた方式は、図9で示すよう
なメモリ管理ユニットが902と903とで2重化して
いるコンピュータシステム901でも同様に適用でき
る。コンピュータシステム901は、2重化しているメ
モリ管理ユニット902と903、中央処理装置90
4、入出力装置905、中間制御装置906、補助制御
装置907と、それらを繋ぐ信号線908から913
と、信号線908から913の受け口であるポート91
4から919から構成されている。メモリ管理ユニット
902と903は、リクエスト送信側から見ると同期化
動作しているが、それぞれの内部動作は非同期である。
リクエスト送信元は、必要に応じて両方のメモリ管理ユ
ニット902と903にリクエストを送信する。The method described in the present embodiment can be similarly applied to a computer system 901 in which a memory management unit 902 and 903 are duplicated as shown in FIG. The computer system 901 includes two memory management units 902 and 903 and a central processing unit 90.
4. Input / output device 905, intermediate control device 906, auxiliary control device 907, and signal lines 908 to 913 connecting them
And a port 91 which is a receiving port for the signal lines 908 to 913.
4 to 919. The memory management units 902 and 903 operate synchronously from the request transmission side, but their internal operations are asynchronous.
The request sender sends a request to both memory management units 902 and 903 as needed.
【0036】この様に2重化されたメモリ管理ユニット
902と903においては、リクエスト送信以外の方法
で外部から同時にロックの解除を行おうとすると、内部
動作が非同期であることにより、ロックによるメモリア
クセスの排他的処理が異なってしまいかねない。すなわ
ち、あるリクエストの処理タイミングはメモリ管理ユニ
ット902と903で異なるため、メモリ管理ユニット
902ではロック解放前、メモリ管理ユニット903で
はロック解放後、またはその逆に同じリクエストが処理
され、メモリの排他的アクセス処理が異なってしまう。
よって、この様なコンピュータシステム901において
は、障害を起こした以外のリクエスト送信元がリクエス
トによりロックの開放を行う必要がある。In the memory management units 902 and 903 thus duplexed, if the lock is simultaneously released from the outside by a method other than the request transmission, the internal operation is asynchronous, and the memory access by the lock is performed. The exclusive processing of may be different. That is, since the processing timing of a certain request is different between the memory management units 902 and 903, the same request is processed by the memory management unit 902 before the lock is released, after the lock is released by the memory management unit 903, or vice versa. The access process will be different.
Therefore, in such a computer system 901, it is necessary for the request source other than the one that caused the failure to release the lock by the request.
【0037】以上述べたように、本発明によれば、リク
エスト送信側からみると同期化動作しているが、内部は
非同期に動作しているメモリ管理ユニットを持つような
コンピュータシステムにおいても、障害に強くすること
が出来る。As described above, according to the present invention, a synchronous operation is performed from the viewpoint of the request transmitting side, but even in a computer system having a memory management unit that operates asynchronously, a failure occurs. Can be strong.
【0038】[0038]
【発明の効果】本発明によれば、冗長な構成を持つコン
ピュータシステムにおいて、リクエストの送信に用いら
れた信号線に依らずにリクエスト送信元を特定できる。
これにより、リクエスト送信の道筋に障害が起きて異な
る信号線を用いてリクエストを送信してもリクエスト受
信先では同じリクエスト送信元からのリクエストとして
処理することが可能である。また、あるリクエスト送信
元に障害が起きて、かつ、コンピュータシステムに共通
な資源を確保したままになっていても、他のリクエスト
送信元が代わりに資源の解放を行うことができる。これ
により、障害に強いコンピュータシステムを構築するこ
とが出来る。According to the present invention, in a computer system having a redundant configuration, the source of a request can be specified without depending on the signal line used for transmitting the request.
Thus, even if a failure occurs in the request transmission route and a request is transmitted using a different signal line, the request receiving destination can process the request as a request from the same request transmission source. Further, even if a failure occurs in a certain request source and a resource common to the computer system is maintained, another request source can release the resource instead. This makes it possible to construct a computer system that is resistant to failure.
【図1】本発明の概要を示すリクエストの構造と絶対I
D生成方法の図。FIG. 1 shows the structure of a request and the absolute I which outlines the present invention.
The figure of the D generation method.
【図2】本発明の適用例であるコンピュータシステムの
構成図。FIG. 2 is a configuration diagram of a computer system which is an application example of the present invention.
【図3】リクエストのデータ構造の図。FIG. 3 is a diagram of a data structure of a request.
【図4】リクエストのデータ構造の図。FIG. 4 is a diagram of a data structure of a request.
【図5】本発明の適用例であるコンピュータシステムの
構成図。FIG. 5 is a configuration diagram of a computer system which is an application example of the present invention.
【図6】リクエストのデータ構造の図。FIG. 6 is a diagram of a data structure of a request.
【図7】本発明の適用例であるコンピュータシステムの
構成図。FIG. 7 is a configuration diagram of a computer system as an application example of the present invention.
【図8】リクエストのデータ構造の図。FIG. 8 is a diagram of a data structure of a request.
【図9】本発明の適用例であるコンピュータシステムの
構成図。FIG. 9 is a configuration diagram of a computer system which is an application example of the present invention.
101…リクエスト、102…リクエスト内容、103
…ID情報、104,105…物理ID、106…絶対
ID情報、107…処理ステップ、108…絶対ID、
201…コンピュータシステム、202…メモリ管理ユ
ニット、203…中央処理装置、204,205…入出
力装置、208−214…信号線、215−221…ポ
ート、301−303…リクエスト、304…リクエス
ト内容、305−307…物理ID、308…アドバン
ス内容、309,310…アドバンス、401,402
…リクエスト、403,407…リクエスト、404−
406,408−410…物理ID、501…コンピュ
ータシステム、502…メモリ管理ユニット、503…
中央処理装置、504,505…入出力装置、506,
507…中間制御装置、508−514…信号線、51
5−521…ポート、601,602…リクエスト、6
03,607…リクエスト内容、604−606,60
8−610…物理ID、701…コンピュータシステ
ム、702…メモリ管理ユニット、703…中央処理装
置、704…入出力装置、705…中間制御装置、70
6…補助制御装置、707−710…信号線、711−
714…ポート、801、802…リクエスト、80
3,809…リクエスト内容、804−805,810
−811…絶対ID情報、806,812…代理ビッ
ト、807−808,813−814…物理ID、90
1…コンピュータシステム、902−903…メモリ管
理ユニット、904…中央処理装置、905…入出力装
置、906…中間制御装置、907…補助制御装置、9
08−913…信号線、914−919…ポート。101 request, 102 request content, 103
... ID information, 104, 105 ... physical ID, 106 ... absolute ID information, 107 ... processing steps, 108 ... absolute ID,
201 computer system, 202 memory management unit, 203 central processing unit, 204, 205 input / output device, 208-214 signal line, 215-221 port, 301-303 request, 304 request content, 305 -307: Physical ID, 308: Advanced contents, 309, 310: Advanced, 401, 402
... request, 403, 407 ... request, 404-
406, 408-410: physical ID, 501: computer system, 502: memory management unit, 503:
Central processing unit, 504, 505 ... I / O unit, 506
507: Intermediate control device, 508-514: Signal line, 51
5-521 ... port, 601, 602 ... request, 6
03,607 ... request contents, 604-606,60
8-610: Physical ID, 701: Computer system, 702: Memory management unit, 703: Central processing unit, 704: Input / output device, 705: Intermediate control device, 70
6. auxiliary control device, 707-710 ... signal line, 711-
714 ... port, 801, 802 ... request, 80
3,809 ... Request contents, 804-805,810
-811: absolute ID information, 806, 812: proxy bit, 807-808, 813-814: physical ID, 90
DESCRIPTION OF SYMBOLS 1 ... Computer system, 902-903 ... Memory management unit, 904 ... Central processing unit, 905 ... Input / output device, 906 ... Intermediate control device, 907 ... Auxiliary control device, 9
08-913 ... signal line, 914-919 ... port.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三橋 伸一 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 Fターム(参考) 5B060 KA02 KA03 KA07 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Shinichi Mitsuhashi 1 Horiyamashita, Hadano-shi, Kanagawa F-term, General-purpose Computer Division, Hitachi, Ltd. 5B060 KA02 KA03 KA07
Claims (1)
スト送信元と、リクエスト受信先と、リクエスト送信元
とリクエスト受信先を結ぶ信号線とからなり、前記リク
エストは少なくともリクエスト内容と、ID情報と呼ぶ
「リクエスト送信元を判別するための情報」とからな
り、前記リクエスト受信先には少なくともID情報の演
算結果によりリクエスト送信元を特定する処理とからな
ることを特徴とするリクエスト送信元特定方式。A computer system comprises at least a request source, a request destination, and a signal line connecting the request source and the request destination. The request includes at least the request content and "request source" called ID information. Requesting the request receiving destination at least on the basis of the calculation result of the ID information at the request receiving destination.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11044132A JP2000242548A (en) | 1999-02-23 | 1999-02-23 | Request sender identification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11044132A JP2000242548A (en) | 1999-02-23 | 1999-02-23 | Request sender identification method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000242548A true JP2000242548A (en) | 2000-09-08 |
Family
ID=12683107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11044132A Pending JP2000242548A (en) | 1999-02-23 | 1999-02-23 | Request sender identification method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000242548A (en) |
-
1999
- 1999-02-23 JP JP11044132A patent/JP2000242548A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0721164A2 (en) | Crossbar switch apparatus and protocol | |
| US5210871A (en) | Interprocessor communication for a fault-tolerant, mixed redundancy distributed information processing system | |
| US20040153888A1 (en) | Multi-processor system | |
| JPS5941031A (en) | Dural path bus construction for mutual connection of computer | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| US4868814A (en) | Multilevel concurrent communications architecture for multiprocessor computer systems | |
| US6661786B1 (en) | Service message system for a switching architecture | |
| JP2000242548A (en) | Request sender identification method | |
| JPS60149239A (en) | Communication network system | |
| US7480832B2 (en) | Centralized error signaling and logging | |
| KR970004892B1 (en) | Redundancy communication bus | |
| JP2518517B2 (en) | Communication bus monitoring device | |
| KR100423488B1 (en) | Redundancy Structure of Interprocessor Communication Network in Switching System | |
| JP2909160B2 (en) | Compound computer system | |
| JP2731295B2 (en) | LAN system | |
| JP2756002B2 (en) | Frame transmission method for local area network | |
| JPS63213013A (en) | Time specification method for computer network systems | |
| KR940023092A (en) | Interprocessor Communication Method in a Redundant Multiprocessor System | |
| JPS59200365A (en) | Transfer system of control information | |
| JPS6160042A (en) | Identification system of arrangement order of node | |
| JPS6360941B2 (en) | ||
| JPS6048787B2 (en) | information processing equipment | |
| Traverse et al. | A Process Toward Total Dependability-Airbus Fly-by-Wire Paradigm. | |
| JPS62219057A (en) | Data transmitter | |
| JPH06216912A (en) | Multiplexing system |