JP2000243234A - 電子放出素子、電子源、画像形成装置及びそれらの製造方法 - Google Patents
電子放出素子、電子源、画像形成装置及びそれらの製造方法Info
- Publication number
- JP2000243234A JP2000243234A JP4564399A JP4564399A JP2000243234A JP 2000243234 A JP2000243234 A JP 2000243234A JP 4564399 A JP4564399 A JP 4564399A JP 4564399 A JP4564399 A JP 4564399A JP 2000243234 A JP2000243234 A JP 2000243234A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- manufacturing
- forming
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ink Jet (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 良好な電子放出特性を有する電子放出素子、
電子放出特性の均一性が高い電子源、画像品質の良い画
像形成装置、及びそれらの製造方法を提供する。 【解決手段】 電子放出素子の製造方法が、基体1上に
一対の素子電極2,3を形成する工程と、基体1上の素
子電極2,3および素子電極間の幅方向両端部に、金属
組成物の溶液を付与する工程と、付与溶液を熱分解して
下引き層6の薄膜を形成する工程と、基体1上の素子電
極2,3および素子電極2,3間の中央部に、下引き層
形成用の金属組成物とは異なる金属組成物の溶液を付与
する工程と、付与溶液を熱分解して導電性膜4を形成す
る工程と、素子電極2,3間に通電して、導電性膜4に
電子放出部5を形成するフォーミング工程とを有する。
電子放出特性の均一性が高い電子源、画像品質の良い画
像形成装置、及びそれらの製造方法を提供する。 【解決手段】 電子放出素子の製造方法が、基体1上に
一対の素子電極2,3を形成する工程と、基体1上の素
子電極2,3および素子電極間の幅方向両端部に、金属
組成物の溶液を付与する工程と、付与溶液を熱分解して
下引き層6の薄膜を形成する工程と、基体1上の素子電
極2,3および素子電極2,3間の中央部に、下引き層
形成用の金属組成物とは異なる金属組成物の溶液を付与
する工程と、付与溶液を熱分解して導電性膜4を形成す
る工程と、素子電極2,3間に通電して、導電性膜4に
電子放出部5を形成するフォーミング工程とを有する。
Description
【0001】
【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。
【0002】
【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“Thin Solid
Films”, 9,317(1972)]、In2
O3 /SnO2 薄膜によるもの[M.Hartwell
and C.G. Fonstad:“IEEE T
rans. ED Conf.”, 519(197
5)]、カーボン薄膜によるもの[荒木久 他:真空、
第26巻、第1号、22頁(1983)]等が報告され
ている。
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“Thin Solid
Films”, 9,317(1972)]、In2
O3 /SnO2 薄膜によるもの[M.Hartwell
and C.G. Fonstad:“IEEE T
rans. ED Conf.”, 519(197
5)]、カーボン薄膜によるもの[荒木久 他:真空、
第26巻、第1号、22頁(1983)]等が報告され
ている。
【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図1
7に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。尚、図中の
素子電極間隔Lは、0.5〜1mm、W’は、0.1m
mで設定されている。
な例として、前述のM.ハートウェルの素子構成を図1
7に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。尚、図中の
素子電極間隔Lは、0.5〜1mm、W’は、0.1m
mで設定されている。
【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。
【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
【0012】
【発明が解決しようとする課題】表面伝導型電子放出素
子の製造方法において、大面積化に有利な製造方法とし
て、真空を用いたスパッタ法や蒸着法によらず、導電性
膜を形成する方法が提案されている。その一例は、金属
組成物をスピンナーによって基体上に塗布後、所望の形
状にパターニングし、有機金属を熱分解して導電性膜を
得る電子放出素子の製造方法である。
子の製造方法において、大面積化に有利な製造方法とし
て、真空を用いたスパッタ法や蒸着法によらず、導電性
膜を形成する方法が提案されている。その一例は、金属
組成物をスピンナーによって基体上に塗布後、所望の形
状にパターニングし、有機金属を熱分解して導電性膜を
得る電子放出素子の製造方法である。
【0013】さらに、特開平08−171850号公報
においては、導電性膜の所望の形状のパターニング工程
において、リソグラフィー法を用いず、バブルジェット
方式やピエゾジェット方式等のインクジェット法によっ
て、基体上に金属組成物溶液の液滴を付与し、所望の形
状の導電性膜を形成する製造方法が提案されている。
においては、導電性膜の所望の形状のパターニング工程
において、リソグラフィー法を用いず、バブルジェット
方式やピエゾジェット方式等のインクジェット法によっ
て、基体上に金属組成物溶液の液滴を付与し、所望の形
状の導電性膜を形成する製造方法が提案されている。
【0014】しかしながら、金属組成物溶液の液滴をイ
ンクジェット法で基体上に付与する場合、基体上に付与
された金属組成物溶液の液滴の断面形状は、乾燥時の雰
囲気に左右され、一般的には周辺部の膜厚が中央部より
も薄くなる。導電性膜は金属組成物の液滴を焼成して作
成するため、その断面形状は焼成前の金属組成物の液滴
の断面形状に大きく左右されることになる。導電性膜の
周辺部の膜厚が中央部よりも薄くなると、周辺部の抵抗
が中央部よりも大きくなるため、この導電性膜に通電フ
ォーミングを施して亀裂を形成するとき、抵抗の差異に
より中央部にのみ亀裂が生じ、周辺部には亀裂が生じな
いことがあった。
ンクジェット法で基体上に付与する場合、基体上に付与
された金属組成物溶液の液滴の断面形状は、乾燥時の雰
囲気に左右され、一般的には周辺部の膜厚が中央部より
も薄くなる。導電性膜は金属組成物の液滴を焼成して作
成するため、その断面形状は焼成前の金属組成物の液滴
の断面形状に大きく左右されることになる。導電性膜の
周辺部の膜厚が中央部よりも薄くなると、周辺部の抵抗
が中央部よりも大きくなるため、この導電性膜に通電フ
ォーミングを施して亀裂を形成するとき、抵抗の差異に
より中央部にのみ亀裂が生じ、周辺部には亀裂が生じな
いことがあった。
【0015】このような場合、周辺部にも亀裂を形成す
るためには、より高い電圧でさらに通電フォーミングを
行わねばならず、その結果、亀裂の後退などを生じさせ
ることになり、得られる電子放出素子の電子放出特性に
ばらつきが発生する。
るためには、より高い電圧でさらに通電フォーミングを
行わねばならず、その結果、亀裂の後退などを生じさせ
ることになり、得られる電子放出素子の電子放出特性に
ばらつきが発生する。
【0016】また、電子放出素子を複数配置した電子源
と蛍光体等の画像形成部材とを対向して配置し構成した
画像形成装置においても、電子放出特性のばらつきは画
像品位の低下に結び付くという問題があった。
と蛍光体等の画像形成部材とを対向して配置し構成した
画像形成装置においても、電子放出特性のばらつきは画
像品位の低下に結び付くという問題があった。
【0017】本発明の目的は、上記問題を鑑み、良好な
電子放出特性を有する電子放出素子の新規な構成、電子
放出特性の均一性が高い電子源、画像品質の良い画像形
成装置、及びそれらの製造方法を提供することにある。
電子放出特性を有する電子放出素子の新規な構成、電子
放出特性の均一性が高い電子源、画像品質の良い画像形
成装置、及びそれらの製造方法を提供することにある。
【0018】
【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。
成された本発明の構成は、以下の通りである。
【0019】即ち、本発明の第一は、基体上に一対の素
子電極を形成する工程と、基体上の素子電極および素子
電極間の幅方向両端部に、金属組成物の溶液を付与する
工程と、付与した該溶液を熱分解して下引き層の薄膜を
形成する工程と、基体上の素子電極および素子電極間の
中央部に、上記金属組成物とは異なる金属組成物の溶液
を付与する工程と、付与した該溶液を熱分解して導電性
膜を形成する工程と、素子電極間に通電して、導電性膜
に電子放出部を形成するフォーミング工程とを有するこ
とを特徴とする電子放出素子の製造方法にある。
子電極を形成する工程と、基体上の素子電極および素子
電極間の幅方向両端部に、金属組成物の溶液を付与する
工程と、付与した該溶液を熱分解して下引き層の薄膜を
形成する工程と、基体上の素子電極および素子電極間の
中央部に、上記金属組成物とは異なる金属組成物の溶液
を付与する工程と、付与した該溶液を熱分解して導電性
膜を形成する工程と、素子電極間に通電して、導電性膜
に電子放出部を形成するフォーミング工程とを有するこ
とを特徴とする電子放出素子の製造方法にある。
【0020】また、本発明の第二は、上記本発明の第一
の方法により製造されることを特徴とする電子放出素子
にある。
の方法により製造されることを特徴とする電子放出素子
にある。
【0021】また、本発明の第三は、入力信号に応じて
電子を放出する電子源であって、基体上に、上記本発明
の第二の電子放出素子を複数配置したことを特徴とする
電子源にある。
電子を放出する電子源であって、基体上に、上記本発明
の第二の電子放出素子を複数配置したことを特徴とする
電子源にある。
【0022】また、本発明の第四は、上記本発明の第三
の電子源を製造する方法であって、複数個の電子放出素
子を上記本発明の第一の方法により製造することを特徴
とする電子源の製造方法にある。
の電子源を製造する方法であって、複数個の電子放出素
子を上記本発明の第一の方法により製造することを特徴
とする電子源の製造方法にある。
【0023】また、本発明の第五は、入力信号に基づい
て画像を形成する装置であって、少なくとも、上記本発
明の第三の電子源と、該電子源から放出される電子線の
照射により画像を形成する画像形成部材とを有すること
を特徴とする画像形成装置にある。
て画像を形成する装置であって、少なくとも、上記本発
明の第三の電子源と、該電子源から放出される電子線の
照射により画像を形成する画像形成部材とを有すること
を特徴とする画像形成装置にある。
【0024】さらに、本発明の第六は、上記本発明の第
五の画像形成装置を製造する方法であって、電子源を上
記本発明の第四の方法により製造することを特徴とする
画像形成装置の製造方法にある。
五の画像形成装置を製造する方法であって、電子源を上
記本発明の第四の方法により製造することを特徴とする
画像形成装置の製造方法にある。
【0025】インクジェット法で基体に付与された金属
組成物溶液の液滴の断面形状は、液滴の乾燥段階で決定
されるため、このような液滴の中央部、周辺部における
膜厚の不均一化を完全に抑えることは困難である。液滴
の中央部の膜厚は比較的均一であるので、導電性膜を形
成した後エッチング等を用いて規定のパターンに導電性
膜を整形すればこの問題を回避できるが、簡便に多数の
電子放出素子を作成できるというインクジェット法の利
点を生かすことができず、設備投資も必要なのでコスト
アップにつながる。
組成物溶液の液滴の断面形状は、液滴の乾燥段階で決定
されるため、このような液滴の中央部、周辺部における
膜厚の不均一化を完全に抑えることは困難である。液滴
の中央部の膜厚は比較的均一であるので、導電性膜を形
成した後エッチング等を用いて規定のパターンに導電性
膜を整形すればこの問題を回避できるが、簡便に多数の
電子放出素子を作成できるというインクジェット法の利
点を生かすことができず、設備投資も必要なのでコスト
アップにつながる。
【0026】このようなインクジェット法で作製された
導電性膜の断面形状制御について、本発明者が鋭意検討
した結果、特定の材料による下引き層が存在すると、真
空中での導電性膜の二次凝集温度が著しく低下すること
を発見した。
導電性膜の断面形状制御について、本発明者が鋭意検討
した結果、特定の材料による下引き層が存在すると、真
空中での導電性膜の二次凝集温度が著しく低下すること
を発見した。
【0027】従って、導電性膜の周辺部に予めこのよう
な下引き層の薄膜を作成し、該下引き層上に作成した導
電性膜に上記の温度処理を施せば、亀裂形成が困難であ
った周辺部は二次凝集を起こし、中央部の導電性膜とは
完全に絶縁されるため、通電フォーミングにより中央部
のみに亀裂を形成することが可能となる。
な下引き層の薄膜を作成し、該下引き層上に作成した導
電性膜に上記の温度処理を施せば、亀裂形成が困難であ
った周辺部は二次凝集を起こし、中央部の導電性膜とは
完全に絶縁されるため、通電フォーミングにより中央部
のみに亀裂を形成することが可能となる。
【0028】また、下引き層の形成にはインクジェット
法による導電性膜の作成法がそのまま応用できるため、
新規設備等を設ける必要がない。さらに、下引き層を有
する導電性膜の周辺部の二次凝集温度は、画像表示装置
を形成する際のパネル封止温度以下であるため、導電性
膜を凝集させるための工程はパネル封止工程に含めるこ
とが可能である。
法による導電性膜の作成法がそのまま応用できるため、
新規設備等を設ける必要がない。さらに、下引き層を有
する導電性膜の周辺部の二次凝集温度は、画像表示装置
を形成する際のパネル封止温度以下であるため、導電性
膜を凝集させるための工程はパネル封止工程に含めるこ
とが可能である。
【0029】また、インクジェット法で作成された導電
性膜において亀裂形成不良を起こしやすい部分は導電性
膜の周辺部であり、その導電性膜の全体長に占める割合
は各々10%程度であることが知られている。従って、
下引き層の素子幅方向の長さは、当該部分の導電性膜の
長さの20%以上とすることが好ましい。
性膜において亀裂形成不良を起こしやすい部分は導電性
膜の周辺部であり、その導電性膜の全体長に占める割合
は各々10%程度であることが知られている。従って、
下引き層の素子幅方向の長さは、当該部分の導電性膜の
長さの20%以上とすることが好ましい。
【0030】下引き層の存在下における導電性膜の二次
凝集温度低下について、その詳しい物理的、化学的機構
については不明な点が多いが、仮説としては、導電性膜
の微粒子効果による融点降下を何らかの形で促進すると
いうものが考えられる。従って、下引き層には導電性膜
の微粒子効果による融点降下を促進する物質が含まれれ
ばよいが、具体的にはBiまたはCrを含む薄膜を用い
ることが好ましい。
凝集温度低下について、その詳しい物理的、化学的機構
については不明な点が多いが、仮説としては、導電性膜
の微粒子効果による融点降下を何らかの形で促進すると
いうものが考えられる。従って、下引き層には導電性膜
の微粒子効果による融点降下を促進する物質が含まれれ
ばよいが、具体的にはBiまたはCrを含む薄膜を用い
ることが好ましい。
【0031】また、基体に金属組成物を付与する工程
は、スピンナー等による塗布法、インクジェット法が用
いられるが、バブルジェット方式あるいはピエゾジェッ
ト方式のインクジェット法が好ましく用いられる。
は、スピンナー等による塗布法、インクジェット法が用
いられるが、バブルジェット方式あるいはピエゾジェッ
ト方式のインクジェット法が好ましく用いられる。
【0032】
【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。
を示す。
【0033】図1は、本発明の電子放出素子の一構成例
を示す模式図であり、図1(a)は平面図、図1(b)
は縦断面図である。図1において、1は基板、2と3は
電極(素子電極)、4は導電性膜、5は電子放出部、6
は下引き層である。
を示す模式図であり、図1(a)は平面図、図1(b)
は縦断面図である。図1において、1は基板、2と3は
電極(素子電極)、4は導電性膜、5は電子放出部、6
は下引き層である。
【0034】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
【0035】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2 、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In2 O3 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2 、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In2 O3 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
【0036】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。素子電極長さWは、電極の
抵抗値、電子放出特性を考慮して、数μmから数百μm
の範囲とすることができる。素子電極2,3の膜厚d
は、数十nmから数μmの範囲とすることができる。
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。素子電極長さWは、電極の
抵抗値、電子放出特性を考慮して、数μmから数百μm
の範囲とすることができる。素子電極2,3の膜厚d
は、数十nmから数μmの範囲とすることができる。
【0037】尚、図1に示した構成とは別に、基板1上
に、導電性膜4、素子電極2,3の順に形成した構成と
することもできる。
に、導電性膜4、素子電極2,3の順に形成した構成と
することもできる。
【0038】導電性膜4を構成する材料としては、例え
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属の中
から適宜選択される。これらの金属は、導電性膜形成材
料の金属組成物を形成する。
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属の中
から適宜選択される。これらの金属は、導電性膜形成材
料の金属組成物を形成する。
【0039】導電性膜4の膜厚は、素子電極2,3への
ステップカバレージ、素子電極2,3間の抵抗値等を考
慮して適宜設定されるが、通常は、数Å〜数百nmの範
囲とするのが好ましく、より好ましくは1nm〜50n
mの範囲とするのが良い。その抵抗値は、Rsが102
Ω/□から107 Ω/□の値であるのが好ましい。な
お、Rsは、幅がwで長さがlの薄膜の長さ方向に測定
した抵抗Rを、R=Rs(l/w)と置いたときに現れ
る値である。
ステップカバレージ、素子電極2,3間の抵抗値等を考
慮して適宜設定されるが、通常は、数Å〜数百nmの範
囲とするのが好ましく、より好ましくは1nm〜50n
mの範囲とするのが良い。その抵抗値は、Rsが102
Ω/□から107 Ω/□の値であるのが好ましい。な
お、Rsは、幅がwで長さがlの薄膜の長さ方向に測定
した抵抗Rを、R=Rs(l/w)と置いたときに現れ
る値である。
【0040】下引き層6を構成する材料としては、導電
性膜の微粒子効果による融点降下を促進する物質が含ま
れればよいが、具体的にはBiまたはCrを含む薄膜で
あることが好ましい。この下引き層形成用の金属は、導
電性膜形成材料の金属組成物と異なる金属組成物を形成
する。また、下引き層6の素子幅方向の長さは、当該部
分の導電性膜4の長さの20%以上とすることが好まし
い。
性膜の微粒子効果による融点降下を促進する物質が含ま
れればよいが、具体的にはBiまたはCrを含む薄膜で
あることが好ましい。この下引き層形成用の金属は、導
電性膜形成材料の金属組成物と異なる金属組成物を形成
する。また、下引き層6の素子幅方向の長さは、当該部
分の導電性膜4の長さの20%以上とすることが好まし
い。
【0041】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、その内部には、数
Åから数十nmの範囲の粒径の導電性微粒子が存在する
場合もある。この導電性微粒子は、導電性膜4を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。また、電子放出部5及びその近傍の導電性膜
4には、後述の活性化工程によって形成される炭素ある
いは炭素化合物を有することもできる。
された高抵抗の亀裂により構成され、その内部には、数
Åから数十nmの範囲の粒径の導電性微粒子が存在する
場合もある。この導電性微粒子は、導電性膜4を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。また、電子放出部5及びその近傍の導電性膜
4には、後述の活性化工程によって形成される炭素ある
いは炭素化合物を有することもできる。
【0042】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図2に基づいて説明す
る。尚、図2においても図1に示した部位と同じ部位に
は図1に付した符号と同一の符号を付している。
様々な方法があるが、その一例を図2に基づいて説明す
る。尚、図2においても図1に示した部位と同じ部位に
は図1に付した符号と同一の符号を付している。
【0043】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基体1上に素子電極2及び3を形成する(図
2(a))。
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基体1上に素子電極2及び3を形成する(図
2(a))。
【0044】2)素子電極2,3を形成した基体1を、
温水洗浄や03アッシング等の親水処理を施した後、シ
リカゲルを乾燥剤としたデシケータ中で、基体の表面エ
ネルギーを飽和状態になるまで放置する。放置時間は2
4時間以上で、ほぼ飽和する。本工程では、基体の表面
状態は撥水面と変化する。
温水洗浄や03アッシング等の親水処理を施した後、シ
リカゲルを乾燥剤としたデシケータ中で、基体の表面エ
ネルギーを飽和状態になるまで放置する。放置時間は2
4時間以上で、ほぼ飽和する。本工程では、基体の表面
状態は撥水面と変化する。
【0045】3)次に、基体1上の素子電極2,3間の
両端部に、金属組成物溶液の液滴をバブルジェット方式
やピエゾジェット方式のようなインクジェット法によっ
て付与する(図2(b))。
両端部に、金属組成物溶液の液滴をバブルジェット方式
やピエゾジェット方式のようなインクジェット法によっ
て付与する(図2(b))。
【0046】4)そして、基体1上の素子電極2,3間
の両端部に付与した金属組成物溶液の液滴は、基体を焼
成炉やホットプレート上で加熱することにより、大気中
等の雰囲気で熱分解され、下引き層6が薄膜として形成
される(図2(c))。
の両端部に付与した金属組成物溶液の液滴は、基体を焼
成炉やホットプレート上で加熱することにより、大気中
等の雰囲気で熱分解され、下引き層6が薄膜として形成
される(図2(c))。
【0047】5)次に、上記下引き層形成用の金属組成
物とは異なる金属組成物の液滴をバブルジェット方式や
ピエゾジェット方式のようなインクジェット法によっ
て、各素子電極2,3及び素子電極2,3間に付与す
る。なお、導電性膜形成用の金属組成物の基体への付与
法は、スピンナーを用いた塗布法によっても良いが、こ
の場合には所望の導電性膜の形態を得るために、パター
ニング工程が必要となる。
物とは異なる金属組成物の液滴をバブルジェット方式や
ピエゾジェット方式のようなインクジェット法によっ
て、各素子電極2,3及び素子電極2,3間に付与す
る。なお、導電性膜形成用の金属組成物の基体への付与
法は、スピンナーを用いた塗布法によっても良いが、こ
の場合には所望の導電性膜の形態を得るために、パター
ニング工程が必要となる。
【0048】6)上記5)の工程で基体に付与された金
属組成物は、基体を焼成炉やホットプレート上で加熱す
ることにより、大気中等の雰囲気で熱分解され、金属あ
るいは金属酸化物からなる導電性膜4が作成される(図
2(d))。
属組成物は、基体を焼成炉やホットプレート上で加熱す
ることにより、大気中等の雰囲気で熱分解され、金属あ
るいは金属酸化物からなる導電性膜4が作成される(図
2(d))。
【0049】7)次に、フォーミングと呼ばれる通電処
理を施す。素子電極2,3間に通電を行うと、導電性膜
4の部位に電子放出部5が形成される(図2(e))。
フォーミング工程においては、瞬間的に導電性膜4の一
部に局所的に熱エネルギーが集中し、その部位に構造の
変化した電子放出部5が形成される。
理を施す。素子電極2,3間に通電を行うと、導電性膜
4の部位に電子放出部5が形成される(図2(e))。
フォーミング工程においては、瞬間的に導電性膜4の一
部に局所的に熱エネルギーが集中し、その部位に構造の
変化した電子放出部5が形成される。
【0050】通電フォーミングの電圧波形の例を図3に
示す。
示す。
【0051】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図3(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図3(b)に示した手法
がある。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図3(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図3(b)に示した手法
がある。
【0052】まず、パルス波高値を定電圧とした場合に
ついて図3(a)で説明する。図3(a)におけるT1
及びT2 は電圧波形のパルス幅とパルス間隔である。三
角波の波高値(ピーク電圧)は、電子放出素子の形態に
応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は、
三角波に限定されるものではなく、矩形波等の所望の波
形を採用することができる。
ついて図3(a)で説明する。図3(a)におけるT1
及びT2 は電圧波形のパルス幅とパルス間隔である。三
角波の波高値(ピーク電圧)は、電子放出素子の形態に
応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は、
三角波に限定されるものではなく、矩形波等の所望の波
形を採用することができる。
【0053】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図3(b)で説明する。
図3(b)におけるT1 及びT2 は、図3(a)に示し
たのと同様とすることができる。三角波の波高値(ピー
ク電圧)は、例えば0.1Vステップ程度づつ、増加さ
せることができる。
パルスを印加する場合について図3(b)で説明する。
図3(b)におけるT1 及びT2 は、図3(a)に示し
たのと同様とすることができる。三角波の波高値(ピー
ク電圧)は、例えば0.1Vステップ程度づつ、増加さ
せることができる。
【0054】通電フォーミング処理の終了は、パルス間
隔T2 中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
隔T2 中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
【0055】フォーミング処理以降の電気的処理は、例
えば図4に示すような真空処理装置内で行うことができ
る。この真空処理装置は測定評価装置としての機能をも
兼ね備えている。図4においても、図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。
えば図4に示すような真空処理装置内で行うことができ
る。この真空処理装置は測定評価装置としての機能をも
兼ね備えている。図4においても、図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。
【0056】図4において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vf を印加するための電源、50は素子電極2,3間
を流れる素子電流If を測定するための電流計、54は
素子の電子放出部5より放出される放出電流Ie を捕捉
するためのアノード電極、53はアノード電極54に電
圧を印加するための高圧電源、52は電子放出部5より
放出される放出電流Ie を測定するための電流計であ
る。一例として、アノード電極54の電圧を1kV〜1
0kVの範囲とし、アノード電極54と電子放出素子と
の距離Hを2mm〜8mmの範囲として測定を行うこと
ができる。
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vf を印加するための電源、50は素子電極2,3間
を流れる素子電流If を測定するための電流計、54は
素子の電子放出部5より放出される放出電流Ie を捕捉
するためのアノード電極、53はアノード電極54に電
圧を印加するための高圧電源、52は電子放出部5より
放出される放出電流Ie を測定するための電流計であ
る。一例として、アノード電極54の電圧を1kV〜1
0kVの範囲とし、アノード電極54と電子放出素子と
の距離Hを2mm〜8mmの範囲として測定を行うこと
ができる。
【0057】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
【0058】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。
【0059】8)次に、フォーミングを終えた素子に活
性化工程と呼ばれる処理を施す。
性化工程と呼ばれる処理を施す。
【0060】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極2,3間にパルスの印加を繰り返すことで行うこと
ができ、この処理により、素子電流If ,放出電流Ie
が、著しく変化するようになる。
含有する雰囲気下で、通電フォーミングと同様に、素子
電極2,3間にパルスの印加を繰り返すことで行うこと
ができ、この処理により、素子電流If ,放出電流Ie
が、著しく変化するようになる。
【0061】活性化工程における有機物質のガスを含有
する雰囲気は、例えば油拡散ポンプやロータリーポンプ
などを用いて真空容器内を排気した場合に雰囲気内に残
留する有機ガスを利用して形成することができる他、オ
イルを使用しないイオンポンプなどにより一旦十分に排
気した真空中に適当な有機物質のガスを導入することに
よっても得られる。このときの好ましい有機物質のガス
圧は、前述の素子の形態、真空容器の形状や、有機物質
の種類などにより異なるため、場合に応じ適宜設定され
る。適当な有機物質としては、アルカン、アルケン、ア
ルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコ
ール類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン、スルホン酸等の有機酸類等を挙げること
が出来、具体的には、メタン、エタン、プロパンなどC
n H2n+2で表される飽和炭化水素、エチレン、プロピレ
ンなどCn H2n等の組成式で表される不飽和炭化水素、
ベンゼン、トルエン、メタノール、エタノール、ホルム
アルデヒド、アセトアルデヒド、アセトン、メチルエチ
ルケトン、メチルアミン、エチルアミン、フェノール、
蟻酸、酢酸、プロピオン酸等が使用できる。
する雰囲気は、例えば油拡散ポンプやロータリーポンプ
などを用いて真空容器内を排気した場合に雰囲気内に残
留する有機ガスを利用して形成することができる他、オ
イルを使用しないイオンポンプなどにより一旦十分に排
気した真空中に適当な有機物質のガスを導入することに
よっても得られる。このときの好ましい有機物質のガス
圧は、前述の素子の形態、真空容器の形状や、有機物質
の種類などにより異なるため、場合に応じ適宜設定され
る。適当な有機物質としては、アルカン、アルケン、ア
ルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコ
ール類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン、スルホン酸等の有機酸類等を挙げること
が出来、具体的には、メタン、エタン、プロパンなどC
n H2n+2で表される飽和炭化水素、エチレン、プロピレ
ンなどCn H2n等の組成式で表される不飽和炭化水素、
ベンゼン、トルエン、メタノール、エタノール、ホルム
アルデヒド、アセトアルデヒド、アセトン、メチルエチ
ルケトン、メチルアミン、エチルアミン、フェノール、
蟻酸、酢酸、プロピオン酸等が使用できる。
【0062】この処理により、雰囲気中に存在する有機
物質から、炭素あるいは炭素化合物が素子上に堆積し、
素子電流If 、放出電流Ie が、著しく変化するように
なる。
物質から、炭素あるいは炭素化合物が素子上に堆積し、
素子電流If 、放出電流Ie が、著しく変化するように
なる。
【0063】炭素あるいは炭素化合物とは、例えばグラ
ファイト(いわゆるHOPG,PG,GCを包含するも
ので、HOPGはほぼ完全なグラファイト結晶構造、P
Gは結晶粒が20nm程度で結晶構造がやや乱れたも
の、GCは結晶粒が2nm程度になり結晶構造の乱れが
さらに大きくなったものを指す。)、非晶質カーボン
(アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。)であり、
その膜厚は、50nm以下の範囲とするのが好ましく、
30nm以下の範囲とすることがより好ましい。
ファイト(いわゆるHOPG,PG,GCを包含するも
ので、HOPGはほぼ完全なグラファイト結晶構造、P
Gは結晶粒が20nm程度で結晶構造がやや乱れたも
の、GCは結晶粒が2nm程度になり結晶構造の乱れが
さらに大きくなったものを指す。)、非晶質カーボン
(アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。)であり、
その膜厚は、50nm以下の範囲とするのが好ましく、
30nm以下の範囲とすることがより好ましい。
【0064】活性化工程の終了判定は、素子電流If と
放出電流Ie を測定しながら、適宜行うことができる。
放出電流Ie を測定しながら、適宜行うことができる。
【0065】9)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
【0066】真空容器内の有機成分の分圧は、上記炭素
あるいは炭素化合物がほぼ新たに堆積しない分圧で10
-6Pa以下が好ましく、さらには10-10 Pa以下が特
に好ましい。さらに真空容器内を排気するときには、真
空容器全体を加熱して、真空容器内壁や、電子放出素子
に吸着した有機物質分子を排気しやすくするのが好まし
い。このときの加熱条件は、80〜250℃好ましくは
150℃以上で、できるだけ長時間処理するのが望まし
いが、特にこの条件に限るものではなく、真空容器の大
きさや形状、電子放出素子の構成などの諸条件により適
宜選ばれる条件により行う。真空容器内の圧力は極力低
くすることが必要で、10-5Pa以下が好ましく、さら
には10-6Pa以下が特に好ましい。
あるいは炭素化合物がほぼ新たに堆積しない分圧で10
-6Pa以下が好ましく、さらには10-10 Pa以下が特
に好ましい。さらに真空容器内を排気するときには、真
空容器全体を加熱して、真空容器内壁や、電子放出素子
に吸着した有機物質分子を排気しやすくするのが好まし
い。このときの加熱条件は、80〜250℃好ましくは
150℃以上で、できるだけ長時間処理するのが望まし
いが、特にこの条件に限るものではなく、真空容器の大
きさや形状、電子放出素子の構成などの諸条件により適
宜選ばれる条件により行う。真空容器内の圧力は極力低
くすることが必要で、10-5Pa以下が好ましく、さら
には10-6Pa以下が特に好ましい。
【0067】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流If ,放出電流Ie
が、安定する。
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流If ,放出電流Ie
が、安定する。
【0068】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図5を参照しながら説明
する。
放出素子の基本特性について、図5を参照しながら説明
する。
【0069】図5は、図4に示した真空処理装置を用い
て測定された放出電流Ie 及び素子電流If と、素子電
圧Vf との関係を模式的に示した図である。図5におい
ては、放出電流Ie が素子電流If に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
て測定された放出電流Ie 及び素子電流If と、素子電
圧Vf との関係を模式的に示した図である。図5におい
ては、放出電流Ie が素子電流If に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
【0070】図5からも明らかなように、本発明の電子
放出素子は、放出電流Ie に関して次の3つの特徴的性
質を有する。
放出素子は、放出電流Ie に関して次の3つの特徴的性
質を有する。
【0071】即ち、第1に、本素子はある電圧(閾値電
圧と呼ぶ;図5中のVth)以上の素子電圧を印加すると
急激に放出電流Ie が増加し、一方閾値電圧Vth以下で
は放出電流Ie が殆ど検出されない。つまり、放出電流
Ie に対する明確な閾値電圧Vthを持った非線形素子で
ある。
圧と呼ぶ;図5中のVth)以上の素子電圧を印加すると
急激に放出電流Ie が増加し、一方閾値電圧Vth以下で
は放出電流Ie が殆ど検出されない。つまり、放出電流
Ie に対する明確な閾値電圧Vthを持った非線形素子で
ある。
【0072】第2に、放出電流Ie が素子電圧Vf に単
調増加依存するため、放出電流Ieは素子電圧Vf で制
御できる。
調増加依存するため、放出電流Ieは素子電圧Vf で制
御できる。
【0073】第3に、アノード電極54(図4参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vf を印加する時間により制御できる。
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vf を印加する時間により制御できる。
【0074】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。
【0075】図5においては、素子電流If が素子電圧
Vf に対して単調増加する(MI特性)例を示したが、
素子電流If が素子電圧Vf に対して電圧制御型負性抵
抗特性(VCNR特性)を示す場合もある(不図示)。
これらの特性は、前述の工程を制御することで制御でき
る。
Vf に対して単調増加する(MI特性)例を示したが、
素子電流If が素子電圧Vf に対して電圧制御型負性抵
抗特性(VCNR特性)を示す場合もある(不図示)。
これらの特性は、前述の工程を制御することで制御でき
る。
【0076】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。
【0077】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
【0078】本発明の電子放出素子については、前述し
た通り3つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。
た通り3つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。
【0079】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図6を
用いて説明する。図6において、71は電子源基板、7
2はX方向配線、73はY方向配線である。74は電子
放出素子、75は結線である。
素子を複数配して得られる電子源基板について、図6を
用いて説明する。図6において、71は電子源基板、7
2はX方向配線、73はY方向配線である。74は電子
放出素子、75は結線である。
【0080】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2……Dynのn本の
配線よりなり、X方向配線72と同様に形成される。こ
れらm本のX方向配線72とn本のY方向配線73との
間には、不図示の層間絶縁層が設けられており、両者を
電気的に分離している(m,nは、共に正の整数)。
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2……Dynのn本の
配線よりなり、X方向配線72と同様に形成される。こ
れらm本のX方向配線72とn本のY方向配線73との
間には、不図示の層間絶縁層が設けられており、両者を
電気的に分離している(m,nは、共に正の整数)。
【0081】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
【0082】電子放出素子74を構成する一対の素子電
極(不図示)は、それぞれm本のX方向配線72とn本
のY方向配線73に、導電性金属等からなる結線75に
よって電気的に接続されている。
極(不図示)は、それぞれm本のX方向配線72とn本
のY方向配線73に、導電性金属等からなる結線75に
よって電気的に接続されている。
【0083】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
【0084】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。
【0085】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
【0086】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図7及び図8を
用いて説明する。図7は、画像形成装置の表示パネルの
一例を示す模式図であり、図8は、図7の画像形成装置
に使用される蛍光膜の模式図である。
用いて構成した画像形成装置について、図7及び図8を
用いて説明する。図7は、画像形成装置の表示パネルの
一例を示す模式図であり、図8は、図7の画像形成装置
に使用される蛍光膜の模式図である。
【0087】図7において、71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は支持枠であり、該支持枠82には、リアプ
レート81、フェースプレート86がフリットガラス等
を用いて接続されている。88は外囲器であり、例えば
大気中あるいは窒素中で、400〜500℃の温度範囲
で10分間以上焼成することで、封着して構成される。
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は支持枠であり、該支持枠82には、リアプ
レート81、フェースプレート86がフリットガラス等
を用いて接続されている。88は外囲器であり、例えば
大気中あるいは窒素中で、400〜500℃の温度範囲
で10分間以上焼成することで、封着して構成される。
【0088】74は、図1に示したような電子放出素子
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線であ
る。
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線であ
る。
【0089】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スペーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スペーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
【0090】図8は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ(図8(a))あるいはブ
ラックマトリクス(図8(b))等と呼ばれる黒色導電
材91と蛍光体92とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
92間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜84における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材91
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。
膜84は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ(図8(a))あるいはブ
ラックマトリクス(図8(b))等と呼ばれる黒色導電
材91と蛍光体92とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
92間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜84における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材91
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。
【0091】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
【0092】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
【0093】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
【0094】図7に示した画像形成装置は、例えば以下
のようにして製造される。
のようにして製造される。
【0095】外囲器88内は、適宜加熱しなから、イオ
ンポンプ、ソープションポンプ等のオイルを使用しない
排気装置により不図示の排気管を通じて排気し、10-5
Pa程度の真空度の有機物質の十分に少ない雰囲気にし
た後、封止が成される。外囲器88の封止後の真空度を
維持するために、ゲッター処理を行うこともできる。こ
れは、外囲器88の封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱等を用いた加熱により、外
囲器88内の所定の位置に配置されたゲッター(不図
示)を加熱し、蒸着膜を形成する処理である。ゲッター
は通常Ba等が主成分であり、該蒸着膜の吸着作用によ
り、例えば1×10-5Pa以上の真空度を維持するもの
である。ここで、電子放出素子のフォーミング処理以降
の工程は適宜設定できる。
ンポンプ、ソープションポンプ等のオイルを使用しない
排気装置により不図示の排気管を通じて排気し、10-5
Pa程度の真空度の有機物質の十分に少ない雰囲気にし
た後、封止が成される。外囲器88の封止後の真空度を
維持するために、ゲッター処理を行うこともできる。こ
れは、外囲器88の封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱等を用いた加熱により、外
囲器88内の所定の位置に配置されたゲッター(不図
示)を加熱し、蒸着膜を形成する処理である。ゲッター
は通常Ba等が主成分であり、該蒸着膜の吸着作用によ
り、例えば1×10-5Pa以上の真空度を維持するもの
である。ここで、電子放出素子のフォーミング処理以降
の工程は適宜設定できる。
【0096】次に、本発明の画像形成装置の製造方法の
一例について説明する。
一例について説明する。
【0097】工程−1 まず、基体、素子電極及び配線等の形成を行う。電子放
出素子の製造方法における1)の工程と同様の方法で、
基体上に素子電極を作成する。また、行方向配線及び列
方向配線は、スクリーン印刷法や公知のフォトリソグラ
フィー技術とスパッタ法等の半導体の作成法により形成
する。
出素子の製造方法における1)の工程と同様の方法で、
基体上に素子電極を作成する。また、行方向配線及び列
方向配線は、スクリーン印刷法や公知のフォトリソグラ
フィー技術とスパッタ法等の半導体の作成法により形成
する。
【0098】工程−2 次に、電子放出素子の製造方法における2)の工程と同
様の方法で、基体の表面エネルギーを調整する。
様の方法で、基体の表面エネルギーを調整する。
【0099】工程−3 そして、電子放出素子の製造方法における3)の工程と
同様の方法で、金属組成物溶液の液滴を基体上に付与す
る。
同様の方法で、金属組成物溶液の液滴を基体上に付与す
る。
【0100】工程−4 さらに、電子放出素子の製造方法における4)の工程と
同様の方法で、基体上に付与した金属組成物溶液の液滴
を熱分解し、下引き層を形成する。
同様の方法で、基体上に付与した金属組成物溶液の液滴
を熱分解し、下引き層を形成する。
【0101】工程−5 そして、電子放出素子の製造方法における5)の工程と
同様の方法で、金属組成物溶液の液滴を基体上に付与す
る。
同様の方法で、金属組成物溶液の液滴を基体上に付与す
る。
【0102】工程−6 さらに、電子放出素子の製造方法における6)の工程と
同様の方法で、基体上に付与した金属組成物溶液の液滴
を熱分解し、導電性膜を形成する。
同様の方法で、基体上に付与した金属組成物溶液の液滴
を熱分解し、導電性膜を形成する。
【0103】工程−7 導電性膜を形成した基板を真空チャンバー内に配置し、
真空チャンバー内を十分に排気する。その後、電子放出
素子の製造方法における7)の工程と同様の方法で、通
電フォーミングを行う。
真空チャンバー内を十分に排気する。その後、電子放出
素子の製造方法における7)の工程と同様の方法で、通
電フォーミングを行う。
【0104】工程−8 真空チャンバー内に有機ガスを導入し、電子放出素子の
製造方法における8)の工程と同様の方法で、活性化処
理を行う。
製造方法における8)の工程と同様の方法で、活性化処
理を行う。
【0105】工程−9 前記フェースプレート86、支持枠82、リアプレート
81をフリットを介して接着し、外囲器88を形成す
る。
81をフリットを介して接着し、外囲器88を形成す
る。
【0106】工程−10 外囲器88を不図示の排気管より充分に排気し、電子放
出素子の製造方法における9)の工程と同様の方法で、
安定化処理を行う。最後に、ゲッターをフラッシュす
る。
出素子の製造方法における9)の工程と同様の方法で、
安定化処理を行う。最後に、ゲッターをフラッシュす
る。
【0107】以上のような本発明の画像形成装置の製造
方法は、これに限られるわけでなく、後述する実施例の
ように、外囲器を形成した後に、工程−7以降を行って
もよく、工程順序、工程内容もこれに限られるものでな
い。
方法は、これに限られるわけでなく、後述する実施例の
ように、外囲器を形成した後に、工程−7以降を行って
もよく、工程順序、工程内容もこれに限られるものでな
い。
【0108】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図9を用いて説明する。図9において、10
1は画像表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタ、105はラインメモ
リ、106は同期信号分離回路、107は変調信号発生
器、Vx及びVaは直流電圧源である。
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図9を用いて説明する。図9において、10
1は画像表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタ、105はラインメモ
リ、106は同期信号分離回路、107は変調信号発生
器、Vx及びVaは直流電圧源である。
【0109】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn及び高圧端子87を
介して外部の電気回路と接続している。端子Dox1乃
至Doxmには、表示パネル101内に設けられている
電子源、即ち、m行n列の行列状にマトリクス配線され
た電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Doy1乃至Doynに
は、前記走査信号により選択された1行の電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。高圧端子87には、直流電圧源Vaより、例
えば10kVの直流電圧が供給されるが、これは電子放
出素子から放出される電子ビームに、蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。
oxm、端子Doy1乃至Doyn及び高圧端子87を
介して外部の電気回路と接続している。端子Dox1乃
至Doxmには、表示パネル101内に設けられている
電子源、即ち、m行n列の行列状にマトリクス配線され
た電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Doy1乃至Doynに
は、前記走査信号により選択された1行の電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。高圧端子87には、直流電圧源Vaより、例
えば10kVの直流電圧が供給されるが、これは電子放
出素子から放出される電子ビームに、蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。
【0110】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1乃至Doxmと電気的
に接続される。各スイッチング素子S1乃至Smは、制
御回路103が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1乃至Doxmと電気的
に接続される。各スイッチング素子S1乃至Smは、制
御回路103が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。
【0111】直流電圧源Vxは、本例の場合には電子放
出素子の特性(電子放出閾値電圧)に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。
出素子の特性(電子放出閾値電圧)に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。
【0112】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
【0113】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
【0114】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn固の並列信号として前記シフ
トレジスタ104より出力される。
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn固の並列信号として前記シフ
トレジスタ104より出力される。
【0115】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
【0116】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Doy1乃至Doynを通じて表示パネル1
01内の電子放出素子に印加される。
d’1乃至Id’nの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Doy1乃至Doynを通じて表示パネル1
01内の電子放出素子に印加される。
【0117】前述したように、本発明の電子放出素子は
放出電流Ie に関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Vthがあり、Vth以上
の電圧が印加された時のみ電子放出が生じる。電子放出
閾値以上の電圧に対しては、素子への印加電圧の変化に
応じて放出電流も変化する。このことから、本素子にパ
ルス状の電圧を印加する場合、例えば電子放出閾値電圧
以下の電圧を印加しても電子放出は生じないが、電子放
出閾値電圧以上の電圧を印加する場合には電子ビームが
出力される。その際、パルスの波高値Vmを変化させる
ことにより、出力電子ビームの強度を制御することが可
能である。また、パルスの幅Pwを変化させることによ
り、出力される電子ビームの電荷の総量を制御すること
が可能である。
放出電流Ie に関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Vthがあり、Vth以上
の電圧が印加された時のみ電子放出が生じる。電子放出
閾値以上の電圧に対しては、素子への印加電圧の変化に
応じて放出電流も変化する。このことから、本素子にパ
ルス状の電圧を印加する場合、例えば電子放出閾値電圧
以下の電圧を印加しても電子放出は生じないが、電子放
出閾値電圧以上の電圧を印加する場合には電子ビームが
出力される。その際、パルスの波高値Vmを変化させる
ことにより、出力電子ビームの強度を制御することが可
能である。また、パルスの幅Pwを変化させることによ
り、出力される電子ビームの電荷の総量を制御すること
が可能である。
【0118】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
【0119】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
【0120】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
【0121】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。
【0122】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Do
x1乃至Doxm、Doy1乃至Doynを介して電圧
を印加することにより、電子放出が生じる。高圧端子8
7を介してメタルバック85あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。
成装置においては、各電子放出素子に、容器外端子Do
x1乃至Doxm、Doy1乃至Doynを介して電圧
を印加することにより、電子放出が生じる。高圧端子8
7を介してメタルバック85あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。
【0123】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
【0124】次に、前述の梯子型配置の電子源及び画像
形成装置について、図10及び図11を用いて説明す
る。
形成装置について、図10及び図11を用いて説明す
る。
【0125】図10は、梯子型配置の電子源の一例を示
す模式図である。図10において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線Dx1〜Dx10
であり、これらは外部端子として引き出されている。電
子放出素子111は、基板110上に、X方向に並列に
複数個配置されている(これを素子行と呼ぶ)。この素
子行が複数個配置されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出閾値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出閾値以下の電圧を印加する。各素子行間に位置す
る共通配線Dx2〜Dx9は、例えばDx2とDx3、
Dx4とDx5、Dx6とDx7、Dx8とDx9とを
夫々一体の同一配線とすることもできる。
す模式図である。図10において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線Dx1〜Dx10
であり、これらは外部端子として引き出されている。電
子放出素子111は、基板110上に、X方向に並列に
複数個配置されている(これを素子行と呼ぶ)。この素
子行が複数個配置されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出閾値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出閾値以下の電圧を印加する。各素子行間に位置す
る共通配線Dx2〜Dx9は、例えばDx2とDx3、
Dx4とDx5、Dx6とDx7、Dx8とDx9とを
夫々一体の同一配線とすることもできる。
【0126】図11は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、Dox1乃至Doxmは容器外端子、G1乃
至Gnはグリッド電極120と接続された容器外端子で
ある。110は各素子行間の共通配線を同一配線とした
電子源基板である。図11においては、図7、図10に
示した部位と同じ部位には、これらの図に付したのと同
一の符号を付している。ここに示した画像形成装置と、
図7に示した単純マトリクス配置の画像形成装置との大
きな違いは、電子源基板110とフェースプレート86
の間にグリッド電極120を備えているか否かである。
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、Dox1乃至Doxmは容器外端子、G1乃
至Gnはグリッド電極120と接続された容器外端子で
ある。110は各素子行間の共通配線を同一配線とした
電子源基板である。図11においては、図7、図10に
示した部位と同じ部位には、これらの図に付したのと同
一の符号を付している。ここに示した画像形成装置と、
図7に示した単純マトリクス配置の画像形成装置との大
きな違いは、電子源基板110とフェースプレート86
の間にグリッド電極120を備えているか否かである。
【0127】図11においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、電子放出素子111か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口121が設けられている。グリッ
ド電極の形状や配置位置は、図11に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、電子放出素子111か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口121が設けられている。グリッ
ド電極の形状や配置位置は、図11に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。
【0128】容器外端子Dox1乃至Doxm及びグリ
ッド容器外端子G1乃至Gnは、不図示の制御回路と電
気的に接続されている。
ッド容器外端子G1乃至Gnは、不図示の制御回路と電
気的に接続されている。
【0129】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
【0130】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
【0131】
【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれらの実施例に限定されるもので
はなく、本発明の目的が達成される範囲内での各要素の
置換や設計変更がなされたものをも包含する。
明するが、本発明はこれらの実施例に限定されるもので
はなく、本発明の目的が達成される範囲内での各要素の
置換や設計変更がなされたものをも包含する。
【0132】[実施例1]本実施例に係る電子放出素子
の基本的な構成は、図1と同様である。図12は、図1
と同様の電子放出素子を10個配置した基体を示す模式
図である。また、本実施例における電子放出素子の製造
方法は、基本的には図2と同様である。なお、図1と同
一の部材には図1と同一の符号を用いて示している。
の基本的な構成は、図1と同様である。図12は、図1
と同様の電子放出素子を10個配置した基体を示す模式
図である。また、本実施例における電子放出素子の製造
方法は、基本的には図2と同様である。なお、図1と同
一の部材には図1と同一の符号を用いて示している。
【0133】以下、図1、図2及び図8を用いて、本実
施例における電子放出素子の製造方法を順を追って説明
する。
施例における電子放出素子の製造方法を順を追って説明
する。
【0134】工程−a 清浄化した青板ガラス上に、素子電極のパターンをホト
レジスト(RD−2000N−41 日立化成社製)で
形成し、真空蒸着法により、厚さ50nmPtを堆積し
た。ホトレジストパターンを有機溶剤で溶解し、Pt堆
積膜をリフトオフして、素子電極2,3を形成した(図
2(a))。素子電極の間隔Lは30μmとした。
レジスト(RD−2000N−41 日立化成社製)で
形成し、真空蒸着法により、厚さ50nmPtを堆積し
た。ホトレジストパターンを有機溶剤で溶解し、Pt堆
積膜をリフトオフして、素子電極2,3を形成した(図
2(a))。素子電極の間隔Lは30μmとした。
【0135】工程−b 素子電極2,3を形成した基体1に、150℃で30分
間のO3 アッシング処理を施した後、シリカゲルを乾燥
剤としたデシケータ中で2日間放置した。
間のO3 アッシング処理を施した後、シリカゲルを乾燥
剤としたデシケータ中で2日間放置した。
【0136】工程−c 部分鹸化ポリビニルアルコール(鹸化率95%)を重量
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸ク
ロム(III)を重量モル濃度が5μmol/gとなる
ように溶解して無色の溶液を得た。
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸ク
ロム(III)を重量モル濃度が5μmol/gとなる
ように溶解して無色の溶液を得た。
【0137】上記の水溶液の液滴をバブルジェット方式
のインクジェット装置(キヤノン(株)製バブルジェッ
トプリンタヘッド BC−01)によって、工程−aで
形成した素子電極2,3及び素子電極2,3間の2箇所
(幅方向両端部)へ各々の距離が80μmとなるように
4回ずつ付与した(図2(b))。
のインクジェット装置(キヤノン(株)製バブルジェッ
トプリンタヘッド BC−01)によって、工程−aで
形成した素子電極2,3及び素子電極2,3間の2箇所
(幅方向両端部)へ各々の距離が80μmとなるように
4回ずつ付与した(図2(b))。
【0138】工程−d 工程−cで作成した試料を、410℃で大気中焼成し
た。こうして形成された酸化クロムからなる下引き層6
を薄膜として形成した(図2(c))。
た。こうして形成された酸化クロムからなる下引き層6
を薄膜として形成した(図2(c))。
【0139】工程−e 部分鹸化ポリビニルアルコール(鹸化率95%)を重量
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸パ
ラジウム−モノエタノールアミン錯体を重量モル濃度が
14μmol/gとなるように溶解して黄色の溶液を得
た。
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸パ
ラジウム−モノエタノールアミン錯体を重量モル濃度が
14μmol/gとなるように溶解して黄色の溶液を得
た。
【0140】上記の水溶液の液滴をバブルジェット方式
のインクジェット装置(キヤノン(株)製バブルジェッ
トプリンタヘッド BC−01)によって、工程−dで
形成した素子電極2,3及び素子電極2,3間でかつ2
箇所の下引き層6の中間点に4回液滴を付与した(図2
(b))。
のインクジェット装置(キヤノン(株)製バブルジェッ
トプリンタヘッド BC−01)によって、工程−dで
形成した素子電極2,3及び素子電極2,3間でかつ2
箇所の下引き層6の中間点に4回液滴を付与した(図2
(b))。
【0141】工程−f 工程−eで作成した試料を、410℃で大気中焼成し、
PdOからなる導電性膜4を形成した(図2(d))。
PdOからなる導電性膜4を形成した(図2(d))。
【0142】以上の工程により基体1上に、素子電極
2,3、導電性膜4、下引き層6などを形成した。
2,3、導電性膜4、下引き層6などを形成した。
【0143】工程−g 工程−fを終えた本実施例の基体を図4に示す真空処理
装置に設置し、真空容器55内を排気ポンプ56にて排
気し、1.3×10-6Paの真空度まで排気した後、素
子に素子電圧Vf を印加するための電源51より、各素
子の素子電極2,3間にそれぞれ電圧を印加し、通電処
理(フォーミング処理)した(図2(e))。このとき
印加したパルスは矩形波で、パルス幅は1msec.、
パルス間隔は16.7msec.とし、波高値は0Vか
ら0.1Vステップで徐々に上昇させた。通電フォーミ
ングの終了は、電圧パルスの波高値が8Vに到達した時
とした。
装置に設置し、真空容器55内を排気ポンプ56にて排
気し、1.3×10-6Paの真空度まで排気した後、素
子に素子電圧Vf を印加するための電源51より、各素
子の素子電極2,3間にそれぞれ電圧を印加し、通電処
理(フォーミング処理)した(図2(e))。このとき
印加したパルスは矩形波で、パルス幅は1msec.、
パルス間隔は16.7msec.とし、波高値は0Vか
ら0.1Vステップで徐々に上昇させた。通電フォーミ
ングの終了は、電圧パルスの波高値が8Vに到達した時
とした。
【0144】この時点で、導電性膜の抵抗値はおよそ1
00kΩであったが、素子部をヒータにより300℃で
30分間加熱すると、抵抗値は10MΩとなった。
00kΩであったが、素子部をヒータにより300℃で
30分間加熱すると、抵抗値は10MΩとなった。
【0145】図13に本実施例で用いたフォーミング波
形を示す。なお、素子電極2,3において、一方の電極
を低電位とし、他方を高電位側として電圧は印加され
る。
形を示す。なお、素子電極2,3において、一方の電極
を低電位とし、他方を高電位側として電圧は印加され
る。
【0146】工程−h フォーミングを終えた素子には、活性化工程と呼ばれる
処理を行った。活性化工程とは、前述したように、フォ
ーミングで形成した高抵抗部に炭素及び炭素化合物から
なる電子放出部5を形成することで、素子電流If 及び
放出電流Ie が著しく変化する工程である。
処理を行った。活性化工程とは、前述したように、フォ
ーミングで形成した高抵抗部に炭素及び炭素化合物から
なる電子放出部5を形成することで、素子電流If 及び
放出電流Ie が著しく変化する工程である。
【0147】活性化工程は、真空容器内にアセトンガス
を1.3×10-1Paまで導入し、パルス波高値15
V、パルス幅1msec、パルス間隔16.7msec
とした矩形波のパルスの印加を60分繰返した。
を1.3×10-1Paまで導入し、パルス波高値15
V、パルス幅1msec、パルス間隔16.7msec
とした矩形波のパルスの印加を60分繰返した。
【0148】図14に活性化工程で用いたパルス波形を
示す。本実施例では、素子電極2,3に対して交互に
低、高電位がパルス間隔毎に入れ替わるように印加し
た。
示す。本実施例では、素子電極2,3に対して交互に
低、高電位がパルス間隔毎に入れ替わるように印加し
た。
【0149】工程−i 続いて、安定化工程を行った。安定化工程は、前述した
ように、真空容器内の雰囲気などに存在する有機ガスを
排気し、炭素あるいは炭素化合物の堆積を抑制し、素子
電流If 及び放出電流Ie を安定させる工程である。真
空容器全体を250℃で加熱して、真空容器内壁や電子
放出素子に吸着した有機物質分子を排気した。このと
き、真空度は1.3×10-6Paであった。
ように、真空容器内の雰囲気などに存在する有機ガスを
排気し、炭素あるいは炭素化合物の堆積を抑制し、素子
電流If 及び放出電流Ie を安定させる工程である。真
空容器全体を250℃で加熱して、真空容器内壁や電子
放出素子に吸着した有機物質分子を排気した。このと
き、真空度は1.3×10-6Paであった。
【0150】その後、この真空度で電子放出素子の特性
を測定した。実施例1の電子放出特性は、素子電流If
が1.05mAで、放出電流Ie が1.56μAであっ
た。
を測定した。実施例1の電子放出特性は、素子電流If
が1.05mAで、放出電流Ie が1.56μAであっ
た。
【0151】[比較例1]実施例1の工程−c、dを省
略して酸化クロムからなる下引き層を形成しないこと以
外は、実施例1と同様にして電子放出素子を作成した。
略して酸化クロムからなる下引き層を形成しないこと以
外は、実施例1と同様にして電子放出素子を作成した。
【0152】続いて実施例1の工程−gと同様にしてフ
ォーミング工程を施したが、抵抗値を10MΩ以上とす
るには電圧パルス波高値が10.5V必要であった。
ォーミング工程を施したが、抵抗値を10MΩ以上とす
るには電圧パルス波高値が10.5V必要であった。
【0153】こうして得た電子放出素子を実施例1の工
程−h、iと同様にして活性化工程及び安定化工程を行
ったが、比較例1の電子放出特性は、素子電流If が
0.84mAで、放出電流Ie が0.75μAであっ
た。
程−h、iと同様にして活性化工程及び安定化工程を行
ったが、比較例1の電子放出特性は、素子電流If が
0.84mAで、放出電流Ie が0.75μAであっ
た。
【0154】[実施例2]実施例1の工程−cで酢酸ク
ロム(III)の代わりに酢酸ビスマス(III)を用
いて下引き層を作成したこと以外は、実施例1と同様に
電子放出素子を作成した。
ロム(III)の代わりに酢酸ビスマス(III)を用
いて下引き層を作成したこと以外は、実施例1と同様に
電子放出素子を作成した。
【0155】こうして得られた電子放出素子の電子放出
特性は、素子電流If が1.12mAで、放出電流Ie
が1.65μAであった。
特性は、素子電流If が1.12mAで、放出電流Ie
が1.65μAであった。
【0156】[実施例3]本実施例は、画像形成装置を
作成した例である。図15(a)は電子源の一部の平面
図であり、図15(b)はその一部の素子の縦断面図で
ある。図15において、191は基体、198はDxm
に対応する行方向配線、199はDynに対応する列方
向配線、194は導電性膜、192,193は素子電
極、197は層間絶縁層、196は下引き層である。本
実施例の画像形成装置は図7と同様であるが、リアプレ
ートとして電子源基体191を用いた。
作成した例である。図15(a)は電子源の一部の平面
図であり、図15(b)はその一部の素子の縦断面図で
ある。図15において、191は基体、198はDxm
に対応する行方向配線、199はDynに対応する列方
向配線、194は導電性膜、192,193は素子電
極、197は層間絶縁層、196は下引き層である。本
実施例の画像形成装置は図7と同様であるが、リアプレ
ートとして電子源基体191を用いた。
【0157】本実施例の画像形成装置の製造方法を工程
順に従って具体的に説明する。
順に従って具体的に説明する。
【0158】工程−1 清浄化した青板ガラス基体1上に素子電極192,19
3をオフセット印刷法によって作成した。素子電極間隔
Lは20μm、素子電極の幅Wは125μmとした。
3をオフセット印刷法によって作成した。素子電極間隔
Lは20μm、素子電極の幅Wは125μmとした。
【0159】工程−2 列方向配線199をスクリーン印刷法で作成した。次
に、厚さ1.0μmの層間絶縁層197をスクリーン印
別法により作成した。さらに、行方向配線198を印刷
した。
に、厚さ1.0μmの層間絶縁層197をスクリーン印
別法により作成した。さらに、行方向配線198を印刷
した。
【0160】工程−3 工程−2で作成した基体を80℃の温水洗浄後、シリカ
ゲルを乾燥剤としたデシケータ中で2日間放置した。
ゲルを乾燥剤としたデシケータ中で2日間放置した。
【0161】工程−4 部分鹸化ポリビニルアルコール(鹸化率95%)を重量
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸ク
ロム(III)を重量モル濃度が5μmol/gとなる
ように溶解して無色の溶液を得た。
濃度0.05%、2−プロパノールを重量濃度15%、
グリセリンを重量濃度1%で溶解した水溶液に、酢酸ク
ロム(III)を重量モル濃度が5μmol/gとなる
ように溶解して無色の溶液を得た。
【0162】上記水溶液の液滴をバブルジェット方式の
インクジェット装置(キヤノン(株)製バブルジェット
プリンタヘッド BC−01)によって、素子電極19
2,193及び素子電極192,193間の2箇所(幅
方向両端部)へ各々の距離が80μmとなるように4回
ずつ付与した。
インクジェット装置(キヤノン(株)製バブルジェット
プリンタヘッド BC−01)によって、素子電極19
2,193及び素子電極192,193間の2箇所(幅
方向両端部)へ各々の距離が80μmとなるように4回
ずつ付与した。
【0163】工程−5 工程−4で作成した試料を、410℃で大気中焼成し
た。こうして形成された酸化クロムからなる下引き層1
96を薄膜として形成した。
た。こうして形成された酸化クロムからなる下引き層1
96を薄膜として形成した。
【0164】工程−6 部分鹸化ポリビニルアルコール(鹸化率95%)を重量
濃度0.05%、2‐プロパノールを重量濃度15%、
グリセリンを重量濃度1%を溶解した水溶液に、酢酸パ
ラジウム−モノエタノールアミン錯体を重量モル濃度が
14μmol/gとなるように溶解して黄色の溶液を得
た。
濃度0.05%、2‐プロパノールを重量濃度15%、
グリセリンを重量濃度1%を溶解した水溶液に、酢酸パ
ラジウム−モノエタノールアミン錯体を重量モル濃度が
14μmol/gとなるように溶解して黄色の溶液を得
た。
【0165】上記水溶液の液滴をバブルジェット方式の
インクジェット装置(キヤノン(株)製パブルジェット
プリンタヘッド BC−01)によって、素子電極19
2,193及び素子電極192,193間でかつ2箇所
の下引き層196の中間点に4回液滴を付与した。
インクジェット装置(キヤノン(株)製パブルジェット
プリンタヘッド BC−01)によって、素子電極19
2,193及び素子電極192,193間でかつ2箇所
の下引き層196の中間点に4回液滴を付与した。
【0166】工程−7 次に、フェースプレートを形成した。フェースプレート
は、ガラス基体の内面に蛍光体が配置された蛍光膜とメ
タルバックが形成された構成とした。蛍光体の配列は、
三原色蛍光体の各蛍光体間ブラックストライプを設け
た。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料を用いた。これらは、い
ずれもスクリーン印刷法によって形成した。
は、ガラス基体の内面に蛍光体が配置された蛍光膜とメ
タルバックが形成された構成とした。蛍光体の配列は、
三原色蛍光体の各蛍光体間ブラックストライプを設け
た。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料を用いた。これらは、い
ずれもスクリーン印刷法によって形成した。
【0167】工程−8 工程−1〜6で形成した基体をリアプレートとして、支
持枠を介してフェースプレートを封着した。支持枠には
予め通排気に使用される排気管を接着した。
持枠を介してフェースプレートを封着した。支持枠には
予め通排気に使用される排気管を接着した。
【0168】工程−9 1.3×10-5Paまで排気後、各配線Dxm,Dyn
より各素子に電圧を供給できる製造装置で、ライン毎に
フォーミングを行った。フォーミングの条件は、実施例
1と同様である。
より各素子に電圧を供給できる製造装置で、ライン毎に
フォーミングを行った。フォーミングの条件は、実施例
1と同様である。
【0169】工程−10 1.3×10-5Paまで排気後、アセトンを1.3×1
0-1Paまで排気管から導入し、各配線Dxm,Dyn
より各素子に電圧を供給できる製造装置で、線順走査を
実施例1と同様のパルス電圧が各素子に印加されるよう
に電圧を印加し、活性化工程を行った。各ライン25分
間の電圧印加されたとき、各ラインとも素子電流が平均
で3mAになったとき、活性化工程を終了した。
0-1Paまで排気管から導入し、各配線Dxm,Dyn
より各素子に電圧を供給できる製造装置で、線順走査を
実施例1と同様のパルス電圧が各素子に印加されるよう
に電圧を印加し、活性化工程を行った。各ライン25分
間の電圧印加されたとき、各ラインとも素子電流が平均
で3mAになったとき、活性化工程を終了した。
【0170】工程−11 続いて、排気管より排気を充分に行った後、250℃で
3時間容器全体を加熱しながら排気した。最後にゲッタ
をフラッシュし、排気管を封止した。
3時間容器全体を加熱しながら排気した。最後にゲッタ
をフラッシュし、排気管を封止した。
【0171】以上の様にして作成した単純マトリクス配
置の電子源を用いて構成した画像形成装置に、図9に示
したNTSC方式のテレビ信号に基づいたテレビジョン
表示を行う為の駆動回路を構成した。
置の電子源を用いて構成した画像形成装置に、図9に示
したNTSC方式のテレビ信号に基づいたテレビジョン
表示を行う為の駆動回路を構成した。
【0172】このような駆動回路により、表示パネルの
各電子放出素子に、容器外端子Dox1乃至Doxm、
Doy1乃至Doynを介して電圧を印加することによ
り、電子放出が生ずる。高圧端子87を介してメタルバ
ックに高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜に衝突し、発光が生じて画像が形成さ
れる。
各電子放出素子に、容器外端子Dox1乃至Doxm、
Doy1乃至Doynを介して電圧を印加することによ
り、電子放出が生ずる。高圧端子87を介してメタルバ
ックに高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜に衝突し、発光が生じて画像が形成さ
れる。
【0173】以上の様な工程で形成された画像形成装置
は、NTSC信号の入力によって、輝度ばらつきが少な
く、安定な画像形成装置が再現性良く、高い歩留まりで
製造することができた。
は、NTSC信号の入力によって、輝度ばらつきが少な
く、安定な画像形成装置が再現性良く、高い歩留まりで
製造することができた。
【0174】[実施例4]図16は、ディスプレイパネ
ル(図7)に、例えばテレビジョン放送を初めとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した本発明の画像形成装置の一例を示す図であ
る。
ル(図7)に、例えばテレビジョン放送を初めとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した本発明の画像形成装置の一例を示す図であ
る。
【0175】図中201はディスプレイパネル、100
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08及び1009及び1010は画像メモリーインター
フェース回路、1011は画像入力インターフェース回
路、1012及び1013はTV信号受信回路、101
4は入力部である。
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08及び1009及び1010は画像メモリーインター
フェース回路、1011は画像入力インターフェース回
路、1012及び1013はTV信号受信回路、101
4は入力部である。
【0176】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカ一等については説明を省略する。
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカ一等については説明を省略する。
【0177】以下、画像信号の流れに沿って各部の機能
を説明する。
を説明する。
【0178】まず、TV信号受信回路1013は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。
【0179】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
【0180】TV信号受信回路1013で受信されたT
V信号は、デコーダ1004に出力される。
V信号は、デコーダ1004に出力される。
【0181】TV信号受信回路1012は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるTV信号を受信するための回路である。前記
TV信号受信回路1013と同様に、受信するTV信号
の方式は特に限られるものではなく、また本回路で受信
されたTV信号もデコーダ1004に出力される。
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるTV信号を受信するための回路である。前記
TV信号受信回路1013と同様に、受信するTV信号
の方式は特に限られるものではなく、また本回路で受信
されたTV信号もデコーダ1004に出力される。
【0182】画像入力インターフェース回路1011
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1004に出
力される。
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1004に出
力される。
【0183】画像メモリーインターフェース回路101
0は、ビデオテープレコーダー(以下VTRと略す)に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ1004に出力される。
0は、ビデオテープレコーダー(以下VTRと略す)に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ1004に出力される。
【0184】画像メモリーインターフェース回路100
9は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ1
004に出力される。
9は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ1
004に出力される。
【0185】画像メモリーインターフェース回路100
8は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ1004に入力さ
れる。
8は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ1004に入力さ
れる。
【0186】入出力インターフェース回路1005は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるCPU1006と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるCPU1006と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。
【0187】画像生成回路1007は、前記入出力イン
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、あるいはCPU100
6より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、あるいはCPU100
6より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。
【0188】本回路により生成された表示用画像データ
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
【0189】CPU1006は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。
【0190】例えば、マルチプレクサ1003に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
002に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1007に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路1005を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
002に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1007に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路1005を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。
【0191】尚、CPU1006は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路1005
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路1005
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。
【0192】入力部1014は、前記CPU1006に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。
【0193】デコーダ1004は、前記1007ないし
1013より入力される種々の画像信号を3原色信号、
又は輝度信号とI信号、Q信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ100
4は内部に画像メモリーを備えるのが望ましい。これ
は、例えばMUSE方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。
1013より入力される種々の画像信号を3原色信号、
又は輝度信号とI信号、Q信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ100
4は内部に画像メモリーを備えるのが望ましい。これ
は、例えばMUSE方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。
【0194】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1007
及びCPU1006と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。
表示が容易になる。あるいは前記画像生成回路1007
及びCPU1006と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。
【0195】マルチプレクサ1003は、前記CPU1
006より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1003
はデコーダ1004から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1001
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。
006より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1003
はデコーダ1004から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1001
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。
【0196】ディスプレイパネルコントローラ1002
は、前記CPU1006より入力される制御信号に基づ
き、駆動回路1001の動作を制御するための回路であ
る。
は、前記CPU1006より入力される制御信号に基づ
き、駆動回路1001の動作を制御するための回路であ
る。
【0197】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路1001に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)を制御するための信号を駆動回路1001に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路1001に対して出力す
る場合もある。
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路1001に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)を制御するための信号を駆動回路1001に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路1001に対して出力す
る場合もある。
【0198】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。
【0199】以上、各部の機能を説明したが、図16に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル201に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ10
04におて逆変換された後、マルチプレクサ1003に
おいて適宜選択され、駆動回路1001に入力される。
一方、デイスプレイコントローラ1002は、表示する
画像信号に応じて駆動回路1001の動作を制御するた
めの制御信号を発生する。駆動回路1001は、上記画
像信号と制御信号に基づいてディスプレイパネル201
に駆動信号を印加する。これにより、ディスプレイパネ
ル201において画像が表示される。これらの一連の動
作は、CPU1006により統括的に制御される。
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル201に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ10
04におて逆変換された後、マルチプレクサ1003に
おいて適宜選択され、駆動回路1001に入力される。
一方、デイスプレイコントローラ1002は、表示する
画像信号に応じて駆動回路1001の動作を制御するた
めの制御信号を発生する。駆動回路1001は、上記画
像信号と制御信号に基づいてディスプレイパネル201
に駆動信号を印加する。これにより、ディスプレイパネ
ル201において画像が表示される。これらの一連の動
作は、CPU1006により統括的に制御される。
【0200】本画像形成装置においては、前記デコーダ
1004に内蔵する画像メモリや、画像生成回路100
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。
1004に内蔵する画像メモリや、画像生成回路100
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。
【0201】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
【0202】図16に示した表示装置は、本発明の技術
的思想に基づいて種々の変形が可能である。例えば図1
6の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。
的思想に基づいて種々の変形が可能である。例えば図1
6の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。
【0203】本表示装置においては、とりわけ電子放出
素子を電子ビーム源とするディスプレイパネルの薄型化
が容易であるため、表示装置の奥行きを小さくすること
ができる。それに加えて、大面積化が容易で輝度が高く
視野角特性にも優れるため、臨場感あふれ迫力に富んだ
画像を視認性良く表示することが可能である。また、均
一な特性を有する多数の電子放出素子を備える電子源を
用いたことにより、従来の表示装置と比較して非常に均
一で明るい高品位なカラーフラットテレビが実現され
た。
素子を電子ビーム源とするディスプレイパネルの薄型化
が容易であるため、表示装置の奥行きを小さくすること
ができる。それに加えて、大面積化が容易で輝度が高く
視野角特性にも優れるため、臨場感あふれ迫力に富んだ
画像を視認性良く表示することが可能である。また、均
一な特性を有する多数の電子放出素子を備える電子源を
用いたことにより、従来の表示装置と比較して非常に均
一で明るい高品位なカラーフラットテレビが実現され
た。
【0204】
【発明の効果】以上説明したように、本発明によれば、
良好な電子放出特性を有する電子放出素子を歩留り良く
作製することができる。
良好な電子放出特性を有する電子放出素子を歩留り良く
作製することができる。
【0205】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源においては、安
定で、且つ、歩留りよく作製できると共に、電子放出特
性の向上により、消費電力が少なく周辺回路等の負担も
軽減され安価な装置が提供できる。
入力信号に応じて電子を放出する電子源においては、安
定で、且つ、歩留りよく作製できると共に、電子放出特
性の向上により、消費電力が少なく周辺回路等の負担も
軽減され安価な装置が提供できる。
【0206】更に、かかる電子源を用いた画像形成装置
においては、低電流で明るい高品位な画像形成装置、例
えばカラーフラットテレビが実現される。
においては、低電流で明るい高品位な画像形成装置、例
えばカラーフラットテレビが実現される。
【図1】本発明に係る電子放出素子の一例を示す模式図
である。
である。
【図2】本発明の電子放出素子の製造方法を説明するた
めの図である。
めの図である。
【図3】本発明の電子放出素子の製造に際して採用でき
る通電処理における電圧波形の一例を示す模式図であ
る。
る通電処理における電圧波形の一例を示す模式図であ
る。
【図4】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
【図5】本発明の電子放出素子の電子放出特性を示す図
である。
である。
【図6】本発明の単純マトリクス配置の電子源の一例を
示す模式図である。
示す模式図である。
【図7】本発明の画像形成装置の表示パネルの一例を示
す模式図である。
す模式図である。
【図8】表示パネルにおける蛍光膜の一例を示す模式図
である。
である。
【図9】本発明の画像形成装置にNTSC方式のテレビ
信号に応じて表示を行うための駆動回路の一例を示すブ
ロック図である。
信号に応じて表示を行うための駆動回路の一例を示すブ
ロック図である。
【図10】本発明の梯子型配置の電子源の一例を示す模
式図である。
式図である。
【図11】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
示す模式図である。
【図12】実施例1の電子放出素子を複数個配置した基
体を示す模式図である。
体を示す模式図である。
【図13】実施例2において採用する通電フォーミング
処理における電圧波形を示す模式図である。
処理における電圧波形を示す模式図である。
【図14】実施例2において採用する活性化処理におけ
る電圧波形を示す模式図である。
る電圧波形を示す模式図である。
【図15】実施例3の電子源の一部を示す模式図であ
る。
る。
【図16】実施例4の画像表示装置のブロック図であ
る。
る。
【図17】従来例の表面伝導型電子放出素子の模式図で
ある。
ある。
1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 6 下引き層 50 素子電流If を測定するための電流計 51 電子放出素子に素子電圧Vf を印加するための電
源 52 電子放出部5より放出される放出電流Ie を測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 191 基体 198 Dxmに対応する行方向配線 199 Dynに対応する列方向配線 194 導電性膜 192,193 素子電極 197 層間絶縁層 196 下引き層 201 ディスプレイパネル 1001 ディスプレイパネルの駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008、1009、1010 画像メモリーインター
フェース回路 1011 画像入力インターフェース回路 1012、1013 TV信号受信回路 1014 入力部
源 52 電子放出部5より放出される放出電流Ie を測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 191 基体 198 Dxmに対応する行方向配線 199 Dynに対応する列方向配線 194 導電性膜 192,193 素子電極 197 層間絶縁層 196 下引き層 201 ディスプレイパネル 1001 ディスプレイパネルの駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008、1009、1010 画像メモリーインター
フェース回路 1011 画像入力インターフェース回路 1012、1013 TV信号受信回路 1014 入力部
Claims (18)
- 【請求項1】 基体上に一対の素子電極を形成する工程
と、 基体上の素子電極および素子電極間の幅方向両端部に、
金属組成物の溶液を付与する工程と、 付与した該溶液を熱分解して下引き層の薄膜を形成する
工程と、 基体上の素子電極および素子電極間の中央部に、上記金
属組成物とは異なる金属組成物の溶液を付与する工程
と、 付与した該溶液を熱分解して導電性膜を形成する工程
と、 素子電極間に通電して、導電性膜に電子放出部を形成す
るフォーミング工程とを有することを特徴とする電子放
出素子の製造方法。 - 【請求項2】 前記下引き層の薄膜と導電性膜との重な
る合う部分の割合が、導電性膜の幅方向長さの20%以
上を有することを特徴とする請求項1に記載の電子放出
素子の製造方法。 - 【請求項3】 各溶液を付与する工程が、インクジェッ
ト法により液滴を付与することを特徴とする請求項1又
は2に記載の電子放出素子の製造方法。 - 【請求項4】 インクジェット法が、熱エネルギーによ
って溶液内に気泡を形成させて該溶液を液滴として吐出
させるバブルジェット方式である請求項3に記載の電子
放出素子の製造方法。 - 【請求項5】 インクジェット法が、力学的エネルギー
を利用して溶液を吐出させるピエゾジェット方式である
ことを特徴とする請求項3に記載の電子放出素子の製造
方法。 - 【請求項6】 前記導電性膜形成用の金属組成物の溶液
を付与する工程が、スピンナーを用いた塗布法により行
われることを特徴とする請求項1又は2に記載の電子放
出素子の製造方法。 - 【請求項7】 前記金属組成物の溶液が水溶液であるこ
とを特徴とする請求項1〜6のいずれかに記載の電子放
出素子の製造方法。 - 【請求項8】 フォーミング工程の後に、フォーミング
工程より高い真空度下で電子放出素子に電圧を印加する
安定化工程を有することを特徴とする請求項1〜7のい
ずれかに記載の電子放出素子の製造方法。 - 【請求項9】 フォーミング工程の後に、有機物質の存
在下で電子放出素子に電圧を印加する活性化工程を有す
ることを特徴とする請求項1〜7のいずれかに記載の電
子放出素子の製造方法。 - 【請求項10】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
9に記載の電子放出素子の製造方法。 - 【請求項11】 請求項1〜10のいずれかに記載の方
法で製造されたことを特徴とする電子放出素子。 - 【請求項12】 電子放出素子が、表面伝導型電子放出
素子であることを特徴とする請求項11に記載の電子放
出素子。 - 【請求項13】 入力信号に応じて電子を放出する電子
源であって、基体上に、請求項11又は12に記載の電
子放出素子を複数配置したことを特徴とする電子源。 - 【請求項14】 前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項13に記
載の電子源。 - 【請求項15】 前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項13に記載の電
子源。 - 【請求項16】 請求項13〜15のいずれかに記載の
電子源を製造する方法であって、複数個の電子放出素子
を請求項1〜10のいずれかに記載の方法により製造す
ることを特徴とする電子源の製造方法。 - 【請求項17】 入力信号に基づいて画像を形成する装
置であって、少なくとも、請求項13〜15のいずれか
に記載の電子源と、該電子源から放出される電子線の照
射により画像を形成する画像形成部材とを有することを
特徴とする画像形成装置。 - 【請求項18】 請求項17に記載の画像形成装置を製
造する方法であって、電子源を請求項16に記載の方法
により製造することを特徴とする画像形成装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4564399A JP2000243234A (ja) | 1999-02-24 | 1999-02-24 | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4564399A JP2000243234A (ja) | 1999-02-24 | 1999-02-24 | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243234A true JP2000243234A (ja) | 2000-09-08 |
Family
ID=12725063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4564399A Withdrawn JP2000243234A (ja) | 1999-02-24 | 1999-02-24 | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243234A (ja) |
-
1999
- 1999-02-24 JP JP4564399A patent/JP2000243234A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0732721B1 (en) | Method of manufacturing an electron-emitting device. | |
| JP3075535B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3559689B2 (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3320299B2 (ja) | 電子放出素子、電子源、および画像形成装置の製造方法 | |
| JPH1012135A (ja) | 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法 | |
| JP3302258B2 (ja) | 電子放出素子、電子源、表示素子および画像形成装置の製造方法 | |
| JP2000251663A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000243234A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000243254A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3217946B2 (ja) | 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法 | |
| JP3091965B2 (ja) | 電子源及び画像形成装置の製造方法 | |
| JP2000243259A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JPH1055751A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JPH1012132A (ja) | 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
| JP2000243258A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000243248A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000251684A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000123721A (ja) | 電子放出素子の製造方法、および、この電子放出素子を用いた電子源および画像形成装置 | |
| JP2000251690A (ja) | 表面処理装置、電子放出素子、電子源、画像形成装置、及びそれらの製造方法 | |
| JPH1012130A (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2000251667A (ja) | 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法 | |
| JP2000237580A (ja) | 表面処理装置、電子放出素子、電子源、画像形成装置、及びそれらの製造方法 | |
| JP2000243255A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000243246A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2000251669A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |