JP2000243246A

JP2000243246A - 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JP2000243246A
Application number: JP4186699A
Authority: JP
Inventors: Hiroyuki Hashimoto; 浩行橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-19
Filing date: 1999-02-19
Publication date: 2000-09-08

Abstract

(57)【要約】【課題】耐久性の高い高融点材料を導電性膜として用
いた場合にも、良好な電子放出特性を有する素子を再現
性良く形成できる電子放出素子の新規な構成、電子源、
耐久性が高く、高輝度で、かつ輝度のばらつきの無い高
品位な画像表示を実現し得る画像形成装置、及びそれら
の製造方法を提供する。【解決手段】電子放出素子の製造方法が、基体１上に
一対の素子電極２，３を形成する工程と、素子電極２，
３間に導電性膜４を形成する工程と、ポジ型レジスト１
１を用い、かつ電子放出素子が多数個配置された電子源
を有する電子線露光装置を用いた電子線リソグラフィー
により、導電性膜４に電子放出部５となる狭間隙を形成
する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍ
ｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔ
ｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）ある
いはＣ．Ａ．Ｓｐｉｎｄｔ， “Ｐｈｙｓｉｃａｌ
Ｐｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔ
ｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）
等に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ， “ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，３２，６４６（１９６１）等に開示され
たものが知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．
ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０（１
９６５）等に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴ
ｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図２
５に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍ
ｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】さらに、表面伝導型電子放出素子を多数配
置した電子源の製造方法としては、インクジェット方式
の液滴付与手段を用いて導電性膜を形成する方法（例え
ば、特開平９−２４５６９８号公報）や、ポジ型もしく
はネガ型レジストを用いた電子線リソグラフィーにより
導電性膜に狭間隙部を形成する方法（特願平８−２２４
５７８号）等が提案されている。

【００１３】一方、電子線露光装置は、大別すると、レ
チクル作成用とウエハ直描用がある。前者は、レチクル
を作成するためにガラス基板上に電子ビームによりデバ
イスパターンを描画することを目的とする装置で、スポ
ットビームを用いてラスタ走査する方式のものと、パタ
ーンに応じてビームの形状を変化させる可変成形ビーム
ベクタ走査方式のものがあり、どちらも既に製品化され
ている。

【００１４】一方、ウエハ直描用には、高スループット
の得やすい可変成形ビームベクタ走査方式の装置を用い
るのが一般的であり、該装置も数社から市販されてい
る。本目的の装置では高速性が要求されているが、この
課題を克服するために現在、マイクロコラム方式、ブロ
ック描画方式、シングルビームブランキングアレイ方
式、ＳＣＡＬＰＥＬ方式等が提案されている。

【００１５】マイクロコラム方式は微小電子ビームコラ
ムを多数配置し、一度に複数のパターンもしくはチップ
を平行して描画するものである。ブロック描画方式は、
繰り返し単位に相当するセルパターンをスリット上に設
け、これを電子ビームで転写するものである。シングル
ビームブランキングアレイ方式は、単独の大電流電子ビ
ームを収束せずに用い、微小穴を多数設けたスリットを
通してビームアレイを得、これを用いて描画するもので
ある。ＳＣＡＬＰＥＬ方式は電子ビームステッパとも言
えるもので、チップ全体をステンシルマスクとして形成
し、電子ビームで転写するものである。

【００１６】

【発明が解決しようとする課題】前述のように、表面伝
導型電子放出素子の製造には、通常、電子放出部を形成
するために、導電性膜を通電フォーミング処理し、導電
性膜の一部を局所的に破壊、変形もしくは変質させるこ
とが一般的である。

【００１７】一般に、導電性膜の破壊、変形、変質過程
は、導電性膜の膜質、基体の種類、基体の表面状態、導
電性膜が触れている雰囲気などに強く依存する。このた
め、通電フォーミング処理によって形成される亀裂には
範囲及び程度のばらつきが生じ易く、均一な形態の電子
放出部が得られない場合があった。特に、電子源基体が
大きくなる（具体的には、３０インチクラス以上）と、
配置する電子放出素子の数が膨大となり、上記ばらつき
が更に生じ易くなるという問題があった。

【００１８】一方、電子源、画像形成装置等に用いられ
る電子放出素子については、明るい表示画像を安定して
提供できるように、長時間の駆動に際しても安定な電子
放出特性及び電子放出の効率向上が要望されている。か
かる電子放出の効率とは、前述の導電性膜の両端に電圧
を印加した際に、これに流れる電流（以下、「素子電流
Ｉｆ」と呼ぶ。）と真空中に放出される電流（以下、
「放出電流Ｉｅ」と呼ぶ。）との比で評価されるもので
あり、素子電流が小さく、放出電流が大きい電子放出素
子が望まれている。

【００１９】上記電子放出素子の製造においては、「活
性化」と称される処理を行うのが好ましい。この活性化
処理とは、有機物質を含む雰囲気中で、素子にパルス電
圧を印加し、通電フォーミング処理によって形成された
亀裂に、炭素或いは炭素化合物を堆積させる処理であ
る。

【００２０】しかしながら、導電性膜の破壊、変形、変
質等により形成された亀裂の幅にばらつきを持った素子
に対して、活性化処理を施した場合、一部の極端に亀裂
の狭い領域は電気的な抵抗が極端に小さくなり、素子電
流こそ流れるものの、電子放出を司らなくなってしまっ
たり、逆に、一部の極端に亀裂の広い領域では電気的な
抵抗が極端に大きくなり、素子電流も流れず、電子放出
も司らなくなってしまう場合があり、素子毎にこの程度
が異なると均一な特性が得られないという問題があっ
た。

【００２１】このため、より均一な素子特性を得るため
には、電子放出を司る領域の大きさと分布が素子毎に変
動しないことが必要であり、また、より高効率な素子を
得るためには、電気抵抗が小さ過ぎて電子放出を司らな
い領域と、電気抵抗が大き過ぎて電子放出を司らない領
域を、できるだけ少なくする必要がある。

【００２２】特に、電子放出素子を実際の用途に応用し
ようとする場合、多数の電子放出特性が同じ特性を示す
こと、即ち、特性の再現性が良いことが重要である。ま
た、多数の電子放出素子を配置して電子源に応用する場
合や、画像形成装置の電子ビーム源に用いる場合、品位
の良い画像を表示するためには、それらの電子放出素子
が均一な特性を有することが必要である。

【００２３】また、表面伝導型電子放出素子などの冷陰
極電子放出素子と言えども、多数の電子が飛び出す電子
放出部は高温になると予想され、それゆえ、長時間の駆
動に際して耐久性の高い電子放出素子の実現には、導電
性膜の材料として、タングステン（Ｗ）などの融点の高
い材料が好ましい。しかしながら、高融点材料に通電フ
ォーミング処理により電子放出部を形成しようとする
と、フォーミングに多大なパワーが必要となり、周辺電
極を損傷するなどし、好ましい形態の電子放出部を形成
するのは困難であった。

【００２４】導電性膜に高融点材料を用い、通電フォー
ミング処理を行わずに表面伝導型電子放出素子を作製す
る方法として、電子線リソグラフィーにより導電性膜に
狭間隙部を形成する方法（特願平８−２２４５７８号）
が提案されているが、電子源基体が大きくなった場合
（具体的には、３０インチクラス以上）、それに対応し
た電子線露光装置が存在しないという問題があった。ま
た、既存の電子線露光装置を改造し、大型の試料（具体
的には、３０インチクラス以上）に対応できるようにし
たとしても、膨大な数の電子放出素子の夫々の導電性膜
の狭間隙部を電子線描画するには長時間を要すという問
題がある。

【００２５】本発明の目的は、上記問題を鑑み、耐久性
の高い高融点材料を導電性膜として用いた場合にも、良
好な電子放出特性を有する素子を再現性良く形成するこ
とができる電子放出素子の新規な構成、並びにそれを用
いた電子源、耐久性が高く、高輝度で、かつ輝度のばら
つきの無い高品位な画像表示を実現し得る画像形成装
置、特に大型の（具体的には、３０インチクラス以上
の）画像形成装置、及びそれらの製造方法を提供するこ
とにある。

【００２６】

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。

【００２７】即ち、本発明の第一は、基体上に一対の素
子電極を形成する工程と、素子電極間に導電性膜を形成
する工程と、ポジ型レジストを用い、かつ電子放出素子
が多数個配置された電子源を有する電子線露光装置を用
いた電子線リソグラフィーにより、導電性膜に電子放出
部となる狭間隙を形成する工程とを有することを特徴と
する電子放出素子の製造方法にある。

【００２８】また、本発明の第二は、基体上に一対の素
子電極を形成する工程と、素子電極間に導電性膜を形成
する工程と、ネガ型レジストを用い、かつ電子放出素子
が多数個配置された電子源を有する電子線露光装置を用
いた電子線リソグラフィーにより、導電性膜に電子放出
部となる狭間隙を形成する工程とを有することを特徴と
する電子放出素子の製造方法にある。

【００２９】さらに、本発明の第三は、上記本発明の第
一または第二の方法により製造されることを特徴とする
電子放出素子にある。

【００３０】そして、本発明の第四は、入力信号に応じ
て電子を放出する電子源であって、基体上に、上記本発
明の第三の電子放出素子を複数配置したことを特徴とす
る電子源にある。

【００３１】また、本発明の第五は、上記本発明の第四
の電子源を製造する方法であって、複数個の電子放出素
子を上記本発明の第一または第二の方法により製造する
ことを特徴とする電子源の製造方法にある。

【００３２】また、本発明の第六は、入力信号に基づい
て画像を形成する装置であって、少なくとも、上記本発
明の第四の電子源と、該電子源から放出される電子線の
照射により画像を形成する画像形成部材とを有すること
を特徴とする画像形成装置にある。

【００３３】さらに、本発明の第七は、上記本発明の第
六の画像形成装置を製造する方法であって、電子源を上
記本発明の第五の方法により製造することを特徴とする
画像形成装置の製造方法にある。

【００３４】本発明によれば、通電フォーミング処理を
行うことなく、電子放出部となる幅の狭い均一な間隙を
形成することができるため、活性化処理を容易に、かつ
良好に行うことができ、電子放出部の位置と形状を制御
することができるとともに、電子放出特性の再現性およ
び均一性の良い、高効率な電子放出素子を得ることがで
きる。さらに、電子源基体が大きくなった場合（具体的
には、３０インチクラス以上）でも、電子放出部の形成
を比較的短時間で行うことができる。

【００３５】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００３６】図１は、本発明の電子放出素子の一構成例
を示す模式図であり、図１（ａ）は平面図、図１（ｂ）
は縦断面図である。図１において、１は基板、２と３は
電極（素子電極）、４は導電性膜、５は電子放出部であ
る。

【００３７】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００３８】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００３９】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μｍから数十μｍ
の範囲とすることができる。素子電極長さＷは、電極の
抵抗値、電子放出特性を考慮して、数μｍから数百μｍ
の範囲とすることができる。素子電極２，３の膜厚ｄ
は、数十ｎｍから数μｍの範囲とすることができる。

【００４０】導電性膜４には、耐久性の高い材料、例え
ばタングステン（Ｗ）などの高融点金属を用いることが
好ましい。その膜厚は、素子電極２，３へのステップカ
バレージ、素子電極２，３間の抵抗値等を考慮して適宜
設定されるが、通常は、数ｎｍ〜数百ｎｍの範囲とする
のが好ましい。

【００４１】電子放出部５は、導電性膜４の一部に、後
述の電子線リソグラフィー及び後述の活性化処理により
形成された高抵抗の亀裂により構成される。また、電子
放出部５及びその近傍の導電性膜４には、後述の活性化
工程によって形成される炭素あるいは炭素化合物を有す
ることもできる。

【００４２】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図２〜図９に基づいて
説明する。尚、図２〜図９においても図１に示した部位
と同じ部位には図１に付した符号と同一の符号を付して
いる。

【００４３】まず、本発明の電子放出素子の製造方法に
おける第一の実施形態を、図２〜図５に基づいて説明す
る。

【００４４】１−１）基板１を洗剤、純水及び有機溶剤
等を用いて十分に洗浄し、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板１上に素子電極２及び３を形成する
（図２（ａ））。

【００４５】１−２）素子電極２，３を設けた基板１上
に、タングステン（Ｗ）等の高融点金属をスパッタ法に
より堆積後、リフトオフ、エッチング等によりパターニ
ングし、導電性膜４を形成する（図２（ｂ））。尚、導
電性膜４の形成法は、上記のスパッタ法に限られるもの
ではなく、真空蒸着法、化学的気相堆積法、分散塗布
法、ヂッピング法、スピンナー法等を用いることもでき
る。

【００４６】１−３）続いて、導電性膜４内に狭間隙を
作製するため、以下に示す電子線リソグラフィー工程を
施す。

【００４７】まず、放射線分解型高分子であるポジ型レ
ジスト１１を全面に塗布する（図３（ｃ））。次に、素
子電極２，３のほぼ中央部を、該素子電極の対向面に平
行するように電子線１２で描画する（図３（ｄ））。な
お、電子線描画には、後述の電子線露光装置を使用す
る。こうして、ポジ型レジスト１１の一部に、主鎖切断
を起こした変質部１３を形成する（図３（ｅ））。

【００４８】続いて、これを現像し（図４（ｆ））、エ
ッチングガス１４によるドライエッチングを行う（図４
（ｇ））ことにより、素子電極２，３のほぼ中央部に狭
間隙を作製する（図４（ｈ））。尚、上記エッチングの
際、狭間隙部において基体１自体もエッチング（オーバ
ーエッチング）されても構わない。その後、ポジ型レジ
スト１１を除去することにより、導電性膜４内に狭間隙
を形成した図５（ｉ）に示す構成の電子放出素子を得
る。

【００４９】１−４）電子線リソグラフィー工程を終え
た素子には、活性化工程と呼ばれる処理を施すのが好ま
しい。活性化工程は、例えば、有機物質のガスを含有す
る雰囲気下で、素子電極２，３間にパルスの印加を繰り
返すことで行うことができ、この処理により、素子電流
Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。

【００５０】活性化工程における有機物質のガスを含有
する雰囲気は、例えば油拡散ポンプやロータリーポンプ
などを用いて真空容器内を排気した場合に雰囲気内に残
留する有機ガスを利用して形成することができる他、オ
イルを使用しないイオンポンプなどにより一旦十分に排
気した真空中に適当な有機物質のガスを導入することに
よっても得られる。このときの好ましい有機物質のガス
圧は、前述の素子の形態、真空容器の形状や、有機物質
の種類などにより異なるため、場合に応じ適宜設定され
る。

【００５１】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどＣ_n Ｈ_2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどＣ_n Ｈ_2n等の組成式で表される不飽
和炭化水素、ベンゼン、トルエン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。

【００５２】この処理により、雰囲気中に存在する有機
物質から、導電性膜４に形成された狭間隙及びその周辺
部に炭素あるいは炭素化合物が堆積し、該狭間隙部は良
好な電子放出機能を有する電子放出部５となる（図５
（ｊ））。

【００５３】炭素あるいは炭素化合物とは、例えばグラ
ファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するも
ので、ＨＯＰＧはほぼ完全なグラファイト結晶構造、Ｐ
Ｇは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れが
さらに大きくなったものを指す。）、非晶質カーボン
（アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。

【００５４】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。

【００５５】以上説明した第一実施形態の電子放出素子
の製造方法においては、導電性膜４に均一な幅を有する
狭間隙を再現性良く形成することができるため、電子放
出部５の位置及び形状を制御することができるととも
に、通電フォーミングで形成される亀裂の幅のばらつき
を有する電子放出素子に活性化工程を施す場合における
問題を解消することができる。

【００５６】次に、本発明の電子放出素子の製造方法に
おける第二の実施形態を、図６〜図９に基づいて説明す
る。

【００５７】２−１）前記工程１−１と同様にして、基
体１上に素子電極２，３を形成する（図６（ａ））。

【００５８】２−２）素子電極２，３のほぼ中央に狭間
隙を形成するため、以下に示す電子線リソグラフィー工
程を施す。

【００５９】まず、放射線硬化型高分子であるネガ型レ
ジスト２１を全面に塗布する（図６（ｂ））。次に、素
子電極２，３のほぼ中央部を、該素子電極の対向面に平
行するように電子線２２で描画する（図７（ｃ））。な
お、電子線描画には、後述の電子線露光装置を使用す
る。こうしてネガ型レジスト２１の一部が硬化した変質
部２３を形成する（図７（ｄ））。続いて、これを現像
することにより、変質部２３のみを素子電極２，３のほ
ぼ中央部に残す（図８（ｅ））。

【００６０】２−３）続いて、前記工程１−２と同様に
して、素子電極２，３及び変質部２３を設けた基体１上
に、導電性膜４を形成する（図８（ｆ））。

【００６１】２−４）次に、変質部２３及びこの上に堆
積した導電性膜材料を除去することにより、導電性膜４
内に狭間隙を形成した図９（ｇ）に示す構成の電子放出
素子を得る。

【００６２】２−５）前記工程１−４と同様にして活性
化処理を施し、導電性膜４に形成された狭間隙及びその
周辺部に炭素あるいは炭素化合物を堆積させ、良好な電
子放出機能を有する電子放出部５を形成する（図９
（ｈ））。

【００６３】以上説明した第二実施形態の電子放出素子
の製造方法においても、導電性膜４に均一な幅を有する
狭間隙を再現性良く形成することができるため、電子放
出部５の位置及び形状を制御することができるととも
に、通電フォ一ミングで形成される亀裂の幅のばらつき
を有する電子放出素子に活性化工程を施した場合におけ
る問題を解消することができる。

【００６４】ここで、本発明で用いた電子線露光装置に
ついて説明する。

【００６５】図２４は、本発明で用いた電子線露光装置
の一構成例を示す模式図である。同図において、７１は
電子源基板、７２はＸ方向配線、７３はＹ方向配線、７
４は表面伝導型電子放出素子、８１はリアプレート、３
０１は表面伝導型電子放出素子７４から放出される電子
を加速する電極、３０２は電子が通過するための開口、
３０３は表面伝導型電子放出素子７４から放出される電
子を収束する電極、３０４は電子が通過するための開口
である。

【００６６】なお、図２４に示す表面伝導型電子放出素
子７４の配列は、後述の単純マトリクス配置（図１２に
示す配置と基本的には同じ）としたが、後述の梯子型配
置（図１６に示す配置と基本的には同じ）としてもよ
い。

【００６７】図２４においては、加速電極３０１と収束
電極３０３のみを設けたが、これら以外に表面伝導型電
子放出素子７４から放出される電子を変調、変形或いは
走査するために、一つ或いは複数の電極を追加してもよ
い。

【００６８】また、図２４に示す電子源基板７１、加速
電極３０１、収束電極３０３などは不図示の真空容器内
に設けられ、通常、１．３×１０^-5Ｐａ以下に保たれて
いる。更に、上記のＸ方向配線７２、Ｙ方向配線７３、
加速電極３０１、収束電極３０３は、それぞれ不図示の
容器外端子に接続され、さらに不図示の制御回路と電気
的に接続されている。

【００６９】表面伝導型電子放出素子７４から放出され
る電子の加速電圧は、１ｋＶから３０ｋＶまで連続的に
変化させることができる。該電子線の照射条件は、用い
るレジストの感光特性等により異なるが、代表的な値と
して、電子の加速電圧：２０ｋＶ、照射量：１μＶ／ｃ
ｍ² が挙げられる。なお、該電子線のスポット径は加速
電圧や放出電流（素子電流により制御されるもの）の他
に、図１に示す電子放出部５の長さ（図２５における
Ｗ’に相当）にも依存する。

【００７０】このような工程を経て得られた電子放出素
子は、安定化工程を行うことが好ましい。この工程は、
真空容器内の有機物質を排気する工程である。真空容器
を排気する真空排気装置は、装置から発生するオイルが
素子の特性に影響を与えないように、オイルを使用しな
いものを用いるのが好ましい。具体的には、ソープショ
ンポンプ、イオンポンプ等の真空排気装置を挙げること
が出来る。

【００７１】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１．３×１０^-6Ｐａ以下が好ま
しく、さらには１．３×１０^-8Ｐａ以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
とき、できるだけ高温で長時間処理するのが望ましい
が、真空容器の大きさや形状、電子放出素子の構成など
の諸条件により適宜選ばれる条件により行う。真空容器
内の圧力は極力低くすることが必要で、１．３×１０^-5
Ｐａ以下が好ましく、さらには１．３×１０^-6Ｐａ以下
が特に好ましい。

【００７２】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【００７３】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図１０及び図１１を参照
しながら説明する。

【００７４】図１０は、真空処理装置の一例を示す模式
図である。この真空処理装置は測定評価装置としての機
能をも兼ね備えている。図１０においても、図１に示し
た部位と同じ部位には図１に付した符号と同一の符号を
付している。

【００７５】図１０において、５５は真空容器であり、
５６は排気ポンプである。真空容器５５内には電子放出
素子が配されている。また、５１は電子放出素子に素子
電圧Ｖｆを印加するための電源、５０は素子電極２，３
間を流れる素子電流Ｉｆを測定するための電流計、５４
は素子の電子放出部５より放出される放出電流Ｉｅを捕
捉するためのアノード電極、５３はアノード電極５４に
電圧を印加するための高圧電源、５２は電子放出部５よ
り放出される放出電流Ｉｅを測定するための電流計であ
る。一例として、アノード電極５４の電圧を１ｋＶ〜１
０ｋＶの範囲とし、アノード電極５４と電子放出素子と
の距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うこと
ができる。

【００７６】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００７７】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。

【００７８】図１１は、図１０に示した真空処理装置を
用いて測定された放出電流Ｉｅ及び素子電流Ｉｆと、素
子電圧Ｖｆとの関係を模式的に示した図である。図１１
においては、放出電流Ｉｅが素子電流Ｉｆに比べて著し
く小さいので、任意単位で示している。尚、縦・横軸と
もリニアスケールである。

【００７９】図１１からも明らかなように、本発明の電
子放出素子は、放出電流Ｉｅに関して次の３つの特徴的
性質を有する。

【００８０】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図１１中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ
以下では放出電流Ｉｅが殆ど検出されない。つまり、放
出電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線
形素子である。

【００８１】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００８２】第３に、アノード電極５４（図１０参照）
に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間
に依存する。つまり、アノード電極５４に捕捉される電
荷量は、素子電圧Ｖｆを印加する時間により制御でき
る。

【００８３】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。

【００８４】図１１においては、素子電流Ｉｆが素子電
圧Ｖｆに対して単調増加する（ＭＩ特性）例を示した
が、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負
性抵抗特性（ＶＣＮＲ特性）を示す場合もある（不図
示）。これらの特性は、前述の工程を制御することで制
御できる。

【００８５】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。

【００８６】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００８７】本発明の電子放出素子については、前述し
た通り３つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。

【００８８】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図１２
を用いて説明する。図１２において、７１は電子源基
板、７２はＸ方向配線、７３はＹ方向配線である。７４
は電子放出素子、７５は結線である。

【００８９】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２……Ｄｙｎのｎ本の
配線よりなり、Ｘ方向配線７２と同様に形成される。こ
れらｍ本のＸ方向配線７２とｎ本のＹ方向配線７３との
間には、不図示の層間絶縁層が設けられており、両者を
電気的に分離している（ｍ，ｎは、共に正の整数）。

【００９０】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００９１】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【００９２】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００９３】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。

【００９４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９５】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１３と図１４
及び図１５を用いて説明する。図１３は、画像形成装置
の表示パネルの一例を示す模式図であり、図１４は、図
１３の画像形成装置に使用される蛍光膜の模式図であ
る。図１５は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。

【００９６】図１３において、７１は電子放出素子を複
数配した電子源基板、８１は電子源基板７１を固定した
リアプレート、８６はガラス基板８３の内面に蛍光膜８
４とメタルバック８５等が形成されたフェースプレート
である。８２は支持枠であり、該支持枠８２には、リア
プレート８１、フェースプレート８６がフリットガラス
等を用いて接続されている。８８は外囲器であり、例え
ば大気中あるいは窒素中で、４００〜５００℃の温度範
囲で１０分間以上焼成することで、封着して構成され
る。

【００９７】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００９８】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スペーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９９】図１４は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１４（ａ））あるい
はブラックマトリクス（図１４（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。

【０１００】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【０１０１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【０１０２】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【０１０３】図１３に示した画像形成装置は、例えば以
下のようにして製造される。

【０１０４】外囲器８８内は、適宜加熱しなから、イオ
ンポンプ、ソープションポンプ等のオイルを使用しない
排気装置により不図示の排気管を通じて排気し、１．３
×１０^-5Ｐａ程度の真空度の有機物質の十分に少ない雰
囲気にした後、封止が成される。外囲器８８の封止後の
真空度を維持するために、ゲッター処理を行うこともで
きる。これは、外囲器８８の封止を行う直前あるいは封
止後に、抵抗加熱あるいは高周波加熱等を用いた加熱に
より、外囲器８８内の所定の位置に配置されたゲッター
（不図示）を加熱し、蒸着膜を形成する処理である。ゲ
ッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作
用により、例えば１．３×１０^-3〜１．３×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、電子放出
素子の活性化処理以降の工程は適宜設定できる。

【０１０５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１５を用いて説明する。図１５において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１０６】表示パネル１０１は、端子Ｄｏｘ１乃至Ｄ
ｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ及び高圧端子８７を
介して外部の電気回路と接続している。端子Ｄｏｘ１乃
至Ｄｏｘｍには、表示パネル１０１内に設けられている
電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線され
た電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｏｙ１乃至Ｄｏｙｎに
は、前記走査信号により選択された１行の電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。高圧端子８７には、直流電圧源Ｖａより、例
えば１０ｋＶの直流電圧が供給されるが、これは電子放
出素子から放出される電子ビームに、蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。

【０１０７】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｏｘ１乃至Ｄｏｘｍと電気的
に接続される。各スイッチング素子Ｓ１乃至Ｓｍは、制
御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。

【０１０８】直流電圧源Ｖｘは、本例の場合には電子放
出素子の特性（電子放出閾値電圧）に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。

【０１０９】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１１０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１１１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ固の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１１２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１１３】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１
０１内の電子放出素子に印加される。

【０１１４】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１１５】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１６】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１７】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要かあるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１１８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１１９】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｏ
ｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧
を印加することにより、電子放出が生じる。高圧端子８
７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１２０】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１２１】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１６及び図１７を用いて説明す
る。

【０１２２】図１６は、梯子型配置の電子源の一例を示
す模式図である。図１６において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄｘ１〜Ｄｘ１０
であり、これらは外部端子として引き出されている。電
子放出素子１１１は、基板１１０上に、Ｘ方向に並列に
複数個配置されている（これを素子行と呼ぶ）。この素
子行が複数個配置されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出閾値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出閾値以下の電圧を印加する。各素子行間に位置す
る共通配線Ｄｘ２〜Ｄｘ９は、例えばＤｘ２とＤｘ３、
Ｄｘ４とＤｘ５、Ｄｘ６とＤｘ７、Ｄｘ８とＤｘ９とを
夫々一体の同一配線とすることもできる。

【０１２３】図１７は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄｏｘ１乃至Ｄｏｘｍは容器外端子、Ｇ１乃
至Ｇｎはグリッド電極１２０と接続された容器外端子で
ある。１１０は各素子行間の共通配線を同一配線とした
電子源基板である。図１７においては、図１３、図１６
に示した部位と同じ部位には、これらの図に付したのと
同一の符号を付している。ここに示した画像形成装置
と、図１３に示した単純マトリクス配置の画像形成装置
との大きな違いは、電子源基板１１０とフェースプレー
ト８６の間にグリッド電極１２０を備えているか否かで
ある。

【０１２４】図１７においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置位置は、図１７に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。

【０１２５】容器外端子Ｄｏｘ１乃至Ｄｏｘｍ及びグリ
ッド容器外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電
気的に接続されている。

【０１２６】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１２７】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２８】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれらの実施例に限定されるもので
はなく、本発明の目的が達成される範囲内での各要素の
置換や設計変更がなされたものをも包含する。

【０１２９】［実施例１］本実施例は、図２４に示す電
子線露光装置の電子源を作製した例である。図２４中の
表面伝導型電子放出素子７４の配列は、図１２に示す単
純マトリクス配置とした。該電子源の一部の平面図を図
１８に示す。また、図中のＡ−Ａ’断面図を図１９に示
す。但し、図１８、図１９で同じ符号で示したものは、
同じ部材を示す。ここで７１は基板、２と３は素子電
極、４は導電性膜である。７２は図１２のＤｘｍに対応
するＸ方向配線（下配線とも呼ぶ）、７３は図１２のＤ
ｙｎに対応するＹ方向配線（上配線とも呼ぶ）、１５１
は層間絶縁層、１５２は素子電極２と下配線７２との電
気的接続のためのコンタクトホールである。

【０１３０】先ず、本実施例の電子源基板の製造方法
を、図２０及び図２１を用いて工程順に説明する。尚、
以下に説明する工程−ａ〜ｈは、それぞれ図２０の
（ａ）〜（ｄ）及び図２１の（ｅ）〜（ｈ）に対応す
る。

【０１３１】工程−ａ清浄化したガラス基体７１上に厚さ５ｎｍのＣｒ膜、厚
さ６００ｎｍのＡｕを順次積層し、フォトレジスト（ヘ
キスト社製、ＡＺ１３７０）をスピンナーにより回転、
塗布した後、フォトマスク像を露光、現像して下配線７
２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウ
エットエッチングして、所望の形状の下配線７２を形成
した。なお、基体７１の大きさは約３０インチとした。

【０１３２】工程−ｂ次に、厚さ１００ｎｍのシリコン酸化膜からなる層間絶
縁層１５１を高周波スパッタ法により堆積した。

【０１３３】工程−ｃ工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１５２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層１５１をエッチング
してコンタクトホール１５２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
ＩｏｎＥｔｃｈｉｎｇ）法によった。

【０１３４】工程−ｄ素子電極間ギャップとなるべきパターンのフォトレジス
ト（日立化成社製、ＲＤ２０００Ｎ−４１）を形成し、
真空蒸着法によって厚さ５ｎｍのＴｉ、１００ｎｍのＮ
ｉを順次積層し、上記フォトレジストを有機溶剤で溶解
して余分のＮｉ膜をリフトオフ法により除去し、素子電
極２、３を形成した。なお、素子電極間隔Ｌは２μｍと
し、素子電極長さＷに相当する長さは５μｍとした。

【０１３５】工程−ｅ素子電極２、３の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５ｎｍのＴｉ、３００ｎｍのＡ
ｕを順次真空蒸着法により堆積させ、リフトオフ法によ
り不要の部分を除去して所望の形状の上配線７３を形成
した。

【０１３６】工程−ｆ導電性膜のマスクを用いて厚さ１００ｎｍのＣｒ膜１５
３を真空蒸着法により堆積・パターニングした。その上
に、スパッタ法によりタングステン（Ｗ）を約１０ｎｍ
成膜した。

【０１３７】工程−ｇＣｒ膜１５３および導電性膜（薄膜電極）４を酸エッチ
ャントによりエッチングしてパターンを形成した。この
ようにして、素子電極２、３間にタングステン（Ｗ）か
らなる導電性膜（薄膜電極）４を形成した。

【０１３８】なお、ここではＣｒ膜１５３を用いたリフ
トオフ法により導電性膜（薄膜電極）４を形成したが
（工程−ｆ、ｇ）、ＳＦ₆ とＨ₂ を用いたドライエッチ
ングによる直接パターニングによって導電性膜（薄膜電
極）４を形成してもよい。

【０１３９】工程−ｈコンタクトホール１５２以外の部分にパターンを形成
し、真空蒸着法を用いて厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次堆積させた。リフトオフ法により不要
の部分を除去することにより、コンタクトホール１５２
を埋め込んだ。

【０１４０】続いて、電子線リソグラフイー及び活性化
処理を行うが、これは図３（ｃ）〜図５（ｊ）を用いて
説明する（後述の実施例３中の工程−３〜工程−７に相
当する。）。

【０１４１】工程−ｉ基体１（図１９〜図２１における基体７１に相当）の全
面に、高解像度ポジ型電子線レジスト１１を塗布した。
ポジ型レジストの厚さは５０ｎｍとした（図３
（ｃ））。

【０１４２】工程−ｊ素子電極２、３のほぼ中央部を、該素子電極の対向面に
平行するように電子線１２で描画した（図３（ｄ））。
なお、上記電子線の描画には、スポットビームラスタ走
査方式の市販装置を改造したものを用い、各導電性膜
（薄膜電極）４を１つずつ一筆書き方式で描画した。

【０１４３】電子線の照射条件は、電子の加速電圧：２
０ｋＶ、照射量：約１μＣ／ｃｍ²とした。このように
して、ポジ型レジスト１１の一部に、主鎖切断を起こし
た変質部１３を形成した（図３（ｅ））。

【０１４４】工程−ｋ電子線照射部のポジ型レジスト１１を現像液により除去
した（図３（ｆ））。

【０１４５】工程−ｌドライエッチングガス１４により、導電性膜（薄膜電
極）４および基体１の一部をエッチングし（図４
（ｇ））、導電性膜（薄膜電極）４のほぼ中央部に狭間
隙を作製した（図４（ｈ））。その後、ポジ型レジスト
１１を除去した（図５（ｉ））。

【０１４６】工程−ｍアセトン分圧：１×１０^-2Ｐａ、矩形波パルス幅：１０
０μｓｅｃ、パルス間隔：１０ｍｓｅｃ、パルス波高
値：０〜１４Ｖまで５Ｖ／分で昇圧の条件下で活性化処
理を行った。このようにして、狭間隙部及びその近傍の
導電性膜（薄膜電極）４に炭素及び炭素化合物を堆積さ
せて電子放出部５を形成し、表面伝導型電子放出素子を
得た（図５（ｊ））。

【０１４７】このようにして、図１８、図２４に示した
ような単純マトリクス配置の電子源が得られた。

【０１４８】［実施例２］本実施例は、図２４に示す電
子線露光装置源を作製した例である。図２４において、
７１は電子源基板、７２はＸ方向配線、７３はＹ方向配
線、７４は表面伝導型電子放出素子、８１はリアプレー
ト、３０１は表面伝導型電子放出素子７４から放出され
る電子を加速する電極、３０２は電子が通過するための
開口、３０３は表面伝導型電子放出素子７４から放出さ
れる電子を収束する電極、３０４は電子が通過するため
の開口である。

【０１４９】まず、実施例１で作製した単純マトリクス
配置の電子源上に、加速電極３０１と収束電極３０３
を、夫々不図示の絶縁性支持体を用いて、両端で固定し
た。ここで、電子源基板７１と加速電極３０１との間隔
は４ｍｍとし、加速電極３０１と収束電極３０３との間
隔は１ｍｍとした。

【０１５０】なお、上記の加速電極３０１と収束電極３
０３の絶縁性基板７１への固定には、両端以外に必要に
応じて絶縁性支持体を設けても良い。

【０１５１】続いて、これを不図示の大型の真空容器内
に設置し、次に、Ｘ方向配線７２、Ｙ方向配線７３、加
速電極３０１、収束電極３０３を、夫々不図示の容器外
端子に接続し、さらに不図示の制御回路と電気的に接続
した。

【０１５２】次に、アライメント機構及び移動機構を有
する試料ステージを、上記容器内（電子線が放出される
側）に設置した後、同容器を１．３×１０^-5Ｐａ以下ま
で真空排気することで電子線露光装置を作製した。

【０１５３】なお、本発明の電子線露光装置では、電子
線を走査する機能は有しておらず、収束された電子線
（複数）に対し、試料ステージを動かすことでパターン
を描画する方式を採用している。

【０１５４】［実施例３］実施例３は、実施例２で作製
した電子線露光装置（図２４）を用いて、図１に示した
表面伝導型電子放出素子を、図２〜図５に示した製造工
程に従って作製した例である。

【０１５５】工程−１絶縁性基体１に、素子電極用薄膜としてＴｉを５ｎｍ、
Ｐｔを２５ｎｍ成膜した。これにレジストをスピンナー
コートし、電極パターン用マスクを用いて露光、現像処
理し、レジストの電極パターンを形成した。エッチング
により余分な薄膜を除去した後、レジストを除去し、素
子電極２、３を得た（図２（ａ））。

【０１５６】工程−２Ｃｒ膜を全面にスパッタ法により成膜し、その上にレジ
ストをスピンナーコートし、フォトマスクを用いて導電
性膜（薄膜電極）４の形成のためのパターンを露光し
た。これを現像して不要なレジストを除去し、エッチン
グにより不要なＣｒ膜を除去して開口部を形成し、残り
のレジストを除去した。この上に、スパッタ法により、
タングステン（Ｗ）を約１０ｎｍ成膜した後、リフトオ
フによりＣｒ膜と不要なタングステン（Ｗ）膜を除去
し、タングステン（Ｗ）からなる導電性膜（薄膜電極）
４を形成した（図２（ｂ））。

【０１５７】なお、タングステン（Ｗ）からなる導電性
膜（薄膜電極）４は、Ｃｒ膜を用いたリフトオフ法を用
いずに、ＳＦ₆ とＨ₂ を用いたドライエッチングによる
直接パターニングによって形成してもよい。

【０１５８】工程−３素子全面に、高解像度ポジ型電子線レジスト１１を塗布
した。ポジ型レジスト１１の厚さは５０ｎｍとした（図
３（ｃ））。

【０１５９】工程−４素子電極２、３のほぼ中央部を、該素子電極の対向面に
平行するように電子線１２で描画した（図３（ｄ））。

【０１６０】なお、上記電子線の描画には、実施例２で
作製した電子線露光装置を用い、スポットビーム（露光
装置電子源内の１つの電子放出素子を駆動）に対し、試
料ステージを動かす方法を用いた。

【０１６１】電子線の照射条件は、電子の加速電圧：２
０ｋｖ、照射量：約１μＣ／ｃｍ²とした。このように
して、ポジ型レジスト１１の一部に、主鎖切断を起こし
た変質部１３を形成した（図３（ｅ））。

【０１６２】工程−５電子線照射部のポジ型レジスト１１を現像液により除去
した（図３（ｆ））。

【０１６３】工程−６ドライエッチングガス１４により、導電性膜（薄膜電
極）４および基板１の一部をエッチングし（図４
（ｇ））、導電性膜（薄膜電極）４のほぼ中央部に狭間
隙を作製した（図４（ｈ））。その後、ポジ型レジスト
１１を除去した（図５（ｉ））。

【０１６４】工程−７アセトン分圧：１×１０^-2Ｐａ、矩形波パルス幅：１０
０μｓｅｃ、パルス間隔：１０ｍｓｅｃ、パルス波高
値：０〜１４Ｖまで５Ｖ／分で昇圧の条件下で活性化処
理を行った。このようにして、狭間隙部及びその近傍の
導電性膜（薄膜電極）４に炭素及び炭素化合物を堆積さ
せて電子放出部５を形成し、表面伝導型電子放出素子を
得た（図５（ｊ））。

【０１６５】［比較例１］次に、比較例１として、通電
フォーミング処理を行って作製した表面伝導型電子放出
素子の例について説明する。

【０１６６】まず、上記実施例３の工程−ａにより、素
子電極２、３を形成した。次に、Ｃｒ膜を全面にスパッ
タ法により成膜し、その上にレジストをスピンナーコー
トし、フォトマスクを用いて導電性膜形成のためのパタ
ーンを露光した。これを現像して不要なレジストを除去
し、エッチングにより不要なＣｒ膜を除去して開口部を
形成し、残りのレジストを除去した。この上に、有機Ｐ
ｄ錯体溶液（奥野製薬（株）製：ＣＣＰ４２３０）をス
ピンナーコートし、３００℃で１２分間熱処理してＰｄ
Ｏ膜を形成した。この塗布・焼成工程を７回繰り返し、
リフトオフによりＣｒ膜と不要なＰｄＯ膜を除去し、Ｐ
ｄＯからなる導電性膜（実施例３の薄膜電極４に対応）
を形成した（形態は図２（ｂ）と同様である。）。

【０１６７】続いて、以下に示すフォーミング処理を施
した。

【０１６８】素子電極２、３間にパルス電圧を印加し、
導電性膜の一部に電子放出部を形成した。印加した電圧
は、パルス幅：１ｍｓｅｃ、パルス間隔１０ｍｓｅｃの
三角波パルスであり、パルス高さは０Ｖ〜１４Ｖまで５
Ｖ／分で上昇させた。

【０１６９】その後、実施例３の工程−７に示す条件下
で活性化処理を行い、表面伝導型電子放出素子を得た。

【０１７０】上記のようにして実施例３および比較例１
の素子を複数個作製し、各素子の素子電流Ｉｆ及び放出
電流Ｉｅを図１０に示した測定系により測定した。印加
した電圧は、１４Ｖの矩形波パルスで、パルス幅０．１
ｍｓｅｃ、パルス間隔１０ｍｓｅｃとした。また、アノ
ード電極５４と素子との距離Ｈは２ｍｍ、引き出し電圧
は１ｋＶとした。

【０１７１】素子電流Ｉｆ及び放出電流Ｉｅの初期値お
よび駆動による変化は、素子毎に少しずつ異なるが、一
定時間駆動した後の電子放出効率（＝Ｉｅ／Ｉｆ）のば
らつきを比較すると、実施例３が比較例１に対し、約
１．５倍程度大きな値を示した。これは、素子の耐久性
が向上したことを示している。

【０１７２】また、一定時間駆動した後の電子放出効率
（＝Ｉｅ／Ｉｆ）のばらつきを比較したところ、実施例
３が比較例１の約２／３となっていた。

【０１７３】なお、薄膜状態での融点は不明であるが、
バルク金属としての融点は、タングステン（Ｗ）が３６
５５℃、Ｐｄが１５５５℃である。

【０１７４】［参考実施例１］次に、参考実施例１とし
て、実施例１で述べた市販されている電子線露光装置
（改造したもの）を用いて、図１に示した表面伝導型電
子放出素子を作製した例について説明する。

【０１７５】製造工程は、実施例３に示したものと同様
であるが、電子線露光装置として、スポットビームラス
タ走査方式の市販装置を改造したものを用い、また試料
ステージの移動は行わず、電子ビームを走査することに
より、図３（ｅ）における変質部１３を形成した。これ
以外は、実施例３に示した工程と同一とした。

【０１７６】この素子を参考実施例１に示した方法で測
定、評価したところ、一定時間駆動した後の電子放出効
率（＝Ｉｅ／Ｉｆ）及び電子放出効率のばらつきは、実
施例３の素子とほぼ同様であった。

【０１７７】即ち、本発明の電子線露光装置を用いた電
子線リソグラフィーによっても、十分特性の良い表面伝
導型電子放出素子が得られることがわかった。

【０１７８】［実施例４］本実施例は、実施例３と同様
にして、図１に示す表面伝導型電子放出素子を作製し
た。ただし、導電性膜（薄膜電極）４として、実施例１
で用いたタングステン（Ｗ）の代わりにＩｒを用いた。

【０１７９】この素子を比較例１に示した方法で測定、
評価したところ、一定時間駆動した後の電子放出効率
（＝Ｉｅ／Ｉｆ）は、実施例３の素子にはやや及ばない
ものの、比較例１の素子と比べると約１．２倍となっ
た。

【０１８０】なお、薄膜状態での融点は不明であるが、
バルク金属としてのＩｒの融点は２４５４℃である。

【０１８１】［実施例５］本実施例は、図１２に示す単
純マトリクス配置の電子源を作製した。電子源の一部の
平面図を図１８に示す。また、図中のＡ−Ａ’断面図を
図１９に示す。但し、図１８、図１９で同じ符号で示し
たものは、同じ部材を示す。ここで７１は基板、２と３
は素子電極、４は導電性膜である。７２は図１２のＤｘ
ｍに対応するＸ方向配線（下配線とも呼ぶ）、７３は図
１２のＤｙｎに対応するＹ方向配線（上配線とも呼
ぶ）、１５１は層間絶縁層、１５２は素子電極２と下配
線７２との電気的接続のためのコンタクトホールであ
る。

【０１８２】先ず、本実施例の電子源基板の製造方法
を、図２０及び図２１を用いて工程順に説明する。尚、
以下に説明する工程−ａ〜ｈは、それぞれ図２０の
（ａ）〜（ｄ）及び図２１の（ｅ）〜（ｈ）に対応す
る。

【０１８３】工程−ａ清浄化したガラス基体７１上に厚さ５ｎｍのＣｒ膜、厚
さ６００ｎｍのＡｕを順次積層し、フォトレジスト（ヘ
キスト社製、ＡＺ１３７０）をスピンナーにより回転、
塗布した後、フォトマスク像を露光、現像して下配線７
２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウ
エットエッチングして、所望の形状の下配線７２を形成
した。なお、基体７１の大きさは、実施例１で用いたも
のと同じ（約３０インチ）とした。

【０１８４】工程−ｂ次に、厚さ１００ｎｍのシリコン酸化膜からなる層間絶
縁層１５１を高周波スパッタ法により堆積した。

【０１８５】工程−ｃ工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１５２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層１５１をエッチング
してコンタクトホール１５２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
ＩｏｎＥｔｃｈｉｎｇ）法によった。

【０１８６】工程−ｄ素子電極間ギャップとなるべきパターンのフォトレジス
ト（日立化成社製、ＲＤ２０００Ｎ−４１）を形成し、
真空蒸着法によって厚さ５ｎｍのＴｉ、１００ｎｍのＮ
ｉを順次積層し、上記フォトレジストを有機溶剤で溶解
して余分のＮｉ膜をリフトオフ法により除去し、素子電
極２、３を形成した。なお、素子電極間隔Ｌは２μｍと
し、素子電極長さＷに相当する長さは２００μｍとし
た。

【０１８７】工程−ｅ素子電極２、３の上に上配線７３のフォトレジストパタ
ーンを形成した後、厚さ５ｎｍのＴｉ、３００ｎｍのＡ
ｕを順次真空蒸着法により堆積させ、リフトオフ法によ
り不要の部分を除去して所望の形状の上配線７３を形成
した。

【０１８８】工程−ｆ導電性膜のマスクを用いて厚さ１００ｎｍのＣｒ膜１５
３を真空蒸着法により堆積・パターニングした。その上
に、スパッタ法によりタングステン（Ｗ）を約１０ｎｍ
成膜した。

【０１８９】工程−ｇＣｒ膜１５３および導電性膜（薄膜電極）４を酸エッチ
ャントによりエッチングしてパターンを形成した。この
ようにして、素子電極２、３間にタングステン（Ｗ）か
らなる導電性膜（薄膜電極）４を形成した。

【０１９０】なお、ここではＣｒ膜１５３を用いたリフ
トオフ法により導電性膜（薄膜電極）４を形成したが
（工程−ｆ，ｇ）、ＳＦ₆ とＨ₂ を用いたドライエッチ
ングによる直接パターニングによって導電性膜（薄膜電
極）４を形成してもよい。

【０１９１】工程−ｈコンタクトホール１５２以外の部分にパターンを形成
し、真空蒸着法を用いて厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次堆積させた。リフトオフ法により不要
の部分を除去することにより、コンタクトホール１５２
を埋め込んだ。

【０１９２】続いて、実施例３の工程−３〜工程−７と
同様にして、電子線リソグラフィー及び活性化処理を行
い、電子放出部５を形成した（図２１（ｈ））。

【０１９３】このようにして、図１８に示したような単
純マトリクス配置の電子源が得られた。

【０１９４】［比較例２］次に、比較例２として、通電
フォーミング処理を行った表面伝導型電子放出素子を用
いた電子源を作製した例について説明する。

【０１９５】まず、上記実施例５の工程−ａ〜工程−ｅ
と同様にして、基体７１上に下配線７２、素子電極２、
３、上配線７３を形成した（図２０（ａ）〜（ｄ）、図
２１（ｅ））。

【０１９６】続いて、以下の工程を行った。

【０１９７】工程−ｆ導電性膜のマスクを用いて厚さ１００ｎｍのＣｒ膜１５
３を真空蒸着法により堆積・パターニングした。その上
に、有機パラジウム（奥野製薬社製、ＣＣＰ４２３０）
をスピンナーにより回転塗布し、３００℃で１０分間の
加熱焼成処理を施した。

【０１９８】工程−ｇＣｒ膜１５３および焼成後の導電性膜（実施例３の薄膜
電極４に対応）を酸エッチャントによりエッチングして
パターンを形成した。こうして形成されたＰｄ微粒子か
らなる導電性膜の膜厚は、１０ｎｍ、シート抵抗値Ｒｓ
は２×１０⁴ Ω／□であった。このＰｄ微粒子膜は、複
数の微粒子が集合した膜であった。

【０１９９】なお、Ｒｓは、厚さがｔ、幅がｗで長さが
ｌの薄膜の抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とおいたとき
の値である。

【０２００】工程−ｈコンタクトホール１５２以外の部分にパターンを形成
し、真空蒸着法を用いて厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次堆積させた。リフトオフ法により不要
の部分を除去することにより、コンタクトホール１５２
を埋め込んだ。続いて、比較例１と同様にしてフォーミ
ング処理および活性化処理を行った。

【０２０１】このようにして、図１８に示したような単
純マトリクス配置の電子源が得られた。

【０２０２】上記実施例５、比較例２の電子源に、図２
２に示すように引き出し電極２２４と蛍光板を取り付
け、全ての素子を時間順次に走査駆動した。表面伝導型
電子放出素子は印加電圧が一定の閥値以下ではほとんど
電流が流れず、電子放出も示さないという非線形な特性
を示す性質を利用し、駆動中のＸ方向配線に駆動パルス
を印加し、点灯するべき素子につながるＹ方向配線をグ
ランドレベルに、他のＹ方向配線をグランドレベルとパ
ルスの最大電圧の中程（半選択電圧）に設定することに
より、所望の位置の素子のみに電子を放出させることが
できる。

【０２０３】図２２の測定系を説明する。図２２におい
て、２３１は真空槽であり、不図示の排気系により、
６．７×１０^-5Ｐａ以下に排気されている。２３２は
窓、７１は複数の表面伝導型電子放出素子がマトリクス
配線された上記の電子源基板である。２３６、２３７は
それぞれＸ方向およびＹ方向ラインの駆動用配線であ
る。２３３は前記配線に適当なパルスを印加するドライ
バーである。２３４は引き出し電極で、アルミ製の枠に
透明電極のＩＴＯ薄膜を形成したガラスを嵌め込み、そ
の下面に蛍光体を塗布したものである。

【０２０４】素子に、駆動電圧１４Ｖ、半選択電圧７Ｖ
となるようにドライバー２３３で矩形波パルスを印加し
た。引き出し電圧は５ｋＶであった。

【０２０５】上記それぞれの電子源を一定時間駆動後、
窓２３２を通して、電子放出による蛍光体の発光を目視
で観測したところ、実施例５の電子源は、比較例２の電
子源に比べて２倍程度の輝度が認められた。

【０２０６】上記それぞれの電子源を用いて図１３に示
す表示パネルを構成し、本発明の画像表示装置を形成し
た。

【０２０７】上記工程で作製した電子源基板７１をリア
プレート８１に固定した後、電子源基板７１の５ｍｍ上
方に、フェースプレート８６（ガラス基体８３の内面に
蛍光膜８４とメタルバック８５が形成されている）を支
持枠８２を介して十分に位置合わせをして配置し、フェ
ースプレート８６、支持枠８２、リアプレート８１の接
合部にフリットガラスを塗布し、大気中で４００℃〜５
００℃で１０分以上焼成することで封着した。またリア
プレート８１への電子源基板７１の固定もフリットガラ
スで行なった。

【０２０８】本実施例では蛍光体はストライプ形状（図
１４（ａ）参照）を採用し、ブラックストライプの材料
としては黒鉛を主成分とする材料を用い、ガラス基体８
３に蛍光体を塗布する方法としてはスラリ−法を用い
た。

【０２０９】また、蛍光膜８４の内面側に設けられるメ
タルバック８５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（フィルミング）を行ない、その後Ａｌを
真空蒸着することで作製した。フェースプレート８６に
は、更に蛍光膜８４の導電性を高めるため、蛍光膜８４
の外面側に透明電極が設けられる場合もあるが、本実施
例では、メタルバック８５のみで十分な導電性が得られ
たため省略した。

【０２１０】約４．２×１０^-4Ｐａ程度の真空度で、不
図示の排気管をガスバーナーで熱することで融着し、外
囲器８８の封止を行なった。最後に、封止後の真空度を
維持するために、高周波加熱法でゲッター処理を行なっ
た。

【０２１１】以上のようにして作製した表示パネルの容
器外端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎ、および
高圧端子８７をそれぞれ必要な駆動系に接続し、画像形
成装置を完成した。各表面伝導型電子放出素子に容器外
端子Ｄｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じ、走査
信号および変調信号を不図示の信号発生手段によりそれ
ぞれ印加することにより、電子放出を行ない、高圧端子
８７を通じ、メタルバック８５に数ｋＶ以上の高圧を印
加し、電子ビームを加速し、蛍光膜８４に衝突させ、励
起・発光させた。

【０２１２】一定時間駆動後の画像の表示状態を目視で
観測したところ、比較例２で得た電子源を用いた場合に
比べ、実施例５で得た電子源を用いた場合は、良好な画
像表示が得られた。

【０２１３】［参考実施例２］次に、参考実施例２とし
て、参考実施例１で述べた市販されている電子線露光装
置（改造したもの）を用い、図１２に示す単純マトリク
ス配置の電子源を作製した例について説明する。

【０２１４】製造工程は、実施例５に示したものと同様
であるが、電子線露光装置として、参考実施例１で示し
たスポットビームラスク走査方式の市販装置を改造した
ものを用いた。また、多数の導電性膜（薄膜電極）４を
１つずつ一筆書き方式で描画した。なお、電子線の走査
範囲内を描画した後は、試料ステージを移動させること
で全面を描画した。これ以外は、実施例５に示した工程
と同一とした。

【０２１５】この電子源を比較例２に示した方法で測
定、評価したところ、実施例５の電子源とほぼ同様の特
性が得られた。

【０２１６】即ち、本実施例の電子線露光装置を用いた
電子線リソグラフィーによっても、十分特性の良い電子
源が得られることがわかった。

【０２１７】なお、上記の市販されている電子線露光装
置（改造品）を用いた電子線描画は、一筆書き方式を採
用していることから、また大面積試料に対応していない
ため、一定の走査領域を描画した後、試料ステージを移
動させる必要があることから、図２４に示した電子線露
光装置を用いる場合に比べ１００倍以上の時間を要し
た。

【０２１８】図２４に示した電子線露光装置は、該露光
装置で用いる電子源と、被電子線描画試料の大きさが等
しく、また表面伝導型電子放出素子の配列の仕方、位置
も等しいため、極めて短時間で容易に、すべての導電性
膜（薄膜電極）を一括描画することができることがわか
った。

【０２１９】［実施例６］本実施例は、図１に示した表
面伝導型電子放出素子を、図６〜図９の製造工程に従っ
て作製した例である。

【０２２０】工程−１絶縁性基体１に、素子電極用薄膜として厚さ５ｎｍのＴ
ｉ、厚さ２５ｎｍのＰｔを成膜した。これにレジストを
スピンナーコートし、電極パターン用マスクを用いて露
光、現像処理し、レジストの電極パターンを形成した。
エッチングにより余分な薄膜を除去した後、レジストを
除去し、素子電極２，３を得た（図６（ａ））。

【０２２１】工程−２素子全面に、高解像度ネガ型電子線レジスト２１を塗布
した。ネガ型レジストの厚さは５０ｎｍとした（図６
（ｂ））。

【０２２２】工程−３素子電極２，３のほぼ中央部を、該素子電極の対向面に
平行するように電子線２２で描画した（図７（ｃ））。
なお、上記電子線の描画には、実施例２で作製した電子
線露光装置を用い、スポットビーム（露光装置電子源内
の１つの電子放出素子を駆動）に対し、試料ステージを
動かす方法を用いた。電子線の照射条件は、電子の加速
電圧：２０ｋＶ、照射量：約１μＣ／ｃｍ² とした。こ
のようにして、ポジ型レジスト２１の一部に、硬化を起
こした変質部２３を形成した。（図７（ｄ））。

【０２２３】工程−４電子線照射部のネガ型レジスト２１を現像し、素子電極
２，３間に変質部２３のみを残した（図８（ｅ））。

【０２２４】工程−５素子電極２，３及び変質部２３を設けた基体１に、タン
グステン（Ｗ）を約１０ｎｍ堆積後、その上にレジスト
をスピンナーコートし、フォトマスクを用いて導電性膜
（薄膜電極）４形成のためのパターンを露光した。これ
を現像して不要なレジストを除去し、エッチングにより
不要なタングステン（Ｗ）膜を除去して、導電性膜（薄
膜電極）４を形成した（図８（ｆ））。

【０２２５】なお、タングステン（Ｗ）からなる導電性
膜（薄膜電極）４は、例えばＣｒ膜を用いたリフトオフ
法を用いて形成してもよい。

【０２２６】工程−６変質部２３及びこの上のタングステン（Ｗ）膜を除去し
た（図９（ｇ））。

【０２２７】工程−７アセトン分圧：１×１０^-2Ｐａ、矩形波パルス幅：１０
０μｓｅｃ、パルス間隔：１０ｍｓｅｃ、パルス波高
値：０〜１４Ｖまで５Ｖ／分で昇圧の条件下で活性化処
理を行った。このようにして、狭間隙部およびその近傍
の導電性膜（薄膜電極）４に炭素および炭素化合物を堆
積させて電子放出部５を形成し、表面伝導型電子放出素
子を得た（図９（ｈ））。

【０２２８】本実施例の素子を複数個作製し、各素子の
素子電流Ｉｆ及び放出電流Ｉｅを図１０に示した測定系
により比較例２に示した方法で同様に測定、評価した。

【０２２９】素子電流Ｉｆ及び放出電流Ｉｅの初期値お
よび駆動による変化は、素子毎に少しずつ異なるが、一
定時間駆動した後の電子放出効率（＝Ｉｅ／Ｉｆ）及び
そのばらつきは、実施例３の素子と同程度であった。

【０２３０】［実施例７］本実施例は、実施例６と同様
にして、図１に示す表面伝導型電子放出素子を作製した
例である。ただし、導電性膜（薄膜電極）４として、実
施例６で用いたタングステン（Ｗ）の代わりにＩｒを用
いた。

【０２３１】この素子を実施例６と同様に測定、評価し
たところ、一定時間駆動した後の電子放出率（＝Ｉｅ／
Ｉｆ）は、実施例６の素子にはやや及ばないものの、比
較例１の素子と比べると約１．２倍となった。

【０２３２】［実施例８］本実施例は、実施例５の工程
−ａ〜工程−ｅと同様にして、基体７１上に下配線７
２、素子電極２，３、上配線７３を形成した。次に、実
施例６の工程−２〜工程−７と同様にして、図ｌ８に示
したような単純マトリクス配線の電子源を作製した。

【０２３３】本実施例の電子源について図２３の測定系
で評価したところ、実施例５の電子源と同程度の輝度が
得られた。また、本実施例の電子源を用いて図１３に示
した表示パネルを構成し、本発明の画像形成装置を形成
したところ、良好な画像表示が得られた。

【０２３４】［実施例９］図２３は、実施例５及び実施
例８による本発明の表面伝導型電子放出素子を電子源と
して用いた画像形成装置（ディスプレイパネル）に、例
えばテレビジョン放送を初めとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した本発
明の画像形成装置の一例を示す図である。

【０２３５】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出カインターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入カインターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０２３６】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカ一等については説明を省略する。

【０２３７】以下、画像信号の流れに沿って各部の機能
を説明する。

【０２３８】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０２３９】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０２４０】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０２４１】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０２４２】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０２４３】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０２４４】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０２４５】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０２４６】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０２４７】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０２４８】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０２４９】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０２５０】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０２５１】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０２５２】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０２５３】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０２５４】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０２５５】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０２５６】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０２５７】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０２５８】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０２５９】以上、各部の機能を説明したが、図２３に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０２６０】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０２６１】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０２６２】図２３に示した表示装置は、本発明の技術
的思想に基づいて種々の変形が可能である。例えば図２
３の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。

【０２６３】本表示装置においては、とりわけ電子放出
素子を電子ビーム源とするディスプレイパネルの薄型化
が容易であるため、表示装置の奥行きを小さくすること
ができる。それに加えて、大面積化が容易で輝度が高く
視野角特性にも優れるため、臨場感あふれ迫力に富んだ
画像を視認性良く表示することが可能である。また、均
一な特性を有する多数の電子放出素子を備える電子源を
用いたことにより、従来の表示装置と比較して非常に均
一で明るい高品位なカラーフラットテレビが実現され
た。

【０２６４】

【発明の効果】以上説明したように、本発明によれば、
活性化処理前の亀裂（狭間隙部）の位置及び形状を均一
に制御することができる。このため、電子放出部の位置
及び形状を制御することができるとともに、従来のよう
に亀裂幅の不均一に伴う活性化不良の問題が解消され、
極めて良好な電子放出特性を有する電子放出素子を再現
性良く実現し得る。

【０２６５】また、通電フオーミング処理を必要としな
いため、亀裂形成が困難であった高融点物質を導電性膜
の材料に用いることができるとともに、より膜厚の大き
い導電性膜を用いることもでき、より安定な特性を有す
る電子放出素子が実現される。

【０２６６】さらに、電子源のサイズが大きくなって
も、上記亀裂（狭間隙部）の形成工程で用いる電子線描
画を、極めて短時間で容易に、かつ精度良く行うことが
でき、より均一な特性を有する電子源を実現することが
できる。

【０２６７】また、本発明による電子放出素子を複数用
いて構成した電子源、画像形成装置においては、該電子
源、画像形成装置が大型になっても均一な電子ビームが
得られ、輝度のばらつきの無い高品位な画像表示装置、
例えばカラーフラットテレビが実現されるとともに、よ
り耐久性の高い装置が実現される。実現される。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の一例を示す模式図
である。

【図２】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図３】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図４】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図５】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図６】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図７】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図８】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図９】本発明の電子放出素子の製造方法における第一
の実施形態を説明するための図である。

【図１０】本発明の電子放出素子の電子放出特性を評価
するための測定評価系の一例を示す概略構成図である。

【図１１】本発明の電子放出素子の電子放出特性を示す
図である。

【図１２】本発明の単純マトリクス配置の電子源の一例
を示す模式図である。

【図１３】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１４】表示パネルにおける蛍光膜の一例を示す模式
図である。

【図１５】本発明の画像形成装置にＮＴＳＣ方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。

【図１６】本発明の梯子型配置の電子源の一例を示す模
式図である。

【図１７】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１８】実施例３及び実施例６のマトリクス配線した
電子源の一部を示す模式図である。

【図１９】図１８のＡ−Ａ’断面模式図である。

【図２０】図１８の電子源の製造工程を示す図である。

【図２１】図１８の電子源の製造工程を示す図である。

【図２２】実施例３及び実施例６の電子源の測定評価系
を示す概略構成図である。

【図２３】実施例９の画像表示装置のブロック図であ
る。

【図２４】本発明における電子線露光装置の一例を示す
模式図である。

【図２５】従来例の表面伝導型電子放出素子の模式図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜（薄膜電極）５電子放出部１１ポジ型レジスト１２電子線１３電子線によりポジ型レジストが変質した部分１４ドライエッチングガス２１ネガ型レジスト２２電子線２３電子線によりネガ型レジストが変質した部分５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口１５１層間絶縁層１５２コンタクトホール１５３Ｃｒ膜２０１ディスプレイパネル３０１加速電圧３０２電子が通過するための開口３０３収束電極３０４電子が通過するための開口１００１ディスプレイパネルの駆動回路１００２ディスプレイコントローラ１００３マルチプレクサ１００４デコーダ１００５入出力インターフェース回路１００６ＣＰＵ１００７画像生成回路１００８、１００９、１０１０画像メモリーインター
フェース回路１０１１画像入力インターフェース回路１０１２、１０１３ＴＶ信号受信回路１０１４入力部

Claims

【特許請求の範囲】

【請求項１】基体上に一対の素子電極を形成する工程
と、素子電極間に導電性膜を形成する工程と、ポジ型レジストを用い、かつ電子放出素子が多数個配置
された電子源を有する電子線露光装置を用いた電子線リ
ソグラフィーにより、導電性膜に電子放出部となる狭間
隙を形成する工程とを有することを特徴とする電子放出
素子の製造方法。
【請求項２】基体上に一対の素子電極を形成する工程
と、素子電極間に導電性膜を形成する工程と、ネガ型レジストを用い、かつ電子放出素子が多数個配置
された電子源を有する電子線露光装置を用いた電子線リ
ソグラフィーにより、導電性膜に電子放出部となる狭間
隙を形成する工程とを有することを特徴とする電子放出
素子の製造方法。
【請求項３】電子線露光装置が、表面伝導型電子放出
素子が多数個配置された電子源を有する電子線露光装置
であることを特徴とする請求項１又は２に記載の電子放
出素子の製造方法。
【請求項４】前記狭間隙の電子放出部を形成する工程
の後に、有機物質のガス雰囲気中で素子電極間に電圧を
印加する活性化工程を行うことを特徴とする請求項１〜
３のいずれかに記載の電子放出素子の製造方法。
【請求項５】請求項１〜４のいずれかに記載の方法に
て製造されたことを特徴とする電子放出素子。
【請求項６】導電性膜の主成分が、タングステンであ
ることを特徴とする請求項５に記載の電子放出素子。
【請求項７】狭間隙が、０．５μｍ以下であることを
特徴とする請求項５又は６に記載の電子放出素子。
【請求項８】狭間隙に、炭素を主成分とする堆積物が
形成されていることを特徴とする請求項５〜７のいずれ
かに記載の電子放出素子。
【請求項９】電子放出素子が、表面伝導型電子放出素
子であることを特徴とする請求項５〜８のいずれかに記
載の電子放出素子。
【請求項１０】入力信号に応じて電子を放出する電子
源であって、基体上に、請求項５〜９のいずれかに記載
の電子放出素子を複数配置したことを特徴とする電子
源。
【請求項１１】前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項１０に記
載の電子源。
【請求項１２】前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項１０に記載の電
子源。
【請求項１３】請求項１０〜１２のいずれかに記載の
電子源を製造する方法であって、複数個の電子放出素子
を請求項１〜４のいずれかに記載の方法により製造する
ことを特徴とする電子源の製造方法。
【請求項１４】入力信号に基づいて画像を形成する装
置であって、少なくとも、請求項１０〜１２のいずれか
に記載の電子源と、該電子源から放出される電子線の照
射により画像を形成する画像形成部材とを有することを
特徴とする画像形成装置。
【請求項１５】請求項１４に記載の画像形成装置を製
造する方法であって、電子源を請求項１３に記載の方法
により製造することを特徴とする画像形成装置の製造方
法。