JP2000243777A - Ｉｃチップを基板に接合する方法 - Google Patents
Ｉｃチップを基板に接合する方法Info
- Publication number
- JP2000243777A JP2000243777A JP2000044330A JP2000044330A JP2000243777A JP 2000243777 A JP2000243777 A JP 2000243777A JP 2000044330 A JP2000044330 A JP 2000044330A JP 2000044330 A JP2000044330 A JP 2000044330A JP 2000243777 A JP2000243777 A JP 2000243777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bump
- metal
- solder
- photoresist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 はんだバンプをＩＣチップに形成する方法を
提供する。 【解決手段】 はんだバンプを、Ａｌ製のボンディング
部位に形成するために、はんだバンプ部位に最初にＵＢ
Ｍ層２１，２２，２３を形成する。ＩＣチップ上のキャ
ップ層１４をフォトレジストでコーティングしパターン
化してＵＢＭとＵＢＭ周囲のキャップ層の周辺部分を露
出させる。その後はんだペースト６２を塗布してリフロ
ーしてはんだバンプ７１を形成する。フォトレジストが
固くなり、硬化しリフローステップの後は除去しづらく
なるために、犠牲バッファ層２１が、フォトレジストマ
スク５１とキャップ層１４の間に配置され、フォトレジ
スト５１の除去を容易にする。
提供する。 【解決手段】 はんだバンプを、Ａｌ製のボンディング
部位に形成するために、はんだバンプ部位に最初にＵＢ
Ｍ層２１，２２，２３を形成する。ＩＣチップ上のキャ
ップ層１４をフォトレジストでコーティングしパターン
化してＵＢＭとＵＢＭ周囲のキャップ層の周辺部分を露
出させる。その後はんだペースト６２を塗布してリフロ
ーしてはんだバンプ７１を形成する。フォトレジストが
固くなり、硬化しリフローステップの後は除去しづらく
なるために、犠牲バッファ層２１が、フォトレジストマ
スク５１とキャップ層１４の間に配置され、フォトレジ
スト５１の除去を容易にする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置に関し、
特にシリコン、セラミック製の相互接続用基板あるいは
プリント回路基板上に、ＩＣチップを搭載するはんだバ
ンプによる相互接続技術に関する。
特にシリコン、セラミック製の相互接続用基板あるいは
プリント回路基板上に、ＩＣチップを搭載するはんだバ
ンプによる相互接続技術に関する。
【０００２】
【従来の技術】素子のパッケージを電気的に接続するこ
と及びこのパッケージをプリント回路基板等の相互接続
用基板上に電気的に接続して搭載するために、はんだバ
ンプによる相互接続が、電子部品の製造に幅広く用いら
れるようになっている。「相互接続用基板」という用語
は、電子部品をサポートするシリコンまたはセラミック
製基板のいくつかの形態を含む。本明細書においては、
これらのサポート部品は、一般的用語としてプリント配
線基板として説明する。
と及びこのパッケージをプリント回路基板等の相互接続
用基板上に電気的に接続して搭載するために、はんだバ
ンプによる相互接続が、電子部品の製造に幅広く用いら
れるようになっている。「相互接続用基板」という用語
は、電子部品をサポートするシリコンまたはセラミック
製基板のいくつかの形態を含む。本明細書においては、
これらのサポート部品は、一般的用語としてプリント配
線基板として説明する。
【０００３】最新技術によるコンポーネントのパッケー
ジは、小型軽量化されており微細なパターンのはんだバ
ンプを用いて、プリント回路基板の表面に搭載されてい
る。通常、「はんだバンプ」あるいは「はんだパッド」
は、プリント配線基板上に形成され、そしてコンポーネ
ントパッケージは、この「はんだバンプ」の配列に対し
鏡面対称に配列されて、コンポーネントパッケージがそ
の上に置されて合わさるようになっている。そしてこの
組立体を加熱することによりはんだを溶融し、はんだバ
ンプと相互に接続した構造を構成することにより完成品
とされる。この技術はフリップチップ技術で用いられ、
この技術においてはコンポーネントパッケージ内のＩＣ
チップの表面に接合用パッドあるいはバンプを具備し、
チップはプリント配線基板上に逆にさして搭載される。
ジは、小型軽量化されており微細なパターンのはんだバ
ンプを用いて、プリント回路基板の表面に搭載されてい
る。通常、「はんだバンプ」あるいは「はんだパッド」
は、プリント配線基板上に形成され、そしてコンポーネ
ントパッケージは、この「はんだバンプ」の配列に対し
鏡面対称に配列されて、コンポーネントパッケージがそ
の上に置されて合わさるようになっている。そしてこの
組立体を加熱することによりはんだを溶融し、はんだバ
ンプと相互に接続した構造を構成することにより完成品
とされる。この技術はフリップチップ技術で用いられ、
この技術においてはコンポーネントパッケージ内のＩＣ
チップの表面に接合用パッドあるいはバンプを具備し、
チップはプリント配線基板上に逆にさして搭載される。
【０００４】はんだバンプは、組み立てる前にＩ／Ｏ接
点用パッドの列上に形成される。接点用パッドの列には
んだを局部的にすなわち選択的に形成することを容易に
するために、パッドの表面ははんだのウェッティング性
を具備しなければならない。したがって、接合される素
子上の接合用部位にはまず、バンプ下の金属領域（unde
r bump metallization：ＵＢＭ）が形成される。その
後、通常スズベースのはんだ、たとえばスズ−鉛やスズ
−アンチモンが、このＵＢＭの上に形成される。
点用パッドの列上に形成される。接点用パッドの列には
んだを局部的にすなわち選択的に形成することを容易に
するために、パッドの表面ははんだのウェッティング性
を具備しなければならない。したがって、接合される素
子上の接合用部位にはまず、バンプ下の金属領域（unde
r bump metallization：ＵＢＭ）が形成される。その
後、通常スズベースのはんだ、たとえばスズ−鉛やスズ
−アンチモンが、このＵＢＭの上に形成される。
【０００５】はんだバンプを、ＩＣチップと相互接続用
基板に形成する様々な方法がある。もっとも一般的な方
法としては、はんだペーストのパターンをスクリーンま
たはステンシルを介してプリントし、その後このステン
シルを取り除いてはんだをリフローさせることである。
ペーストを使用しない同様なアプローチにおいては、は
んだをシャドーマスクを介してＵＢＭ上に蒸着すること
である。両方の方法とも、さらに狭い相互接続用ピッチ
の需要に適合するためにステンシルあるいはマスク内の
特徴物が小さくなるにつれて、信頼性の問題が増してく
る。一般的に、ステンシルとシャドーマスクの技術は、
バンプのピッチが２００μｍ以上のオーダーのアプリケ
ーションに限定される。
基板に形成する様々な方法がある。もっとも一般的な方
法としては、はんだペーストのパターンをスクリーンま
たはステンシルを介してプリントし、その後このステン
シルを取り除いてはんだをリフローさせることである。
ペーストを使用しない同様なアプローチにおいては、は
んだをシャドーマスクを介してＵＢＭ上に蒸着すること
である。両方の方法とも、さらに狭い相互接続用ピッチ
の需要に適合するためにステンシルあるいはマスク内の
特徴物が小さくなるにつれて、信頼性の問題が増してく
る。一般的に、ステンシルとシャドーマスクの技術は、
バンプのピッチが２００μｍ以上のオーダーのアプリケ
ーションに限定される。
【０００６】厚いフォトレジストパターンとはんだをこ
のパターン上に蒸着することにより、さらに微細なパタ
ーンが形成でき、その後、リフトオフ技術を用いて不要
な部分を除去している。しかし、大きな基板上に均一な
層を蒸着することは、高価な装置を必要としさらにまた
適正な蒸着速度を達成するためには高濃度の鉛を含有の
はんだ組成に通常限定されてしまう。
のパターン上に蒸着することにより、さらに微細なパタ
ーンが形成でき、その後、リフトオフ技術を用いて不要
な部分を除去している。しかし、大きな基板上に均一な
層を蒸着することは、高価な装置を必要としさらにまた
適正な蒸着速度を達成するためには高濃度の鉛を含有の
はんだ組成に通常限定されてしまう。
【０００７】はんだバンプは、電気メッキあるいは無電
解メッキを用いて微細なピッチ列に形成することもでき
る。この両方の技術は、はんだバンプを規定するために
光リソグラフィ技術を用い、そして正確な場所に微細な
線のバンプパターンを形成することができる。しかし、
電解メッキプロセス及び無電解メッキプロセスは別の信
頼性の問題を引き起こしてしまう。これらのプロセスは
非常にクリーンな処理環境と超クリーンで電気的に活性
な基板表面を必要とし、その結果コストと複雑性が増し
てしまう。
解メッキを用いて微細なピッチ列に形成することもでき
る。この両方の技術は、はんだバンプを規定するために
光リソグラフィ技術を用い、そして正確な場所に微細な
線のバンプパターンを形成することができる。しかし、
電解メッキプロセス及び無電解メッキプロセスは別の信
頼性の問題を引き起こしてしまう。これらのプロセスは
非常にクリーンな処理環境と超クリーンで電気的に活性
な基板表面を必要とし、その結果コストと複雑性が増し
てしまう。
【０００８】はんだバンプの形成に対する近年の提案
は、光リソグラフの微細な特徴物と精度とを、はんだペ
ースト技術の単純性とを組み合わせることである。はん
だバンプの部位を規定するＵＢＭを形成した後、基板を
厚いフォトレジスト層でコーティングする。その後はん
だバンプのパターンを露出し、フォトレジストを現像し
て厚いパターン化されたマスクを残す。フォトレジスト
マスク内の開口は、所望のバンプのサイズよりは大きく
形成され、これにより最終バンプのはんだペーストから
十分なはんだの容量を得る。はんだペーストがフォトレ
ジストマスクの開口内に従来の手法により形成される。
は、光リソグラフの微細な特徴物と精度とを、はんだペ
ースト技術の単純性とを組み合わせることである。はん
だバンプの部位を規定するＵＢＭを形成した後、基板を
厚いフォトレジスト層でコーティングする。その後はん
だバンプのパターンを露出し、フォトレジストを現像し
て厚いパターン化されたマスクを残す。フォトレジスト
マスク内の開口は、所望のバンプのサイズよりは大きく
形成され、これにより最終バンプのはんだペーストから
十分なはんだの容量を得る。はんだペーストがフォトレ
ジストマスクの開口内に従来の手法により形成される。
【０００９】はんだペーストを加熱してリフローさせ、
はんだバンプをＵＢＭのウェッティング性のある表面に
のみ自己整合させる。その後このフォトレジストを除去
する。この方法による過剰なはんだのフローと、短絡の
危険性が回避できるが、その理由はフォトレジストマス
クは各バンプ部位を切り離しリフローの間その場所に留
まるからである。この技術を用いて２００μｍ以下のは
んだバンプピッチパターンが高い信頼性でもって形成で
きる。しかしこの技術の欠点は、はんだバンプが形成さ
れた後フォトレジストマスクを除去することが難しい点
である。これは、リフローステップの間フォトレジスト
の熱により誘起された短絡に起因する。このことは特に
高融点のはんだ材料が用いられた場合に当てはまること
である。
はんだバンプをＵＢＭのウェッティング性のある表面に
のみ自己整合させる。その後このフォトレジストを除去
する。この方法による過剰なはんだのフローと、短絡の
危険性が回避できるが、その理由はフォトレジストマス
クは各バンプ部位を切り離しリフローの間その場所に留
まるからである。この技術を用いて２００μｍ以下のは
んだバンプピッチパターンが高い信頼性でもって形成で
きる。しかしこの技術の欠点は、はんだバンプが形成さ
れた後フォトレジストマスクを除去することが難しい点
である。これは、リフローステップの間フォトレジスト
の熱により誘起された短絡に起因する。このことは特に
高融点のはんだ材料が用いられた場合に当てはまること
である。
【００１０】プレポリマ材料が加熱と照射の両方の下で
架橋を形成することは公知である。光リソグラフィー技
術においては、プレポリマ材料は化学線の照射の下で所
定レベルの架橋が発生するよう選択される。このレベル
は、露出した材料がフォトマスクとして機能するために
は十分頑強であるが、後のプロセスで容易に除去できる
ようにするレベルででなければならない。架橋がフォト
レジスト材料の設計レベルを越えた場合にはその除去は
困難となることがある。
架橋を形成することは公知である。光リソグラフィー技
術においては、プレポリマ材料は化学線の照射の下で所
定レベルの架橋が発生するよう選択される。このレベル
は、露出した材料がフォトマスクとして機能するために
は十分頑強であるが、後のプロセスで容易に除去できる
ようにするレベルででなければならない。架橋がフォト
レジスト材料の設計レベルを越えた場合にはその除去は
困難となることがある。
【００１１】フォトレジスト材料は、その材料が意図し
た以上に過酷な熱的処理にさらされる場合には粘りけの
あるコーティング層を形成することが知られている。従
って、フォトレジストマスクははんだのリフローステッ
プの間、その場所に残されたときには過剰に架橋を形成
し除去するのが難しくなると予想される。さらに、一般
的なアプリケーションにおいては、はんだバンプが形成
されるＩＣチップは、（通常ポリイミド製の）キャップ
層でもってコーティングされる。このフォトレジスト用
ポリマーは、加熱されるとポリイミドに固着し架橋を形
成する。
た以上に過酷な熱的処理にさらされる場合には粘りけの
あるコーティング層を形成することが知られている。従
って、フォトレジストマスクははんだのリフローステッ
プの間、その場所に残されたときには過剰に架橋を形成
し除去するのが難しくなると予想される。さらに、一般
的なアプリケーションにおいては、はんだバンプが形成
されるＩＣチップは、（通常ポリイミド製の）キャップ
層でもってコーティングされる。このフォトレジスト用
ポリマーは、加熱されるとポリイミドに固着し架橋を形
成する。
【００１２】ＩＣキャップ層に損傷を与えずにフォトレ
ジスト層を除去することは問題が多い。多くの場合、ウ
ェッティング性の溶剤では不十分である。フォトレジス
トのドライエッチング即ちアッシングはより有効である
が、現像し固化したフォトレジストとキャッピング層と
の間のドライエッチングの選択性は小さい。はんだバン
ププロセスをエポキシ−ガラス製の相互接続用基板に形
成した場合には同じ問題が発生する。
ジスト層を除去することは問題が多い。多くの場合、ウ
ェッティング性の溶剤では不十分である。フォトレジス
トのドライエッチング即ちアッシングはより有効である
が、現像し固化したフォトレジストとキャッピング層と
の間のドライエッチングの選択性は小さい。はんだバン
ププロセスをエポキシ−ガラス製の相互接続用基板に形
成した場合には同じ問題が発生する。
【００１３】
【発明が解決しようとする課題】本発明は、従来のはん
だバンププロセスにおいてフォトレジストプロセスの非
適合性の問題を解決する新たなはんだバンプの形成方法
を提供することである。
だバンププロセスにおいてフォトレジストプロセスの非
適合性の問題を解決する新たなはんだバンプの形成方法
を提供することである。
【００１４】
【課題を解決するための手段】本発明によれば、バッフ
ァ層が、ＩＣ（相互接続用基板）とフォトレジスト層と
の間に形成される。このバッファ層はフォトレジスト層
がその下の層の表面に固着するのを阻止するような金属
製の薄い層である。このバッファ層は容易に堆積しかつ
容易に除去することができる。このバッファ層によりそ
の下の層を保護し、フォトレジストを除去するためにプ
ラズマエッチングを採用することができる。本発明の一
実施例においては、バッファ層を形成するステップは、
ＵＢＭを形成するステップと一体で行うことができる。
ァ層が、ＩＣ（相互接続用基板）とフォトレジスト層と
の間に形成される。このバッファ層はフォトレジスト層
がその下の層の表面に固着するのを阻止するような金属
製の薄い層である。このバッファ層は容易に堆積しかつ
容易に除去することができる。このバッファ層によりそ
の下の層を保護し、フォトレジストを除去するためにプ
ラズマエッチングを採用することができる。本発明の一
実施例においては、バッファ層を形成するステップは、
ＵＢＭを形成するステップと一体で行うことができる。
【００１５】
【発明の実施の形態】図１において、ＩＣチップ基板の
一部は１１で、フィールド酸化物層は１２で、アルミ製
接点は１３で示されている。ポリイミド製のキャップ層
は１４で示されている。接合用の部位でもあるアルミ製
接点１３は、レベル間金属相互接続あるいは基板、例え
ばソース、ドレイン、ウィンドウ、接点である。下にあ
る半導体構造の詳細は、本発明の必須事項でないために
図示していない。
一部は１１で、フィールド酸化物層は１２で、アルミ製
接点は１３で示されている。ポリイミド製のキャップ層
は１４で示されている。接合用の部位でもあるアルミ製
接点１３は、レベル間金属相互接続あるいは基板、例え
ばソース、ドレイン、ウィンドウ、接点である。下にあ
る半導体構造の詳細は、本発明の必須事項でないために
図示していない。
【００１６】本発明の目的は、アルミ製の接合部位であ
るアルミ製接点１３の表面に、はんだのボールあるいは
バンプを形成することである。はんだは、アルミ製接点
に対しウェッティング性を与えることはないので、この
はんだバンプ形成の第１ステップは、ＵＢＭを形成する
ことである。ＵＢＭで使用される金属は、アルミによく
接着する層と通常スズはんだの形成によりウェッティン
グ性が与えられる層を含む。これらの要件を満たす層構
造は、チタンとクロムと銅の合成物である。
るアルミ製接点１３の表面に、はんだのボールあるいは
バンプを形成することである。はんだは、アルミ製接点
に対しウェッティング性を与えることはないので、この
はんだバンプ形成の第１ステップは、ＵＢＭを形成する
ことである。ＵＢＭで使用される金属は、アルミによく
接着する層と通常スズはんだの形成によりウェッティン
グ性が与えられる層を含む。これらの要件を満たす層構
造は、チタンとクロムと銅の合成物である。
【００１７】アルミに接着するために、チタンを最初に
堆積し、クロム／銅をこのチタンの上に堆積し、銅をこ
のクロム／銅の上に堆積して、はんだウェッティング性
のある表面を提供する。クロム／銅は、チタン層と銅層
との間の遷移（組成がなだらかに変化する）層を形成す
る。はんだ合金は、銅を分解し、チタンからウェッティ
ング性を奪ってしまう。そのためチタン層の直接上に形
成された銅製の薄い層は、分解して融解はんだ（molten
solder）となり、その後このはんだはチタン層からウ
ェッティング性を奪ってしまう。はんだとＵＢＭとの間
のインタフェースの完全性を維持するために、クロムと
銅の合成物（例えば遷移層）あるいは合金層がチタン層
と銅層との間に用いられる。別法として、ＵＢＭは、Ｃ
ｒ、またはＣｒ／Ｃｕ、またはＣｕを含んでもよい。他
のＵＢＭ材料も使用することができる。
堆積し、クロム／銅をこのチタンの上に堆積し、銅をこ
のクロム／銅の上に堆積して、はんだウェッティング性
のある表面を提供する。クロム／銅は、チタン層と銅層
との間の遷移（組成がなだらかに変化する）層を形成す
る。はんだ合金は、銅を分解し、チタンからウェッティ
ング性を奪ってしまう。そのためチタン層の直接上に形
成された銅製の薄い層は、分解して融解はんだ（molten
solder）となり、その後このはんだはチタン層からウ
ェッティング性を奪ってしまう。はんだとＵＢＭとの間
のインタフェースの完全性を維持するために、クロムと
銅の合成物（例えば遷移層）あるいは合金層がチタン層
と銅層との間に用いられる。別法として、ＵＢＭは、Ｃ
ｒ、またはＣｒ／Ｃｕ、またはＣｕを含んでもよい。他
のＵＢＭ材料も使用することができる。
【００１８】前述した層は、従来どおりスパッタリング
で形成されるが、これらを堆積するためのいくつかの別
の方法も利用可能である。Ｃｒ−Ｃｕ層は、ＣｒＣｕ合
金のターケットからスパッタリングで形成されるか、あ
るいはＣｒのターゲットを用いてスパッタリングし、そ
の後Ｃｕのターゲットに変更してスパッタリングで形成
することもできる。
で形成されるが、これらを堆積するためのいくつかの別
の方法も利用可能である。Ｃｒ−Ｃｕ層は、ＣｒＣｕ合
金のターケットからスパッタリングで形成されるか、あ
るいはＣｒのターゲットを用いてスパッタリングし、そ
の後Ｃｕのターゲットに変更してスパッタリングで形成
することもできる。
【００１９】ＵＢＭ用の複数の層は、順番に堆積して図
２に示すような合成積層構造を形成する。本発明の一実
施例においては、これらの層は、チタンターゲットとク
ロムターゲットと銅ターゲットを含むスパッタリング装
置内でスパッタリングで形成される。スパッタリング技
術は従来公知である。金属層を堆積する他の技術とし
て、例えば蒸着、メッキ等を用いることができる。
２に示すような合成積層構造を形成する。本発明の一実
施例においては、これらの層は、チタンターゲットとク
ロムターゲットと銅ターゲットを含むスパッタリング装
置内でスパッタリングで形成される。スパッタリング技
術は従来公知である。金属層を堆積する他の技術とし
て、例えば蒸着、メッキ等を用いることができる。
【００２０】第１層２１は、厚さが５００〜５０００Å
で好ましくは１０００〜３０００Åのチタン製である。
チタンは、アルミ製接点１３とポリイミド製のキャップ
層によく接着する。チタン層は通常のはんだ用合金では
ウェッティング性を有しない。この特徴の重要性を次に
説明する。
で好ましくは１０００〜３０００Åのチタン製である。
チタンは、アルミ製接点１３とポリイミド製のキャップ
層によく接着する。チタン層は通常のはんだ用合金では
ウェッティング性を有しない。この特徴の重要性を次に
説明する。
【００２１】第２層２２は、はんだウェッティング性と
チタン層（第１層２１）と後で形成される銅層（第３層
２３）のとの間に金属組織学的に安定した界面を与える
ために、Ｃｒ／Ｃｕの薄い遷移層である。第２層２２は
スパッタリングで形成され、その厚さは１０００〜５０
００Åのオーダーで好ましくは２０００〜３０００Åで
ある。
チタン層（第１層２１）と後で形成される銅層（第３層
２３）のとの間に金属組織学的に安定した界面を与える
ために、Ｃｒ／Ｃｕの薄い遷移層である。第２層２２は
スパッタリングで形成され、その厚さは１０００〜５０
００Åのオーダーで好ましくは２０００〜３０００Åで
ある。
【００２２】第３層２３は、銅層でその厚さは１０００
〜１００００Åで好ましくは２０００〜６０００Åであ
る。銅層である第３層２３は、はんだバンプ用に通常使
用されるはんだ材料に対しウェッティング性を有する。
スズのはんだと銅の共晶混合物の融点は低くはんだ温度
において銅の表面ははんだバンプ内で分解して、物理的
電気的に安定した結合を形成する。すべての銅が分解し
てはんだ層内に入り込んだ場合でも、はんだは依然とし
てＣｒ／Ｃｕ層に接着しそれにウェッティング性を与え
る。
〜１００００Åで好ましくは２０００〜６０００Åであ
る。銅層である第３層２３は、はんだバンプ用に通常使
用されるはんだ材料に対しウェッティング性を有する。
スズのはんだと銅の共晶混合物の融点は低くはんだ温度
において銅の表面ははんだバンプ内で分解して、物理的
電気的に安定した結合を形成する。すべての銅が分解し
てはんだ層内に入り込んだ場合でも、はんだは依然とし
てＣｒ／Ｃｕ層に接着しそれにウェッティング性を与え
る。
【００２３】図２は、オプションとしての金製の第４層
２４が銅層（第３層２３）の表面に形成されて銅表面の
酸化を防止している。この金製の第４層２４の厚さは、
５００〜３０００Åで好ましくは１０００〜２０００Å
である。
２４が銅層（第３層２３）の表面に形成されて銅表面の
酸化を防止している。この金製の第４層２４の厚さは、
５００〜３０００Åで好ましくは１０００〜２０００Å
である。
【００２４】図３に示すように、エッチング用マスク３
１がはんだバンプ領域をマスクするために形成される。
このエッチング用マスク３１は、従来のフォトレジスト
で、下の層の表面の上にフォトレジストをスピニングし
て、このフォトレジストを化学線照射によりパターン化
することにより形成される。酸化物製のハードマスクの
ような、別のマスキング技術も用いることができる。
１がはんだバンプ領域をマスクするために形成される。
このエッチング用マスク３１は、従来のフォトレジスト
で、下の層の表面の上にフォトレジストをスピニングし
て、このフォトレジストを化学線照射によりパターン化
することにより形成される。酸化物製のハードマスクの
ような、別のマスキング技術も用いることができる。
【００２５】フォトマスク３１を金製の第４層２４に配
置することにより、第３層２３は従来のエッチング剤を
用いてエッチングされる。金をエッチングする溶剤は、
シアン化カリウム／フェリシアン溶剤と、ヨウ化物溶
剤、王水を含む。銅は、例えば塩化鉄またはフッ酸とク
ロム酸カリウムの混合物でエッチングされる。銅／クロ
ム製の第２層２２のエッチングステップは、上の銅層に
損傷を与えないで行わなければならない。適切なエッチ
ング剤は、水酸化ナトリウム、フェリシアン化カリウム
の基本溶剤に、水酸化アンモニウムのような銅の錯化剤
（copper compexing agent）を添加して、パシベーショ
ン層の形成を阻止するものである。
置することにより、第３層２３は従来のエッチング剤を
用いてエッチングされる。金をエッチングする溶剤は、
シアン化カリウム／フェリシアン溶剤と、ヨウ化物溶
剤、王水を含む。銅は、例えば塩化鉄またはフッ酸とク
ロム酸カリウムの混合物でエッチングされる。銅／クロ
ム製の第２層２２のエッチングステップは、上の銅層に
損傷を与えないで行わなければならない。適切なエッチ
ング剤は、水酸化ナトリウム、フェリシアン化カリウム
の基本溶剤に、水酸化アンモニウムのような銅の錯化剤
（copper compexing agent）を添加して、パシベーショ
ン層の形成を阻止するものである。
【００２６】上記のプロセスは、除去プロセスであり、
米国特許出願０８／８２５９２３（出願日が０４／０２
／９７）に開示されたものと類似である。ＵＢＭパッド
を規定するシャドーマスクを用いるような他の多層構造
もＵＢＭ技術も用いることができる。しかし微細なピッ
チのはんだバンプ列を形成するシャドーマスク技術の限
界点はすでに上記したとおりである。
米国特許出願０８／８２５９２３（出願日が０４／０２
／９７）に開示されたものと類似である。ＵＢＭパッド
を規定するシャドーマスクを用いるような他の多層構造
もＵＢＭ技術も用いることができる。しかし微細なピッ
チのはんだバンプ列を形成するシャドーマスク技術の限
界点はすでに上記したとおりである。
【００２７】本発明の一実施例によれば、チタン層であ
る第１層２１がバリア層として機能するようその場所に
残される。これを図４に示す。
る第１層２１がバリア層として機能するようその場所に
残される。これを図４に示す。
【００２８】図５において、フォトレジストマスク５１
をその後公知のフォトレジスト技術を用いて形成する。
このマスク５１は、表面上にフォトレジストをスピニン
グし、適宜の化学線放射でフォトレジストをパターン化
することにより形成される。はんだバンプ部位は、ＵＢ
Ｍを露出するためにパターン化し、その際所望の大きさ
のはんだバンプを形成するために十分な量のはんだペー
ストを与えるために、ＵＢＭよりもより広い範囲に形成
する。通常はんだペーストをはんだにリフローするため
には、体積で約５０％収縮する。従ってフォトレジスト
マスク内のウィンドウ５２の面積と、このフォトレジス
トマスクの時間と高さ（すなわち厚さ）は、所望のはん
だペースト体積を近似し、はんだバンプ体積の２倍にし
なければならない。
をその後公知のフォトレジスト技術を用いて形成する。
このマスク５１は、表面上にフォトレジストをスピニン
グし、適宜の化学線放射でフォトレジストをパターン化
することにより形成される。はんだバンプ部位は、ＵＢ
Ｍを露出するためにパターン化し、その際所望の大きさ
のはんだバンプを形成するために十分な量のはんだペー
ストを与えるために、ＵＢＭよりもより広い範囲に形成
する。通常はんだペーストをはんだにリフローするため
には、体積で約５０％収縮する。従ってフォトレジスト
マスク内のウィンドウ５２の面積と、このフォトレジス
トマスクの時間と高さ（すなわち厚さ）は、所望のはん
だペースト体積を近似し、はんだバンプ体積の２倍にし
なければならない。
【００２９】はんだバンプが球状と仮定した場合には、
１００μｍ（直径）のはんだバンプは、はんだペースト
が約３３mil3必要である。はんだバンプとフォトレジス
トマスクを分離するためのスペースを残しフォトレジス
トの除去を容易にしマスク開口の適正なアスペクト比を
提供する。開口の幅（直径）／はんだボールの幅（直
径）の適正な比率は、１．１〜２．０である。
１００μｍ（直径）のはんだバンプは、はんだペースト
が約３３mil3必要である。はんだバンプとフォトレジス
トマスクを分離するためのスペースを残しフォトレジス
トの除去を容易にしマスク開口の適正なアスペクト比を
提供する。開口の幅（直径）／はんだボールの幅（直
径）の適正な比率は、１．１〜２．０である。
【００３０】マスク開口（はんだペースト）の体積は、
はんだバンプの体積の２倍であると仮定し、フォトレジ
ストマスクの厚さをｔ、フォトレジストマスク内の開口
の直径をｄ１とすると、はんだバンプの直径ｄ２は次式
で表される。 π（ｄ１／２）2ｔ＝２（４／３）π（ｄ２）3
はんだバンプの体積の２倍であると仮定し、フォトレジ
ストマスクの厚さをｔ、フォトレジストマスク内の開口
の直径をｄ１とすると、はんだバンプの直径ｄ２は次式
で表される。 π（ｄ１／２）2ｔ＝２（４／３）π（ｄ２）3
【００３１】ｄ１＝（１．１〜２．０）ｄ２すると、こ
れはその結果ｔ＝（０．３〜１．１）ｄ２である。
れはその結果ｔ＝（０．３〜１．１）ｄ２である。
【００３２】フォトレジストマスク内のウィンドウ５２
内をその後従来の標準手法によりはんだペーストで充填
する。図６はこのステップを表し、従来のスクイギーで
あるアプリケータ６１がペーストを塗布する状態が示さ
れている。このアプリケータ６１ははんだペースト６２
を塗布するための様々な適宜の方法の代表例である。
内をその後従来の標準手法によりはんだペーストで充填
する。図６はこのステップを表し、従来のスクイギーで
あるアプリケータ６１がペーストを塗布する状態が示さ
れている。このアプリケータ６１ははんだペースト６２
を塗布するための様々な適宜の方法の代表例である。
【００３３】図７は、はんだリフローステップの後のは
んだバンプ７１を示す。このリフロー条件は使用される
ペーストにより変動する。例えば、比率が６３／３７の
Ｓｎ／Ｐｂ、あるいは９５／５のＳｎ／Ｓｂを用いる。
通常の熱処理は液相線よりも約１５℃低い温度に３分間
で到達するよう加熱し、その後さらに３０秒加熱して液
相線より２０〜３０℃以上の温度に上げその後室温に急
速に（約２分で）冷却することにより行う。
んだバンプ７１を示す。このリフロー条件は使用される
ペーストにより変動する。例えば、比率が６３／３７の
Ｓｎ／Ｐｂ、あるいは９５／５のＳｎ／Ｓｂを用いる。
通常の熱処理は液相線よりも約１５℃低い温度に３分間
で到達するよう加熱し、その後さらに３０秒加熱して液
相線より２０〜３０℃以上の温度に上げその後室温に急
速に（約２分で）冷却することにより行う。
【００３４】通常のリフロー状態においては、フォトレ
ジストマスク５１内のポリマーは、さらに架橋して固化
し、ポリイミド製のキャップ層１４にねっちりと接着す
る。このような接着は、第１層２１により図７の構造体
の中では回避される。このフォトレジストマスクは、従
来の湿式溶融フォトレジストストリッパ（例として５０
℃に加熱されたＰＲＳ１０００）により除去され、その
後残留ポリマーを除去するために標準のプラズマエッチ
ングが行われる。このプラズマエッチングは、第１層２
１の場所を除いて下のポリイミド製のキャップ層１４を
浸食する。かくして第１層２１が存在することにより比
較的シビアなフォトレジスト除去ステップは、下の基板
に損傷を与えずに行うことができる。これによりフォト
レジストの完全な除去が行われる。
ジストマスク５１内のポリマーは、さらに架橋して固化
し、ポリイミド製のキャップ層１４にねっちりと接着す
る。このような接着は、第１層２１により図７の構造体
の中では回避される。このフォトレジストマスクは、従
来の湿式溶融フォトレジストストリッパ（例として５０
℃に加熱されたＰＲＳ１０００）により除去され、その
後残留ポリマーを除去するために標準のプラズマエッチ
ングが行われる。このプラズマエッチングは、第１層２
１の場所を除いて下のポリイミド製のキャップ層１４を
浸食する。かくして第１層２１が存在することにより比
較的シビアなフォトレジスト除去ステップは、下の基板
に損傷を与えずに行うことができる。これによりフォト
レジストの完全な除去が行われる。
【００３５】フォトレジストマスクを除去した後、第１
層２１がはんだバンプとＵＢＭをマスクとして用いて除
去される。この第１層２１は、標準のウェットエッチプ
ロセスを用いてエッチングで除去される。Ｔｉの場合に
は、第１層２１は、１：３比率のＨ2Ｏのエチレングリ
コール内の２．５％ＨＦで除去することができる。その
結果得られた構造体を図８に示し基板表面８１は化粧洗
浄される。
層２１がはんだバンプとＵＢＭをマスクとして用いて除
去される。この第１層２１は、標準のウェットエッチプ
ロセスを用いてエッチングで除去される。Ｔｉの場合に
は、第１層２１は、１：３比率のＨ2Ｏのエチレングリ
コール内の２．５％ＨＦで除去することができる。その
結果得られた構造体を図８に示し基板表面８１は化粧洗
浄される。
【００３６】第１層２１を形成する別の方法は当業者に
は公知である。かくしてコストの安い方法は、第１層２
１の形成とＵＢＭを一体に行うことである。チタン層は
第１層２１として選択されるが、その理由ははんだはチ
タンにウェッティング性を与えないからである。この特
徴は重要であり、これにより表面張力が図７に示すよう
にはんだバンプを形成する。このアプローチは、第１層
２１が導電性であり、ＵＢＭの一部であることを必要と
する。しかし他の選択的手段により、第１層２１は非導
電性で第１層２１はＵＢＭを露出するよう選択的に形成
することもできる。
は公知である。かくしてコストの安い方法は、第１層２
１の形成とＵＢＭを一体に行うことである。チタン層は
第１層２１として選択されるが、その理由ははんだはチ
タンにウェッティング性を与えないからである。この特
徴は重要であり、これにより表面張力が図７に示すよう
にはんだバンプを形成する。このアプローチは、第１層
２１が導電性であり、ＵＢＭの一部であることを必要と
する。しかし他の選択的手段により、第１層２１は非導
電性で第１層２１はＵＢＭを露出するよう選択的に形成
することもできる。
【００３７】本発明の別の実施例は、基板を非ウェッテ
ィング性の金属でコーティングして、フォトレジストの
はんだペーストマスクを形成する前に、あるいはその後
に、光リソグラフ技術を用いてＵＢＭを露出させること
である。この場合、はんだペーストマスクは、ＵＢＭ領
域から第１層２１の材料を除去するのに用いることがで
きる。この実施例を図９〜１２に示す。
ィング性の金属でコーティングして、フォトレジストの
はんだペーストマスクを形成する前に、あるいはその後
に、光リソグラフ技術を用いてＵＢＭを露出させること
である。この場合、はんだペーストマスクは、ＵＢＭ領
域から第１層２１の材料を除去するのに用いることがで
きる。この実施例を図９〜１２に示す。
【００３８】図９は、図３の直後の状態を示し、エッチ
ング用マスク３１が残っている状態の構造を示す。第１
層２１は、第１の実施例におけるバッファ層として残さ
れるが、これは他の第２層２２〜第４層２４とともに基
板からエッチングで除去される。これは減算方法（subt
ractive method）としてＵＢＭを形成する通常のシーケ
ンスである。
ング用マスク３１が残っている状態の構造を示す。第１
層２１は、第１の実施例におけるバッファ層として残さ
れるが、これは他の第２層２２〜第４層２４とともに基
板からエッチングで除去される。これは減算方法（subt
ractive method）としてＵＢＭを形成する通常のシーケ
ンスである。
【００３９】バッファ層９１が、図１０に示すようにそ
の後ブランケット堆積される。好ましくはこの層は非ウ
ェッティング性の材料製である。本明細書において「非
ウェッティング性材料」とは、はんだによりウェッティ
ング性を有さない材料を意味する。このような材料は、
アルミ、チタン、モリブデン、タングステン等が含まれ
る。バッファ層９１の厚さは、重要ではない。バッファ
層として機能するために十分厚くすべきであるが、しか
し除去を容易にするためには薄くすべきである。０．１
〜５μｍの範囲が妥当である。はんだペーストのフォト
レジストマスク９２をその後、図１１に示すように塗布
する。フォトレジストマスク９２をその場所におくこと
によりバッファ層９１の露出部分がエッチングで除去さ
れる。ウェットエッチング（例、ＨＦまたはＰＡＥエッ
チング）がアルミ用に用いることができる。その後得ら
れた構造体を図１２に示し、バッファ層９１がフォトレ
ジストマスク９２の下にある。残りのプロセスは、第１
の実施例で示したとおりである。
の後ブランケット堆積される。好ましくはこの層は非ウ
ェッティング性の材料製である。本明細書において「非
ウェッティング性材料」とは、はんだによりウェッティ
ング性を有さない材料を意味する。このような材料は、
アルミ、チタン、モリブデン、タングステン等が含まれ
る。バッファ層９１の厚さは、重要ではない。バッファ
層として機能するために十分厚くすべきであるが、しか
し除去を容易にするためには薄くすべきである。０．１
〜５μｍの範囲が妥当である。はんだペーストのフォト
レジストマスク９２をその後、図１１に示すように塗布
する。フォトレジストマスク９２をその場所におくこと
によりバッファ層９１の露出部分がエッチングで除去さ
れる。ウェットエッチング（例、ＨＦまたはＰＡＥエッ
チング）がアルミ用に用いることができる。その後得ら
れた構造体を図１２に示し、バッファ層９１がフォトレ
ジストマスク９２の下にある。残りのプロセスは、第１
の実施例で示したとおりである。
【００４０】バッファ層を上記したようにパターン化す
るためにはんだペースト用のフォトレジストマスクを使
用することは、便利でありプロセスのコストを低減す
る。しかし、図１２で記載してステップで露出したキャ
ップ層が、厚いはんだペーストマスクが除去されたとき
に、損傷を受けやすいような場合が発生する。従って、
別々のフォトレジストステップでバッファ層９１をパタ
ーン化し、ＵＢＭのみを露出させることがある場合では
好ましい。この場合、この構造体は、図１２に示したの
と同一であるが、バッファ層はキャップ層をカバーした
状態にある。
るためにはんだペースト用のフォトレジストマスクを使
用することは、便利でありプロセスのコストを低減す
る。しかし、図１２で記載してステップで露出したキャ
ップ層が、厚いはんだペーストマスクが除去されたとき
に、損傷を受けやすいような場合が発生する。従って、
別々のフォトレジストステップでバッファ層９１をパタ
ーン化し、ＵＢＭのみを露出させることがある場合では
好ましい。この場合、この構造体は、図１２に示したの
と同一であるが、バッファ層はキャップ層をカバーした
状態にある。
【００４１】
【実施例】ＵＢＭ層２１〜２４の堆積が、Sputtered Fi
lms Inc.の Endeavor cluster tool で行われた。その
後、このコーティングされたウェハを従来のリソグラフ
技術でパターン化した。ウェハを接着促進剤例えばＨＭ
ＤＳとともに、ＹＥＳ蒸気プライムオーブン内に５分間
おいた。このウェハをＭＴＩFlexifabトラック上で、５
μｍ厚さのＡＺ４６２０のフォトレジストでスピンコー
ティングし、１００℃で１分間ソフトベイクした。パタ
ーンが、ＧＣＡステッパ露光システムを用いてレジスト
内で露出された（ｔ＝３０秒、または２００分）。その
後、ＡＺ４００ｋのディベロッパで現像（ｔ＝２分）し
た。
lms Inc.の Endeavor cluster tool で行われた。その
後、このコーティングされたウェハを従来のリソグラフ
技術でパターン化した。ウェハを接着促進剤例えばＨＭ
ＤＳとともに、ＹＥＳ蒸気プライムオーブン内に５分間
おいた。このウェハをＭＴＩFlexifabトラック上で、５
μｍ厚さのＡＺ４６２０のフォトレジストでスピンコー
ティングし、１００℃で１分間ソフトベイクした。パタ
ーンが、ＧＣＡステッパ露光システムを用いてレジスト
内で露出された（ｔ＝３０秒、または２００分）。その
後、ＡＺ４００ｋのディベロッパで現像（ｔ＝２分）し
た。
【００４２】ウェハを１３０℃のホットプレート上で２
分間エッチングする前にハードベイクした。銅層とＣｒ
／Ｃｕ層をその後エッチングしフォトレジストを除去し
た。はんだペースト用のフォトレジストマスクを、上記
したフォトレジスト手順を用いて形成しそしてこのはん
だペーストを従来のアプリケータを用いて、パターン化
されたマスク上に形成した。このはんだペースト用のフ
ォトレジストマスクは、約１００μｍの厚さではんだペ
ースト用の開口は約１６０μｍの直径を有する。その後
はんだペーストを加熱窒素中でリフローさせて直径が約
１２０μｍのはんだバンプを形成した。その後フォトレ
ジストをＰＲＳ１０００内で３０分間、１００℃で除去
し、その後プラズマストリップで残留したフォトレジス
トを除去した。その後チタン層を１／３水とエチレング
リコールの溶剤中で、２．５％のＨＦを用いてエッチン
グで除去した。その結果得られたウェハは、選択的に形
成されたＵＢＭと、包囲している表面が洗浄されたはん
だバンプを有する。
分間エッチングする前にハードベイクした。銅層とＣｒ
／Ｃｕ層をその後エッチングしフォトレジストを除去し
た。はんだペースト用のフォトレジストマスクを、上記
したフォトレジスト手順を用いて形成しそしてこのはん
だペーストを従来のアプリケータを用いて、パターン化
されたマスク上に形成した。このはんだペースト用のフ
ォトレジストマスクは、約１００μｍの厚さではんだペ
ースト用の開口は約１６０μｍの直径を有する。その後
はんだペーストを加熱窒素中でリフローさせて直径が約
１２０μｍのはんだバンプを形成した。その後フォトレ
ジストをＰＲＳ１０００内で３０分間、１００℃で除去
し、その後プラズマストリップで残留したフォトレジス
トを除去した。その後チタン層を１／３水とエチレング
リコールの溶剤中で、２．５％のＨＦを用いてエッチン
グで除去した。その結果得られたウェハは、選択的に形
成されたＵＢＭと、包囲している表面が洗浄されたはん
だバンプを有する。
【図１】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例の第１ステップを表す図。
成を行う本発明の一実施例の第１ステップを表す図。
【図２】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例の第２ステップを表す図。
成を行う本発明の一実施例の第２ステップを表す図。
【図３】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第３ステップを表す図。
成を行う本発明の一実施例のの第３ステップを表す図。
【図４】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第４ステップを表す図。
成を行う本発明の一実施例のの第４ステップを表す図。
【図５】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第５ステップを表す図。
成を行う本発明の一実施例のの第５ステップを表す図。
【図６】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第６ステップを表す図。
成を行う本発明の一実施例のの第６ステップを表す図。
【図７】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第７ステップを表す図。
成を行う本発明の一実施例のの第７ステップを表す図。
【図８】フォトレジストマスキングとはんだバンプの形
成を行う本発明の一実施例のの第８ステップを表す図。
成を行う本発明の一実施例のの第８ステップを表す図。
【図９】フォトレジストマスキングとはんだバンプの形
成を行う本発明の他の実施例の第４ステップを表す図。
成を行う本発明の他の実施例の第４ステップを表す図。
【図１０】フォトレジストマスキングとはんだバンプの
形成を行う本発明の他の実施例の第５ステップを表す
図。
形成を行う本発明の他の実施例の第５ステップを表す
図。
【図１１】フォトレジストマスキングとはんだバンプの
形成を行う本発明の他の実施例の第６ステップを表す
図。
形成を行う本発明の他の実施例の第６ステップを表す
図。
【図１２】フォトレジストマスキングとはんだバンプの
形成を行う本発明の他の実施例の第７ステップを表す
図。
形成を行う本発明の他の実施例の第７ステップを表す
図。
１１ ＩＣチップ基板 １２ フィールド酸化物層 １３ アルミ製接点 １４ キャップ層 ２１ 第１層 ２２ 第２層 ２３ 第３層 ２４ 第４層 ３１ エッチング用マスク ５１ フォトレジストマスク ５２ ウィンドウ ６１ アプリケータ ６２ はんだペースト ７１ はんだバンプ ８１ 基板表面 ９１ バッファ層 ９２ フォトレジストマスク
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 イノン デガニ アメリカ合衆国、08904 ニュージャージ ー、ハイランド パーク、クリーブランド アベニュー 10 (72)発明者 ディーン ポール コッシブズ アメリカ合衆国、08826 ニュージャージ ー、グレン ガードナー、グレン アベニ ュー 18
Claims (12)
- 【請求項１】 キャップ層（１４）とこのキャップ層上
に複数のアルミ製接合用部位を具備するＩＣチップを支
持用基板に接合する方法において、 （Ａ） バンプ下金属領域（ＵＢＭ：２１，２２，２
３）を、アルミ製接合用部位（１３）上に選択的に形成
するステップと、 （Ｂ） バッファ層（２１）を前記キャップ層（１４）
上に堆積するステップと、 （Ｃ） 前記バンプ下金属領域の一部を露出するために
前記バッファ層（２１）をパターン化するステップと、 （Ｄ） 前記バッファ層（２１）上にフォトレジストマ
スク（５１）を形成するステップと、 前記フォトレジストマスク（５１）は、前記バンプ下金
属領域を露出する開口部分（５２）を有してキャップ層
（１４）の上に形成され、 （Ｅ） 前記フォトレジストマスクの開口部分（５２）
をはんだペースト（６２）で充填するステップと、 （Ｆ） 前記バンプ下金属領域上にはんだバンプ（７
１）を形成するために、前記はんだペースト（６２）を
リフローさせるステップと、 （Ｇ） 前記フォトレジストマスク（５１）を除去する
ステップと、 （Ｈ） 前記バッファ層（２１）を除去するステップと
からなることを特徴とするＩＣチップを基板に接合する
方法。 - 【請求項２】 前記バッファ層（２１）の一部は前記バ
ンプ下金属領域の一部であることを特徴とする請求項１
記載の方法。 - 【請求項３】 前記バンプ下金属領域は、少なくとも２
つの金属層（２１、２２）からなる積層構造体であり、 前記金属層の１つは、前記バッファ層（２１）を形成す
るために前記キャップ層（１４）の上に延在することを
特徴とする請求項２記載の方法。 - 【請求項４】 前記バンプ下金属領域は、Ｔｉ層、Ｃｒ
／Ｃｕ層、Ｃｕ層からなる積層構造体であり、 前記Ｔｉ層は、前記バッファ層（２１）を形成するため
に、前記キャップ層の上に延在することを特徴とする請
求項３記載の方法。 - 【請求項５】 前記キャップ層（１４）は、ポリイミド
製であることを特徴とする請求項１記載の方法。 - 【請求項６】 キャップ層と、このキャップ層上に複数
のアルミ製接合用部位を具備するＩＣチップを支持用基
板に接合する方法において、 （Ａ） 前記ＩＣチップをカバーするために、金属製バ
ッファ層（２１）を形成するステップと、 （Ｂ） 前記バッファ層（２１）の上にバンプ下金属領
域層（２１、２２，２３）を形成するステップと、 （Ｃ） 前記アルミ製ボンディング部位の少なくとも一
部をカバーし、前記バッファ層の一部を露出させるため
に前記バンプ下金属領域層をパターン化するステップ
と、 （Ｄ） 前記バッファ層（２１）の上に、フォトレジス
トマスク（５１）を形成するステップと、 前記フォトレジストマスクの開口部分（５２）が前記バ
ンプ下金属領域層を露出させ、 （Ｅ） 前記フォトレジストマスクの開口部分（５２）
をはんだペースト（６２）で充填するステップと、 （Ｆ） 前記バンプ下金属領域上にはんだバンプを形成
するために、前記はんだペーストをリフローさせるステ
ップと、 （Ｇ） 前記フォトレジストマスク（５１）を除去する
ステップと、 （Ｈ） 前記バッファ層（２１）の露出した部分を除去
するステップとからなることを特徴とするＩＣチップを
基板に接合する方法。 - 【請求項７】 前記バッファ層（２１）は、はんだに対
しウェッティング性を有しない材料を含むことを特徴と
する請求項６記載の方法。 - 【請求項８】 前記フォトレジストマスクの開口部分
（５２）は、前記バンプ下金属領域層を包囲する前記バ
ッファ層の周辺領域を露出させることを特徴とする請求
項６記載の方法。 - 【請求項９】 キャップ層と、このキャップ層上に複数
のアルミ製接合用部位を具備するＩＣチップを支持用基
板に接合する方法において、 （Ａ） バンプ下の金属領域（ＵＢＭ）を、アルミ製接
合用部位に選択的に形成するステップと、 （Ｂ） 前記ＩＣチップと、前記バンプ下金属領域上に
金属層をブランケット堆積するステップと、 （Ｃ） 前記金属層の上にパターン化されたフォトレジ
ストマスクを形成するステップと、 前記フォトレジストマスクの開口部分が、前記バンプ下
金属領域上の金属層を露出させ、 （Ｄ） 前記パターン化されたフォトレジストマスクを
エッチングマスクとして用いて、前記バンプ下金属領域
上の前記金属層の一部をエッチングで除去するステップ
と、 （Ｅ） 前記フォトレジストマスクの開口部分を、はん
だペーストで充填するステップと、 （Ｆ） 前記バンプ下金属領域上にはんだバンプを形成
するために、前記はんだペーストをリフローさせるステ
ップと、 （Ｇ） 前記フォトレジストマスクを除去するステップ
と、 （Ｈ） 前記金属層を除去するステップとからなること
を特徴とするＩＣチップを基板に接合する方法。 - 【請求項１０】 前記第１のバンプ下金属領域層は、は
んだに対しウェッティング性を有しない材料を含むこと
を特徴とする請求項９記載の方法。 - 【請求項１１】 前記キャップ層はポリイミド製である
ことを特徴とする請求項１０記載の方法。 - 【請求項１２】 前記フォトレジストマスクの開口部分
は、前記バンプ下金属領域を包囲する前記キャップ層の
周辺領域を露出させることを特徴とする請求項９記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/256,443 US6232212B1 (en) | 1999-02-23 | 1999-02-23 | Flip chip bump bonding |
| US09/256443 | 1999-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243777A true JP2000243777A (ja) | 2000-09-08 |
| JP3588027B2 JP3588027B2 (ja) | 2004-11-10 |
Family
ID=22972258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044330A Expired - Lifetime JP3588027B2 (ja) | 1999-02-23 | 2000-02-22 | Ｉｃチップを基板に接合する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6232212B1 (ja) |
| EP (1) | EP1032030B1 (ja) |
| JP (1) | JP3588027B2 (ja) |
| KR (1) | KR100712772B1 (ja) |
| SG (1) | SG84568A1 (ja) |
| TW (1) | TW445554B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300864B2 (en) | 2003-10-22 | 2007-11-27 | Samsung Electronics Co., Ltd. | Method for forming solder bump structure |
| JP2009278132A (ja) * | 2005-08-23 | 2009-11-26 | Taiwan Semiconductor Manufacturing Co Ltd | 配線構造の製造方法 |
| JP2023143968A (ja) * | 2014-07-07 | 2023-10-06 | マクセル株式会社 | 配列用マスク |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW556329B (en) * | 1999-02-26 | 2003-10-01 | Hitachi Ltd | Wiring board, its production method, semiconductor device and its production method |
| JP3287328B2 (ja) | 1999-03-09 | 2002-06-04 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6861345B2 (en) * | 1999-08-27 | 2005-03-01 | Micron Technology, Inc. | Method of disposing conductive bumps onto a semiconductor device |
| US6570251B1 (en) * | 1999-09-02 | 2003-05-27 | Micron Technology, Inc. | Under bump metalization pad and solder bump connections |
| KR100311975B1 (ko) * | 1999-12-16 | 2001-10-17 | 윤종용 | 반도체소자 및 그 제조방법 |
| EP1990832A3 (en) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| TW459362B (en) * | 2000-08-01 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Bump structure to improve the smoothness |
| WO2002027786A1 (en) | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US6759319B2 (en) * | 2001-05-17 | 2004-07-06 | Institute Of Microelectronics | Residue-free solder bumping process |
| US6624521B2 (en) | 2001-07-20 | 2003-09-23 | Georgia Tech Research Corp. | Flip chip design on a coplanar waveguide with a pseudo-coaxial ground bump configuration |
| KR100426897B1 (ko) * | 2001-08-21 | 2004-04-30 | 주식회사 네패스 | 솔더 터미널 및 그 제조방법 |
| US6740427B2 (en) * | 2001-09-21 | 2004-05-25 | Intel Corporation | Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same |
| US6853076B2 (en) * | 2001-09-21 | 2005-02-08 | Intel Corporation | Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same |
| DE60217251T2 (de) * | 2001-10-10 | 2007-07-12 | Rohm And Haas Co. | Verbessertes Verfahren zur Herstellung von Lithiumborohydrid |
| TW521406B (en) * | 2002-01-07 | 2003-02-21 | Advanced Semiconductor Eng | Method for forming bump |
| US6756294B1 (en) | 2002-01-30 | 2004-06-29 | Taiwan Semiconductor Manufacturing Company | Method for improving bump reliability for flip chip devices |
| TW530402B (en) * | 2002-03-01 | 2003-05-01 | Advanced Semiconductor Eng | Bump process |
| US7727777B2 (en) * | 2002-05-31 | 2010-06-01 | Ebrahim Andideh | Forming ferroelectric polymer memories |
| US6897141B2 (en) * | 2002-10-23 | 2005-05-24 | Ocube Digital Co., Ltd. | Solder terminal and fabricating method thereof |
| DE10250778B3 (de) | 2002-10-30 | 2004-03-04 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils |
| TWI236093B (en) * | 2002-12-30 | 2005-07-11 | Advanced Semiconductor Eng | Bumping process |
| US20040241906A1 (en) * | 2003-05-28 | 2004-12-02 | Vincent Chan | Integrated circuit package and method for making same that employs under bump metalization layer |
| TWI221323B (en) * | 2003-06-30 | 2004-09-21 | Advanced Semiconductor Eng | Bumping process |
| TWI229436B (en) * | 2003-07-10 | 2005-03-11 | Advanced Semiconductor Eng | Wafer structure and bumping process |
| US20050167837A1 (en) * | 2004-01-21 | 2005-08-04 | International Business Machines Corporation | Device with area array pads for test probing |
| TWI254995B (en) * | 2004-01-30 | 2006-05-11 | Phoenix Prec Technology Corp | Presolder structure formed on semiconductor package substrate and method for fabricating the same |
| US20060160267A1 (en) * | 2005-01-14 | 2006-07-20 | Stats Chippac Ltd. | Under bump metallurgy in integrated circuits |
| US20060205200A1 (en) * | 2005-03-08 | 2006-09-14 | Dominick Richiuso | Low capacitance solder bump interface structure |
| US7381634B2 (en) * | 2005-04-13 | 2008-06-03 | Stats Chippac Ltd. | Integrated circuit system for bonding |
| JP4671844B2 (ja) * | 2005-05-27 | 2011-04-20 | 株式会社日立産機システム | ブロワ |
| KR100790447B1 (ko) * | 2006-06-30 | 2008-01-02 | 주식회사 하이닉스반도체 | 플립 칩 본딩 패키지의 범프 형성방법 |
| TWI419242B (zh) * | 2007-02-05 | 2013-12-11 | 南茂科技股份有限公司 | 具有加強物的凸塊結構及其製造方法 |
| US7767586B2 (en) * | 2007-10-29 | 2010-08-03 | Applied Materials, Inc. | Methods for forming connective elements on integrated circuits for packaging applications |
| US8492892B2 (en) * | 2010-12-08 | 2013-07-23 | International Business Machines Corporation | Solder bump connections |
| JP5928366B2 (ja) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
| US20150072515A1 (en) * | 2013-09-09 | 2015-03-12 | Rajendra C. Dias | Laser ablation method and recipe for sacrificial material patterning and removal |
| US10418540B2 (en) | 2017-11-28 | 2019-09-17 | International Business Machines Corporation | Adjustment of qubit frequency through annealing |
| US10170681B1 (en) | 2017-11-28 | 2019-01-01 | International Business Machines Corporation | Laser annealing of qubits with structured illumination |
| US10355193B2 (en) | 2017-11-28 | 2019-07-16 | International Business Machines Corporation | Flip chip integration on qubit chips |
| US10340438B2 (en) | 2017-11-28 | 2019-07-02 | International Business Machines Corporation | Laser annealing qubits for optimized frequency allocation |
| US11895931B2 (en) | 2017-11-28 | 2024-02-06 | International Business Machines Corporation | Frequency tuning of multi-qubit systems |
| KR102624169B1 (ko) * | 2019-06-24 | 2024-01-12 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 반도체 패키지 |
| US11302537B2 (en) | 2020-04-01 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with conductive adhesive layer and method for forming the same |
| CN113540017B (zh) * | 2021-06-30 | 2024-04-09 | 佛山市国星光电股份有限公司 | 一种igbt模块封装结构及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
| JPH0252436A (ja) * | 1988-08-17 | 1990-02-22 | Shimadzu Corp | ハンダバンプ製造方法 |
| EP0469216B1 (en) * | 1990-07-31 | 1994-12-07 | International Business Machines Corporation | Method of forming metal contact pads and terminals on semiconductor chips |
| US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
| US5503286A (en) * | 1994-06-28 | 1996-04-02 | International Business Machines Corporation | Electroplated solder terminal |
| KR100367702B1 (ko) * | 1995-03-20 | 2003-04-07 | 유나이티브 인터내셔널 리미티드 | 티타늄장벽층을포함하는솔더범프제조방법및구조 |
| JP3413020B2 (ja) * | 1996-07-17 | 2003-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
| US5937320A (en) * | 1998-04-08 | 1999-08-10 | International Business Machines Corporation | Barrier layers for electroplated SnPb eutectic solder joints |
-
1999
- 1999-02-23 US US09/256,443 patent/US6232212B1/en not_active Expired - Lifetime
-
2000
- 2000-02-17 SG SG200000865A patent/SG84568A1/en unknown
- 2000-02-18 EP EP00301175A patent/EP1032030B1/en not_active Expired - Lifetime
- 2000-02-21 KR KR1020000008193A patent/KR100712772B1/ko not_active Expired - Lifetime
- 2000-02-22 JP JP2000044330A patent/JP3588027B2/ja not_active Expired - Lifetime
- 2000-04-08 TW TW089103182A patent/TW445554B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300864B2 (en) | 2003-10-22 | 2007-11-27 | Samsung Electronics Co., Ltd. | Method for forming solder bump structure |
| JP2009278132A (ja) * | 2005-08-23 | 2009-11-26 | Taiwan Semiconductor Manufacturing Co Ltd | 配線構造の製造方法 |
| JP2023143968A (ja) * | 2014-07-07 | 2023-10-06 | マクセル株式会社 | 配列用マスク |
| JP7712327B2 (ja) | 2014-07-07 | 2025-07-23 | マクセル株式会社 | 配列用マスク |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100712772B1 (ko) | 2007-04-30 |
| KR20000071360A (ko) | 2000-11-25 |
| EP1032030B1 (en) | 2011-06-22 |
| SG84568A1 (en) | 2001-11-20 |
| EP1032030A3 (en) | 2002-01-02 |
| EP1032030A2 (en) | 2000-08-30 |
| JP3588027B2 (ja) | 2004-11-10 |
| US6232212B1 (en) | 2001-05-15 |
| TW445554B (en) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| US6597069B1 (en) | Flip chip metallization | |
| US6586322B1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| US5767010A (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
| US6111321A (en) | Ball limiting metalization process for interconnection | |
| US6426281B1 (en) | Method to form bump in bumping technology | |
| US7199036B2 (en) | Under-bump metallization layers and electroplated solder bumping technology for flip-chip | |
| US6251501B1 (en) | Surface mount circuit device and solder bumping method therefor | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| US6696356B2 (en) | Method of making a bump on a substrate without ribbon residue | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| JP3503739B2 (ja) | 半導体デバイスの製造方法 | |
| EP0950259A1 (en) | Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures | |
| JPH0715910B2 (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| US7906425B2 (en) | Fluxless bumping process | |
| JPH07201871A (ja) | 金属コンタクト形成方法 | |
| JP3267167B2 (ja) | 半導体装置とその製造方法 | |
| JPH0945691A (ja) | チップ部品用ハンダバンプ及びその製造方法 | |
| JP2003297866A (ja) | フリップチップ型ｉｃの製造方法 | |
| JPH01128549A (ja) | 半田バンプの製造方法 | |
| HK1036523B (en) | Solder bump fabrication methods and structure including a titanium barrier layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3588027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |