JPH01128549A - 半田バンプの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 フリップチップタイプの半導体素子に半田バンプを製造
する方法に関し、 半導体素子に悪影響を及ぼすことなく半田バンプを製造
することを目的とし、 該製造方法が、電極パッドがパターン形成されている半
導体基板の上に感光性のレジスト膜を被覆する工程と、
該レジスト膜を露光・現像して前記電極のみを露出させ
る工程と、メタルマスクを用い、該電極パッド上に半田
蒸着膜を形成する工程と、前記メタルマスクを除去した
後、レジストを溶解除去して半導体チップ上に半田バン
プを形成する工程とを含んで半田バンプを構成する。

〔産業上の利用分野〕

本発明はフリップチップタイプの半導体素子に半田バン
プを製造する方法に関する。

大量の情報を高速に処理する必要性から、情報処理装置
は装置の小形化と大容量化が進められている。

こ＼で、ＩＣ，ＬＳＩなどの半導体装置は情報処理装置
の主構成部品であり、小形大容量化を実現するために素
子構成と外装の両面から改良が進められている。

すなわち、配線パターンの微細化と半導体形成領域の微
小化とにより単位素子の小形化が行われ、ＩＣよりＬＳ
Ｉへ、またＬＳＩよりＶＬＳＩへと大容量化が行われて
いる。

また、パッシベーション技術の進歩によりハーメチック
シールパッケージの必要性が減少し、半導体チップに直
接に端子電極を設けたフリップチップタイプの半導体素
子が実用化されようとしている。

本発明はこのフリップチップタイプの半導体素子への半
田バンプの形成法に関するものである。

〔従来の技術〕

フリップチップタイプの半導体素子はパターン形成の行
われているチップ面上に外部の配線基板に回路接続を行
う電極パッド（以下略してパッド）がマトリックス状に
多数形成されており、このパッドに半田バンプ（以下略
してバンプ）が形成されているが、チップ面積に対して
パッドの数が多いこと＼、３０μｍ程度の高さを必要と
するためにバンプ相互間の絶縁の確保が難しく、製造に
当たって歩留まりが悪い。

例えば、１０璽諷角のチップの片面に径２００μｍのバ
ンプが２１個づつ計４４１個形成れているＬＳＩの場合
には、バンプの繰り返しピッチは４００　μｍであり、
バンプ間の間隔は２００μｍに過ぎない。

か＼るバンプの形成法として、 ■　半田蒸着法、 ■　半田ボールの接着法、 ■　スクリーン印刷法、 などが試みられているが、量産工程に適している方法は
半田蒸着法である。

すなわち、半田ボール接着法は予め形成されている半田
ボールをチップのパッドに位置合わせした後、加熱して
溶着する方法であるが、多大の工数が必要で量産に適し
ているとは言えない。

また、スクリーン印刷法はバンプ相互の間隔が狭いため
に、乾燥・焼成の段階でパターンが崩れて相互短絡が起
こるため、実用的な方法であるとは言えない。

以上のことから半田蒸着法が最も適した方法であると言
える。

さて、当初蒸着法によりバンプを形成する方法として直
接にメタルマスクを用いて半田を蒸着することが行われ
た。

こ＼で、半田の構成材料としてはインジウム・鉛（Ｉｎ
−Ｐｂ）合金、インジウム・錫（Ｉｎ−Ｓｎ）合金。

錫・鉛（Ｓｎ−Ｐｂ）合金などを挙げることができる。

第２図は工程を示す断面図であって、半導体基板（略し
てウェハ）上に形成されている多数のチップ１の上には
同図（Ａ）に示すように集積回路の電極であるパッド２
が一定の間隔を隔て＼マトリックス状にパターン形成さ
れている。

これに同図（Ｂ）に示すようにメタルマスク３を正確に
位置合′わせして半田の蒸着が行われている。

こ＼で、真空蒸着は大形の坩堝を抵抗加熱して行う関係
で、メタルマスクをウェハの下側に装着して行われてい
るが、厚さが１００μｍ程度のメタルマスクの自重と下
からの加熱による膨張によって、メタルマスク３とチッ
プ１との間に隙間を生じ、蒸着が終わってメタルマスク
３をウェハから除いた状態では同図（Ｃ）に示すように
ノぐンプ４の相互が薄い半田５によって橋渡しされてし
まうと云う問題がある。

か＼る問題を解決するために、第３図（Ａ）に示すよう
にパッド２を除く位置に感光性のポリイミド膜６を被覆
し、この上にメタルマスク３を位置合わすした後に従来
のように半田７を蒸着することが行われている。（以上
同図Ｂ） 次に、メタルマスク３を除去した後、ポリイミド膜６を
除くことにより、半田の橋渡しのない完全な形のバンプ
を形成することができる。

然し、ポリイミド膜６の除去にヒドラジン系のエツチン
グ液が使用されているが、これは強力な還元作用をもっ
ているため、ポリイミド膜６を除去した後に充分に水洗
洗滌することが必要で、そのためにチップの特性劣化を
招くことが懸念されている。

〔発明が解決しようとする問題点〕

以上記したように、フリップチップタイプＩＣのバンプ
を半田蒸着法により形成する場合、ポリイミド膜の除去
のためヒドラジンを使用する必要があり、そのためには
充分な水洗が必要であって、これによりチップの特性が
劣化することが問題である。

〔問題点を解決するための手段〕

上記の問題は半導体チップ上にパターン形成されている
パッドにバンプを形成してフリップチップタイプの半導
体素子を形成する工程が、パッドがパターン形成されて
いる半導体基板の上に感光性のレジスト膜を被覆する工
程と、　該レジスト膜を露光・現像して前記電極パッド
のみを露出させる工程と、メタルマスクを用い、該パッ
ド上に半田蒸着膜を形成する工程と、前記メタルマスク
を除去した後、レジストを溶解除去してチップ上にバン
プを形成することにより解決することができる。

〔作用〕

本発明は今まで使用されているポリイミドに代わってフ
ォトレジストを使用するものである。

すなわち、フォトレジストは耐熱性の点でポリイミドに
劣るもの＼、１２０〜１５０°Ｃの耐熱性を有しており
、蒸着中はメタルマスクを介して熱せられることから、
蒸着処理に充分に耐えることができる。

そこで、本発明は半田の橋渡しを無くするマスク材とし
てフォトレジストを用いるもので、これにより水洗洗滌
が不要となり、そのために耐湿性の低下によるチップの
電気的特性の劣化を防くことができる。

〔実施例〕

第１図は本発明に係る半田バンプの製造工程を示す断面
図である。

すなわち、ウェハ上に形成さているチップｌの上には従
来と同様に直径が２００μｍで表面に１０００人の金ｎ
ｕ）Ｆｊ１層を備えたパッド２が４００　μｍピッチで
マトリックス状にパターン形成されている。

（以上同図Ａ） この、ウェハ上に同図ＣＢ）に示すようにスピンコード
法によりポジ形のレジスト（品名１３００−３１シユプ
レイ・イースト社）９を２．５　μｍの厚さに形成した
後、従来と同様な方法で選択露光した後、現像してパッ
ド２の部分だけを露出させた。

（以上同図Ｃ） 次に、厚さが１００μｍのメタルマスク３を従来のよう
に位置合わせした後、真空蒸着装置にセントし、大形の
坩堝を用いてＩｎ−Ｐｂ合金からなる半田を３０μｍの
厚さに蒸着した。（以上同図Ｄ）次に、メタルマスク３
を除去したウェハを沸騰しているアセトンに１分間浸漬
してレジスト９を除去することにより同図（Ｅ）に示す
ようなハンプ１１を得ることができた。

〔発明の効果〕

本発明によれば、水洗洗滌を必要としないので、吸湿に
よるチップの特性劣化を無くすることができ、またバン
プ相互間が完全に絶縁されたＩＣチップを得ることがで
きる。

なお、か＼る形成法はセラミック回路基板上に半田バン
プを形成する場合にも適用することができる。

【図面の簡単な説明】

第１図は本発明に係る半田バンプの製造工程を示す断面
図、 第２図は従来の製造工程を示す断面図、第３図は従来の
別の製造工程を示す断面図、である。 図において、 １はチップ、　　　　　　　２はパッド、３はメタルマ
スク、４．１１はバンプ、７．１０は半田、　　　　　
　９はレジスト、である。

Claims (1)

1. 【特許請求の範囲】 　半導体チップ上にパターン形成されている電極パッド
   に半田バンプを形成してフリップチップタイプの半導体
   素子を形成する工程が、 電極パッドがパターン形成されている半導体基板の上に
   感光性のレジスト膜を被覆する工程と、該レジスト膜を
   露光・現像して前記電極パッドのみを露出させる工程と
   、 メタルマスクを用い、該電極パッド上に半田蒸着膜を形
   成する工程と、 前記メタルマスクを除去した後、レジストを溶解除去し
   て半導体チップ上に半田バンプを形成する工程と、 を含んでなることを特徴とする半田バンプの製造方法。