JP2000243787A - TAB tape and BGA type semiconductor device using the same - Google Patents
TAB tape and BGA type semiconductor device using the sameInfo
- Publication number
- JP2000243787A JP2000243787A JP11039396A JP3939699A JP2000243787A JP 2000243787 A JP2000243787 A JP 2000243787A JP 11039396 A JP11039396 A JP 11039396A JP 3939699 A JP3939699 A JP 3939699A JP 2000243787 A JP2000243787 A JP 2000243787A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- supply line
- leads
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップと配線リードとの接続に際し、配
線リードを給電ライン側から切断する必要性を無くし、
従ってパッケージ製造上のショート発生を原理的に無く
したTABテープ及びこれを用いたBGA型半導体装置
を提供することにある。
【解決手段】電気めっき後において配線リード3と給電
ライン4を切り離すべく半導体装置の外形ラインをなす
ように形成されるスリット5を、配線リード3と給電ラ
イン4との間の配線リード3上に来るように定めて、複
数のインナーリード3aをそれぞれ独立させる。これに
より、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要性を無
くし、パッケージ製造上のリードのショート発生を原理
的に無くす。
(57) [Problem] To eliminate the necessity of disconnecting a wiring lead from a power supply line side when connecting a semiconductor chip and a wiring lead.
Accordingly, it is an object of the present invention to provide a TAB tape and a BGA type semiconductor device using the TAB tape, in which the occurrence of a short circuit in package manufacturing is eliminated in principle. A slit (5) is formed on the wiring lead (3) between the wiring lead (3) and the power supply line (4) so as to separate the wiring lead (3) and the power supply line (4) after electroplating. And the plurality of inner leads 3a are made independent from each other. This eliminates the need to disconnect the wiring lead from the power supply line side when connecting the terminal electrode of the semiconductor chip and the wiring lead, and in principle eliminates the occurrence of short-circuiting of the lead during package manufacturing.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、TAB(Tape Aut
omated Bonding)テープ及びこれを用いたBGA型半導
体装置に関するものである。The present invention relates to a TAB (Tape Aut)
and a BGA type semiconductor device using the tape.
【0002】[0002]
【従来の技術】半田ボールを使用してプリント基板へ表
面実装を行うBGA(Ball Grid Array )パッケージの
半導体装置がある。このBGA型半導体装置の特徴は、
パッケージの平面部全面でプリント基板との電気的接合
が可能となるため、アウターリードを用いたQFP(Qu
ad Flat Package )等のようにパッケージの各辺で接続
するものと比較して、端子(リード)間のピッチを狭く
することなく、多ピン(多端子)化を図ることができる
点である。特にTABテープをパッケージの構造材とし
て使用したものについては、薄型化、小型化に適し、μ
BGA(米国テセラ社商標)等のCSP(Chip Size Pa
ckage )が可能となることである。2. Description of the Related Art There is a semiconductor device of a BGA (Ball Grid Array) package for performing surface mounting on a printed circuit board using solder balls. The features of this BGA type semiconductor device are:
Since the entire surface of the package can be electrically connected to the printed circuit board, QFP (Qu
Compared to a device connected on each side of the package, such as an ad flat package, the number of pins (multi-terminals) can be increased without reducing the pitch between terminals (leads). In particular, those using a TAB tape as a package structural material are suitable for thinning and miniaturization.
CSP (Chip Size Pa) such as BGA (trademark of Tessera, USA)
ckage) is possible.
【0003】μBGAパッケージは、テープBGAタイ
プのCSPであり、チップとTABテープの間にエラス
トマ(低弾性樹脂)を介し、さらにチップとTABテー
プ間はS字に形成したリードで接続した構造を有する。
このμBGA技術では、チップとTABテープの間にエ
ラストマを介在させていることから、パッケージとプリ
ント基板間に生じる熱応力を緩和することができ、半田
ボール接合部の寿命を向上させることができる。The μBGA package is a CSP of a tape BGA type, and has a structure in which an elastomer (low elastic resin) is interposed between a chip and a TAB tape, and further, the chip and the TAB tape are connected by S-shaped leads. .
In the μBGA technology, since an elastomer is interposed between the chip and the TAB tape, thermal stress generated between the package and the printed board can be reduced, and the life of the solder ball joint can be improved.
【0004】図4に、TABテープを用いてμBGA構
造の半導体装置を製造する組立プロセスを示す。FIG. 4 shows an assembly process for manufacturing a semiconductor device having a μBGA structure using a TAB tape.
【0005】絶縁フィルムからなるテープ基材10の片
面に配線リード3及びランド12を含む配線パターン1
1を設けたTABテープ1に、エラストマ20を貼り付
けてBGA用エラストマ付TABテープ30を形成する
(図4(a))。A wiring pattern 1 including wiring leads 3 and lands 12 on one surface of a tape base 10 made of an insulating film.
The elastomer 20 is attached to the TAB tape 1 provided with No. 1 to form a TAB tape 30 with an elastomer for BGA (FIG. 4A).
【0006】このBGA用エラストマ付TABテープ3
0に、半導体チップ2をマウントする(図4(b))。
半導体チップ2は、両面接着フィルムたるエラストマ2
0を介してTABテープ30に接着される。[0006] This TAB tape with elastomer for BGA 3
The semiconductor chip 2 is mounted at 0 (FIG. 4B).
The semiconductor chip 2 is an elastomer 2 which is a double-sided adhesive film.
0 is adhered to the TAB tape 30.
【0007】次いで、BGA用エラストマ付TABテー
プ30のインナーリード3aを、ボンディングツールに
よりS字に形成して、半導体チップ2の端子電極たる電
極パッド7と接続する(図4(c))。即ち、ボンディ
ングツール8(図6)がインナーリード3aのノッチを
切断し、さらにインナーリード3aをS字状に形成し
て、半導体チップ2の電極パッド7上で熱と超音波によ
りボンディングする。Next, the inner leads 3a of the TAB tape 30 with elastomer for BGA are formed in an S shape by a bonding tool, and are connected to the electrode pads 7 as terminal electrodes of the semiconductor chip 2 (FIG. 4C). That is, the bonding tool 8 (FIG. 6) cuts the notch of the inner lead 3a, further forms the inner lead 3a in an S-shape, and performs bonding on the electrode pad 7 of the semiconductor chip 2 by heat and ultrasonic waves.
【0008】次いで、接合した半導体チップ2の電極パ
ッド7及びリード3aを封止樹脂40により封止する
(図4(d))。Next, the electrode pads 7 and the leads 3a of the bonded semiconductor chip 2 are sealed with a sealing resin 40 (FIG. 4D).
【0009】そして半田ボール50をTABテープ1の
ランド12の部分に搭載し(図4(e))、チップ面に
レーザーマーキング又は印刷する(図4(f))。最後
に、BGA用エラストマ付TABテープ30より打ち抜
くことにより個片化して、μBGAパッケージとする。Then, the solder balls 50 are mounted on the lands 12 of the TAB tape 1 (FIG. 4E), and laser marking or printing is performed on the chip surface (FIG. 4F). Finally, it is cut into individual pieces by punching out from a TAB tape 30 with an elastomer for BGA to obtain a μBGA package.
【0010】このように、TABテープを用いたμBG
Aパッケージでは、薄型、小型化を達成するための一つ
の手段として、TABテープの配線リード3と半導体チ
ップ2の電極パッド7との電気的接続に一般的なワイヤ
ボンディング法を用いず、図5に示すように、半導体チ
ップ2の電極パッド7の直上に位置するTABテープの
部分にボンディング用窓(ボンディングウインド)6を
設け、この部分に配線リード3のインナーリード3aを
通して掛け渡し、図6の如くボンディングツール8によ
り配線リード3の片側を切断し、これを直接に半導体チ
ップ2の電極パッド7に打ち付ける方法(インナーリー
ドボンディング)を採っている。As described above, the μBG using the TAB tape
In the A package, as one means for achieving a reduction in thickness and size, a general wire bonding method is not used for electrical connection between the wiring leads 3 of the TAB tape and the electrode pads 7 of the semiconductor chip 2, and FIG. As shown in FIG. 6, a bonding window (bonding window) 6 is provided in a portion of the TAB tape located immediately above the electrode pad 7 of the semiconductor chip 2, and the portion is bridged through the inner lead 3a of the wiring lead 3 in FIG. As described above, a method is used in which one side of the wiring lead 3 is cut off by the bonding tool 8 and directly hit the electrode pad 7 of the semiconductor chip 2 (inner lead bonding).
【0011】[0011]
【発明が解決しようとする課題】ところで、TABテー
プの配線リードは一般的にはCu箔が用いられている
が、上記の接続方法のためにAuを電気めっきしてい
る。このめっきを行うためにTABテープの製造工程に
おいては、図5に示すように、半導体チップの電極パッ
ド7と接続される各配線リード3は給電ライン4によっ
てつながった状態となっている。The wiring leads of the TAB tape generally use Cu foil, but Au is electroplated for the above connection method. In order to perform this plating, in the manufacturing process of the TAB tape, as shown in FIG. 5, each wiring lead 3 connected to the electrode pad 7 of the semiconductor chip is in a state of being connected by the power supply line 4.
【0012】さらに、TABテープからこのパッケージ
を切り離した後も、従来技術においてはパッケージ内に
給電ラインが存在するため、端子電極と配線リードとの
接続(インナーリードボンディング)の際、配線リード
の片側(給電ライン側)は確実に切断されていなければ
端子電極間でショートしてしまう。Further, even after the package is cut off from the TAB tape, since the power supply line exists in the package in the prior art, when the terminal electrode is connected to the wiring lead (inner lead bonding), one side of the wiring lead is used. (The power supply line side) will be short-circuited between the terminal electrodes unless it is cut securely.
【0013】配線リードの片側(給電ライン側)を確実
に切断するためには、インナーリードボンディング工程
において、パッケージ端のテープ部分を治具で固定する
必要がある。しかし、限りなくチップの大きさにパッケ
ージサイズ(テープサイズ)を近づける傾向にあり、こ
のためテープの固定代が少なくなって、確実な固定ひい
てはボンディング時のリードの切断が困難になりつつあ
り、一旦切断したインナーリードの接触(ショート)が
発生し、製品の機能上致命的な問題になる可能性があ
る。In order to surely cut one side (the power supply line side) of the wiring lead, it is necessary to fix the tape portion at the package end with a jig in the inner lead bonding step. However, the package size (tape size) tends to approach the size of the chip as much as possible, which reduces the amount of tape fixing allowance and makes it difficult to reliably fix and eventually cut the leads during bonding. There is a possibility that contact (short) of the cut inner lead may occur, which may be a fatal problem in the function of the product.
【0014】本発明の目的は、前記した従来技術の欠点
を解消し、インナーリードボンディング工程において配
線リードを給電ライン側から切断する必要性が無く、従
ってインナーリードボンディング工程での不確実なリー
ドの切断に基づくショートの発生がパッケージ製造上原
理的に起こり得ない、高い信頼性を有するTABテープ
及びこれを用いたBGA型半導体装置を提供することに
ある。An object of the present invention is to eliminate the above-mentioned disadvantages of the prior art and eliminate the necessity of cutting the wiring leads from the power supply line side in the inner lead bonding step. An object of the present invention is to provide a highly reliable TAB tape and a BGA type semiconductor device using the TAB tape, in which short-circuiting due to cutting cannot occur in principle in package manufacturing.
【0015】[0015]
【課題を解決するための手段】上記目的を達成するた
め、本発明のTABテープは、テープ基材上に、半導体
チップの端子電極に電気的に接続される複数のインナー
リードを含む個別の配線リードと、これら配線リードに
電気めっきを施すための共通の給電ラインとが設けられ
たTABテープであって、前記複数のインナーリードを
テープ基材に設けたボンディング用窓に掛け渡し、その
ボンディング用窓内においてインナーリードが半導体チ
ップの端子電極に接続されるように構成したTABテー
プにおいて、電気めっき後に、前記ボンディング用窓と
前記共通の給電ラインとの間で前記複数の配線リードに
交差する形でスリットを設け、該スリットにより配線リ
ードと給電ラインを切り離すと共に前記複数のインナー
リードをそれぞれ電気的に独立させたものである(請求
項1)。In order to achieve the above object, a TAB tape according to the present invention is provided on a tape base, in which individual wirings including a plurality of inner leads electrically connected to terminal electrodes of a semiconductor chip are provided. A TAB tape provided with a lead and a common power supply line for performing electroplating on these wiring leads, wherein the plurality of inner leads are passed over a bonding window provided on a tape base material, and In a TAB tape configured so that inner leads are connected to terminal electrodes of a semiconductor chip in a window, a shape intersecting the plurality of wiring leads between the bonding window and the common power supply line after electroplating. A slit is provided to separate the wiring lead from the power supply line, and the plurality of inner leads are respectively supplied with the slit. It is obtained to be independent (claim 1).
【0016】また、本発明のBGA型半導体装置は、テ
ープ基材上に、半導体チップの端子電極に電気的に接続
される複数のインナーリードを含む個別の配線リード
と、これら配線リードに電気めっきを施すための共通の
給電ラインとが設けられたTABテープを用いたBGA
型半導体装置であって、前記TABテープの配線リード
側の面にエラストマを介して半導体チップを設け、前記
複数のインナーリードが存在する部分のテープ基材にボ
ンディング用窓を形成し、該ボンディング用窓に掛け渡
された形で存在するインナーリードを半導体チップの端
子電極に接続するようにしたBGA型半導体装置におい
て、電気めっき後に、前記ボンディング用窓と前記共通
の給電ラインとの間で前記複数の配線リードに交差する
形でスリットを設け、該スリットにより配線リードと給
電ラインを切り離すと共に前記複数のインナーリードを
それぞれ電気的に独立させ、前記ボンディング用窓に掛
け渡されたインナーリードを切断することなく半導体チ
ップの端子電極に接続したものである(請求項3)。Further, the BGA type semiconductor device of the present invention is characterized in that individual wiring leads including a plurality of inner leads electrically connected to terminal electrodes of a semiconductor chip are formed on a tape base material, and these wiring leads are electroplated. Using TAB tape provided with a common power supply line for applying
A semiconductor chip provided on a wiring lead side surface of the TAB tape via an elastomer, and forming a bonding window in a tape base in a portion where the plurality of inner leads are present; In a BGA type semiconductor device in which inner leads existing in a form of being bridged over a window are connected to terminal electrodes of a semiconductor chip, after the electroplating, the plurality of inner leads are connected between the bonding window and the common power supply line. A slit is provided so as to intersect with the wiring lead, and the slit separates the wiring lead from the power supply line, makes the plurality of inner leads electrically independent from each other, and cuts the inner lead bridged over the bonding window. It is connected to the terminal electrode of the semiconductor chip without any change (claim 3).
【0017】本発明の要点は、電気めっき後において配
線リードと給電ラインを切り離すべく形成されるスリッ
トが、配線リードと給電ラインとの間の配線リード上に
来るように定めて、前記複数のインナーリードをそれぞ
れ独立させたことにある。これによって、半導体チップ
の端子電極と配線リードとの接続の際、配線リードを給
電ライン側から切断する必要が無くなり、パッケージ製
造上のリードのショート発生を原理的に無くすことがで
きる。The gist of the present invention is that the slit formed to separate the wiring lead and the power supply line after the electroplating is formed on the wiring lead between the wiring lead and the power supply line, and the plurality of inner leads are formed. That is, each lead is independent. This eliminates the necessity of cutting the wiring lead from the power supply line side when connecting the terminal electrode of the semiconductor chip and the wiring lead, so that the occurrence of a short circuit of the lead in package manufacturing can be eliminated in principle.
【0018】本発明のTABテープ又はBGA型半導体
装置においては、前記スリットが半導体装置の外形ライ
ンを形成するように設けるとよい(請求項2、4)。こ
の形態の特徴は、TABテープの配線リードにAuめっ
きを施すための給電ラインの位置をパッケージの外側に
配置したことにあり、これによって半導体チップの端子
電極と配線リードとの接続の際、配線リードを給電ライ
ン側から切断する必要を無くし、パッケージ製造上のシ
ョート発生を原理的に無くすことができる点にある。In the TAB tape or BGA type semiconductor device of the present invention, the slit may be provided so as to form an outline of the semiconductor device. The feature of this mode is that the position of the power supply line for applying Au plating to the wiring lead of the TAB tape is arranged outside the package, so that when connecting the terminal electrode of the semiconductor chip and the wiring lead, the wiring is formed. There is no need to cut the lead from the power supply line side, and the short circuit in package manufacturing can be eliminated in principle.
【0019】[0019]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【0020】図1は、本発明の一実施形態に係るTAB
テープ1に半導体チップ2をエラストマ20を用いて図
4(a)の如く搭載した状態を示した上面図であり、理
解を容易にするために配線リード3及び給電ライン4を
最表面に表している。FIG. 1 shows a TAB according to an embodiment of the present invention.
FIG. 5A is a top view showing a state in which the semiconductor chip 2 is mounted on the tape 1 by using an elastomer 20 as shown in FIG. 4A, and wiring leads 3 and power supply lines 4 are shown on the outermost surface for easy understanding. I have.
【0021】TABテープ1は、絶縁フィルムからなる
テープ基材10と、このテープ基材10上に設けられ、
半導体チップ2の端子電極たる電極パッド7と電気的に
接続される複数のインナーリード3aを含む個別の配線
リード3と、同じくテープ基材10上に設けられ、上記
配線リード3に電気めっきを施すための共通の給電ライ
ン4とを有する。また、TABテープ1は、上記複数の
インナーリード3aの存在する部分においてテープ基材
10に形成されたボンディング用窓6を有する。The TAB tape 1 is provided on a tape substrate 10 made of an insulating film and provided on the tape substrate 10.
Individual wiring leads 3 including a plurality of inner leads 3a electrically connected to the electrode pads 7 as terminal electrodes of the semiconductor chip 2, and the wiring leads 3 which are also provided on the tape base 10 and are subjected to electroplating And a common power supply line 4. Further, the TAB tape 1 has a bonding window 6 formed in the tape base 10 at a portion where the plurality of inner leads 3a exist.
【0022】上記のようにTABテープ1には、上記複
数のインナーリード3aの存在する部分においてテープ
基材10にボンディング用窓6を形成している結果、上
記複数のインナーリード3aはこのボンディング用窓6
に掛け渡されて存在している。これらの複数のインナー
リード3aは同一の幅で延在しており、従来のようにイ
ンナーリード3aの途中に切断位置となるノッチは設け
られていない。As described above, in the TAB tape 1, the bonding window 6 is formed in the tape base 10 at the portion where the plurality of inner leads 3a are present. As a result, the plurality of inner leads 3a Window 6
Existed. The plurality of inner leads 3a extend at the same width, and a notch serving as a cutting position is not provided in the middle of the inner leads 3a as in the related art.
【0023】同図1において配線リード3と給電ライン
4は、TABテープの製造工程において配線パターン1
1のAuめっき終了後、これらの配線リード3に交差す
る形で設けられるスリット5によって分断される。換言
すれば、電気めっき後において配線リード3と給電ライ
ン4を切り離すスリット5により形成される半導体装置
の外形ラインが、配線リード3と給電ライン4との間の
配線リード3上に来るように定められており、スリット
5により、複数のインナーリード3aがそれぞれ電気的
に独立な存在となるように分離されている。つまり、T
ABテープ1におけるテープ基材10の表面領域のう
ち、半導体チップ2が搭載される領域側(半導体装置の
外形ラインで囲まれるパッケージ内側)には給電ライン
4が存在しないように、配線パターン3は配置されてい
る。In FIG. 1, the wiring leads 3 and the power supply lines 4 are connected to the wiring patterns 1 in the TAB tape manufacturing process.
After the completion of the Au plating, the wiring is divided by slits 5 provided so as to intersect with the wiring leads 3. In other words, the outer shape line of the semiconductor device formed by the slit 5 for separating the wiring lead 3 and the power supply line 4 after the electroplating is determined so as to come on the wiring lead 3 between the wiring lead 3 and the power supply line 4. The plurality of inner leads 3a are separated by the slits 5 so as to be electrically independent from each other. That is, T
The wiring pattern 3 is formed such that the power supply line 4 does not exist on the side of the surface area of the tape base material 10 of the AB tape 1 where the semiconductor chip 2 is mounted (inside the package surrounded by the outline of the semiconductor device). Are located.
【0024】図2は、インナーリードボンディング工程
におけるボンディング部分の断面で、丁度ボンディング
ツール8が電極パッド7部分に下りてボンディングが完
了した状態を示したものである。上記ボンディング用窓
6に掛け渡されたインナーリード3aは、図2に示す如
く、ボンディングツール8により、半導体チップの端子
電極たる電極パッド7に圧着されて接続される。このと
き従来ではインナーリード3aが切断されるが、本発明
ではインナーリード3aは切断されることなく電極パッ
ド7に圧着される。FIG. 2 is a cross-sectional view of the bonding portion in the inner lead bonding step, showing a state where the bonding tool 8 has just descended to the electrode pad 7 and bonding has been completed. As shown in FIG. 2, the inner lead 3 a laid over the bonding window 6 is pressed and connected to an electrode pad 7 as a terminal electrode of a semiconductor chip by a bonding tool 8. At this time, the inner lead 3a is conventionally cut, but in the present invention, the inner lead 3a is crimped to the electrode pad 7 without being cut.
【0025】即ち、従来では、図5に示すように、給電
ライン4はTABテープ1のテープ基材10の表面領域
において半導体チップ2の搭載側、つまり半導体パッケ
ージ内にまで存在している。この結果、従来では図6の
如く、丁度ボンディングツール8が電極パッド7の部分
に下りてボンディングを完了したとき、給電ライン4が
半導体パッケージ内に存在していることとなるため、ボ
ンディング時において配線リード3は確実に給電ライン
4側で切断されていなければ電気的なショートとなり、
製品としては完全に不良となってしまう。従って、その
切断をする必要があることから、切断する位置を決める
ためにリードにノッチを付ける必要がある。このノッチ
をリードに設けるためには、元になるリードの幅を広く
する必要があり、狭ピッチ化を進める上で妨げとなって
しまう。また、従来では、インナーリードボンディング
工程において配線リード3の片側(給電ライン4側)を
確実に切断するために、パッケージ端のテープ部分を治
具で固定すべくテープの固定代を確保する必要があり、
パッケージサイズを小さくする上の障害となる。That is, in the related art, as shown in FIG. 5, the power supply line 4 exists in the surface area of the tape base material 10 of the TAB tape 1 on the mounting side of the semiconductor chip 2, that is, in the semiconductor package. As a result, in the related art, as shown in FIG. 6, when the bonding tool 8 just goes down to the electrode pad 7 and completes the bonding, the power supply line 4 is present in the semiconductor package. If the lead 3 is not surely cut off on the power supply line 4 side, an electrical short will occur,
It becomes completely defective as a product. Therefore, since it is necessary to cut the lead, it is necessary to add a notch to the lead in order to determine the cutting position. In order to provide the notch in the lead, it is necessary to increase the width of the lead, which hinders the progress of narrowing the pitch. Further, conventionally, in order to reliably cut one side (the power supply line 4 side) of the wiring lead 3 in the inner lead bonding step, it is necessary to secure a tape fixing allowance to fix the tape portion at the package end with a jig. Yes,
This is an obstacle to reducing the package size.
【0026】しかし、本実施形態においては、図1より
給電ライン4はパッケージ内に存在せず、配線リード3
は各々電気的に独立しているため、図2のインナーリー
ドボンディング工程においては単に電極パッド7と接合
されていれば良く、各々の配線リード3は給電ライン4
側(パッケージ外側)で切断する必要が無くなった。ま
た、切断のために各配線リード3にノッチを付ける必要
が無くなるため、リードの狭ピッチ化が可能となった。However, in this embodiment, the power supply line 4 does not exist in the package as shown in FIG.
Are electrically independent from each other, in the inner lead bonding step shown in FIG.
There is no need to cut on the side (outside the package). In addition, since it is not necessary to attach a notch to each wiring lead 3 for cutting, the pitch of the leads can be reduced.
【0027】また、図3は、既に図4(a)〜(g)で
述べた製造方法に従い、TABテープ1に半導体チップ
2をエラストマ20を用いて搭載し、さらに各配線リー
ド3と給電ライン4とをスリット5により切断し、ボン
ディング用窓6の窓越しに見える半導体チップ2の電極
パッド7と電気的に接合するインナーリードボンディン
グ工程を完了させた状態のBGA構造の半導体装置を示
したものである。インナーリード3aはインナーリード
ボンディング工程において切断される必要がないため、
CSP等小型化を図ったためにTABテープ1にテープ
の固定代が少なくなっても、インナーリード3aが接触
する危険性は本質的に存在しない。FIG. 3 shows that the semiconductor chip 2 is mounted on the TAB tape 1 by using the elastomer 20 in accordance with the manufacturing method already described with reference to FIGS. 4 shows a semiconductor device having a BGA structure in a state where an inner lead bonding step of electrically cutting the semiconductor chip 2 through the slits 5 and electrically connecting to the electrode pads 7 of the semiconductor chip 2 seen through the bonding window 6 is completed. It is. Since the inner leads 3a do not need to be cut in the inner lead bonding step,
Even if the fixing margin of the TAB tape 1 is reduced due to downsizing of the CSP or the like, there is essentially no danger of the inner leads 3a coming into contact.
【0028】[0028]
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。As described above, according to the present invention, the following excellent effects can be obtained.
【0029】請求項1又は3に記載の発明によれば、T
ABテープ又はこれを用いて構成されたBGA型半導体
装置において、電気めっき後において配線リードと給電
ラインを切り離すべく形成されるスリットを、配線リー
ドと給電ラインとの間の配線リード上に来るように定め
て、前記複数のインナーリードをそれぞれ独立させたの
で、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要が無く
なり、パッケージ製造上のリードのショート発生を原理
的に無くすことができる。According to the first or third aspect of the invention, T
In an AB tape or a BGA type semiconductor device formed using the same, a slit formed to separate a wiring lead from a power supply line after electroplating is formed on a wiring lead between the wiring lead and the power supply line. Since the plurality of inner leads are made independent from each other, it is not necessary to disconnect the wiring leads from the power supply line side when connecting the terminal electrodes of the semiconductor chip and the wiring leads. Can be eliminated in principle.
【0030】また、請求項2又は4に記載の発明によれ
ば、TABテープ又はこれを用いて構成されたBGA型
の半導体装置において、前記スリットが半導体装置の外
形ラインを形成するようにしたので、半導体装置内にT
ABテープ製造工程で配線リードにAuめっきを施すた
めの共通の給電ラインが残らない。従って、配線リード
が電気的に独立なものとなるため、インナーリードボン
ディング時に配線リードを切断する必要がなくなり、従
来技術で問題になっていたボンディング時のリードの切
断不良(不切断)によるショート不良を原理的に無くす
ことができる。According to the second or fourth aspect of the present invention, in the BGA type semiconductor device formed by using the TAB tape or the TAB tape, the slit forms an outline of the semiconductor device. , T in the semiconductor device
There is no common power supply line for applying Au plating to the wiring leads in the AB tape manufacturing process. Therefore, since the wiring leads are electrically independent, there is no need to cut the wiring leads during the inner lead bonding, and a short-circuit failure due to a lead disconnection failure (uncut) at the time of bonding, which has been a problem in the prior art. Can be eliminated in principle.
【図1】本発明のBGA型半導体装置を、TABテープ
に半導体チップを搭載した状態で示した部分平面図であ
って、理解を容易にするため配線リード及び給電ライン
を最表面に表して示した図である。FIG. 1 is a partial plan view showing a BGA type semiconductor device of the present invention with a semiconductor chip mounted on a TAB tape, in which wiring leads and power supply lines are shown on the outermost surface for easy understanding. FIG.
【図2】本発明のBGA型半導体装置のインナーリード
ボンディング工程を示す断面図で、丁度ボンディングツ
ールが電極パッド部分に下りてボンディングが完了した
状態を示した図である。FIG. 2 is a cross-sectional view showing an inner lead bonding step of the BGA type semiconductor device according to the present invention, showing a state where a bonding tool has just descended to an electrode pad portion and bonding has been completed.
【図3】本発明のBGA型半導体装置を、インナーリー
ドボンディング工程が完了した状態で示した部分平面図
であって、理解を容易にするため配線リード及び給電ラ
インを最表面に表して示した図である。FIG. 3 is a partial plan view showing the BGA type semiconductor device of the present invention in a state where an inner lead bonding step has been completed, and wiring leads and power supply lines are shown on the outermost surface for easy understanding. FIG.
【図4】本発明で用いたBGA型半導体装置の製造工程
の一部を示した図である。FIG. 4 is a diagram showing a part of the manufacturing process of the BGA type semiconductor device used in the present invention.
【図5】従来のBGA型半導体装置を、TABテープに
半導体チップを搭載した状態で示した部分平面図であっ
て、理解を容易にするため配線リード及び給電ラインを
最表面に表して示した図である。FIG. 5 is a partial plan view showing a conventional BGA type semiconductor device with a semiconductor chip mounted on a TAB tape, in which wiring leads and power supply lines are shown on the outermost surface for easy understanding. FIG.
【図6】従来のBGA型半導体装置のインナーリードボ
ンディング工程を示す断面図で、丁度ボンディングツー
ルが端子電極たる電極パッド部分に下りてボンディング
が完了した状態を示した図である。FIG. 6 is a cross-sectional view showing an inner lead bonding step of a conventional BGA type semiconductor device, showing a state in which a bonding tool has just descended to an electrode pad portion serving as a terminal electrode and bonding has been completed.
【図7】従来のBGA型半導体装置を、インナーリード
ボンディング工程が完了した状態で示した部分平面図で
あって、理解を容易にするため配線リード及び給電ライ
ンを最表面に表して示した図である。FIG. 7 is a partial plan view showing a conventional BGA type semiconductor device in a state where an inner lead bonding step is completed, and shows wiring leads and power supply lines on the outermost surface for easy understanding. It is.
1 TABテープ 2 半導体チップ 3 配線リード 3a インナーリード 4 給電ライン 5 スリット 6 ボンディング用窓 7 電極パッド(端子電極) 8 ボンディングツール 10 テープ基材 20 エラストマ 30 BGA用エラストマ付TABテープ 40 封止樹脂 50 半田ボール DESCRIPTION OF SYMBOLS 1 TAB tape 2 Semiconductor chip 3 Wiring lead 3a Inner lead 4 Power supply line 5 Slit 6 Bonding window 7 Electrode pad (terminal electrode) 8 Bonding tool 10 Tape base material 20 Elastomer 30 TAB tape with BGA elastomer 40 Sealing resin 50 Solder ball
Claims (4)
に電気的に接続される複数のインナーリードを含む個別
の配線リードと、これら配線リードに電気めっきを施す
ための共通の給電ラインとが設けられたTABテープで
あって、前記複数のインナーリードをテープ基材に設け
たボンディング用窓に掛け渡し、そのボンディング用窓
内においてインナーリードが半導体チップの端子電極に
接続されるように構成したTABテープにおいて、電気
めっき後に、前記ボンディング用窓と前記共通の給電ラ
インとの間で前記複数の配線リードに交差する形でスリ
ットを設け、該スリットにより配線リードと給電ライン
を切り離すと共に前記複数のインナーリードをそれぞれ
電気的に独立させたことを特徴とするTABテープ。An individual wiring lead including a plurality of inner leads electrically connected to terminal electrodes of a semiconductor chip on a tape base material, and a common power supply line for electroplating the wiring leads. Wherein the plurality of inner leads are wound over a bonding window provided on the tape base material, and the inner leads are connected to terminal electrodes of the semiconductor chip in the bonding window. In the above TAB tape, after electroplating, a slit is provided between the bonding window and the common power supply line so as to intersect the plurality of wiring leads, and the wiring lead and the power supply line are separated by the slit. TAB tape characterized in that the inner leads are electrically independent of each other.
形成するように設けられていることを特徴とする請求項
1記載のTABテープ。2. The TAB tape according to claim 1, wherein said slit is provided so as to form an outline of a semiconductor device.
に電気的に接続される複数のインナーリードを含む個別
の配線リードと、これら配線リードに電気めっきを施す
ための共通の給電ラインとが設けられたTABテープを
用いたBGA型半導体装置であって、前記TABテープ
の配線リード側の面にエラストマを介して半導体チップ
を設け、前記複数のインナーリードが存在する部分のテ
ープ基材にボンディング用窓を形成し、該ボンディング
用窓に掛け渡された形で存在するインナーリードを半導
体チップの端子電極に接続するようにしたBGA型半導
体装置において、電気めっき後に、前記ボンディング用
窓と前記共通の給電ラインとの間で前記複数の配線リー
ドに交差する形でスリットを設け、該スリットにより配
線リードと給電ラインを切り離すと共に前記複数のイン
ナーリードをそれぞれ電気的に独立させ、前記ボンディ
ング用窓に掛け渡されたインナーリードを切断すること
なく半導体チップの端子電極に接続したことを特徴とす
るBGA型半導体装置。3. A semiconductor device comprising: a plurality of individual wiring leads including a plurality of inner leads electrically connected to terminal electrodes of a semiconductor chip on a tape base; and a common power supply line for performing electroplating on the wiring leads. A BGA type semiconductor device using a TAB tape provided with: a semiconductor chip is provided via an elastomer on a surface of the TAB tape on a wiring lead side, and a tape base in a portion where the plurality of inner leads exist is provided. In a BGA type semiconductor device in which a bonding window is formed and an inner lead existing in a state of being bridged over the bonding window is connected to a terminal electrode of a semiconductor chip, after the electroplating, the bonding window and the A slit is provided between the common power supply line and the plurality of wiring leads so that the wiring lead and the power supply line are formed by the slit. Wherein the plurality of inner leads are electrically independent from each other, and the inner leads extended over the bonding window are connected to terminal electrodes of a semiconductor chip without cutting. .
形成することを特徴とする請求項3記載のBGA型半導
体装置。4. The BGA type semiconductor device according to claim 3, wherein said slit forms an outline of the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03939699A JP3482900B2 (en) | 1999-02-18 | 1999-02-18 | Manufacturing method of BGA type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03939699A JP3482900B2 (en) | 1999-02-18 | 1999-02-18 | Manufacturing method of BGA type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243787A true JP2000243787A (en) | 2000-09-08 |
| JP3482900B2 JP3482900B2 (en) | 2004-01-06 |
Family
ID=12551846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03939699A Expired - Fee Related JP3482900B2 (en) | 1999-02-18 | 1999-02-18 | Manufacturing method of BGA type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482900B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967125B2 (en) | 2001-08-06 | 2005-11-22 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same |
-
1999
- 1999-02-18 JP JP03939699A patent/JP3482900B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967125B2 (en) | 2001-08-06 | 2005-11-22 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same |
| SG120858A1 (en) * | 2001-08-06 | 2006-04-26 | Micron Technology Inc | Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same |
| US7075816B2 (en) | 2001-08-06 | 2006-07-11 | Micron Technology, Inc. | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same |
| US7109572B2 (en) | 2001-08-06 | 2006-09-19 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package |
| US7279780B2 (en) | 2001-08-06 | 2007-10-09 | Micron Technology, Inc. | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3482900B2 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| JP3062192B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JPWO1998018161A1 (en) | Semiconductor device and manufacturing method thereof, circuit board, and film carrier tape | |
| JPH0158864B2 (en) | ||
| KR100346899B1 (en) | A Semiconductor device and a method of making the same | |
| JPH09232499A (en) | Semiconductor device | |
| JP3633364B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3976441B2 (en) | Semiconductor device | |
| JP2002026223A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP3482900B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP2000243875A (en) | Semiconductor device | |
| JP2000156389A (en) | Tape carrier package | |
| JP3428475B2 (en) | Semiconductor package manufacturing method | |
| JP3896741B2 (en) | Semiconductor device and TAB tape for semiconductor device | |
| JP4531073B2 (en) | Semiconductor device | |
| JPH11176849A (en) | Method for manufacturing semiconductor device | |
| JP2001077285A (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JPH09246416A (en) | Semiconductor device | |
| JP2000012621A (en) | Semiconductor device and method of manufacturing the same | |
| JP3680398B2 (en) | Printed wiring board | |
| JP2003197845A (en) | Lead frame, semiconductor device using the same, and method of manufacturing the same | |
| JP2000243790A (en) | TAB tape and semiconductor device using the same | |
| JP2748620B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |