JP2000243787A - Ｔａｂテープ及びこれを用いたｂｇａ型半導体装置 - Google Patents
Ｔａｂテープ及びこれを用いたｂｇａ型半導体装置Info
- Publication number
- JP2000243787A JP2000243787A JP11039396A JP3939699A JP2000243787A JP 2000243787 A JP2000243787 A JP 2000243787A JP 11039396 A JP11039396 A JP 11039396A JP 3939699 A JP3939699 A JP 3939699A JP 2000243787 A JP2000243787 A JP 2000243787A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- supply line
- leads
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップと配線リードとの接続に際し、配
線リードを給電ライン側から切断する必要性を無くし、
従ってパッケージ製造上のショート発生を原理的に無く
したＴＡＢテープ及びこれを用いたＢＧＡ型半導体装置
を提供することにある。 【解決手段】電気めっき後において配線リード３と給電
ライン４を切り離すべく半導体装置の外形ラインをなす
ように形成されるスリット５を、配線リード３と給電ラ
イン４との間の配線リード３上に来るように定めて、複
数のインナーリード３ａをそれぞれ独立させる。これに
より、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要性を無
くし、パッケージ製造上のリードのショート発生を原理
的に無くす。
線リードを給電ライン側から切断する必要性を無くし、
従ってパッケージ製造上のショート発生を原理的に無く
したＴＡＢテープ及びこれを用いたＢＧＡ型半導体装置
を提供することにある。 【解決手段】電気めっき後において配線リード３と給電
ライン４を切り離すべく半導体装置の外形ラインをなす
ように形成されるスリット５を、配線リード３と給電ラ
イン４との間の配線リード３上に来るように定めて、複
数のインナーリード３ａをそれぞれ独立させる。これに
より、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要性を無
くし、パッケージ製造上のリードのショート発生を原理
的に無くす。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＡＢ（Tape Aut
omated Bonding）テープ及びこれを用いたＢＧＡ型半導
体装置に関するものである。
omated Bonding）テープ及びこれを用いたＢＧＡ型半導
体装置に関するものである。
【０００２】
【従来の技術】半田ボールを使用してプリント基板へ表
面実装を行うＢＧＡ（Ball Grid Array ）パッケージの
半導体装置がある。このＢＧＡ型半導体装置の特徴は、
パッケージの平面部全面でプリント基板との電気的接合
が可能となるため、アウターリードを用いたＱＦＰ（Qu
ad Flat Package ）等のようにパッケージの各辺で接続
するものと比較して、端子（リード）間のピッチを狭く
することなく、多ピン（多端子）化を図ることができる
点である。特にＴＡＢテープをパッケージの構造材とし
て使用したものについては、薄型化、小型化に適し、μ
ＢＧＡ（米国テセラ社商標）等のＣＳＰ（Chip Size Pa
ckage ）が可能となることである。
面実装を行うＢＧＡ（Ball Grid Array ）パッケージの
半導体装置がある。このＢＧＡ型半導体装置の特徴は、
パッケージの平面部全面でプリント基板との電気的接合
が可能となるため、アウターリードを用いたＱＦＰ（Qu
ad Flat Package ）等のようにパッケージの各辺で接続
するものと比較して、端子（リード）間のピッチを狭く
することなく、多ピン（多端子）化を図ることができる
点である。特にＴＡＢテープをパッケージの構造材とし
て使用したものについては、薄型化、小型化に適し、μ
ＢＧＡ（米国テセラ社商標）等のＣＳＰ（Chip Size Pa
ckage ）が可能となることである。
【０００３】μＢＧＡパッケージは、テープＢＧＡタイ
プのＣＳＰであり、チップとＴＡＢテープの間にエラス
トマ（低弾性樹脂）を介し、さらにチップとＴＡＢテー
プ間はＳ字に形成したリードで接続した構造を有する。
このμＢＧＡ技術では、チップとＴＡＢテープの間にエ
ラストマを介在させていることから、パッケージとプリ
ント基板間に生じる熱応力を緩和することができ、半田
ボール接合部の寿命を向上させることができる。
プのＣＳＰであり、チップとＴＡＢテープの間にエラス
トマ（低弾性樹脂）を介し、さらにチップとＴＡＢテー
プ間はＳ字に形成したリードで接続した構造を有する。
このμＢＧＡ技術では、チップとＴＡＢテープの間にエ
ラストマを介在させていることから、パッケージとプリ
ント基板間に生じる熱応力を緩和することができ、半田
ボール接合部の寿命を向上させることができる。
【０００４】図４に、ＴＡＢテープを用いてμＢＧＡ構
造の半導体装置を製造する組立プロセスを示す。
造の半導体装置を製造する組立プロセスを示す。
【０００５】絶縁フィルムからなるテープ基材１０の片
面に配線リード３及びランド１２を含む配線パターン１
１を設けたＴＡＢテープ１に、エラストマ２０を貼り付
けてＢＧＡ用エラストマ付ＴＡＢテープ３０を形成する
（図４（ａ））。
面に配線リード３及びランド１２を含む配線パターン１
１を設けたＴＡＢテープ１に、エラストマ２０を貼り付
けてＢＧＡ用エラストマ付ＴＡＢテープ３０を形成する
（図４（ａ））。
【０００６】このＢＧＡ用エラストマ付ＴＡＢテープ３
０に、半導体チップ２をマウントする（図４（ｂ））。
半導体チップ２は、両面接着フィルムたるエラストマ２
０を介してＴＡＢテープ３０に接着される。
０に、半導体チップ２をマウントする（図４（ｂ））。
半導体チップ２は、両面接着フィルムたるエラストマ２
０を介してＴＡＢテープ３０に接着される。
【０００７】次いで、ＢＧＡ用エラストマ付ＴＡＢテー
プ３０のインナーリード３ａを、ボンディングツールに
よりＳ字に形成して、半導体チップ２の端子電極たる電
極パッド７と接続する（図４（ｃ））。即ち、ボンディ
ングツール８（図６）がインナーリード３ａのノッチを
切断し、さらにインナーリード３ａをＳ字状に形成し
て、半導体チップ２の電極パッド７上で熱と超音波によ
りボンディングする。
プ３０のインナーリード３ａを、ボンディングツールに
よりＳ字に形成して、半導体チップ２の端子電極たる電
極パッド７と接続する（図４（ｃ））。即ち、ボンディ
ングツール８（図６）がインナーリード３ａのノッチを
切断し、さらにインナーリード３ａをＳ字状に形成し
て、半導体チップ２の電極パッド７上で熱と超音波によ
りボンディングする。
【０００８】次いで、接合した半導体チップ２の電極パ
ッド７及びリード３ａを封止樹脂４０により封止する
（図４（ｄ））。
ッド７及びリード３ａを封止樹脂４０により封止する
（図４（ｄ））。
【０００９】そして半田ボール５０をＴＡＢテープ１の
ランド１２の部分に搭載し（図４（ｅ））、チップ面に
レーザーマーキング又は印刷する（図４（ｆ））。最後
に、ＢＧＡ用エラストマ付ＴＡＢテープ３０より打ち抜
くことにより個片化して、μＢＧＡパッケージとする。
ランド１２の部分に搭載し（図４（ｅ））、チップ面に
レーザーマーキング又は印刷する（図４（ｆ））。最後
に、ＢＧＡ用エラストマ付ＴＡＢテープ３０より打ち抜
くことにより個片化して、μＢＧＡパッケージとする。
【００１０】このように、ＴＡＢテープを用いたμＢＧ
Ａパッケージでは、薄型、小型化を達成するための一つ
の手段として、ＴＡＢテープの配線リード３と半導体チ
ップ２の電極パッド７との電気的接続に一般的なワイヤ
ボンディング法を用いず、図５に示すように、半導体チ
ップ２の電極パッド７の直上に位置するＴＡＢテープの
部分にボンディング用窓（ボンディングウインド）６を
設け、この部分に配線リード３のインナーリード３ａを
通して掛け渡し、図６の如くボンディングツール８によ
り配線リード３の片側を切断し、これを直接に半導体チ
ップ２の電極パッド７に打ち付ける方法（インナーリー
ドボンディング）を採っている。
Ａパッケージでは、薄型、小型化を達成するための一つ
の手段として、ＴＡＢテープの配線リード３と半導体チ
ップ２の電極パッド７との電気的接続に一般的なワイヤ
ボンディング法を用いず、図５に示すように、半導体チ
ップ２の電極パッド７の直上に位置するＴＡＢテープの
部分にボンディング用窓（ボンディングウインド）６を
設け、この部分に配線リード３のインナーリード３ａを
通して掛け渡し、図６の如くボンディングツール８によ
り配線リード３の片側を切断し、これを直接に半導体チ
ップ２の電極パッド７に打ち付ける方法（インナーリー
ドボンディング）を採っている。
【００１１】
【発明が解決しようとする課題】ところで、ＴＡＢテー
プの配線リードは一般的にはＣｕ箔が用いられている
が、上記の接続方法のためにＡｕを電気めっきしてい
る。このめっきを行うためにＴＡＢテープの製造工程に
おいては、図５に示すように、半導体チップの電極パッ
ド７と接続される各配線リード３は給電ライン４によっ
てつながった状態となっている。
プの配線リードは一般的にはＣｕ箔が用いられている
が、上記の接続方法のためにＡｕを電気めっきしてい
る。このめっきを行うためにＴＡＢテープの製造工程に
おいては、図５に示すように、半導体チップの電極パッ
ド７と接続される各配線リード３は給電ライン４によっ
てつながった状態となっている。
【００１２】さらに、ＴＡＢテープからこのパッケージ
を切り離した後も、従来技術においてはパッケージ内に
給電ラインが存在するため、端子電極と配線リードとの
接続（インナーリードボンディング）の際、配線リード
の片側（給電ライン側）は確実に切断されていなければ
端子電極間でショートしてしまう。
を切り離した後も、従来技術においてはパッケージ内に
給電ラインが存在するため、端子電極と配線リードとの
接続（インナーリードボンディング）の際、配線リード
の片側（給電ライン側）は確実に切断されていなければ
端子電極間でショートしてしまう。
【００１３】配線リードの片側（給電ライン側）を確実
に切断するためには、インナーリードボンディング工程
において、パッケージ端のテープ部分を治具で固定する
必要がある。しかし、限りなくチップの大きさにパッケ
ージサイズ（テープサイズ）を近づける傾向にあり、こ
のためテープの固定代が少なくなって、確実な固定ひい
てはボンディング時のリードの切断が困難になりつつあ
り、一旦切断したインナーリードの接触（ショート）が
発生し、製品の機能上致命的な問題になる可能性があ
る。
に切断するためには、インナーリードボンディング工程
において、パッケージ端のテープ部分を治具で固定する
必要がある。しかし、限りなくチップの大きさにパッケ
ージサイズ（テープサイズ）を近づける傾向にあり、こ
のためテープの固定代が少なくなって、確実な固定ひい
てはボンディング時のリードの切断が困難になりつつあ
り、一旦切断したインナーリードの接触（ショート）が
発生し、製品の機能上致命的な問題になる可能性があ
る。
【００１４】本発明の目的は、前記した従来技術の欠点
を解消し、インナーリードボンディング工程において配
線リードを給電ライン側から切断する必要性が無く、従
ってインナーリードボンディング工程での不確実なリー
ドの切断に基づくショートの発生がパッケージ製造上原
理的に起こり得ない、高い信頼性を有するＴＡＢテープ
及びこれを用いたＢＧＡ型半導体装置を提供することに
ある。
を解消し、インナーリードボンディング工程において配
線リードを給電ライン側から切断する必要性が無く、従
ってインナーリードボンディング工程での不確実なリー
ドの切断に基づくショートの発生がパッケージ製造上原
理的に起こり得ない、高い信頼性を有するＴＡＢテープ
及びこれを用いたＢＧＡ型半導体装置を提供することに
ある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＴＡＢテープは、テープ基材上に、半導体
チップの端子電極に電気的に接続される複数のインナー
リードを含む個別の配線リードと、これら配線リードに
電気めっきを施すための共通の給電ラインとが設けられ
たＴＡＢテープであって、前記複数のインナーリードを
テープ基材に設けたボンディング用窓に掛け渡し、その
ボンディング用窓内においてインナーリードが半導体チ
ップの端子電極に接続されるように構成したＴＡＢテー
プにおいて、電気めっき後に、前記ボンディング用窓と
前記共通の給電ラインとの間で前記複数の配線リードに
交差する形でスリットを設け、該スリットにより配線リ
ードと給電ラインを切り離すと共に前記複数のインナー
リードをそれぞれ電気的に独立させたものである（請求
項１）。
め、本発明のＴＡＢテープは、テープ基材上に、半導体
チップの端子電極に電気的に接続される複数のインナー
リードを含む個別の配線リードと、これら配線リードに
電気めっきを施すための共通の給電ラインとが設けられ
たＴＡＢテープであって、前記複数のインナーリードを
テープ基材に設けたボンディング用窓に掛け渡し、その
ボンディング用窓内においてインナーリードが半導体チ
ップの端子電極に接続されるように構成したＴＡＢテー
プにおいて、電気めっき後に、前記ボンディング用窓と
前記共通の給電ラインとの間で前記複数の配線リードに
交差する形でスリットを設け、該スリットにより配線リ
ードと給電ラインを切り離すと共に前記複数のインナー
リードをそれぞれ電気的に独立させたものである（請求
項１）。
【００１６】また、本発明のＢＧＡ型半導体装置は、テ
ープ基材上に、半導体チップの端子電極に電気的に接続
される複数のインナーリードを含む個別の配線リード
と、これら配線リードに電気めっきを施すための共通の
給電ラインとが設けられたＴＡＢテープを用いたＢＧＡ
型半導体装置であって、前記ＴＡＢテープの配線リード
側の面にエラストマを介して半導体チップを設け、前記
複数のインナーリードが存在する部分のテープ基材にボ
ンディング用窓を形成し、該ボンディング用窓に掛け渡
された形で存在するインナーリードを半導体チップの端
子電極に接続するようにしたＢＧＡ型半導体装置におい
て、電気めっき後に、前記ボンディング用窓と前記共通
の給電ラインとの間で前記複数の配線リードに交差する
形でスリットを設け、該スリットにより配線リードと給
電ラインを切り離すと共に前記複数のインナーリードを
それぞれ電気的に独立させ、前記ボンディング用窓に掛
け渡されたインナーリードを切断することなく半導体チ
ップの端子電極に接続したものである（請求項３）。
ープ基材上に、半導体チップの端子電極に電気的に接続
される複数のインナーリードを含む個別の配線リード
と、これら配線リードに電気めっきを施すための共通の
給電ラインとが設けられたＴＡＢテープを用いたＢＧＡ
型半導体装置であって、前記ＴＡＢテープの配線リード
側の面にエラストマを介して半導体チップを設け、前記
複数のインナーリードが存在する部分のテープ基材にボ
ンディング用窓を形成し、該ボンディング用窓に掛け渡
された形で存在するインナーリードを半導体チップの端
子電極に接続するようにしたＢＧＡ型半導体装置におい
て、電気めっき後に、前記ボンディング用窓と前記共通
の給電ラインとの間で前記複数の配線リードに交差する
形でスリットを設け、該スリットにより配線リードと給
電ラインを切り離すと共に前記複数のインナーリードを
それぞれ電気的に独立させ、前記ボンディング用窓に掛
け渡されたインナーリードを切断することなく半導体チ
ップの端子電極に接続したものである（請求項３）。
【００１７】本発明の要点は、電気めっき後において配
線リードと給電ラインを切り離すべく形成されるスリッ
トが、配線リードと給電ラインとの間の配線リード上に
来るように定めて、前記複数のインナーリードをそれぞ
れ独立させたことにある。これによって、半導体チップ
の端子電極と配線リードとの接続の際、配線リードを給
電ライン側から切断する必要が無くなり、パッケージ製
造上のリードのショート発生を原理的に無くすことがで
きる。
線リードと給電ラインを切り離すべく形成されるスリッ
トが、配線リードと給電ラインとの間の配線リード上に
来るように定めて、前記複数のインナーリードをそれぞ
れ独立させたことにある。これによって、半導体チップ
の端子電極と配線リードとの接続の際、配線リードを給
電ライン側から切断する必要が無くなり、パッケージ製
造上のリードのショート発生を原理的に無くすことがで
きる。
【００１８】本発明のＴＡＢテープ又はＢＧＡ型半導体
装置においては、前記スリットが半導体装置の外形ライ
ンを形成するように設けるとよい（請求項２、４）。こ
の形態の特徴は、ＴＡＢテープの配線リードにＡｕめっ
きを施すための給電ラインの位置をパッケージの外側に
配置したことにあり、これによって半導体チップの端子
電極と配線リードとの接続の際、配線リードを給電ライ
ン側から切断する必要を無くし、パッケージ製造上のシ
ョート発生を原理的に無くすことができる点にある。
装置においては、前記スリットが半導体装置の外形ライ
ンを形成するように設けるとよい（請求項２、４）。こ
の形態の特徴は、ＴＡＢテープの配線リードにＡｕめっ
きを施すための給電ラインの位置をパッケージの外側に
配置したことにあり、これによって半導体チップの端子
電極と配線リードとの接続の際、配線リードを給電ライ
ン側から切断する必要を無くし、パッケージ製造上のシ
ョート発生を原理的に無くすことができる点にある。
【００１９】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２０】図１は、本発明の一実施形態に係るＴＡＢ
テープ１に半導体チップ２をエラストマ２０を用いて図
４（ａ）の如く搭載した状態を示した上面図であり、理
解を容易にするために配線リード３及び給電ライン４を
最表面に表している。
テープ１に半導体チップ２をエラストマ２０を用いて図
４（ａ）の如く搭載した状態を示した上面図であり、理
解を容易にするために配線リード３及び給電ライン４を
最表面に表している。
【００２１】ＴＡＢテープ１は、絶縁フィルムからなる
テープ基材１０と、このテープ基材１０上に設けられ、
半導体チップ２の端子電極たる電極パッド７と電気的に
接続される複数のインナーリード３ａを含む個別の配線
リード３と、同じくテープ基材１０上に設けられ、上記
配線リード３に電気めっきを施すための共通の給電ライ
ン４とを有する。また、ＴＡＢテープ１は、上記複数の
インナーリード３ａの存在する部分においてテープ基材
１０に形成されたボンディング用窓６を有する。
テープ基材１０と、このテープ基材１０上に設けられ、
半導体チップ２の端子電極たる電極パッド７と電気的に
接続される複数のインナーリード３ａを含む個別の配線
リード３と、同じくテープ基材１０上に設けられ、上記
配線リード３に電気めっきを施すための共通の給電ライ
ン４とを有する。また、ＴＡＢテープ１は、上記複数の
インナーリード３ａの存在する部分においてテープ基材
１０に形成されたボンディング用窓６を有する。
【００２２】上記のようにＴＡＢテープ１には、上記複
数のインナーリード３ａの存在する部分においてテープ
基材１０にボンディング用窓６を形成している結果、上
記複数のインナーリード３ａはこのボンディング用窓６
に掛け渡されて存在している。これらの複数のインナー
リード３ａは同一の幅で延在しており、従来のようにイ
ンナーリード３ａの途中に切断位置となるノッチは設け
られていない。
数のインナーリード３ａの存在する部分においてテープ
基材１０にボンディング用窓６を形成している結果、上
記複数のインナーリード３ａはこのボンディング用窓６
に掛け渡されて存在している。これらの複数のインナー
リード３ａは同一の幅で延在しており、従来のようにイ
ンナーリード３ａの途中に切断位置となるノッチは設け
られていない。
【００２３】同図１において配線リード３と給電ライン
４は、ＴＡＢテープの製造工程において配線パターン１
１のＡｕめっき終了後、これらの配線リード３に交差す
る形で設けられるスリット５によって分断される。換言
すれば、電気めっき後において配線リード３と給電ライ
ン４を切り離すスリット５により形成される半導体装置
の外形ラインが、配線リード３と給電ライン４との間の
配線リード３上に来るように定められており、スリット
５により、複数のインナーリード３ａがそれぞれ電気的
に独立な存在となるように分離されている。つまり、Ｔ
ＡＢテープ１におけるテープ基材１０の表面領域のう
ち、半導体チップ２が搭載される領域側（半導体装置の
外形ラインで囲まれるパッケージ内側）には給電ライン
４が存在しないように、配線パターン３は配置されてい
る。
４は、ＴＡＢテープの製造工程において配線パターン１
１のＡｕめっき終了後、これらの配線リード３に交差す
る形で設けられるスリット５によって分断される。換言
すれば、電気めっき後において配線リード３と給電ライ
ン４を切り離すスリット５により形成される半導体装置
の外形ラインが、配線リード３と給電ライン４との間の
配線リード３上に来るように定められており、スリット
５により、複数のインナーリード３ａがそれぞれ電気的
に独立な存在となるように分離されている。つまり、Ｔ
ＡＢテープ１におけるテープ基材１０の表面領域のう
ち、半導体チップ２が搭載される領域側（半導体装置の
外形ラインで囲まれるパッケージ内側）には給電ライン
４が存在しないように、配線パターン３は配置されてい
る。
【００２４】図２は、インナーリードボンディング工程
におけるボンディング部分の断面で、丁度ボンディング
ツール８が電極パッド７部分に下りてボンディングが完
了した状態を示したものである。上記ボンディング用窓
６に掛け渡されたインナーリード３ａは、図２に示す如
く、ボンディングツール８により、半導体チップの端子
電極たる電極パッド７に圧着されて接続される。このと
き従来ではインナーリード３ａが切断されるが、本発明
ではインナーリード３ａは切断されることなく電極パッ
ド７に圧着される。
におけるボンディング部分の断面で、丁度ボンディング
ツール８が電極パッド７部分に下りてボンディングが完
了した状態を示したものである。上記ボンディング用窓
６に掛け渡されたインナーリード３ａは、図２に示す如
く、ボンディングツール８により、半導体チップの端子
電極たる電極パッド７に圧着されて接続される。このと
き従来ではインナーリード３ａが切断されるが、本発明
ではインナーリード３ａは切断されることなく電極パッ
ド７に圧着される。
【００２５】即ち、従来では、図５に示すように、給電
ライン４はＴＡＢテープ１のテープ基材１０の表面領域
において半導体チップ２の搭載側、つまり半導体パッケ
ージ内にまで存在している。この結果、従来では図６の
如く、丁度ボンディングツール８が電極パッド７の部分
に下りてボンディングを完了したとき、給電ライン４が
半導体パッケージ内に存在していることとなるため、ボ
ンディング時において配線リード３は確実に給電ライン
４側で切断されていなければ電気的なショートとなり、
製品としては完全に不良となってしまう。従って、その
切断をする必要があることから、切断する位置を決める
ためにリードにノッチを付ける必要がある。このノッチ
をリードに設けるためには、元になるリードの幅を広く
する必要があり、狭ピッチ化を進める上で妨げとなって
しまう。また、従来では、インナーリードボンディング
工程において配線リード３の片側（給電ライン４側）を
確実に切断するために、パッケージ端のテープ部分を治
具で固定すべくテープの固定代を確保する必要があり、
パッケージサイズを小さくする上の障害となる。
ライン４はＴＡＢテープ１のテープ基材１０の表面領域
において半導体チップ２の搭載側、つまり半導体パッケ
ージ内にまで存在している。この結果、従来では図６の
如く、丁度ボンディングツール８が電極パッド７の部分
に下りてボンディングを完了したとき、給電ライン４が
半導体パッケージ内に存在していることとなるため、ボ
ンディング時において配線リード３は確実に給電ライン
４側で切断されていなければ電気的なショートとなり、
製品としては完全に不良となってしまう。従って、その
切断をする必要があることから、切断する位置を決める
ためにリードにノッチを付ける必要がある。このノッチ
をリードに設けるためには、元になるリードの幅を広く
する必要があり、狭ピッチ化を進める上で妨げとなって
しまう。また、従来では、インナーリードボンディング
工程において配線リード３の片側（給電ライン４側）を
確実に切断するために、パッケージ端のテープ部分を治
具で固定すべくテープの固定代を確保する必要があり、
パッケージサイズを小さくする上の障害となる。
【００２６】しかし、本実施形態においては、図１より
給電ライン４はパッケージ内に存在せず、配線リード３
は各々電気的に独立しているため、図２のインナーリー
ドボンディング工程においては単に電極パッド７と接合
されていれば良く、各々の配線リード３は給電ライン４
側（パッケージ外側）で切断する必要が無くなった。ま
た、切断のために各配線リード３にノッチを付ける必要
が無くなるため、リードの狭ピッチ化が可能となった。
給電ライン４はパッケージ内に存在せず、配線リード３
は各々電気的に独立しているため、図２のインナーリー
ドボンディング工程においては単に電極パッド７と接合
されていれば良く、各々の配線リード３は給電ライン４
側（パッケージ外側）で切断する必要が無くなった。ま
た、切断のために各配線リード３にノッチを付ける必要
が無くなるため、リードの狭ピッチ化が可能となった。
【００２７】また、図３は、既に図４（ａ）〜（ｇ）で
述べた製造方法に従い、ＴＡＢテープ１に半導体チップ
２をエラストマ２０を用いて搭載し、さらに各配線リー
ド３と給電ライン４とをスリット５により切断し、ボン
ディング用窓６の窓越しに見える半導体チップ２の電極
パッド７と電気的に接合するインナーリードボンディン
グ工程を完了させた状態のＢＧＡ構造の半導体装置を示
したものである。インナーリード３ａはインナーリード
ボンディング工程において切断される必要がないため、
ＣＳＰ等小型化を図ったためにＴＡＢテープ１にテープ
の固定代が少なくなっても、インナーリード３ａが接触
する危険性は本質的に存在しない。
述べた製造方法に従い、ＴＡＢテープ１に半導体チップ
２をエラストマ２０を用いて搭載し、さらに各配線リー
ド３と給電ライン４とをスリット５により切断し、ボン
ディング用窓６の窓越しに見える半導体チップ２の電極
パッド７と電気的に接合するインナーリードボンディン
グ工程を完了させた状態のＢＧＡ構造の半導体装置を示
したものである。インナーリード３ａはインナーリード
ボンディング工程において切断される必要がないため、
ＣＳＰ等小型化を図ったためにＴＡＢテープ１にテープ
の固定代が少なくなっても、インナーリード３ａが接触
する危険性は本質的に存在しない。
【００２８】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００２９】請求項１又は３に記載の発明によれば、Ｔ
ＡＢテープ又はこれを用いて構成されたＢＧＡ型半導体
装置において、電気めっき後において配線リードと給電
ラインを切り離すべく形成されるスリットを、配線リー
ドと給電ラインとの間の配線リード上に来るように定め
て、前記複数のインナーリードをそれぞれ独立させたの
で、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要が無く
なり、パッケージ製造上のリードのショート発生を原理
的に無くすことができる。
ＡＢテープ又はこれを用いて構成されたＢＧＡ型半導体
装置において、電気めっき後において配線リードと給電
ラインを切り離すべく形成されるスリットを、配線リー
ドと給電ラインとの間の配線リード上に来るように定め
て、前記複数のインナーリードをそれぞれ独立させたの
で、半導体チップの端子電極と配線リードとの接続の
際、配線リードを給電ライン側から切断する必要が無く
なり、パッケージ製造上のリードのショート発生を原理
的に無くすことができる。
【００３０】また、請求項２又は４に記載の発明によれ
ば、ＴＡＢテープ又はこれを用いて構成されたＢＧＡ型
の半導体装置において、前記スリットが半導体装置の外
形ラインを形成するようにしたので、半導体装置内にＴ
ＡＢテープ製造工程で配線リードにＡｕめっきを施すた
めの共通の給電ラインが残らない。従って、配線リード
が電気的に独立なものとなるため、インナーリードボン
ディング時に配線リードを切断する必要がなくなり、従
来技術で問題になっていたボンディング時のリードの切
断不良（不切断）によるショート不良を原理的に無くす
ことができる。
ば、ＴＡＢテープ又はこれを用いて構成されたＢＧＡ型
の半導体装置において、前記スリットが半導体装置の外
形ラインを形成するようにしたので、半導体装置内にＴ
ＡＢテープ製造工程で配線リードにＡｕめっきを施すた
めの共通の給電ラインが残らない。従って、配線リード
が電気的に独立なものとなるため、インナーリードボン
ディング時に配線リードを切断する必要がなくなり、従
来技術で問題になっていたボンディング時のリードの切
断不良（不切断）によるショート不良を原理的に無くす
ことができる。
【図１】本発明のＢＧＡ型半導体装置を、ＴＡＢテープ
に半導体チップを搭載した状態で示した部分平面図であ
って、理解を容易にするため配線リード及び給電ライン
を最表面に表して示した図である。
に半導体チップを搭載した状態で示した部分平面図であ
って、理解を容易にするため配線リード及び給電ライン
を最表面に表して示した図である。
【図２】本発明のＢＧＡ型半導体装置のインナーリード
ボンディング工程を示す断面図で、丁度ボンディングツ
ールが電極パッド部分に下りてボンディングが完了した
状態を示した図である。
ボンディング工程を示す断面図で、丁度ボンディングツ
ールが電極パッド部分に下りてボンディングが完了した
状態を示した図である。
【図３】本発明のＢＧＡ型半導体装置を、インナーリー
ドボンディング工程が完了した状態で示した部分平面図
であって、理解を容易にするため配線リード及び給電ラ
インを最表面に表して示した図である。
ドボンディング工程が完了した状態で示した部分平面図
であって、理解を容易にするため配線リード及び給電ラ
インを最表面に表して示した図である。
【図４】本発明で用いたＢＧＡ型半導体装置の製造工程
の一部を示した図である。
の一部を示した図である。
【図５】従来のＢＧＡ型半導体装置を、ＴＡＢテープに
半導体チップを搭載した状態で示した部分平面図であっ
て、理解を容易にするため配線リード及び給電ラインを
最表面に表して示した図である。
半導体チップを搭載した状態で示した部分平面図であっ
て、理解を容易にするため配線リード及び給電ラインを
最表面に表して示した図である。
【図６】従来のＢＧＡ型半導体装置のインナーリードボ
ンディング工程を示す断面図で、丁度ボンディングツー
ルが端子電極たる電極パッド部分に下りてボンディング
が完了した状態を示した図である。
ンディング工程を示す断面図で、丁度ボンディングツー
ルが端子電極たる電極パッド部分に下りてボンディング
が完了した状態を示した図である。
【図７】従来のＢＧＡ型半導体装置を、インナーリード
ボンディング工程が完了した状態で示した部分平面図で
あって、理解を容易にするため配線リード及び給電ライ
ンを最表面に表して示した図である。
ボンディング工程が完了した状態で示した部分平面図で
あって、理解を容易にするため配線リード及び給電ライ
ンを最表面に表して示した図である。
１ ＴＡＢテープ ２ 半導体チップ ３ 配線リード ３ａ インナーリード ４ 給電ライン ５ スリット ６ ボンディング用窓 ７ 電極パッド（端子電極） ８ ボンディングツール １０ テープ基材 ２０ エラストマ ３０ ＢＧＡ用エラストマ付ＴＡＢテープ ４０ 封止樹脂 ５０ 半田ボール
Claims (4)
- 【請求項１】テープ基材上に、半導体チップの端子電極
に電気的に接続される複数のインナーリードを含む個別
の配線リードと、これら配線リードに電気めっきを施す
ための共通の給電ラインとが設けられたＴＡＢテープで
あって、前記複数のインナーリードをテープ基材に設け
たボンディング用窓に掛け渡し、そのボンディング用窓
内においてインナーリードが半導体チップの端子電極に
接続されるように構成したＴＡＢテープにおいて、電気
めっき後に、前記ボンディング用窓と前記共通の給電ラ
インとの間で前記複数の配線リードに交差する形でスリ
ットを設け、該スリットにより配線リードと給電ライン
を切り離すと共に前記複数のインナーリードをそれぞれ
電気的に独立させたことを特徴とするＴＡＢテープ。 - 【請求項２】前記スリットが半導体装置の外形ラインを
形成するように設けられていることを特徴とする請求項
１記載のＴＡＢテープ。 - 【請求項３】テープ基材上に、半導体チップの端子電極
に電気的に接続される複数のインナーリードを含む個別
の配線リードと、これら配線リードに電気めっきを施す
ための共通の給電ラインとが設けられたＴＡＢテープを
用いたＢＧＡ型半導体装置であって、前記ＴＡＢテープ
の配線リード側の面にエラストマを介して半導体チップ
を設け、前記複数のインナーリードが存在する部分のテ
ープ基材にボンディング用窓を形成し、該ボンディング
用窓に掛け渡された形で存在するインナーリードを半導
体チップの端子電極に接続するようにしたＢＧＡ型半導
体装置において、電気めっき後に、前記ボンディング用
窓と前記共通の給電ラインとの間で前記複数の配線リー
ドに交差する形でスリットを設け、該スリットにより配
線リードと給電ラインを切り離すと共に前記複数のイン
ナーリードをそれぞれ電気的に独立させ、前記ボンディ
ング用窓に掛け渡されたインナーリードを切断すること
なく半導体チップの端子電極に接続したことを特徴とす
るＢＧＡ型半導体装置。 - 【請求項４】前記スリットが半導体装置の外形ラインを
形成することを特徴とする請求項３記載のＢＧＡ型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03939699A JP3482900B2 (ja) | 1999-02-18 | 1999-02-18 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03939699A JP3482900B2 (ja) | 1999-02-18 | 1999-02-18 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243787A true JP2000243787A (ja) | 2000-09-08 |
| JP3482900B2 JP3482900B2 (ja) | 2004-01-06 |
Family
ID=12551846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03939699A Expired - Fee Related JP3482900B2 (ja) | 1999-02-18 | 1999-02-18 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482900B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967125B2 (en) | 2001-08-06 | 2005-11-22 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same |
-
1999
- 1999-02-18 JP JP03939699A patent/JP3482900B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967125B2 (en) | 2001-08-06 | 2005-11-22 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same |
| SG120858A1 (en) * | 2001-08-06 | 2006-04-26 | Micron Technology Inc | Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same |
| US7075816B2 (en) | 2001-08-06 | 2006-07-11 | Micron Technology, Inc. | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same |
| US7109572B2 (en) | 2001-08-06 | 2006-09-19 | Micron Technology, Inc. | Quad flat no lead (QFN) grid array package |
| US7279780B2 (en) | 2001-08-06 | 2007-10-09 | Micron Technology, Inc. | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3482900B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
| WO1998018161A1 (fr) | Dispositif a semi-conducteur, procede de fabrication, substrat de circuit et bande porteuse de film | |
| JPWO1998018161A1 (ja) | 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JPH0158864B2 (ja) | ||
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH09232499A (ja) | 半導体装置 | |
| JP3633364B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3976441B2 (ja) | 半導体装置 | |
| JP2002026223A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3482900B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2000156389A (ja) | テープキャリアパッケージ | |
| JP3428475B2 (ja) | 半導体パッケージの製造方法 | |
| JP3896741B2 (ja) | 半導体装置および半導体装置用ｔａｂテープ | |
| JP4531073B2 (ja) | 半導体装置 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JP3680398B2 (ja) | プリント配線板 | |
| JP2003197845A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JP2000243790A (ja) | Ｔａｂテープ及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |