JP2000243923A - 強誘電体素子 - Google Patents

強誘電体素子

Info

Publication number
JP2000243923A
JP2000243923A JP11045758A JP4575899A JP2000243923A JP 2000243923 A JP2000243923 A JP 2000243923A JP 11045758 A JP11045758 A JP 11045758A JP 4575899 A JP4575899 A JP 4575899A JP 2000243923 A JP2000243923 A JP 2000243923A
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
stress
wiring
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11045758A
Other languages
English (en)
Inventor
Masahiko Hirai
匡彦 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP11045758A priority Critical patent/JP2000243923A/ja
Publication of JP2000243923A publication Critical patent/JP2000243923A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 強誘電体素子において、アルミニウム配線の
膨張などにより受ける応力により強誘電体層が劣化する
現象がある。 【解決手段】 強誘電体層5上に上部電極7を有し、該
上部電極上に絶縁層を有し、該絶縁層に配線6が前記強
誘電体層をオーバーラップして設けられている強誘電体
素子であって、前記強誘電体層上に前記配線からの応力
を阻止する応力阻止層8を有することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体素子に関
し、特に、強誘電体素子の上部電極構造に関する発明で
ある。
【0002】
【従来の技術】不揮発性メモリの一種として、最近、動
作速度が速く、書き換え回数を大きく取れる強誘電体メ
モリが登場した。これは、DRAMのキャパシタを強誘
電体キャパシタに置き換えた構造をしたもので、FRA
M(Ferroelectric Random Access Memory)として、特開
平2ー113496号公報(ラムトロン・コーポレーシ
ョン)等に見られる。この前記素子は、電源を遮断して
も情報が失われない不揮発性メモリであり、かつ動作が
DRAM並に高速であるため注目されている。しかしな
がら、強誘電体が製造プロセス過程で受けるダメージが
深刻であるため、多層配線化が難しく、歩留まりが低下
するなどの問題が発生している。
【0003】
【発明が解決しようとする課題】上記の強誘電体が製造
プロセス過程で受けるダメージとして、水素雰囲気にお
ける強誘電体の還元作用が最も大きいとされているが、
本発明者の検討によれば、強誘電体がアルミニウム配線
の膨張などにより受ける応力により劣化する現象もそれ
に匹敵する重大な問題であることが判った。本発明は、
このような従来の技術が有する未解決の課題を解決する
べく行われたものであり、強誘電体が受ける応力による
劣化問題を解決することを目的としている。
【0004】
【課題を解決するための手段】強誘電体層上に上部電極
を有し、該上部電極上に絶縁層を有し、該絶縁層上に配
線が前記強誘電体層をオーバーラップして設けられてい
る強誘電体素子において、配線形成時の熱処理が強誘電
体層の強誘電特性を著しく劣化させる事が分かった。つ
まり、アルミニウム等の配線の熱処理温度は強誘電体層
の相転移温度付近のため強誘電体層の結晶構造に大きな
影響を与えていると思われる。強誘電体層の劣化を防ぐ
為にアルミニウムより低い熱膨張係数で硬い層を配線と
強誘電体層の間に設けることが有効であることを見いだ
し、本発明に至った。
【0005】つまり、請求項1記載の強誘電体素子は、
強誘電体層上に上部電極を有し、該上部電極上に絶縁層
を有し、該絶縁層上に配線が前記強誘電体層をオーバー
ラップして設けられている強誘電体素子であって、前記
強誘電体層上に前記配線からの応力を阻止する応力阻止
層を有することを特徴とする。また、請求項2記載の強
誘電体素子は、請求項1記載の強誘電素子において、前
記応力阻止層が導電性の窒化チタン、窒化ガリウム、窒
化アルミニウム、安定化ジルコニウム酸化物、錫酸化
物、またはこれらに不純物を混入した層であることを特
徴とする。
【0006】また、請求項3記載の強誘電体素子は、請
求項1記載の強誘電体素子において、前記応力阻止層が
導電性または絶縁性の窒化チタン、酸化チタン、窒化ガ
リウム、窒化アルミニウム、ジルコニウム酸化物、セリ
ウム酸化物、錫酸化物、チタン酸ストロンチウム、ラン
タン・ストロンチウム・コバルト酸化物、またはこれら
に不純物を混入した層であることを特徴とする。
【0007】また、請求項4記載の強誘電体素子は、請
求項1乃至請求項3記載の強誘電体素子において、前記
強誘電体層がABO 3型構造を持つ強誘電体またはビス
マス層状化合物の強誘電体であることを特徴とする。ま
た、請求項5記載の強誘電体素子は、請求項1乃至請求
項4記載の強誘電体素子において、該強誘電体素子が強
誘電体キャパシタと電界効果型トランジスタを有してい
ることを特徴とする。
【0008】
【発明の実施の形態】強誘電体素子とは、強誘電体キャ
パシタや強誘電体キャパシタと電界効果型トランジスタ
との組み合わせ等で、強誘電体の特性を利用する素子を
いう。電界効果型トランジスタとは、半導体と絶縁体を
接合した構造を持つゲートの両側にソース、ドレインと
称する導電体電極を有するトランジスタのことで、例え
ば、MOS(Metal/Oxide/Semiconductor)−FET(F
ield Effect Transistor)、TFT(Thin Film Transi
stor)などがこれにあたる。強誘電体とは、印加電圧を
取り除いても、内部分極が残る(残留分極)誘電体(絶
縁体)のことで、例えば、PbTiO 3、PZT(Pb
ZrTiO 3)、PLZT(Pb 1- xLa xZr 1- y
Ti y 3)、Bi 2SrTa 2 9、Bi 2- XNb
XSrTa 2 9、Bi 2VO 5 ~ 6薄膜等を用いる。
強誘電体キャパシタとは、上記強誘電体からなる薄膜
を、例えばPt、Ir、IrO 2などの導電性の薄膜電
極で挟み、容量(キャパシタ)としたものである。
【0009】応力阻止層とは、アルミニウム配線薄膜な
どから受ける応力(主に引っ張り応力)が強誘電体に伝
達するのを阻止するための層である。この層に必要な機
能として、特にアルミニウムより小さい熱膨張係数をも
つ酸化物、窒化物などが好適である。一例として、窒化
チタン、酸化チタン、窒化ガリウム、安定化ジルコニア
酸化物、セリウム酸化物等が挙げられる。
【0010】このような応力阻止層を設けることによ
り、アルミ配線工程後においても強誘電体特性を維持す
ることが出来、強誘電体素子の実用化に大いに貢献でき
る。これらの特徴により、加工工程によるダメージに強
く、信頼性の高い強誘電体素子を得ることができる。
【0011】
【実施例1】以下、本発明の実施例を図面に基づいて説
明する。図1に示すような不揮発性強誘電体記憶素子を
作製した。基板1には、抵抗率2Ωcmのp型Si(10
0)単結晶基板を用い、表面に熱酸化法によってフィー
ルド酸化膜2を400nm形成させたものを用いた。この上
に下部電極4として、チタン20nm、Pt150nmをDCス
パッタ法で形成した。Ptを形成する際の基板温度は30
0℃とした。さらに、この下部電極4の上に強誘電体薄
膜5としてPLZTをゾルゲル法で作製した。強誘電体
の組成は、Pb1.15、La0.03、Zr0.30、Ti0.70の
ものを使用した。5回塗布し、250nmの膜厚を得た。1回
塗布毎にRTA(急速加熱法)による600℃のアニール
を30秒行い、5回塗布後に20分の酸素中アニールを行っ
た。さらに上部電極7として、Ir/IrO 2をDCス
パッタによって形成し、膜厚150nmを得た。
【0012】さらにその上に、応力阻止層8として、R
Fスパッタ法により絶縁体のチタン酸化物薄膜を形成し
た。膜厚は200nmである。これを順次ドライエッチング
して、強誘電体キャパシタを形成した後、層間絶縁膜3
としてオゾンTEOS膜を400nm形成し、コンタクトホール
をあけた後、回復アニールを酸素雰囲気中、650℃20分
行った。さらに、アルミニウム配線6を形成し、これを
ドライエッチングして加工した。最後に、窒素雰囲気中
で、400℃20分のアニールを行った。その後に図2のよ
うな電圧と分極強度の関係を測定した。
【0013】また、素子構造を、図3、図4のようにし
たものにおいても同様の結果を得た。また、応力阻止層
8として、安定化ジルコニウム酸化物、チタン酸ストロ
ンチウム、ランタン・ストロンチウム酸化物を用いた場
合も同様の優位性を得た。比較例として、応力阻止層8
を形成しない素子も作製した。このサンプルについて、
印加電圧、分極強度の関係を測定した結果、図2のよう
な結果を得た。応力阻止層がないものに比べ、応力阻止
層があるもののほうが、分極強度が大きくなっているこ
とが判る。
【0014】
【実施例2】以下に他の実施例を示す。図5に示すよう
な不揮発性強誘電体記憶素子を作製した。基板1には、
抵抗率2Ωcmのp型Si(100)単結晶基板を用い、
上部電極7までは実施例1と同様に作製した。さらにそ
の上に、応力阻止層8として、DCスパッタ法により導
電体の窒化ガリウム薄膜を形成した。膜厚は200nmであ
る。これを順次ドライエッチングして、強誘電体キャパ
シタを形成した後、層間絶縁膜3としてオゾンTEOS膜を
400nm形成し、コンタクトホールをあけた後、回復アニ
ールを酸素雰囲気中、650℃20分行った。さらに、アル
ミニウム配線6を形成し、これをドライエッチングして
加工した。最後に、窒素雰囲気中で、400℃20分のアニ
ールを行った。
【0015】比較例として、応力阻止層8を形成しない
素子も作製した。このサンプルについて、印加電圧、分
極強度の関係を測定した結果、応力阻止層がないものに
比べ、応力阻止層があるもののほうが、分極強度が大き
くなった。
【0016】
【実施例3】以下に他の実施例を示す。図6に示すよう
な不揮発性強誘電体記憶素子を作製した。基板1には、
抵抗率2Ωcmのp型Si(100)単結晶基板を用い、
強誘電体薄膜5までは実施例1と同様に作製した。この
上に、応力阻止層8として導電性のLaSrCoO 3
膜をゾルゲル法にて成膜した。ゾルゲル液の組成は、L
a0.05、Sr1.0、Co1.0であり、成膜後の膜厚は150n
mであった。さらにこの上に、実施例1と同様の手法
で、上部電極7として、Ir/IrO 2をDCスパッタ
によって形成し、これを順次ドライエッチングして、強
誘電体キャパシタを形成した後、層間絶縁膜3としてオ
ゾンTEOS膜を400nm形成し、コンタクトホールをあけた
後、回復アニールを酸素雰囲気中、650℃20分行った。
【0017】さらに、アルミニウム配線6を形成し、こ
れをドライエッチングして加工した。最後に、窒素雰囲
気中で、400℃20分のアニールを行った。比較例とし
て、応力阻止層8を形成しない素子も作製した。このサ
ンプルについて、印加電圧、分極強度の関係を測定した
結果、応力阻止層がないものに比べ、応力阻止層がある
もののほうが、分極強度が大きくなった。
【0018】
【発明の効果】以上の説明のように、本発明によれば、
アルミ配線による応力の強誘電体膜への影響を阻止する
ことが出来、加工ダメージの少ない強誘電体メモリを提
供することが出来る。このため、歩留まりが高く、信頼
性の高い強誘電体メモリを実現できるなどのなどの効果
がある。
【図面の簡単な説明】
【図1】実施例1で作製した本発明の強誘電体素子の断
面を示す図である。
【図2】実施例1で作製した強誘電体素子の電気特性評
価結果を示す図である。
【図3】実施例1で作製した本発明の強誘電体素子の断
面を示す図である。
【図4】実施例1で作製した本発明の強誘電体素子の断
面を示す図である。
【図5】実施例2で作製した本発明の強誘電体素子の断
面を示す図である。
【図6】実施例3で作製した本発明の強誘電体素子の断
面を示す図である。
【符号の説明】
1・・・・基板 2・・・・フィールド酸化膜 3・・・・層間絶縁膜(オゾンTEOSシリコン酸化膜) 4・・・・下部電極(Pt/Ti薄膜) 5・・・・強誘電体薄膜(PLZT) 6・・・・金属配線層(アルミニウム) 7・・・・上部電極(Ir/IrO 2) 8・・・・応力阻止層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 強誘電体層上に上部電極を有し、該上部
    電極上に絶縁層を有し、該絶縁層上に配線が前記強誘電
    体層をオーバーラップして設けられている強誘電体素子
    であって、前記強誘電体層上に前記配線からの応力を阻
    止する応力阻止層を有することを特徴とする強誘電体素
    子。
  2. 【請求項2】 請求項1記載の強誘電素子において、前
    記応力阻止層が導電性の窒化チタン、窒化ガリウム、窒
    化アルミニウム、安定化ジルコニウム酸化物、錫酸化
    物、またはこれらに不純物を混入した層であることを特
    徴とする強誘電体素子。
  3. 【請求項3】 請求項1記載の強誘電体素子において、
    前記応力阻止層が導電性または絶縁性の窒化チタン、酸
    化チタン、窒化ガリウム、窒化アルミニウム、ジルコニ
    ウム酸化物、セリウム酸化物、錫酸化物、チタン酸スト
    ロンチウム、ランタン・ストロンチウム・コバルト酸化
    物、またはこれらに不純物を混入した層であることを特
    徴とする強誘電体素子。
  4. 【請求項4】 請求項1乃至請求項3記載の強誘電体素
    子において、前記強誘電体層がABO 3型構造を持つ強
    誘電体またはビスマス層状化合物の強誘電体であること
    を特徴とする強誘電体素子。
  5. 【請求項5】 請求項1乃至請求項4記載の強誘電体素
    子において、該強誘電体素子が強誘電体キャパシタと電
    界効果型トランジスタを有していることを特徴とする強
    誘電体素子。
JP11045758A 1999-02-24 1999-02-24 強誘電体素子 Withdrawn JP2000243923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11045758A JP2000243923A (ja) 1999-02-24 1999-02-24 強誘電体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045758A JP2000243923A (ja) 1999-02-24 1999-02-24 強誘電体素子

Publications (1)

Publication Number Publication Date
JP2000243923A true JP2000243923A (ja) 2000-09-08

Family

ID=12728209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045758A Withdrawn JP2000243923A (ja) 1999-02-24 1999-02-24 強誘電体素子

Country Status (1)

Country Link
JP (1) JP2000243923A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281023B2 (en) * 1996-08-20 2001-08-28 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced encapsulation layer
JP2007005513A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd 強誘電体メモリ装置
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281023B2 (en) * 1996-08-20 2001-08-28 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced encapsulation layer
JP2007005513A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd 強誘電体メモリ装置
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Similar Documents

Publication Publication Date Title
JP3542704B2 (ja) 半導体メモリ素子
JP3929513B2 (ja) 誘電体キャパシタおよびその製造方法
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
KR100553230B1 (ko) 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링
KR19990030200A (ko) 커패시터와 mos 트랜지스터를 갖는 반도체 기억소자
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
KR100334354B1 (ko) 강유전체집적회로의 제조방법
US20080123243A1 (en) Ferroelectric capacitor
JP4303389B2 (ja) 強誘電体メモリ装置の製造方法
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
US7646073B2 (en) Ferroelectric capacitor and ferroelectric memory
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JPH1168057A (ja) 誘電体素子
JP3954390B2 (ja) 誘電体キャパシタ
JP3419974B2 (ja) 強誘電体キャパシタの製造方法
JPH118362A (ja) 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法
JP3232661B2 (ja) 半導体記憶装置
JP4433200B2 (ja) 強誘電体キャパシタおよび半導体装置
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP2003282827A (ja) 強誘電体薄膜メモリ
KR100498608B1 (ko) 강유전체 캐패시터 제조 방법
JP2000243924A (ja) 強誘電体素子
JPH113976A (ja) 誘電体素子、強誘電体メモリおよびその動作方法
JP2002329843A (ja) 強誘電体トランジスタ型不揮発性記憶素子とその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509