JP2000244310A - 自動周波数制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 自動周波数制御回路においてカウンタを用い
て周波数誤差を検出するように構成した場合には、カウ
ンタの段数が大きくなり、その結果、装置サイズが増大
したり装置コストが高くなってしまう。 【解決手段】 周波数誤差カウンタ１０１は、電圧制御
発振器の発振信号ｃをクロック端子に入力する。ロード
端子に基準時間信号ｂが入力されると、周波数誤差カウ
ンタ１０１には初期値がロードされる。そして、クロッ
ク端子に入力される発振信号ｃをアップカウントする。
電圧制御発振器として±５０Ｈｚの偏差を有するものを
使用した場合には、周波数誤差カウンタ１０１は、７ビ
ットバイナリカウンタで実現される。カウント値が０で
あれば周波数誤差なし、５０以下であれば電圧制御発振
器の発振周波数が１０ＭＨｚよりも高く、５１以上であ
れば電圧制御発振器の発振周波数が１０ＭＨｚよりも低
いと判定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば無線通信シ
ステムにおける送受信の基準信号を発生させる発振回路
に適用され、発振回路の出力周波数を一定に保つ自動周
波数制御回路に関する。

【０００２】

【従来の技術】図６は、自動周波数制御回路が用いられ
るディジタル無線通信システムの一例を示すブロック図
である。図６に例示されたシステムはＶＳＡＴシステム
であって、ハブ局である親局１は無線回線２０を介して
各子局（超小型衛星通信地球局）に時分割多重信号を送
信する。ただし、図６には、１つの子局２のみが示され
ている。

【０００３】子局２は、例えば、親局１からの搬送波信
号からディジタル信号のクロック周波数を再生し、再生
されたクロック信号を基準として高安定な周波数信号を
生成する。生成された周波数信号は、送信のための搬送
波作成のために使用される。

【０００４】図６に示された子局２の受信機３におい
て、ミキサ３２は、受信信号と局部発振器３１からの局
部発振周波数信号を乗算しベースバンド信号を出力す
る。ベースバンド信号は、復調回路３３およびクロック
再生回路３４に入力される。クロック再生回路３４は、
ベースバンド信号からタイミング信号成分を抽出し、親
局１の基準クロック信号を再生する回路でクロック信号
を再生する。再生されたクロック信号は、復調回路３
３、フレーム変換回路３５および送信機４に入力され
る。

【０００５】復調回路３３は、ベースバンド信号を再生
クロック信号でサンプリングして復調信号を得て、復調
信号をフレーム変換回路３５に出力する。フレーム変換
回路３５は、再生クロック信号を用いて子局２向けの受
信データを分離する。受信データは、制御回路５を介し
て出力される。

【０００６】子局２の送信機４において、制御回路５を
介して入力された送信データは、フレーム変調回路４３
で無線通信用のフレーム形式に変換される。フレーム形
式に変換された信号は変調回路４４に供給される。変調
回路４４は、電圧制御発振器４２から搬送波として入力
される搬送波基準信号をフレーム変調回路４３からの信
号で変調して送信周波数帯の変調波を生成する。そし
て、変調回路４４からの出力変調波は、時分割多元接続
通信のバースト信号として無線回線２０に送出される。

【０００７】ここで、電圧制御発振器４２からの搬送波
基準信号の周波数は、自動周波数制御回路４１で制御さ
れている。すなわち、自動周波数制御回路４１は、受信
機３から再生クロック信号を入力し、また、制御回路５
からクロック同期信号を入力する。自動周波数制御回路
４１は、クロック同期信号によって再生クロックの同期
を知り、周波数制御を開始する。そして、電圧制御発振
器４２から出力される搬送波基準信号の周波数と再生ク
ロック信号との周波数誤差が一定値以下になると周波数
同期信号を制御回路５に出力する。制御回路５は、周波
数同期信号が入力されると、送信許可と判断して入力送
信データを通過させてフレーム変換回路４３に供給す
る。

【０００８】次に、図７のブロック図を参照して従来の
自動周波数制御回路４１の構成例および動作について説
明する。図７に示された自動周波数制御回路４１におい
て、基準時間生成回路１１は、再生クロック信号を分周
して数秒の基準時間を示す基準時間信号を生成する。基
準時間信号は周波数誤差検出回路１００に入力される。

【０００９】周波数誤差検出回路１００は、電圧制御発
振器４２の発振周波数の搬送波基準信号（以下、基準信
号という。）周波数に対する誤差を測定する。そして、
周波数誤差信号を利得調整回路１２に出力する。周波数
誤差信号は、利得調整回路１２で利得調整された後、フ
ィルタとなる積分回路１３に入力する。なお、この例で
は、積分回路１３は、遅延回路１６と、入力信号と遅延
信号とを加算して遅延回路１６に入力させる加算器１５
とで構成されている。積分回路１３の出力は、Ｄ−Ａ変
換器１４でアナログ信号に変換され電圧制御発振器４２
に制御信号として供給される。

【００１０】ここで、周波数誤差検出回路１００は、基
準時間中の電圧制御発振器４２の発振信号の周期をカウ
ントする。そして、基準時間における基準信号の周期数
との差を周波数誤差として出力する。

【００１１】例えば、基準信号を１０ＭＨｚとし基準時
間を１秒とする。すると、周波数誤差検出回路１００
は、電圧制御発振器４２の発振周波数を１Ｈｚの精度で
測定できる。従って、電圧制御発振器４２の発振周波数
は、再生クロック信号にほぼ１Ｈｚの誤差で同期するこ
とになる。

【００１２】しかし、１０ＭＨｚの信号を１Ｈｚの精度
でカウントするには、１０＊７まで計数できる大きなカ
ウンタが必要である。なお、本明細書では、「＊」を指
数の意味で用いることにする。バイナリカウンタを用い
ると、２４ビット（２＊２４≧１０＊７）幅のカウンタ
が必要になる。さらに、１０＊７は２の累乗ではないの
で、周波数誤差が０Ｈｚのときにカウンタ出力を”００
００００ｈ”、周波数誤差が１Ｈｚのときにカウンタ出
力を”０００００１ｈ”とするには、カウンタ初期値に
補正を加えるか、カウンタ出力に補正を加えなければな
らない。ここで、ｈは１６進数であることを示す。

【００１３】例えば、８ビットカウントを３段接続すれ
ば２＊２４を計数できるが、１０＊７カウント後のカウ
ンタ出力は”００００００ｈ”にならない。なお、周波
数誤差が０Ｈｚのときにカウンタ出力を”００００００
ｈ” 、周波数誤差が１Ｈｚのときにカウンタ出力を”
０００００１ｈ”とすると、周波数誤差が０Ｈｚのとき
の積分回路１３の入力値が”００００００ｈ”となり周
波数誤差が１Ｈｚのときの積分回路１３の入力値が”０
００００１ｈ”となって都合がよい。

【００１４】

【発明が解決しようとする課題】以上のように、自動周
波数制御回路においてカウンタを用いて周波数誤差を検
出するように構成した場合には、カウンタの段数が大き
くなり、その結果、装置サイズが増大したり装置コスト
が高くなってしまうという課題がある。上述した例で、
周波数精度を０．５Ｈｚ、０，２５Ｈｚ、・・・と高く
とるには、基準時間をそれぞれ２秒、４秒、・・・と長
くする必要がある。それに伴って、カウンタの段数も、
２５ビット、２６ビット、・・・と大きくする必要があ
る。すなわち、カウンタの段数はさらに大きくなってし
まう。

【００１５】本発明は、上記のような課題を解決するた
めのものであって、周波数誤差を検出するカウンタを少
ない段数で実現できる自動周波数制御回路を提供するこ
とを目的とする。

【００１６】

【課題を解決するための手段】本発明による自動周波数
制御回路は、所定期間内の発振器の発振信号における周
期を計数して発振信号の周波数と基準周波数との誤差を
検出する周波数誤差検出手段と、周波数誤差検出手段が
出力する周波数誤差信号にもとづいて発振器の発振周波
数を基準周波数に近づけるための制御信号を生成して発
振器に与える制御信号発生手段とを備え、周波数誤差検
出手段が、発振器の発振周波数がとりうる所定の周波数
幅に応じた周期数を計測しうる桁数であって最小限の桁
数の計数能力を有するカウンタを含むように構成されて
いる。

【００１７】カウンタはバイナリカウンタであってもよ
い。その場合、例えば、所定期間が１秒であって発振器
の中心周波数が１０ＭＨｚで精度を±５０Ｈｚとする
と、最小限の桁数は−６４Ｈｚ〜＋６３Ｈｚの範囲に応
じた周期数を計数しうる７桁（７ビット）である。

【００１８】自動周波数制御回路は、周波数誤差がない
ときのカウント値が０になるようにカウンタの初期値を
与えるカウンタ初期値回路を含む構成であってもよい。
そのようなカウンタ初期値回路を含む場合には、制御信
号発生手段の制御信号を生成するための構成が簡略化さ
れる。

【００１９】カウンタは、発振器の発振周波数がとりう
る所定の周波数幅に応じた周期数を計測しうる桁数に対
して余裕のある桁数を有する。例えば、所定期間が１秒
であって発振器の中心周波数が１０ＭＨｚで精度を±５
０Ｈｚとすると、−１２８Ｈｚ〜＋１２７Ｈｚの範囲に
応じた周期数を計数しうる９桁（９ビット）のカウンタ
か用いられる。桁数（ビット幅）に余裕を持たせた場合
には、カウンタ周回数がずれて誤差制御方向が逆方向に
進んでしまう事態が回避される。

【００２０】自動周波数制御回路は、カウンタの出力ビ
ット幅を、所定の周波数幅に応じた周期数を計測しうる
ビット幅を越えない範囲に圧縮するオーバフロー処理回
路を含む構成であってもよい。そのようなオーバフロー
処理回路を含む場合には、後段の制御信号発生手段に入
力されるデータのビット幅が長くならないので、制御信
号発生手段の構成が複雑になることが防止される。

【００２１】オーバフロー処理回路は、例えば、カウン
タの出力値が所定の周波数幅に応じた周期数を計測しう
るビット幅で表現しうる範囲内の値であればカウンタの
出力値をそのまま出力し、カウンタの出力値が所定の周
波数幅に応じた周期数を計測しうるビット幅で表現しう
る範囲を越えていればカウンタの出力値を所定の周波数
幅に応じた周期数を計測しうるビット幅による最大値に
変換して出力するように構成される。

【００２２】オーバフロー処理回路は、カウンタの出力
値を所定の周波数幅に応じた周期数を計測しうるビット
幅による最大値に変換したときには、その旨を示す情報
も出力するように構成されていてもよい。そのように構
成されている場合には、その情報によって、制御信号発
生手段の追従が速くなるような利得調整を行ったり発振
器の異常発振を検出したりすることができる。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明による自動周波数
制御回路の一構成例を示すブロック図である。図１に示
す自動周波数制御回路４０において、基準時間生成回路
１１は、再生クロック信号ａを分周して数秒の基準時間
を示す基準時間信号ｂを生成する。基準時間信号ｂは周
波数誤差検出回路１０に入力される。周波数誤差検出回
路１０は、電圧制御発振器４２の発振信号ｃを入力し発
振周波数の基準信号周波数に対する誤差を測定する。そ
して、周波数誤差信号ｄを利得調整回路１２に出力す
る。

【００２４】周波数誤差信号ｄは、利得調整回路１２で
利得調整された後、フィルタとなる積分回路１３に入力
する。なお、この例では、積分回路１３は、遅延回路１
６と、入力信号と遅延信号とを加算して遅延回路１６に
入力させる加算器１５とで構成されている。積分回路１
３の出力は、Ｄ−Ａ変換器１４でアナログ信号に変換さ
れ電圧制御発振器４２に制御信号として供給される。

【００２５】図１に示された周波数誤差検出回路１０以
外の各部ロックは、図７に示された各ブロックと同じも
のである。しかし、周波数誤差検出回路１０の構成は、
従来の周波数誤差検出回路１００の構成とは異なる。な
お、自動周波数制御回路４０は、例えば、図６に示され
たディジタル無線通信システムに適用可能である。

【００２６】図２は、周波数誤差検出回路１０の一構成
例を示すブロック図である。図２に示す構成では、周波
数誤差カウンタ１０１は、基準時間信号ｂをロード端子
に入力し、電圧制御発振器４２の発振信号ｃをクロック
端子に入力する。ロード端子に基準時間信号ｂが入力さ
れると、周波数誤差カウンタ１０１には、カウンタ初期
値回路１０３に設定されている初期値がロードされる。
そして、クロック端子に入力される発振信号ｃをアップ
カウントする。

【００２７】図２に示された例では、周波数誤差カウン
タ１０１はｍビット構成であってｍビットのカウント値
をオーバフロー処理回路１０２に出力する。オーバフロ
ー処理回路１０２は、ｍビットのカウント値をｎビット
（ｍ＞ｎ）に圧縮して誤差ラッチ回路１０４に出力す
る。誤差ラッチ回路１０４は、ｎビットのフリップフロ
ップまたはラッチ回路で実現され、基準時間信号ｂで誤
差ラッチ回路１０４の出力をラッチして周波数誤差信号
ｄとして出力する。

【００２８】次に動作について説明する。まず、周波数
誤差カウンタ１０１の構成方法について説明する。ここ
でも、基準周波数を１０ＭＨｚとし、基準時間を１秒と
して周波数誤差を１Ｈｚの精度で測定する場合を例にす
る。また、電圧制御発振器４２は、１０ＭＨｚで発振す
る場合に±５０Ｈｚの発振範囲偏差を有するとする。

【００２９】すると、電圧制御発振器４２の発振信号の
周期を１秒間のカウントすると、カウント値は、９，９
９９，９５０ビット〜１０，０００，０５０ビット
（９，９９９，９５０Ｈｚ〜１０，０００，０５０Ｈｚ
に対応）の範囲をとる。最小値と最大値との間は１００
ビットであるから、周波数誤差カウンタ１０１は、１０
０ビットまでカウントできれば周波数誤差を測定でき
る。

【００３０】例えば、カウント値が０であれば周波数誤
差なし、５０以下であれば電圧制御発振器４２の発振周
波数が１０ＭＨｚよりも高く、５１以上であれば電圧制
御発振器４２の発振周波数が１０ＭＨｚよりも低いと判
定できる。そして、周波数誤差カウンタ１０１のカウン
ト値を周波数誤差信号ｄとして積分回路１３に入力し、
積分回路１３４の出力を電圧制御発振器４２に制御電圧
として与えれば周波数誤差を解消することができる。

【００３１】１００ビットをカウント可能なバイナリカ
ウンタは、７ビットのカウンタで実現できる。２＊７＝
１２８＞１００だからである。数値表現に２の補数を用
いれば、例えば”０００００００ｂ”は０Ｈｚ、”００
００００１ｂ”は＋１Ｈｚ、”０１１１１１１ｂ”は＋
６３Ｈｚ、”１１１１１１１ｂ”は−１Ｈｚ、”１００
００００ｂ”は−６４Ｈｚを表すことになり、−６４Ｈ
ｚ〜＋６３Ｈｚの範囲を１Ｈｚ刻みで表現できる。な
お、ｂは２進数であることを示す。

【００３２】以上のことから、電圧制御発振器４２とし
て±５０Ｈｚの偏差を有するものを使用した場合には、
周波数誤差カウンタ１０１は、７ビットバイナリカウン
タで実現可能である。なお、電圧制御発振器４２の発振
周波数が１０ＭＨｚ±５０Ｈｚの場合には、１０＊７＝
２＊７×５＊７であるから、５＊７周カウンタが回った
後にカウンタ出力に周波数誤差が現れる。

【００３３】しかし、電圧制御発振器４２の発振周波数
誤差は、回路調整や発振器精度によって±５０Ｈｚを越
える可能性がある。特に問題になるのは、発振周波数誤
差が−６４Ｈｚ〜＋６３Ｈｚの範囲を越える場合であ
る。その場合、”０００００００ｂ”を０Ｈｚに対応さ
せているときには、カウンタ周回数がずれて、例えば＋
６５Ｈｚのずれを−６３Ｈｚと判定してしまう。

【００３４】そこで、この実施の形態では、余裕を持た
せて、−６４Ｈｚ〜＋６３Ｈｚの４倍の範囲、すなわち
−２５６Ｈｚ〜＋２５５Ｈｚの範囲をカウント可能な９
ビットカウンタで周波数誤差カウンタ１０１を構成する
ことにする。

【００３５】１０ＭＨｚ（１０＊７カウントに対応）は
２＊９で割り切れないので、カウント値”００００００
０００ｂ”を０Ｈｚに対応させるために、カウンタの初
期値にオフセットを与える必要がある。 １０＊７＝２＊７×５＊７＝２＊９×５＊７／２＊２＝
２＊９×（１９５３２−３／４）＝２＊９×１９５３２
−２＊７×３ より、カウンタに初期値２＊７×３を与えれば、カウン
トが１９５３２周した後に周波数誤差がカウント値に現
れる。

【００３６】よって、この実施の形態では、２＊７×３
のバイナリ表現である”１１０００００００ｂ”を周波
数誤差カウンタ１０１に初期値として与える。すなわ
ち、カウンタ初期値回路１０３には、”１１０００００
００”が設定される。

【００３７】以上に述べたような構成で、周波数誤差カ
ウンタ１０１にロード信号として基準時間信号ｂが入力
されると、周波数誤差カウンタ１０１には、カウンタ初
期値回路１０３に設定されている初期値”１１００００
０００”がロードされ、電圧制御発振器４２の発振信号
ｃのカウントを開始する。なお、初期値”１１００００
０００”がロードされる直前のカウント値すなわち前回
の測定時の周波数誤差は、誤差ラッチ回路１０４にラッ
チされ、周波数誤差信号ｄとして利得調整回路１２に出
力される。

【００３８】利得調整回路１２は、周波数制御時の初期
には大きな利得を与え、周波数誤差が小さくなった後で
は小さな利得を与えるように利得調整される。利得調整
回路１２によって利得調整された周波数誤差信号ｄは、
フィルタとしての積分回路１３で積分され、Ｄ−Ａ変換
器１４でＤ−Ａ変換された後、電圧制御発振器４２に制
御電圧として供給される。電圧制御発振器４２は、周波
数誤差が０になるように出力周波数を制御する。従っ
て、電圧制御発振器４２の発振周波数は、基準周波数に
近づく。

【００３９】以上のように、この実施の形態では、電圧
制御発振器４２が有する偏差分をカウントするのに十分
な最小限のビット幅を有するバイナリカウンタで周波数
誤差カウンタ１０１を構成したので、周波数誤差カウン
タ１０１は、従来のものに比べて小型化される。また、
誤差０Ｈｚがカウント値０に対応するようにカウンタ初
期値回路１０３に設定されている初期値が周波数誤差カ
ウンタ１０１にロードされるので、後段の回路、特に積
分回路１３の構成を複雑にしないですむ。

【００４０】さらに、周波数誤差カウンタ１０１のビッ
ト幅に、電圧制御発振器４２が有する偏差分をカウント
するのに十分な最小限のビット幅に対して余裕を持たせ
ているので、カウンタ周回数がずれて誤差制御方向が逆
方向に進んでしまう事態が回避される。

【００４１】上述した例では、周波数誤差カウンタ１０
１のビット幅を７ビットから９ビットに拡張したが、そ
の拡張によって利得調整回路１２や積分回路１３の回路
規模が大きくなってしまい好ましくない。そこで、この
実施の形態では、図２に示されたように、周波数誤差カ
ウンタ１０１と誤差ラッチ回路１０４との間にオーバフ
ロー処理回路１０２が設けられている。

【００４２】オーバフロー処理回路１０２は、周波数誤
差カウンタ１０１が出力するｍビットのカウント値をｎ
ビットに圧縮する。すなわち、ｍビットで表現される周
波数誤差がｎビットで表現しうる範囲を越えている場合
には、ｍビットで表現される周波数誤差を、ｎビットで
表現しうる最大の値（絶対値で）に変換する。なお、上
記の例では、ｍ＝９、ｎ＝７である。

【００４３】ｍビットで表現される周波数誤差がｎビッ
トで表現しうる範囲を越えたか否かは、ｍビットの上位
ビットで判断できる。例えば、図３の説明図からわかる
ように、ｍ＝９、ｎ＝７の場合、周波数誤差が、−６４
Ｈｚ〜＋６３Ｈｚを越える場合は、９ビットの上位３ビ
ットが”０００”および”１１１”でない場合である。
かつ、＋６３Ｈｚを越える場合には最上位ビットが０で
あり、−６４Ｈｚを下回る場合には最上位ビットが１で
ある。

【００４４】そこで、オーバフロー処理回路１０２は、
周波数誤差カウンタ１０１が出力するｍビットのうち上
位の（ｍ−ｎ＋１）ビットを監視して、ｍビットで表現
される周波数誤差がｎビットで表現しうる範囲を越えた
場合には、ｍビットで表現される周波数誤差を、ｎビッ
トで表現しうる最大の値（絶対値で）に変換する。

【００４５】図４は、オーバフロー処理回路１０２の一
構成例を示す回路図である。図４において、論理積回路
（ＡＮＤ回路）２０１はｍビットのうち上位の（ｍ−ｎ
＋１）ビットが”１１１”であることを監視する。ま
た、論理和回路（ＮＯＲ回路）２０２は、ｍビットのう
ち上位の（ｍ−ｎ＋１）ビットが”０００”であること
を監視する。上位の（ｍ−ｎ＋１）ビットが”１１１”
または”０００”であれば、ＮＯＲ回路２０３の出力が
ローレベルになって論理回路２０４およびＡＮＤ回路２
０５の出力がローレベルになるので、入力された第１ビ
ット〜第ｎビットがオーバフロー処理回路１０２からそ
のまま出力される。なお、論理回路２０４は、上側の入
力が０（ローレベル）であって下側の入力がハイレベル
であるとハイレベルを出力する。

【００４６】上位の（ｍ−ｎ＋１）ビットが”１１１”
および”０００”でなければ、ＮＯＲ回路２０３の出力
がハイレベルになる。すなわち、ｍビットで表現される
周波数誤差がｎビットで表現しうる範囲を越えた場合に
は（例えば、−６４Ｈｚ〜＋６３Ｈｚを越えた場合）、
ＮＯＲ回路２０３の出力がハイレベルになる。よって、
論理回路２０４によるゲートおよびＡＮＤ回路２０５に
よるゲートが開く。ただし、論理回路２０４は第ｍビッ
トの値を反転させて通過させる。

【００４７】従って、最上位ビットである第ｍビットが
１であれば、ＡＮＤ回路２０５の出力がハイレベルにな
り、ＮＯＲ回路３０３，５０１〜５０３によるゲートを
閉じる。すなわち、ＮＯＲ回路３０３，５０１〜５０３
の出力が全てローレベルになる。第ｎビットに対応した
ラインには反転回路（ＮＯＴ回路）３０４が設置されて
いるので、結局、第ｎビットのみが１になったデータ
（例えば、−６４Ｈｚに対応した”１００００００
ｂ”）がオーバフロー処理回路１０２から出力される。

【００４８】上位の（ｍ−ｎ＋１）ビットが”１１１”
および”０００”でなく、最上位ビットである第ｍビッ
トが０であれば、論理回路２０４の出力がハイレベルに
なってＮＯＲ回路３０１，４０１〜４０３によるゲート
を閉じる。すなわち、ＮＯＲ回路３０１，４０１〜４０
３の出力が全てローレベル（例えば”０００００００
ｂ”に対応）になる。このとき、ＮＯＲ回路３０３，５
０１〜５０３によるゲートは開いているので、ＮＯＲ回
路３０１，４０１〜４０３の出力が全てハイレベルにな
る。第ｎビットに対応したラインにはＮＯＴ回路３０４
が設置されているので、結局、第ｎビットのみが０にな
ったデータ（例えば、＋６３Ｈｚに対応した”０１１１
１１１ｂ”）がオーバフロー処理回路１０２から出力さ
れる。

【００４９】なお、ＮＯＴ回路３０２は、入力のｎビッ
トがそのままオーバフロー処理回路１０２から出力され
るときに、第ｎビットの論理を反転しないように、ＮＯ
Ｔ回路３０４に対応して設けられている。

【００５０】結局、オーバフロー処理回路１０２は、ｍ
ビット（表現範囲は−２＊（ｍ−１）Ｈｚ〜＋（２＊
（ｍ−１）−１）Ｈｚ）の周波数誤差をｎビット（表現
範囲は−２＊（ｎ−１）Ｈｚ〜＋（２＊（ｎ−１）−
１）Ｈｚに押さえ込むために、−２＊（ｍ−１）Ｈｚ〜
−（２＊（ｎ−１）＋１）Ｈｚを−（２＊（ｎ−１））
Ｈｚに置き換え、＋２＊（ｎ−１）Ｈｚ〜＋（２＊（ｍ
−１）−１）Ｈｚを＋（２＊（ｎ−１）＋１）Ｈｚに置
き換える。

【００５１】以上のように、この実施の形態では、ｍビ
ットで表現される周波数誤差がｎビットで表現しうる範
囲を越えた場合には、オーバフロー処理回路１０２が、
ｍビットで表現される周波数誤差を、ｎビットで表現し
うる最大の値（絶対値で）に変換する。よって、後段の
利得調整回路１２や積分回路１３の回路規模が大きくな
ることはない。

【００５２】一例として、１０．０００１００ＭＨｚ±
１２８Ｈｚの発振特性を有する電圧制御発振器４２を仮
定する。すなわち、中心周波数が１００Ｈｚずれ、±１
２８Ｈｚの偏差を持ち、期待する１０ＭＨｚ±５０Ｈｚ
からずれているとする。なお、自動周波数制御回路４０
が起動したときには積分回路１３はゼロクリアされてい
る。

【００５３】ｍ＝９、ｎ＝７の場合、周波数誤差カウン
タ１０１は初期値”１１０００００００ｂ”からカウン
トを開始し、周波数誤差が０である場合には１９５３２
周カウントが回ってカウント値が”０００００００００
ｂ”になるのであるが、この例では周波数誤差が１００
Ｈｚあるので、”００１１００１００ｂ”となる。この
値は、オーバフロー処理回路１０２で７ビットに制限さ
れ”０１１１１１１ｂ”（＋６３Ｈｚ）となる。

【００５４】７ビットによる周波数誤差信号ｄは、利得
調整回路１２，積分回路１３およびＤ−Ａ変換器１４を
経て電圧制御発振器４２に対する制御電圧となるが、こ
の間の利得を１とした場合、電圧制御発振器４２の発振
周波数を６３Ｈｚ小さくするように作用する。なお、制
御の方向を周波数誤差が小さくなるように働かせるの
で、途中に論理の反転がある。

【００５５】従って、電圧制御発振器４２は、１０，０
００，０３７Ｈｚで発振する。次の基準時間が到来する
と、周波数誤差は＋３７Ｈｚと判定される（利得が１の
場合）。積分回路１３は、前回の６３Ｈｚに今回の＋３
７Ｈｚを加算して電圧制御発振器４２の発振周波数を中
心周波数から１００Ｈｚ小さくするように制御する。以
上のようにして、電圧制御発振器４２の発振周波数は真
の１０ＭＨｚに近づいていく。

【００５６】図５は、自動周波数制御回路における周波
数誤差検出回路１０の他の実施の形態を示すブロック図
である。この場合には、オーバフロー処理回路１０２Ａ
は、ｍビットのデータをｎビットに圧縮するとともに、
１ビットのオーバフロー信号を出力する。よって、誤差
ラッチ回路１０４Ａは、ｎ＋１ビットのデータをラッチ
して出力する。

【００５７】オーバフロー信号は、周波数誤差カウンタ
１０１の出力値が−２＊（ｎ−１）Ｈｚ〜＋（２＊（ｎ
−１）−１）Ｈｚの範囲を越えたことを示す信号であ
る。この信号が周波数誤差検出回路１０の外部に出力さ
れる。オーバフロー信号は例えば利得調整回路１２の利
得調整に用いられ、オーバフロー信号が出力されたとき
には引き込みを速くするように利得を調整することがで
きる。また、オーバフロー信号が出力されたときには電
圧制御発振器４２に異常発振が生じたと判断して自動周
波数制御回路４０を初期化するといった処理に用いるこ
ともできる。

【００５８】なお、上記の実施の形態では、周波数誤差
検出の精度を１Ｈｚとして説明したが、１／ｋ［Ｈｚ］
（ｋ：自然数）の誤差を検出するには基準時間をｋ秒に
する必要がある。その場合には、周波数誤差カウンタ１
０１のビット数をｋビット増やす必要があるが、電圧制
御発振器４２の偏差分をカウントするのに十分な最小限
のビット幅を有するバイナリカウンタで周波数誤差カウ
ンタ１０１を構成すればよいことは、上記の実施の形態
の場合と同様である。その場合、電圧制御発振器４２の
特性に応じた誤差を考慮してビット幅に余裕を持たせる
ことが好ましいことも上記の実施の形態の場合と同様で
ある。

【００５９】また、上記の実施の形態では、基準周波数
として１０ＭＨｚを例示したが、その他の周波数であっ
ても、カウンタ初期値をそれに併せて変更すれば、上記
の実施の形態を適用することができる。

【００６０】

【発明の効果】以上のように、本発明によれば、自動周
波数制御回路を、周波数誤差検出手段が、発振器の発振
周波数がとりうる所定の周波数幅に応じた周期数を計測
しうる桁数であって最小限の桁数の計数能力を有するカ
ウンタを含むように構成したので、自動周波数制御回路
において周波数誤差を検出するカウンタを少ない段数で
実現できる効果がある。

【図面の簡単な説明】

【図１】 本発明による自動周波数制御回路の一構成例
を示すブロック図である。

【図２】 周波数誤差検出回路の一構成例を示すブロッ
ク図である。

【図３】 ９ビットバイナリカウンタによる９ビット表
現値と７ビット表現値との関係を示す説明図である。

【図４】 オーバフロー処理回路の一構成例を示す回路
図である。

【図５】 オーバフロー処理回路の他の構成例を示す回
路図である。

【図６】 自動周波数制御回路が用いられるディジタル
無線通信システムの一例を示すブロック図である。

【図７】 従来の自動周波数制御回路の構成を示すブロ
ック図である。

【符号の説明】

１０ 周波数誤差検出回路 １１ 基準時間生成回路 １２ 利得調整回路 １３ 積分回路 １４ Ｄ−Ａ変換器 ４０ 自動周波数制御回路 ４２ 電圧制御発振器 １０１ 周波数誤差カウンタ １０２ オーバフロー処理回路 １０３ カウンタ初期値回路 １０４ 誤差ラッチ回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 中心周波数に対して所定の周波数範囲の
   精度を有する発振器の発振周波数を基準周波数に合わせ
   る自動周波数制御回路であって、 所定期間内の前記発振器の発振信号における周期を計数
   して発振信号の周波数と基準周波数との誤差を検出する
   周波数誤差検出手段と、 前記周波数誤差検出手段が出力する周波数誤差信号にも
   とづいて前記発振器の発振周波数を基準周波数に近づけ
   るための制御信号を生成して前記発振器に与える制御信
   号発生手段とを備え、 前記周波数誤差検出手段が、前記発振器の発振周波数が
   とりうる所定の周波数幅に応じた周期数を計測しうる桁
   数であって最小限の桁数の計数能力を有するカウンタを
   含むことを特徴とする自動周波数制御回路。
2. 【請求項２】 カウンタはバイナリカウンタである請求
   項１記載の自動周波数制御回路。
3. 【請求項３】 自動周波数制御回路は、周波数誤差がな
   いときのカウント値が０になるようにカウンタに初期値
   を与えるカウンタ初期値回路を含む請求項２記載の自動
   周波数制御回路。
4. 【請求項４】 カウンタは、発振器の発振周波数がとり
   うる所定の周波数幅に応じた周期数を計測しうる桁数に
   対して余裕のある桁数を有する請求項３記載の自動周波
   数制御回路。
5. 【請求項５】 カウンタの出力ビット幅を、所定の周波
   数幅に応じた周期数を計測しうるビット幅を越えない範
   囲に圧縮するオーバフロー処理回路を含む請求項４記載
   の自動周波数制御回路。
6. 【請求項６】 オーバフロー処理回路は、カウンタの出
   力値が所定の周波数幅に応じた周期数を計測しうるビッ
   ト幅で表現しうる範囲内の値であればカウンタの出力値
   をそのまま出力し、カウンタの出力値が所定の周波数幅
   に応じた周期数を計測しうるビット幅で表現しうる範囲
   を越えていればカウンタの出力値を所定の周波数幅に応
   じた周期数を計測しうるビット幅による最大値に変換し
   て出力する請求項５記載の自動周波数制御回路。
7. 【請求項７】 オーバフロー処理回路は、カウンタの出
   力値を所定の周波数幅に応じた周期数を計測しうるビッ
   ト幅による最大値に変換したときには、その旨を示す情
   報も出力する請求項６記載の自動周波数制御回路。