JP2000244456A - 直接符号分割多重アクセス用のパス検出装置およびその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＳ−ＣＤＭＡ復調器がパスを検出する際
に、遅延時間が長い遅延波のパスについても検出するこ
とができるパス検出装置とその制御方法を提供するこ
と。 【解決手段】 サンプリングされた受信信号がマッチド
フィルタ１００に入力されると、この受信信号はサンプ
ル毎にマッチドフィルタ１００内のシフトレジスタ１１
に入力され、このシフトレジスタ１１に入力された信号
は、スイッチ１０３を介してレジスタ１３およびレジス
タ１０１に格納された拡散符号レプリカとそれぞれ乗算
し、これを加算器１５で加算して相関値を算出し、算出
した相関値をマッチドフィルタ１００から出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、直接符号分割多
重アクセス（ＤＳ−ＣＤＭＡ；Direct Sequence- Code
Division Maltiple Access ）無線通信システムの復調
器内に設けられるパス検出装置およびその制御方法に関
し、特に、遅延時間が長い遅延波のパスについても検出
することができるパス検出装置およびその制御方法に関
する。

【０００２】

【従来の技術】従来、DS-CDMA 無線通信システム用の復
調器には、伝搬遅延時間の異なる複数の受信信号を合成
して受信感度を改善するレイク（RAKE）受信と呼ばれる
技術が適用されている。そして、このレイク受信を行う
ためには、異なるタイミングで受信される複数の受信信
号の受信タイミングを検出するパス検出処理が必要とな
るため、かかるパス検出を高速におこなうことができる
マッチドフィルタが用いられることが多い。

【０００３】たとえば、佐和橋衛、“広帯域コヒーレン
トDS-CDMA 無線アクセス特集" 、NTT DoCoMoテクニカル
ジャーナルNol.4 No.3には、従来のマッチドフィルタの
構成が詳細に開示されており、具体的には、Ａ／Ｄ変換
器を不要とし、低消費電力化を可能とするベースバンド
アナログ処理技術を適用した高速マッチドフィルタＬＳ
Ｉの構成およびその特性が記載されている。また、青
山、水口、吉田、後川、“室内／屋外実験によるDS-CDM
A システムのパスサーチ特性" 、信学技報RCS97-164
（1997-11 ）には、ＣＤＭＡシステムにおいて、マルチ
パスのタイミング同期を高精度におこなうパス検出技術
が開示されている。

【０００４】このため、これらの従来技術を組み合わせ
ると、図９に示す構成を有するパス検出回路が得られ
る。図９において、マッチドフィルタ１０に入力される
信号は図示しないＡ／Ｄコンバータによりサンプリング
された受信信号であり、サンプル毎にマッチドフィルタ
１０内のシフトレジスタ１１に入力される。そして、こ
のシフトレジスタ１１に入力された信号は、乗算器１２
においてレジスタ１３に格納された拡散符号レプリカと
乗算した後、加算器１５で加算して相関値を算出し、算
出した相関値をサンプル毎にマッチドフィルタ１０から
出力する。

【０００５】レジスタ１３に格納した拡散符号レプリカ
は、拡散符号レプリカ発生器２０で作成され、レジスタ
１４に格納された情報を用いて周期的に書き換えられ
る。制御回路２１は、拡散符号レプリカ発生器２０にス
タートパルスを供給し、かかるスタートパルスの供給に
よって、拡散符号レプリカ発生器２０は、拡散符号レプ
リカの発生を開始する。なお、レジスタ１３の拡散符号
レプリカをレジスタ１４の内容に書き換える周期は、シ
フトレジスタ１１の段数に相当する時間に設定される。
ここで、シフトレジスタ１１の段数は１シンボルに設定
され、たとえば１シンボル長をＴｓとした場合には、レ
ジスタ１３はＴｓ毎に書き換えられることになる。

【０００６】マッチドフィルタ１０の出力は、同相加算
器１６において加算され、Ｓ／Ｎ比が改善された後に、
２乗器１７により２乗され、電力加算器１８においてさ
らにＳ／Ｎ比を改善した後、パス選択器１９でパスが選
択される。

【０００７】図１０は、図９に示す同相加算器１６およ
び電力加算器１８の構成を示す図であり、同図（ａ）お
よび（ｂ）に示すように、同相加算器１６および電力加
算器１８は、マッチドフィルタ長（Ｔｓ）に相当する容
量のメモリ１６ａおよび１８ａと、加算器１６ｂおよび
１８ｂとで構成される。さらに、電力加算器１８には、
乗算器１８ｃが含まれ、過去の加算結果に忘却係数λ
（λ≦１）が乗積される。これらの同相加算器１６およ
び電力加算器１８には、制御回路２１からメモリクリア
信号が入力されており、所定のタイミングでメモリ１６
ａおよび１８ａのメモリ内容がクリアされる。このよう
にして、電力加算器１８内のメモリ１８ａに時間窓Ｔｓ
分の遅延プロファイルが保存される。

【０００８】パス選択器１９は、作成された遅延プロフ
ァイルから複数個のパスを選択して各パスの情報（位置
およびレベルなど）を制御回路２１に出力し、この制御
回路２１は、当該パス情報に基づきてレイク受信に使用
するパスを検出する。このように、図９に示す従来のパ
ス検出回路では、拡散符号レプリカをＴｓ毎に書き換え
ていたので、符号周期が１シンボルより長いロング符号
に対応することができる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のパス検出回路を用いたとしても、遅延時間がＴｓ以
上の遅延波のパスを検出することができないという問題
がある。以下、この点について説明する。

【００１０】図１１は、１シンボル長がＴｓである入力
信号がＴｓに等しい段数のマッチドフィルタ１０に入力
された場合におけるマッチドフィルタ１０の内部状態を
示す図である。同図（ａ）に示すように、先行波の１シ
ンボル目がちょうどマッチドフィルタ１０に入力された
時点を時刻ｔ＝０とすると、遅延波１および遅延波２が
それぞれ先行波に対してτ₁ およびτ₂ 時間遅れて受信
される。ここで、遅延波２は１シンボル長Ｔｓよりも長
く遅れて受信されている（Ｔｓ＜τ₂ ）。その後、同図
（ｂ）に示すように、先行波の２シンボル目がマッチド
フィルタ１０に入力された時点である時刻ｔ＝Ｔｓにお
いては、遅延波１の２シンボル目が先行波に対してτ₁
遅れて受信され、遅延波２の１シンボル目が先行波の２
シンボル目からτ₂ −Ｔｓ遅れて受信される。

【００１１】図１２は、マッチドフィルタ１０内の拡散
符号レプリカが切り替えられる様子を示す図であり、同
図（ａ）に示すように、Ｔｓ毎に拡散符号レプリカが切
り替えられると、同図（ｂ）に示すように、先行波に対
するマッチドフィルタ１０の出力は時刻ｔ＝０で現れ、
また遅延波１に対するマッチドフィルタ１０の出力はτ
₁ 時間だけ遅れたｔ＝τ₁ に現れるので問題はない。し
かし、遅延波２については、同図（ｂ）に示すように、
時刻τ₂ ではすでにつぎのシンボル用の拡散符号レプリ
カ（図１２（ａ）中の「レプリカ２」）に切り替えられ
てしまっているので、マッチドフィルタ１０からは遅延
波２に対する相関値が出力されないという問題が生ず
る。

【００１２】この発明は、上記に鑑みてなされたもので
あり、ＤＳ−ＣＤＭＡ復調器がパスを検出する際に、遅
延時間が長い遅延波のパスについても検出することがで
きる直接符号分割多重アクセス用のパス検出装置を得る
ことを目的とする。また、そのパス検出装置を有効に活
用して、遅延時間が長い遅延波のパスを効率的に検出す
ることができるパス検出装置の制御方法を得ることを目
的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる直接符号分割多重アクセス用のパ
ス検出装置は、サンプリングされた受信信号に拡散符号
を適用してその相関値を出力するマッチドフィルタを用
いて、異なるタイミングで受信される複数の受信信号の
受信タイミングを検出する直接符号分割多重アクセス用
のパス検出装置において、位相の異なる複数の拡散符号
を発生する拡散符号発生手段と、前記拡散符号発生手段
による複数の拡散符号の発生タイミングを制御する制御
手段と、前記拡散符号発生手段が発生した位相の異なる
複数の拡散符号をそれぞれ格納する複数のレジスタと、
前記複数のレジスタに格納された位相の異なる複数の拡
散符号を一サンプル時間内に前記受信信号に適用して、
一サンプルごとに複数の相関値を算出する相関値算出手
段と、所望の観測時間幅分の容量を有するメモリを用い
て複数の遅延プロファイルを作成する遅延プロファイル
作成手段とを備えたことを特徴とする。

【００１４】この発明によれば、制御手段のタイミング
制御の下で拡散符号発生手段が位相の異なる複数の拡散
符号を発生し、発生した位相の異なる複数の拡散符号を
それぞれ複数のレジスタに格納し、該複数のレジスタに
格納された位相の異なる複数の拡散符号を一サンプル時
間内に受信信号に適用して、一サンプルごとに複数の相
関値を算出し、所望の観測時間幅分の容量を有するメモ
リを用いて複数の遅延プロファイルを作成することとし
たので、遅延時間の長い遅延波のパスについても効率良
く検出することができる。

【００１５】つぎの発明にかかる直接符号分割多重アク
セス用のパス検出装置は、一サンプルごとに複数の相関
値を算出するか否かを指示する指示手段をさらに具備
し、前記相関値算出手段は、前記指示手段からの指示内
容に応答して、前記複数のレジスタに格納された位相の
異なる複数の拡散符号を前記受信信号に適用して複数の
相関値を算出するか、または所定のレジスタに格納され
た拡散符号のみを前記受信信号に適用して一つの相関値
を算出することを特徴とする。

【００１６】この発明によれば、一サンプルごとに複数
の相関値を算出するか否かの指示内容に応答して、複数
のレジスタに格納された位相の異なる複数の拡散符号を
受信信号に適用して複数の相関値を算出するか、または
所定のレジスタに格納された拡散符号のみを受信信号に
適用して一つの相関値を算出することとしたので、遅延
時間が大きな場合と遅延時間が小さな場合で、処理形態
を変えることができる。

【００１７】つぎの発明にかかる直接符号分割多重アク
セス用のパス検出装置は、サンプリングされた受信信号
を格納するシフトレジスタ、前記受信信号に適用する拡
散符号を格納する第１のレジスタ並びに該第１のレジス
タに格納した拡散符号を更新する更新用の拡散符号を格
納する第２のレジスタを少なくとも有し、前記シフトレ
ジスタに格納した受信信号に前記第１のレジスタに格納
した拡散符号を適用した場合の相関値を出力するマッチ
ドフィルタと、前記マッチドフィルタの第２のレジスタ
に格納する拡散符号を発生する拡散符号発生手段と、前
記マッチドフィルタから出力される相関値を巡回加算す
る巡回加算手段とを備え、異なるタイミングで受信され
る複数の受信信号の受信タイミングを検出する直接符号
分割多重アクセス用のパス検出装置において、前記マッ
チドフィルタは、複数の第１のレジスタおよび第２のレ
ジスタと、各第１のレジスタに格納した拡散符号を前記
シフトレジスタに格納した受信信号に切替適用する切替
手段とを備え、前記拡散符号生成手段は、前記複数の第
２のレジスタにそれぞれ格納する複数の拡散符号を発生
し、前記巡回加算手段は、所望の観測時間幅分の容量の
メモリを用いて複数の遅延プロファイルを作成すること
を特徴とする。

【００１８】この発明によれば、マッチドフィルタに複
数の第１のレジスタおよび第２のレジスタと、第１のレ
ジスタに格納した拡散符号をシフトレジスタに格納した
受信信号に切替適用する切替手段とを設け、拡散符号生
成手段では複数の第２のレジスタにそれぞれ格納する複
数の拡散符号を発生し、巡回加算手段では、所望の測時
間幅分の容量のメモリを用いて複数の遅延プロファイル
を作成することとしたので、遅延時間の長い遅延波のパ
スについても効率良く検出することができる。

【００１９】つぎの発明にかかる直接符号分割多重アク
セス用のパス検出装置の制御方法は、サンプリングされ
た受信信号に複数の拡散符号を一サンプル時間内に適用
して一サンプルごとに複数の相関値を出力するマッチド
フィルタを用いて、異なるタイミングで受信される複数
の受信信号の受信タイミングを検出する直接符号分割多
重アクセス用のパス検出装置の制御方法において、前記
複数の拡散符号に含まれる拡散符号を所定の時間適用し
て遅延プロファイルを取得し、取得した一つまたは複数
の遅延プロファイルからパス位置とパスレベルを検出し
て記憶部に記憶するよう制御する第１の制御工程と、前
記複数の拡散符号と位相の異なる複数の拡散符号に含ま
れる拡散符号を所定の時間適用して遅延プロファイルを
取得し、取得した一つまたは複数の遅延プロファイルか
らパス位置とパスレベルを検出して記憶部に記憶する処
理を所望の数の遅延プロファイルが作成されるまで繰り
返すよう制御する第２の制御工程と、前記第２の処理工
程後に前記記憶部に記憶したパス位置とパスレベルに基
づいて最終的なパスを選択する選択工程とを含んだこと
を特徴とする。

【００２０】この発明によれば、複数の拡散符号に含ま
れる拡散符号を所定の時間適用して遅延プロファイルを
取得し、取得した一つまたは複数の遅延プロファイルか
らパス位置とパスレベルを検出して記憶部に記憶する処
理を所望の数の遅延プロファイルが作成されるまで繰り
返し、この処理工程後に記憶部に記憶したパス位置とパ
スレベルに基づいて最終的なパスを選択することとした
ので、ハードウエアを増加することなく遅延時間の長い
遅延波のパスを効率良く検出することができる。

【００２１】つぎの発明にかかる直接符号分割多重アク
セス用のパス検出装置の制御方法は、前記第２の制御工
程は、前記一つまたは複数の遅延プロファイルに基づい
て処理対象の拡散符号に対応するパスが存在するか否か
を判定し、前記一つまたは複数の拡散符号に対応するパ
スが存在しないと判定された場合には、パスの存在しな
い遅延プロファイルの内容をメモリから消去し、消去し
たメモリ上に、他の拡散符号に対応して作成された遅延
プロファイルを記憶することを特徴とする。

【００２２】この発明によれば、一つまたは複数の遅延
プロファイルに基づいて処理対象の拡散符号に対応する
パスが存在するか否かを判定し、この一つまたは複数の
拡散符号に対応するパスが存在しないと判定された場合
には、パスの存在しない遅延プロファイルの内容をメモ
リから消去し、消去したメモリ上に、他の拡散符号に対
応して作成された遅延プロファイルを記憶することとし
たので、遅延プロファイルを記憶するためのメモリ容量
を低減することができる。

【００２３】つぎの発明にかかる直接符号分割多重アク
セス用のパス検出装置の制御方法は、前記第２の制御工
程は、前記一つまたは複数の拡散符号に対応するパスが
存在すると判定された場合には、この拡散符号を前記マ
ッチドフィルタに供給するとともに、当該拡散符号の時
間窓に近隣する時間窓の拡散符号を時分割で前記マッチ
ドフィルタに供給することを特徴とする。

【００２４】この発明によれば、一つまたは複数の拡散
符号に対応するパスが存在すると判定された場合には、
この拡散符号をマッチドフィルタに供給するとともに、
当該拡散符号の時間窓に近隣する時間窓の拡散符号を時
分割でマッチドフィルタに供給することとしたので、パ
スの存在する観測時間窓に隣接する観測時間窓の遅延プ
ロファイルを効率良く作成することができる。

【００２５】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかるＤＳ−ＣＤＭＡ用のパス検出装置およびそ
の制御方法の好適な実施の形態を詳細に説明する。

【００２６】実施の形態１．図１は、実施の形態１にか
かるパス検出回路の回路構成を示すブロック図である。
同図に示すように、このパス検出回路は、マッチドフィ
ルタ１００と、拡散符号レプリカ発生器１０４、同相加
算器１０５と、２乗器１７と、電力加算器１０６と、パ
ス選択器１９と、制御回路１０７とからなる。ここで、
このマッチドフィルタ１００は、従来のマッチドフィル
タ１０に対して新たなレジスタ１０１および１０２と、
スイッチ１０３とを加え、このスイッチ１０３の切り替
えによって、相関演算用の拡散符号レプリカを切り替え
るよう構成している。また、従来の拡散符号レプリカ発
生器２０に代えて、拡散符号レプリカ発生器１０４を設
けている。ここで、この拡散符号レプリカ発生器１０４
は、位相の異なる２つの拡散符号レプリカを発生して、
その一方をレジスタ１４に出力し、他方をレジスタ１０
２に出力する回路である。

【００２７】制御回路１０７は、レジスタ１４用の拡散
符号レプリカを発生するだけではなく、このレジスタ１
４用の拡散符号レプリカよりも１シンボル時間分だけ位
相の遅れた拡散符号レプリカについても同時に発生する
よう拡散符号レプリカ発生器１０４を制御する。この１
シンボル時間分だけ位相の遅れた拡散符号レプリカは、
マッチドフィルタ１００内のレジスタ１０２に格納され
る。レジスタ１０１および１０２は、従来のマッチドフ
ィルタ１０においても設けられていたレジスタ１３およ
び１４と同様に機能する部位であり、１シンボル毎にレ
ジスタ１０２の内容をレジスタ１０１にロードする。ス
イッチ１０３は、レジスタ１３およびレジスタ１０１の
２つの拡散符号レプリカを１サンプル内に切り替えるス
イッチであり、このスイッチ１０３を用いることによ
り、マッチドフィルタ１００から１サンプル毎に２つの
相関値が出力される。

【００２８】そして、図示しないＡ／Ｄコンバータによ
ってサンプリングされた受信信号がマッチドフィルタ１
００に入力されると、この受信信号はサンプル毎にマッ
チドフィルタ１００内のシフトレジスタ１１に入力され
る。そして、このシフトレジスタ１１に入力された信号
は、スイッチ１０３を介してレジスタ１３およびレジス
タ１０１に格納された拡散符号レプリカとそれぞれ乗算
し、これを加算器１５で加算して相関値を算出し、算出
した相関値をマッチドフィルタ１００から出力する。

【００２９】図２は、図１に示す同相加算器１０５およ
び電力加算器１０６の構成を示すブロック図である。同
図（ａ）および（ｂ）に示すように、マッチドフィルタ
１００からは１サンプルにつき２つの相関値が出力され
るので、同相加算器１０５が有するメモリ１０５ａのメ
モリサイズと、電力加算器１０６が有するメモリ１０６
ａのメモリサイズは、それぞれ２Ｔｓとなる。なお、パ
ス選択回路１９には、従来の２倍の数の信号が入力され
る。

【００３０】図３は、図１に示すレジスタ１３とレジス
タ１０１との拡散符号レプリカの切替えの様子を示す図
である。同図（ａ）に示すように、レジスタ１３には図
１２（ａ）に示す従来のものと同様のものが格納される
が、新たに設けたレジスタ１０１には、このレジスタ１
３に格納する拡散符号レプリカよりも１シンボル時間分
だけ位相が遅れた拡散符号レプリカを格納する。

【００３１】同図（ａ）から明らかなように、τ₂ 時間
遅延して受信された遅延波２に対する相関値は、新たに
設けたレジスタ１０１によって取得することができ、マ
ッチドフィルタ１００から出力される。このため、同図
（ｂ）に示すように、マッチドフィルタ１００からは、
遅延波２に対応する相関値についても出力することがで
きる。このように、マッチドフィルタ１００からは２種
類の拡散符号レプリカに対応する相関値が出力され、そ
の一つは、レジスタ１３に格納された拡散符号レプリカ
に対する相関値であり、他方は、レジスタ１０１に格納
された拡散符号レプリカに対する相関値である。

【００３２】なお、このマッチドフィルタ１００から
は、１サンプル毎に２種類の相関値が出力されるため、
このマッチドフィルタ１００の出力は入力の２倍のクロ
ック速度となり、この２種類の相関値を時間多重した後
に出力される。

【００３３】図４は、図１に示すマッチドフィルタ１０
０から出力される２種類の相関値と入力クロック周期お
よび出力クロック周期との関係を示す図である。同図に
示す相関値Ｘｉは、レジスタ１３に格納された拡散符号
レプリカに対応する相関値であり、相関値Ｙｉは、レジ
スタ１０１に格納された拡散符号レプリカに対応する相
関値である。同図から明らかなように、このマッチドフ
ィルタ１００においては、出力クロック周期が入力クロ
ックの半分となり、また出力クロック周期に応答して相
関値Ｘｉと相関値Ｙｉとが交互に出力される。

【００３４】上述してきたように、実施の形態１にかか
るパス検出回路１００では、たとえ遅延波の遅延時間が
Ｔｓ以上となった場合でも、この遅延時間が２ＴＳの範
囲内であれば、遅延波に対応するパスを検出することが
可能となる。なお、ここでは説明の便宜上、１組のレジ
スタ１０１および１０２のみをマッチドフィルタ１００
に付加した場合を示したが、さらに多くのレジスタの組
をこのマッチドフィルタ１００に配設することにより、
より広いパス検出時間幅を得ることが可能となる。ただ
しこの場合には、図２に示す同相加算器１０５のメモリ
１０５ａのメモリサイズと、電力加算器１０６のメモリ
１０６ａのメモリサイズとを、これに合わせて増加する
とともに、スイッチ１０３において複数のレジスタを切
り替えることにより、パス検出範囲を２Ｔｓ以上に拡大
することができる。

【００３５】実施の形態２．ところで、上記実施の形態
１では、パス検出範囲を２Ｔｓ以上に拡大する場合に
は、レジスタ１０１およびレジスタ１０２の組を増やす
ことにより対応することができると説明したが、このレ
ジスタ１０１およびレジスタ１０２の組を増やさなくと
もパス検出範囲を２Ｔｓ以上に拡大することができる。
そこで、この実施の形態では、図１に示すパス検出回路
を用いてパス検出範囲を２Ｔｓ以上に拡大する場合につ
いて説明する。

【００３６】図５は、図１に示すパス検出回路を用いて
２Ｔｓ以上の遅延波のパスを検出する実施の形態２にか
かるパス検出回路の制御手順を示すフローチャートであ
る。同図に示すように、まず最初に制御回路１０７は、
拡散符号レプリカ発生器１０４に対し２つの拡散符号レ
プリカを発生してマッチドフィルタ１００に出力するよ
う指示する（ステップＳ５０１）。すると、一定時間経
過後に２Ｔｓ幅の遅延プロファイルが作成されるので
（ステップＳ５０２）、この段階でパス選択を行う（ス
テップＳ５０３）。制御回路１０７は、内部メモリにパ
ス選択結果としてパス位置およびパス電力などの情報を
保持する（ステップＳ５０４）。

【００３７】その後、全時間幅について処理が完了した
か否かを判断し（ステップＳ５０５）、処理が完了して
いない場合には（ステップＳ５０５否定）、制御回路１
０７は、拡散符号レプリカ発生器１０４に対して、先程
とは位相の異なる２つの拡散符号レプリカを発生してマ
ッチドフィルタ１００に出力するように出力タイミング
の変更を指示し（ステップＳ５０６）、上記ステップＳ
５０２に以降移行する。すると、一定時間経過後に先ほ
ど作成した時間窓とは別の２Ｔｓ幅の遅延プロファイル
が作成されるので、パス選択をおこない（ステップＳ５
０３）、選択したパス情報を保存して（ステップＳ５０
４）、全時間幅について処理が完了したか否かを判断す
る（ステップＳ５０５）。

【００３８】かかるステップＳ５０２〜Ｓ５０６の処理
を全時間幅について処理が完了するまで繰り返し、全時
間幅の処理が完了したならば（ステップＳ５０５肯
定）、選択した全パス情報に基づいてパス検出をおこな
い（ステップＳ５０７）、ステップＳ５０１に移行す
る。

【００３９】上記一連の処理をおこなうことにより、図
１に示す構成のパス検出回路を用いた場合であっても、
２Ｔｓ以上の時間幅に対してパス位置やパス電力等の情
報を得ることができ、２Ｔｓ以上の観測時間窓に対し
て、遅延波を常時検出することが可能となる。このた
め、パス検出処理に要する時間が長くなるものの、マッ
チドフィルタ１００に設けるレジスタ数を増加し、同相
加算器１０５および電力加算器１０６のメモリサイズを
増やさなくとも、遅延時間の大きな信号のパスを検出す
ることができる。

【００４０】実施の形態３．つぎに、図１に示すパス検
出回路を用いて２Ｔｓ以上の遅延波のパスを検出する別
の実施の形態について説明する。図６は、図１に示すパ
ス検出回路を用いて２Ｔｓ以上の遅延波のパスを検出す
る実施の形態３にかかるパス検出回路の制御手順を示す
フローチャートである。同図に示すように、制御回路１
０７は、まず最初に、拡散符号レプリカ発生器１０４に
対して２つの拡散符号レプリカを発生してマッチドフィ
ルタ１００に出力するよう指示する（ステップＳ６０
１）。

【００４１】すると、一定時間後に２つの遅延プロファ
イルが作成されるので（ステップＳ６０２）、この２つ
の遅延プロファイルのパス選択結果に基づいて、制御回
路１０７は各遅延プロファイルにパスが存在するか否か
を判定する（ステップＳ６０３）。その結果、どちらの
遅延プロファイルにもパスが存在すると判定された場合
には（ステップＳ６０４否定）、パスを選択して（ステ
ップＳ６０７）、ステップＳ６０２に移行する。かかる
ステップＳ６０２〜Ｓ６０７からなる図中のループ２に
示す遅延プロファイルの作成とパス選択の処理を繰り返
す。

【００４２】一方、いずれか一方でも遅延プロファイル
でパスが存在しないと判定された場合には（ステップＳ
６０４肯定）、制御回路１０７は、パスの存在しない遅
延プロファイルのメモリをクリアし（ステップＳ６０
５）、パスの存在しない遅延プロファイルに対応する拡
散符号レプリカの位相を変更するように拡散符号レプリ
カ発生器に指示し（ステップＳ６０６）、ステップＳ６
０２に移行する。このように、かかるステップＳ６０２
〜Ｓ６０６からなる図中のループ１に示す新たな観測時
間窓に対する遅延プロファイルの作成処理をおこなう。

【００４３】上記一連の処理、すなわちパスの存在しな
い遅延プロファイルを記憶していたメモリをクリアし
て、他の観測時間窓を観測するために使用する処理をお
こなうことにより、メモリサイズを大きくすることなく
２Ｔｓ以上の時間窓を観測することができる。

【００４４】実施の形態４．つぎに、図１に示すパス検
出回路を用いて２Ｔｓ以上の遅延波のパスを検出する別
の実施の形態について説明する。図７は、図１に示すパ
ス検出回路を用いて２Ｔｓ以上の遅延波のパスを検出す
る実施の形態４にかかるパス検出回路の制御手順を示す
フローチャートである。同図に示すように、制御回路１
０７は、まず最初に、拡散符号レプリカ発生器１０４に
対して、２つの拡散符号レプリカを発生してマッチドフ
ィルタ１００に出力するよう指示する（ステップＳ７０
１）。

【００４５】すると、一定時間後に２つの遅延プロファ
イルが作成されるので（ステップＳ７０２）、この２つ
の遅延プロファイルのパス選択結果に基づいて制御回路
１０７は、各遅延プロファイルにパスが存在するか否か
を判定する（ステップＳ７０３）。その結果、どちらの
遅延プロファイルにもパスが存在すると判定された場合
には（ステップＳ７０４否定）、パスを選択して（ステ
ップＳ７０７）、ステップＳ７０２に移行する。かかる
ステップＳ７０２〜Ｓ７０７からなる図中のループ２に
示す遅延プロファイルの作成とパス選択の処理を繰り返
す。

【００４６】一方、いずれか一方でも遅延プロファイル
でパスが存在しないと判定された場合には（ステップＳ
７０４肯定）、制御回路１０７は、パスの存在しない遅
延プロファイルのメモリをクリアし（ステップＳ７０
５）、パスの存在しない遅延プロファイルに対応する拡
散符号レプリカの位相を変更するように拡散符号レプリ
カ発生器に対して指示する。この際、パスの存在する遅
延プロファイルに対応する拡散符号レプリカの位相に対
してＴｓ前後（１シンボル前後）の位相の拡散符号レプ
リカを、時分割的に、すなわち一定時間毎に交互に出力
するように指示して（ステップＳ７０６）、ステップＳ
７０２に移行する。このように、かかるステップＳ７０
２〜Ｓ７０６からなる図中のループ１に示す新たな観測
時間窓に対する遅延プロファイルの作成処理をおこな
う。

【００４７】上記一連の処理、すなわちパスの存在しな
い遅延プロファイルを記憶していたメモリをクリアし
て、このメモリを用いてパスの存在する時間観測窓に隣
接する2 つの観測時間窓に対する遅延プロファイルを作
成することにより、パス位置の変化に追随しながらパス
を検出することができる。

【００４８】実施の形態５．図８は、実施の形態５にか
かるパス検出回路の回路構成を示すブロック図である。
なお、図１に示すパス検出回路の各部位と同様の機能を
有するものは同一の符号を付すこととしてその詳細な説
明を省略する。同図に示すように、このパス検出回路の
マッチドフィルタ８００は、制御回路１０７からの制御
信号をライン８０１を介してスイッチ８０２に出力する
点で図１に示すマッチドフィルタ１００と異なる。

【００４９】ここで、この制御信号は、オン／オフから
なる２値信号であり、この制御信号がオンである場合に
は、スイッチ８０２が上記実施の形態１に示す動作をお
こない、このパス検出回路は、２Ｔｓの時間幅のパスを
検出する回路として動作する。これに対して、この制御
信号がオフの場合には、スイッチ８０２は切替え動作を
停止し、このマッチドフィルタ８００は、レジスタ１３
のみの拡散符号レプリカを使って相関演算をおこなう。

【００５０】したがって、このパス検出回路は、セル半
径の大きなマクロセルのような遅延波の遅延時間が大き
なケースだけではなく、マイクロセルのように遅延波の
遅延時間がさほど大きくないケースが想定されるシステ
ムに適用する場合に有効である。具体的には、遅延波の
遅延時間が大きな場合には、制御回路１０７からオン信
号をスイッチ１０３に出力することによりこのスイッチ
８０２を切り替え動作させて大きく遅延した信号のパス
を検出し、逆に遅延波の遅延時間が小さな場合には、制
御回路１０７からオフ信号を出力してスイッチ８０２を
固定する。

【００５１】上述してきたように、この実施の形態５に
かかるパス検出回路では、制御回路１０７からの制御信
号によって、スイッチ８０２の動作を制御するよう構成
したので、マイクロセルのような遅延時間の小さいシス
テムに適用する場合にはマッチドフィルタ８００からの
出力信号のクロック速度を従来と同速度まで低減し、も
ってパス検出回路の消費電力を抑制できるという効果が
得られる。

【００５２】

【発明の効果】以上説明したように、この発明によれ
ば、制御手段のタイミング制御の下で拡散符号発生手段
が位相の異なる複数の拡散符号を発生し、発生した位相
の異なる複数の拡散符号をそれぞれ複数のレジスタに格
納し、該複数のレジスタに格納された位相の異なる複数
の拡散符号を一サンプル時間内に受信信号に適用して、
一サンプルごとに複数の相関値を算出し、所望の観測時
間幅分の容量を有するメモリを用いて複数の遅延プロフ
ァイルを作成するよう構成したので、遅延時間の長い遅
延波のパスについても効率良く検出し、もって遅延時間
が遅れた場合であっても効率良くレイク受信をおこなう
ことができるという効果を奏する。

【００５３】つぎの発明では、一サンプルごとに複数の
相関値を算出するか否かの指示内容に応答して、複数の
レジスタに格納された位相の異なる複数の拡散符号を受
信信号に適用して複数の相関値を算出するか、または所
定のレジスタに格納された拡散符号のみを受信信号に適
用して一つの相関値を算出するよう構成したので、遅延
時間が大きな場合と遅延時間が小さな場合で処理形態を
変え、マイクロセルのような遅延時間の小さなシステム
に適用する場合には、パス検出装置の消費電力を低減す
ることができるという効果を奏する。

【００５４】つぎの発明では、マッチドフィルタに複数
の第１のレジスタおよび第２のレジスタと、第１のレジ
スタに格納した拡散符号をシフトレジスタに格納した受
信信号に切替適用する切替手段とを設け、拡散符号生成
手段では複数の第２のレジスタにそれぞれ格納する複数
の拡散符号を発生し、巡回加算手段では、所望の観測時
間幅分の容量のメモリを用いて複数の遅延プロファイル
を作成するよう構成したので、遅延時間の長い遅延波の
パスについても効率良く検出し、もって遅延時間が遅れ
た場合であっても効率良くレイク受信をおこなうことが
できるという効果を奏する。

【００５５】つぎの発明では、複数の拡散符号に含まれ
る未処理の拡散符号を所定の時間適用して遅延プロファ
イルを取得し、取得した一つまたは複数の遅延プロファ
イルからパス位置とパスレベルを検出して記憶部に記憶
する処理を未処理の拡散符号がなくなるまで繰り返し、
この処理工程後に記憶部に記憶したパス位置とパスレベ
ルに基づいて最終的なパスを選択するよう構成したの
で、ハードウエアを増加することなく遅延時間の長い遅
延波のパスを効率良く検出し、装置の価格上昇および大
型化を抑制できるという効果を奏する。

【００５６】つぎの発明では、一つまたは複数の遅延プ
ロファイルに基づいて処理対象の拡散符号に対応するパ
スが存在するか否かを判定し、この一つまたは複数の拡
散符号に対応するパスが存在しないと判定された場合に
は、パスの存在しない遅延プロファイルの内容をメモリ
から消去し、消去したメモリ上に、他の拡散符号に対応
して作成された遅延プロファイルを記憶するよう構成し
たので、遅延プロファイルを記憶するためのメモリ容量
を低減し、装置の価格上昇を抑制することができるとい
う効果を奏する。

【００５７】つぎの発明では、一つまたは複数の拡散符
号に対応するパスが存在すると判定された場合には、こ
の拡散符号をマッチドフィルタに供給するとともに、当
該拡散符号の時間窓に近隣する時間窓の拡散符号を時分
割でマッチドフィルタに供給するよう構成したので、パ
スの存在する観測時間窓に隣接する観測時間窓の遅延プ
ロファイルを効率良く作成し、パス位置の変化に追従し
ながらパスを検出することができるという効果を奏す
る。

【図面の簡単な説明】

【図１】 実施の形態１にかかるパス検出回路の回路構
成を示すブロック図である。

【図２】 図１に示した同相加算器および電力加算器の
構成を示すブロック図である。

【図３】 図１に示したレジスタ１３とレジスタ１０１
との拡散符号レプリカの切替えの様子を示す図である。

【図４】 図１に示したマッチドフィルタ１００から出
力される２種類の相関値と入力クロック周期および出力
クロック周期との関係を示す図である。

【図５】 図１に示したパス検出回路を用いて２Ｔｓ以
上の遅延波のパスを検出する実施の形態２に係わるパス
検出回路の制御手順を示すフローチャートである。

【図６】 図１に示したパス検出回路を用いて２Ｔｓ以
上の遅延波のパスを検出する実施の形態３に係わるパス
検出回路の制御手順を示すフローチャートである。

【図７】 図１に示したパス検出回路を用いて２Ｔｓ以
上の遅延波のパスを検出する実施の形態４に係わるパス
検出回路の制御手順を示すフローチャートである。

【図８】 実施の形態５にかかるパス検出回路の回路構
成を示すブロック図である。

【図９】 従来におけるパス検出回路の構成を示すブロ
ック図である。

【図１０】 図９に示した同相加算器および電力加算器
の構成を示す図である。

【図１１】 １シンボル長がＴｓである入力信号がＴｓ
に等しい段数のマッチドフィルタに入力された場合にお
けるマッチドフィルタの内部状態を示す図である。

【図１２】 マッチドフィルタ内の拡散符号レプリカが
切り替えられる様子を示す図である。

【符号の説明】

１０ マッチドフィルタ、１１ シフトレジスタ、１２
乗算器、１３，１４レジスタ、１５ 加算器、１６
同相加算器、１７ ２乗器、 １８ 電力加算器、１９
パス選択器、２０ 拡散符号レプリカ発生器、２１
制御回路、１６ａ メモリ、１６ｂ 加算器、１８ａ
メモリ、１８ｂ 加算器，１８ｃ 乗算器、１００ マ
ッチドフィルタ、１０１，１０２ レジスタ、１０３
スイッチ、１０４ 拡散符号レプリカ発生器、１０５
同相加算器、１０６ 電力加算器、１０５ａ メモリ、
１０５ｂ 加算器、１０６ａ メモリ、１０６ｂ 加算
器，１０６ｃ 乗算器、８００ マッチドフィルタ、８
０１ ライン、８０２スイッチ部。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 サンプリングされた受信信号に拡散符号
   を適用してその相関値を出力するマッチドフィルタを用
   いて、異なるタイミングで受信される複数の受信信号の
   受信タイミングを検出する直接符号分割多重アクセス用
   のパス検出装置において、 位相の異なる複数の拡散符号を発生する拡散符号発生手
   段と、 前記拡散符号発生手段による複数の拡散符号の発生タイ
   ミングを制御する制御手段と、 前記拡散符号発生手段が発生した位相の異なる複数の拡
   散符号をそれぞれ格納する複数のレジスタと、 前記複数のレジスタに格納された位相の異なる複数の拡
   散符号を一サンプル時間内に前記受信信号に適用して、
   一サンプルごとに複数の相関値を算出する相関値算出手
   段と、 所望の観測時間幅分の容量を有するメモリを用いて複数
   の遅延プロファイルを作成する遅延プロファイル作成手
   段と、 を備えたことを特徴とする直接符号分割多重アクセス用
   のパス検出装置。
2. 【請求項２】 一サンプルごとに複数の相関値を算出す
   るか否かを指示する指示手段をさらに具備し、前記相関
   値算出手段は、前記指示手段からの指示内容に応答し
   て、前記複数のレジスタに格納された位相の異なる複数
   の拡散符号を前記受信信号に適用して複数の相関値を算
   出するか、または所定のレジスタに格納された拡散符号
   のみを前記受信信号に適用して一つの相関値を算出する
   ことを特徴とする請求項１に記載の直接符号分割多重ア
   クセス用のパス検出装置。
3. 【請求項３】 サンプリングされた受信信号を格納する
   シフトレジスタ、前記受信信号に適用する拡散符号を格
   納する第１のレジスタ並びに該第１のレジスタに格納し
   た拡散符号を更新する更新用の拡散符号を格納する第２
   のレジスタを少なくとも有し、前記シフトレジスタに格
   納した受信信号に前記第１のレジスタに格納した拡散符
   号を適用した場合の相関値を出力するマッチドフィルタ
   と、前記マッチドフィルタの第２のレジスタに格納する
   拡散符号を発生する拡散符号発生手段と、前記マッチド
   フィルタから出力される相関値を巡回加算する巡回加算
   手段とを備え、異なるタイミングで受信される複数の受
   信信号の受信タイミングを検出する直接符号分割多重ア
   クセス用のパス検出装置において、 前記マッチドフィルタは、複数の第１のレジスタおよび
   第２のレジスタと、各第１のレジスタに格納した拡散符
   号を前記シフトレジスタに格納した受信信号に切替適用
   する切替手段と、を備え、 前記拡散符号生成手段は、前記複数の第２のレジスタに
   それぞれ格納する複数の拡散符号を発生し、 前記巡回加算手段は、所望の観測時間幅分の容量のメモ
   リを用いて複数の遅延プロファイルを作成することを特
   徴とする直接符号分割多重アクセス用のパス検出装置。
4. 【請求項４】 サンプリングされた受信信号に複数の拡
   散符号を一サンプル時間内に適用して一サンプルごとに
   複数の相関値を出力するマッチドフィルタを用いて、異
   なるタイミングで受信される複数の受信信号の受信タイ
   ミングを検出する直接符号分割多重アクセス用のパス検
   出装置の制御方法において、 前記複数の拡散符号に含まれる拡散符号を所定の時間適
   用して遅延プロファイルを取得し、取得した一つまたは
   複数の遅延プロファイルからパス位置とパスレベルを検
   出して記憶部に記憶するよう制御する第１の制御工程
   と、 前記複数の拡散符号と位相の異なる複数の拡散符号に含
   まれる拡散符号を所定の時間適用して遅延プロファイル
   を取得し、取得した一つまたは複数の遅延プロファイル
   からパス位置とパスレベルを検出して記憶部に記憶する
   処理を所望の数の遅延プロファイルが作成されるまで繰
   り返すよう制御する第２の制御工程と、 前記第２の処理工程後に前記記憶部に記憶したパス位置
   とパスレベルに基づいて最終的なパスを選択する選択工
   程と、 を含んだことを特徴とする直接符号分割多重アクセス用
   のパス検出装置の制御方法。
5. 【請求項５】 前記第２の制御工程は、前記一つまたは
   複数の遅延プロファイルに基づいて処理対象の拡散符号
   に対応するパスが存在するか否かを判定し、前記一つま
   たは複数の拡散符号に対応するパスが存在しないと判定
   された場合には、パスの存在しない遅延プロファイルの
   内容をメモリから消去し、消去したメモリ上に、他の拡
   散符号に対応して作成された遅延プロファイルを記憶す
   ることを特徴とする請求項４に記載の直接符号分割多重
   アクセス用のパス検出装置の制御方法。
6. 【請求項６】 前記第２の制御工程は、前記一つまたは
   複数の拡散符号に対応するパスが存在すると判定された
   場合には、この拡散符号を前記マッチドフィルタに供給
   するとともに、当該拡散符号の時間窓に近隣する時間窓
   の拡散符号を時分割で前記マッチドフィルタに供給する
   ことを特徴とする請求項５に記載の直接符号分割多重ア
   クセス用のパス検出装置の制御方法。