JP2000250073A - Liquid crystal device - Google Patents

Liquid crystal device

Info

Publication number
JP2000250073A
JP2000250073A JP4858999A JP4858999A JP2000250073A JP 2000250073 A JP2000250073 A JP 2000250073A JP 4858999 A JP4858999 A JP 4858999A JP 4858999 A JP4858999 A JP 4858999A JP 2000250073 A JP2000250073 A JP 2000250073A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
polarity
chiral smectic
light amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4858999A
Other languages
Japanese (ja)
Inventor
Takashi Moriyama
孝志 森山
Yasushi Asao
恭史 浅尾
Yoshimasa Mori
省誠 森
Takeshi Togano
剛司 門叶
Masahiro Terada
匡宏 寺田
Shinichi Nakamura
真一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4858999A priority Critical patent/JP2000250073A/en
Publication of JP2000250073A publication Critical patent/JP2000250073A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the lowering of gray scale reproducibility and the occurrence of uneven brightness in a liquid crystal device surface or the like due to veriation of panel temperature. SOLUTION: As for this liquid crystal device, in a liquid crystal panel P in which a pair of electrodes 3a, 3b are arranged so as to hold a liquid crystal 2 and one of the electrode 3b is connected to an active element 4, the temperature dependence of the voltage holding capacity between the pair of electrodes 3a, 3b is regulated to be <=10%/10 deg.C. Thus, even if the temperature of the liquid crystal panel P is locally varied by about 10 deg.C, the voltage effectively applied to the liquid crystal 2 is hardly changed, so that the lowering of gray scale reproducibility and the occurrence of uneven brightness in the liquid crystal device surface or the like are prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ、プロジェクションディスプレイ、プリンタ
ー等に用いられる液晶素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device used for a flat panel display, a projection display, a printer, and the like.

【0002】[0002]

【従来の技術】液晶を利用して光のスイッチングを行う
液晶パネル(液晶素子)は、従来より種々のものが提案
されている。
2. Description of the Related Art Various types of liquid crystal panels (liquid crystal elements) for switching light using liquid crystals have been proposed.

【0003】このような液晶パネルには、ネマチック液
晶を利用すると共に各画素にTFTのような薄膜トラン
ジスタ(アクティブ素子)を配置したアクティブマトリ
クス型の液晶パネルがあり、 * ツイステッドネマチック(Twisted Nem
atic)モードのものや、 * インプレインスイッチング(In−Plain S
witching)モードのものや、 * スーパーツイステッドネマチック(Super T
wisted Nematic)モードのもの、 等が提案されているが、いずれのモードの場合にも、液
晶の応答速度が遅くて応答に数十msec以上の時間が
かかってしまうという問題点があった。
[0003] Such a liquid crystal panel includes an active matrix type liquid crystal panel using a nematic liquid crystal and arranging a thin film transistor (active element) such as a TFT in each pixel. * Twisted nematic.
atic) mode and * In-plane switching (In-Plane S)
switching mode, * Super Twisted Nematic (Super T)
In the case of a switched nematic mode, there has been a problem that the response speed of the liquid crystal is slow and a response takes several tens of msec or more in any of the modes.

【0004】なお、上述したツイステッドネマチックモ
ードについての詳細は、「エム・シャット(M.Sch
adt)とダブリュー・ヘルフリッヒ(W.Helfr
ich)著 “Applied Physics Le
tters” 第18巻、第4号(1971年2月15
日発行)第127頁から128頁」に示されている。
The details of the above-mentioned twisted nematic mode are described in “M.
adt) and W. Helfrich
ich), “Applied Physics Le
ters ", Vol. 18, No. 4, February 15, 1971
Published on pages 127-128).

【0005】また、インプレインスイッチングモード
は、最近発表されたものであって、横方向電圧を利用
し、ツイステッドネマチックモード液晶パネルの欠点で
あった視野角特性を改善するものである。
[0005] The in-plane switching mode, which has recently been announced, improves the viewing angle characteristics, which is a drawback of the twisted nematic mode liquid crystal panel, by using a lateral voltage.

【0006】一方、このようなネマチック液晶と異な
り、スメクチック液晶、特に強誘電性液晶や反強誘電性
液晶等のカイラルスメクチック液晶を利用したもので
は、自発分極による反転スイッチングを行うことによっ
て上述のような応答速度の問題を改善することができ
る。
On the other hand, unlike such a nematic liquid crystal, a smectic liquid crystal, particularly a liquid crystal using a chiral smectic liquid crystal such as a ferroelectric liquid crystal or an antiferroelectric liquid crystal, performs the above-described inversion switching by spontaneous polarization. The problem of a quick response speed can be improved.

【0007】なお、強誘電性液晶を利用した液晶パネル
は、クラーク(Clark)およびラガウェル(Lag
erwall)により提案されたものである(特開昭5
6−107216号公報、米国特許第4367924号
明細書)。この強誘電性液晶では、液晶分子の反転スイ
ッチングは、電圧印加の際に液晶分子の自発分極に電圧
が作用してなされるため非常に速い応答速度が得られ
る。また、この強誘電性液晶は、メモリー性を有すると
共に視野角特性も優れていることから、高速、高精細及
び大面積の表示素子あるいはライトバルブに適している
と考えられる。
[0007] A liquid crystal panel using a ferroelectric liquid crystal is provided by Clark and Lagawell.
erwall) (Japanese Unexamined Patent Publication No.
No. 6-107216, U.S. Pat. No. 4,367,924). In this ferroelectric liquid crystal, the reversal switching of the liquid crystal molecules is performed by applying a voltage to the spontaneous polarization of the liquid crystal molecules when a voltage is applied, so that a very fast response speed can be obtained. Further, the ferroelectric liquid crystal is considered to be suitable for a high-speed, high-definition, large-area display element or light valve because it has memory properties and excellent viewing angle characteristics.

【0008】また、反強誘電性液晶としては、最近で
は、3安定性状態を示す反強誘電性液晶が注目されてい
る。この反強誘電性液晶も、上述した強誘電性液晶と同
様に液晶分子の自発分極への作用により分子の反転スイ
ッチングがなされるため、非常に速い応答速度が得られ
る。また、この反強誘電性液晶は、電圧を印加しない状
態では、液晶分子は互いの自発分極を打ち消し合うよう
な分子配列構造を取ることが特徴となっている。
Further, as an antiferroelectric liquid crystal, recently, an antiferroelectric liquid crystal exhibiting a three-stable state has been attracting attention. In this antiferroelectric liquid crystal, as in the case of the above-mentioned ferroelectric liquid crystal, the switching of the molecules is performed by the effect on the spontaneous polarization of the liquid crystal molecules, so that a very fast response speed can be obtained. Further, the antiferroelectric liquid crystal is characterized in that, when no voltage is applied, the liquid crystal molecules have a molecular alignment structure such that the liquid crystal molecules cancel each other's spontaneous polarization.

【0009】特に最近では、上述したスメクチック液晶
をアクティブマトリクス型液晶パネルで駆動することに
よって、十分な階調再現性を持たせた上で、動画にも対
応できる高速性を兼ね備えた高品位、高容量の液晶表示
装置を提供しようという動きがある。
In particular, recently, by driving the above-mentioned smectic liquid crystal with an active matrix type liquid crystal panel, sufficient gradation reproducibility is obtained, and at the same time, high quality and high speed having high speed capable of coping with moving images are realized. There is a movement to provide a liquid crystal display device having a large capacity.

【0010】[0010]

【発明が解決しようとする課題】ところで、上述のよう
な自発分極を有するスメクチック液晶をTFTを用いて
アクティブマトリクス駆動する場合、選択された画素に
おいてTFTから注入された電荷は、図7に示すよう
に、 まず、液晶分子のスイッチングすなわち自発分極の
反転によって急激に降下し(符号ΔV1 参照)、 その後は、可動性イオンを原因としたオーミックで
ないリーク電流が流れることを原因として、緩やかに降
下する(符号ΔV2 参照)、 こととなる(ジャパニーズ・ジャーナル・オブ・アプラ
イド・フィジックス、第36巻、1997年、720〜
729頁等参照)。
In the case where a smectic liquid crystal having spontaneous polarization as described above is driven by an active matrix using a TFT, electric charges injected from the TFT in a selected pixel are as shown in FIG. First, the liquid crystal molecules suddenly drop due to the switching of the liquid crystal molecules, that is, the reversal of the spontaneous polarization (see the symbol ΔV 1 ). Thereafter, the liquid crystal drops gradually due to the flow of a non-ohmic leak current caused by mobile ions. (See sign ΔV 2 ), (Japanese Journal of Applied Physics, Vol. 36, 1997, 720-200)
Pp. 729).

【0011】したがって、1フレーム間の電圧保持率
は、これらの電圧降下因子(液晶分子の自発分極や可動
性イオン密度)によって決定されるが、これらの電圧降
下因子自体が温度依存性を持っていることから、液晶パ
ネルの環境温度(或はバックライト装置等による加熱)
に応じて、液晶分子の自発分極や可動性イオン密度が変
化してしまい、それに伴って電圧降下の度合い(換言す
れば、アクティブ駆動時の電圧保持率)も変化してしま
う。このため、液晶に実効的に印加される電圧が変化し
てまい、階調再現性の低下やパネル面内の輝度ムラが発
生するという問題があった。
Therefore, the voltage holding ratio during one frame is determined by these voltage drop factors (spontaneous polarization of liquid crystal molecules and mobile ion density), but these voltage drop factors themselves have temperature dependence. The ambient temperature of the liquid crystal panel (or heating by a backlight device, etc.)
Accordingly, the spontaneous polarization of liquid crystal molecules and the mobile ion density change, and the degree of voltage drop (in other words, the voltage holding ratio during active driving) also changes. For this reason, there is a problem that the voltage effectively applied to the liquid crystal is changed, and the gradation reproducibility is reduced and the luminance unevenness in the panel surface is generated.

【0012】なお、これらの温度依存性を考慮して駆動
回路に温度補償プログラムを導入することも考えられる
が、装置が複雑かつ高価になることから好ましくない。
Although it is conceivable to introduce a temperature compensation program into the drive circuit in consideration of these temperature dependencies, it is not preferable because the device becomes complicated and expensive.

【0013】そこで、本発明は、階調再現性の低下やパ
ネル面内の輝度ムラの発生を防止する液晶素子を提供す
ることを目的とするものである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal element which prevents a decrease in gradation reproducibility and the occurrence of luminance unevenness in a panel surface.

【0014】[0014]

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に配置
された一対の基板と、これら一対の基板の間に配置され
たカイラルスメクチック液晶と、複数の画素を構成する
と共に該カイラルスメクチック液晶を挟み込むように配
置された一対の電極と、一方の電極に接続されて各画素
毎に配置された複数のアクティブ素子と、を備え、か
つ、前記一対の電極を介して前記カイラルスメクチック
液晶に電圧を印加することにより駆動される液晶素子に
おいて、これら一対の電極における電圧保持率の温度依
存性が10℃当たり10%以下である、ことを特徴とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and comprises a pair of substrates disposed with a predetermined gap therebetween, and a chiral substrate disposed between the pair of substrates. A smectic liquid crystal, comprising a pair of electrodes constituting a plurality of pixels and arranged to sandwich the chiral smectic liquid crystal, and a plurality of active elements connected to one electrode and arranged for each pixel, In a liquid crystal element driven by applying a voltage to the chiral smectic liquid crystal through the pair of electrodes, the temperature dependency of the voltage holding ratio of the pair of electrodes is 10% or less per 10 ° C. It is characterized by.

【0015】[0015]

【発明の実施の形態】以下、図1乃至図6を参照して、
本発明の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
An embodiment of the present invention will be described.

【0016】本実施の形態に係る液晶素子Pは、図1及
び図2に示すように、所定間隙を開けた状態に配置され
た一対の基板1a,1bと、これら一対の基板1a,1
bの間に配置されたカイラルスメクチック液晶2と、複
数の画素を構成すると共に該カイラルスメクチック液晶
2を挟み込むように配置された一対の電極3a,3b
と、一方の電極3bに接続されて各画素毎に配置された
複数のアクティブ素子4と、を備えており、前記一対の
電極3a,3bを介して前記カイラルスメクチック液晶
2に電圧を印加することにより駆動されるようになって
いる。そして、これら一対の電極3a,3bにおける電
圧保持率の温度依存性が10℃当たり10%以下であ
る。
As shown in FIGS. 1 and 2, a liquid crystal element P according to the present embodiment has a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, and a pair of substrates 1a and 1b.
b, and a pair of electrodes 3a and 3b which constitute a plurality of pixels and are arranged so as to sandwich the chiral smectic liquid crystal 2 therebetween.
And a plurality of active elements 4 connected to one electrode 3b and arranged for each pixel, and applying a voltage to the chiral smectic liquid crystal 2 via the pair of electrodes 3a and 3b. Driven by the The temperature dependency of the voltage holding ratio of the pair of electrodes 3a and 3b is 10% or less per 10 ° C.

【0017】ここで、これら一対の電極3a,3bにお
ける電圧保持率の温度依存性を上述の範囲にする方法に
ついて説明する。
Here, a method for controlling the temperature dependency of the voltage holding ratio of the pair of electrodes 3a and 3b within the above-described range will be described.

【0018】カイラルスメクチック液晶2に用いる液晶
組成物は、自発分極を付与するための微量のカイラル成
分と、母材としての非カイラル成分と、に大別される
が、本発明者の研究によって、自発分極の温度依存性は
カイラル成分の組成によって決定され、可動性イオン密
度の温度依存性は非カイラル成分の組成によって決定さ
れることが分かった。したがって、一対の電極3a,3
bにおける電圧保持率の温度依存性を上述の範囲にする
には、カイラル成分の組成及び非カイラル成分の組成を
調整すれば良い。
The liquid crystal composition used for the chiral smectic liquid crystal 2 is roughly classified into a trace amount of chiral component for imparting spontaneous polarization and a non-chiral component as a base material. The temperature dependence of spontaneous polarization was determined by the composition of the chiral component, and the temperature dependence of the mobile ion density was determined by the composition of the non-chiral component. Therefore, the pair of electrodes 3a, 3
In order to set the temperature dependency of the voltage holding ratio in b in the above range, the composition of the chiral component and the composition of the non-chiral component may be adjusted.

【0019】なお、“10℃の温度変化”と言っても、
10℃〜20℃、20℃〜30℃及び30℃〜40℃と
様々である。理想的には、これらのいずれの場合におい
ても電圧保持率の変化が10%以下となることが望まし
いが、少なくとも室温近傍での10℃の温度変化(すな
わち、35℃〜45℃)に対して上記条件(すなわち、
電圧保持率の変化が10%以下という条件)を満たして
いることが望ましい。
It should be noted that "temperature change of 10 ° C."
It varies from 10C to 20C, from 20C to 30C and from 30C to 40C. Ideally, in any of these cases, it is desirable that the change in the voltage holding ratio be 10% or less, but at least a temperature change of 10 ° C. near room temperature (that is, 35 ° C. to 45 ° C.) The above condition (ie,
It is desirable that the change in the voltage holding ratio is 10% or less).

【0020】ところで、上述した基板1a,1bには、
ガラスやプラスチック等の透明性の高い材料を用いれば
良い。
By the way, the above-mentioned substrates 1a and 1b include:
A highly transparent material such as glass or plastic may be used.

【0021】また、電極3a,3bには、In23
ITO(インジウム・ティン・オキサイド)等の材料を
用いれば良く、これらの電極3a,3bはそれぞれの基
板1a,1bに形成すると良い。そして、アクティブ素
子4が接続される方の電極3bをドット状にマトリック
ス状に配置し、他方の電極3aは、他方の基板1aの全
体あるいは所定パターンで形成すると良い。
The electrodes 3a and 3b may be made of a material such as In 2 O 3 or ITO (indium tin oxide), and these electrodes 3a and 3b may be formed on the respective substrates 1a and 1b. . The electrodes 3b to which the active elements 4 are connected are preferably arranged in a matrix in the form of dots, and the other electrode 3a is preferably formed on the entire other substrate 1a or in a predetermined pattern.

【0022】さらに、各電極3a,3bの表面には、こ
れらの電極間のショートを防止するための絶緑膜5a,
5bを形成すると良く(図1には絶縁膜5bのみ図示、
図3には両方の絶緑膜5a,5bを図示)、かかる絶緑
膜5bは、SiO2 、TiO2 、Ta25 等にて形成
すれば良い。
Further, on the surface of each of the electrodes 3a, 3b, a green-green film 5a, 5b for preventing a short circuit between these electrodes.
5b is preferably formed (only the insulating film 5b is shown in FIG. 1,
FIG. 3 shows both the green-colored films 5a and 5b), and the green-colored film 5b may be formed of SiO 2 , TiO 2 , Ta 2 O 5 or the like.

【0023】また、カイラルスメクチック液晶2に接す
る位置には、その配向状態を制御する配向制御膜6a,
6bを配置すると良い。かかる配向制御膜6a,6bに
は一軸配向処理を施すと良く、その方法としては、 * ポリイミド、ポリイミドアミド、ボリアミド、ポリ
ビニルアルコール等の有機材料からなる溶液を塗布して
膜を形成し、該膜の表面にラビング処理を施す方法や、 * SiO等の酸化物や窒化物からなる無機材料を基板
1a,1bに斜め方向から蒸着させて斜方蒸着膜を形成
する方法、 を挙げることができる。なお、この配向制御膜6a,6
bの材質や一軸配向処理の条件等により、液晶分子のプ
レチルト角(すなわち、配向制御膜6a,6bの界面近
傍において液晶分子が配向制御膜6a,6bに対してな
す角度)が調整される。また、一軸配向処理がなされた
配向制御膜6a,6bをカイラルスメクチック液晶2の
両側に配置する場合におけるそれらの一軸配向処理方向
(特にラビング方向)の関係は、用いる液晶材料を考慮
して、 * 平行、 * 反平行、 * 45°以下の範囲でクロスする関係、 のいずれかになるように設定すれば良い。
Further, at positions in contact with the chiral smectic liquid crystal 2, alignment control films 6a and 6a for controlling the alignment state are provided.
6b may be arranged. The orientation control films 6a and 6b may be subjected to a uniaxial orientation treatment. For example, * a film made of an organic material such as polyimide, polyimide amide, polyamide or polyvinyl alcohol is applied to form a film. And a method of forming an obliquely deposited film by obliquely depositing an inorganic material made of an oxide or a nitride such as * SiO on the substrates 1a and 1b. The alignment control films 6a, 6a
The pretilt angle of the liquid crystal molecules (that is, the angle formed by the liquid crystal molecules with respect to the alignment control films 6a and 6b near the interface between the alignment control films 6a and 6b) is adjusted by the material b and the conditions of the uniaxial alignment treatment. When the alignment control films 6a and 6b subjected to the uniaxial alignment treatment are arranged on both sides of the chiral smectic liquid crystal 2, the relationship between the uniaxial alignment treatment directions (particularly the rubbing direction) is determined in consideration of the liquid crystal material used. Parallel, * anti-parallel, * crossing in a range of 45 ° or less may be set.

【0024】さらに、基板1a,1bの間隙にスペーサ
ー(図3の符号8参照)を配置して、かかるスペーサー
8によってその間隙寸法を規定するようにしてもよい。
このスペーサー8にはシリカビーズ等を用いれば良い。
なお、間隙寸法は、液晶材料に応じて調整すれば良い
が、均一な一軸配向性を達成したり、電圧が印加されて
いない状態での液晶分子の平均分子軸を配向処理軸の平
均方向の軸と実質的に一致させるために、0.3〜10
μmの範囲に設定することが好ましい。例えば、前記カ
イラルスメクチック液晶2が配置される前記基板1a,
1bの間隙寸法は、カイラルスメクチック液晶2のバル
ク状態でのらせんピッチの半分以下にすると良い。
Further, a spacer (see reference numeral 8 in FIG. 3) may be arranged in the gap between the substrates 1a and 1b, and the size of the gap may be defined by the spacer 8.
For this spacer 8, silica beads or the like may be used.
The gap size may be adjusted according to the liquid crystal material.However, a uniform uniaxial orientation can be achieved, or the average molecular axis of the liquid crystal molecules in the state where no voltage is applied is set in the average direction of the alignment processing axis. 0.3-10 to substantially match the axis
It is preferable to set it in the range of μm. For example, the substrate 1a on which the chiral smectic liquid crystal 2 is arranged,
The gap size of 1b is preferably set to be equal to or less than half the helical pitch of the chiral smectic liquid crystal 2 in the bulk state.

【0025】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子Pの耐衝撃
性を向上させると良い。
Furthermore, adhesive particles (not shown) made of epoxy resin or the like are dispersed and arranged in the gap between the substrates 1a and 1b to improve the adhesion between the substrates 1a and 1b and the shock resistance of the liquid crystal element P. And good.

【0026】また、例えば基板1a,1bの少なくとも
一方にカラーフィルター(不図示)を配置してカラー表
示できるようにしてもよい。
Further, for example, a color filter (not shown) may be arranged on at least one of the substrates 1a and 1b so that color display can be performed.

【0027】さらに、液晶素子Pは、透過型としても良
く、反射型としても良い。なお、透過型の場合には、両
基板1a,1bを透明にすると共に一対の偏光板を液晶
素子Pの両側にそれらの偏光軸が互いに直交するように
配置すると良く、反射型の場合には、偏光板を液晶素子
Pの少なくとも一方の側に配置すると共に基板1a,1
bの一方に光を反射させる機能を付与すると良い。ここ
で、光を反射させる機能を付与する方法としては、 * 反射板を、基板とは別体に設ける方法や、 * 基板自体を反射部材で形成する方法や、 * 基板に反射膜を形成する方法、 等を挙げることができる。
Further, the liquid crystal element P may be of a transmission type or a reflection type. In the case of the transmission type, the substrates 1a and 1b may be made transparent and a pair of polarizing plates may be arranged on both sides of the liquid crystal element P such that their polarization axes are orthogonal to each other. , A polarizing plate is disposed on at least one side of the liquid crystal element P, and the substrates 1a, 1
It is preferable to add a function of reflecting light to one of b. Here, as a method of imparting the function of reflecting light, a method of providing a reflection plate separately from the substrate, a method of forming the substrate itself with a reflection member, and a method of forming a reflection film on the substrate Method, and the like.

【0028】一方、特願平10−177145号に記載
の方法を用いて階調制御を行うと良い。すなわち、前記
カイラルスメクチック液晶2は、 * 電圧が印加されていない状態では、液晶分子の平均
分子軸が単安定化されている配向状態を示し、 * 一の極性の電圧が印加されて駆動される場合には、
該カイラルスメクチック液晶2の平均分子軸は、前記単
安定化された位置から一方の側にチルトし、 * 他の極性(前記一の極性に対する逆極性をいう。以
下、同じ)の電圧が印加されて駆動される場合には、該
カイラルスメクチック液晶2の平均分子軸は、前記単安
定化された位置から他方の側(すなわち、前記一の極性
の電圧を印加したときにチルトする側とは反対の側)に
チルトする、 ものにすれば良い。
On the other hand, gradation control may be performed by using the method described in Japanese Patent Application No. 10-177145. That is, when no voltage is applied, the chiral smectic liquid crystal 2 shows an alignment state in which the average molecular axis of the liquid crystal molecules is monostable, and is driven by applying a voltage of one polarity. in case of,
The average molecular axis of the chiral smectic liquid crystal 2 is tilted to one side from the mono-stabilized position, and a voltage of another polarity (the opposite polarity to the one polarity; hereinafter the same) is applied. When driven, the average molecular axis of the chiral smectic liquid crystal 2 is opposite to the other side (that is, the side that tilts when the voltage of one polarity is applied) from the monostabilized position. Tilt to the side).

【0029】なお、前記一の極性或は前記他の極性の電
圧が印加される場合においては、平均分子軸が単安定化
される位置を基準としたチルトされる角度(以下“チル
ト角”とする)は、該電圧の大きさに応じて連続的に変
化する。これにより、前記液晶素子Pから出射される光
量は、前記カイラルスメクチック液晶2に印加される電
圧の大きさに応じて連続的に変化することとなって階調
制御が可能となる。なお、このような階調制御を行うに
は、階調信号を供給する駆動回路を液晶素子Pに接続す
ると良い。
When the voltage of one polarity or the voltage of the other polarity is applied, the tilt angle (hereinafter referred to as “tilt angle”) with respect to the position where the average molecular axis is monostable is referred to. Is continuously changed according to the magnitude of the voltage. Accordingly, the amount of light emitted from the liquid crystal element P changes continuously according to the magnitude of the voltage applied to the chiral smectic liquid crystal 2, thereby enabling gradation control. Note that in order to perform such gradation control, a driving circuit for supplying a gradation signal is preferably connected to the liquid crystal element P.

【0030】この場合、前記一の極性の電圧が印加され
るときのチルト角の最大値が、前記他の極性の電圧が印
加されるときのチルト角の最大値と異なるようにすると
良い。かかる場合には、前記一の極性の電圧が印加され
た状態で前記液晶素子Pから出射される光量の最大値
(以下“第1光量”とする)と、前記他の極性の電圧が
印加された状態で前記液晶素子Pから出射される光量の
最大値(以下“第2光量”とする)とが異なることとな
る。
In this case, it is preferable that the maximum value of the tilt angle when the voltage of one polarity is applied is different from the maximum value of the tilt angle when the voltage of the other polarity is applied. In such a case, the maximum value of the amount of light emitted from the liquid crystal element P in a state where the voltage of the one polarity is applied (hereinafter referred to as “first amount of light”), and the voltage of the other polarity is applied. In this state, the maximum value of the amount of light emitted from the liquid crystal element P (hereinafter, referred to as “second amount of light”) is different.

【0031】また、前記一の極性の電圧が印加されると
きのチルト角の最大値が、前記他の極性の電圧が印加さ
れるときのチルト角の最大値よりも大きくすると良い。
かかる場合には、前記第1光量が前記第2光量よりも多
くなる。
It is preferable that the maximum value of the tilt angle when the voltage of one polarity is applied is larger than the maximum value of the tilt angle when the voltage of another polarity is applied.
In such a case, the first light amount becomes larger than the second light amount.

【0032】具体的には、前記一の極性の電圧が印加さ
れるときのチルト角の最大値が、前記他の極性の電圧が
印加されるときのチルト角の最大値の5倍以上にすると
良い。
Specifically, when the maximum value of the tilt angle when the voltage of one polarity is applied is five times or more the maximum value of the tilt angle when the voltage of the other polarity is applied, good.

【0033】さらに、前記他の極性の電圧が印加される
ときのチルト角がほぼ0°である、ようにすると良い。
Further, it is preferable that the tilt angle when the voltage of the other polarity is applied is substantially 0 °.

【0034】またさらに、偏光板を適切に配置すること
により、電圧が印加されていない状態で前記液晶素子か
ら出射される光量(第3光量)がほぼ0となるようにし
ても良い。図4は、そのようにしたカイラルスメクチッ
ク液晶2の電圧−透過光量特性を示す。
Further, by appropriately disposing the polarizing plate, the light quantity (third light quantity) emitted from the liquid crystal element in the state where no voltage is applied may be substantially zero. FIG. 4 shows a voltage-transmitted light amount characteristic of the chiral smectic liquid crystal 2 in such a manner.

【0035】なお、カイラルスメクチック液晶2が上述
した特性を示すようなものにするには、該液晶2に、 * 降温下で等方性液体相(Iso)−コレステリック
相(Ch)−カイラルスメクチックC相(SmC* )の
相転移系列や、 * 等方性液体相(Iso)−カイラルスメクチック相
(SmC* )の相転移系列、 を示すと共に、該液晶2のスメクチック層の法線方向が
実質的に一方向であるものを用い、かつ、下記のいずれ
かの方法によりSmC* 相でメモリー性を消失された状
態を形成すれば良い。 Ch−SmC* 相転移の際、またはIso−SmC
* 相転移の際に一対の基板間の液晶2に正負いずれかの
DC電圧を印加する方法 異なる材料からなる配向制御膜を液晶2を挟み込む
ように配置する方法 液晶2を挟み込むように配置した一対の配向制御膜
について、処理法(膜の形成条件やラビング強度やUV
光照射等の処理条件)を異ならせる方法 液晶2を挟み込むように一対の配向制御膜を配置す
ると共に各配向制御膜の裏側(基板側)に下地層をそれ
ぞれ配置し、該下地層の膜種や膜厚を異ならせる方法 一方、上述したアクティブ素子4としては、TFTやM
IM(Metal−Insulator−Metal)
等を用いれば良い。
In order to make the chiral smectic liquid crystal 2 exhibit the above-mentioned characteristics, the liquid crystal 2 is required to have * an isotropic liquid phase (Iso) -cholesteric phase (Ch) -chiral smectic C A phase transition series of a phase (SmC * ) and a phase transition series of an * isotropic liquid phase (Iso) -chiral smectic phase (SmC * ), and the normal direction of the smectic layer of the liquid crystal 2 is substantially changed. It is only necessary to use a unidirectional one and to form a state where the memory property is lost in the SmC * phase by any of the following methods. Ch-SmC * During phase transition or Iso-SmC
* A method of applying a positive or negative DC voltage to the liquid crystal 2 between a pair of substrates during a phase transition. A method of arranging an alignment control film made of a different material so as to sandwich the liquid crystal 2. For the alignment control film, the treatment method (film formation conditions, rubbing strength, UV
A method of differentiating treatment conditions such as light irradiation) A pair of alignment control films are arranged so as to sandwich the liquid crystal 2 and an underlayer is arranged on the back side (substrate side) of each alignment control film, respectively. On the other hand, as the active element 4 described above, TFT or M
IM (Metal-Insulator-Metal)
Etc. may be used.

【0036】ここで、TFTを用いたアクティブマトリ
クス型液晶素子Pの構成の一例を、図1及び図2を参照
して説明する。
Here, an example of the configuration of an active matrix type liquid crystal element P using a TFT will be described with reference to FIGS.

【0037】図に示す液晶素子Pは、所定間隙を開けた
状態に配置した一対のガラス基板1a,1b、を備えて
おり、一方のガラス基板1aの全面には、均一な厚みの
共通電極3aが形成され、共通電極3aの表面には配向
制御膜6aが形成されている。
The liquid crystal element P shown in the figure has a pair of glass substrates 1a and 1b arranged with a predetermined gap therebetween, and a common electrode 3a having a uniform thickness is provided on the entire surface of one glass substrate 1a. Is formed, and an alignment control film 6a is formed on the surface of the common electrode 3a.

【0038】また、他方のガラス基板1bの側には、図
2に示すように、ゲート線G1 ,G2 ,…が図示x方向
に多数配置され、ゲート線G1 ,G2 ,…とは絶縁され
た状態のソース線S1 ,S2 ,…が図示y方向に多数配
置されている。そして、これらのゲート線G1 ,G2
…及びソース線S1 ,S2 ,…の各交点の画素には、ア
クティブ素子としての薄膜トランジスタ(アモルファス
SiTFT)4や、ITO膜等の透明導電膜からなる画
素電極3b及び保持容量電極7等が配置されている。
Further, on the side of the other glass substrate 1b, as shown in FIG. 2, the gate lines G 1, G 2, ... are arranged in large numbers in the illustrated x-direction, the gate lines G 1, G 2, ... and , A large number of insulated source lines S 1 , S 2 ,... Are arranged in the y direction in the figure. Then, these gate lines G 1 , G 2 ,
, And source lines S 1 , S 2 ,..., A pixel at each intersection, a thin-film transistor (amorphous SiTFT) 4 as an active element, a pixel electrode 3 b made of a transparent conductive film such as an ITO film, a storage capacitor electrode 7, and the like. Are located.

【0039】このうち、アモルファスSiTFT4は、
図1に示すように、ゲート電極10と、窒化シリコン
(SiNx)からなる絶縁膜(ゲート絶緑膜)5bと、
半導体層であるa−Si層11やn+a−Si層12,
13と、ソース電極14と、ドレイン電極15と、チャ
ネルを保護するチャネル保護膜16と、によって構成さ
れている。すなわち、ガラス基板1bには各画素毎にゲ
ート電極10が形成され、該ゲート電極10の表面は絶
縁膜5bにて覆われ、絶縁膜5bの表面であってゲート
電極10を形成した位置にはa−Si層11が形成され
ている。また、このa−Si層11の表面には、互いに
離間するようにn+a−Si層12,13が形成されて
おり、各n+a−Si層12,13にはソース電極14
やドレイン電極15が互いに離間した状態に形成されて
いる。さらに、これらのa−Si層11や電極14,1
5を覆うようにチャネル保護膜16が形成されている。
Of these, the amorphous Si TFT 4 is
As shown in FIG. 1, a gate electrode 10, an insulating film (gate insulating film) 5b made of silicon nitride (SiNx),
A-Si layer 11 or n + a-Si layer 12, which is a semiconductor layer,
13, a source electrode 14, a drain electrode 15, and a channel protection film 16 for protecting a channel. That is, the gate electrode 10 is formed for each pixel on the glass substrate 1b, the surface of the gate electrode 10 is covered with the insulating film 5b, and the surface of the insulating film 5b is located at the position where the gate electrode 10 is formed. An a-Si layer 11 is formed. On the surface of the a-Si layer 11, n + a-Si layers 12, 13 are formed so as to be separated from each other, and the source electrode 14 is formed on each of the n + a-Si layers 12, 13.
And the drain electrode 15 are formed to be separated from each other. Further, the a-Si layer 11 and the electrodes 14, 1
Channel protection film 16 is formed so as to cover 5.

【0040】そして、TFT4のゲート電極10は上述
したゲート線G1 ,G2 ,…を介して走査信号ドライバ
20に接続され、TFT4のソース電極14はソース線
1,S2 ,…を介して情報信号ドライバ21に接続さ
れ、TFT4のドレイン電極15は画素電極3bに接続
されている。
The gate electrode 10 of the TFT 4 is connected to the scanning signal driver 20 via the gate lines G 1 , G 2 ,..., And the source electrode 14 of the TFT 4 is connected via the source lines S 1 , S 2 ,. And the drain electrode 15 of the TFT 4 is connected to the pixel electrode 3b.

【0041】ところで、上述した保持容量電極7はガラ
ス基板1bの表面に形成されており、上述した絶縁膜5
bは、この保持容量電極7及びガラス基板1bを覆う位
置まで形成され、上述したソース電極14や画素電極3
bはこの絶縁膜5bの表面に形成されている。これによ
り、保持容量電極7と画素電極3bとは、絶縁膜5bを
挟んだ状態に配置されることとなり、これらによって、
液晶2と並列の形で設けられた保持容量Csが構成され
ることとなる(図5参照)。なお、この保持容量電極7
は、面積を大きくした場合における開口率低下を防止す
るため、透明なITOによって形成すると良い。
Incidentally, the above-mentioned storage capacitor electrode 7 is formed on the surface of the glass substrate 1b, and the above-mentioned insulating film 5 is formed.
b is formed to a position that covers the storage capacitor electrode 7 and the glass substrate 1b, and the source electrode 14 and the pixel electrode 3 described above are formed.
b is formed on the surface of the insulating film 5b. As a result, the storage capacitor electrode 7 and the pixel electrode 3b are arranged with the insulating film 5b interposed therebetween.
The storage capacitor Cs provided in parallel with the liquid crystal 2 is configured (see FIG. 5). Note that this storage capacitor electrode 7
Is preferably formed of transparent ITO in order to prevent a decrease in aperture ratio when the area is increased.

【0042】また、図1に示すように、上述したTFT
4や画素電極3bの表面には配向制御膜6bが形成され
ており、その表面には一軸配向処理(ラビング処理)が
施されている。
Further, as shown in FIG.
An alignment control film 6b is formed on the surface of the pixel electrode 3 or the pixel electrode 3b, and a uniaxial alignment process (rubbing process) is performed on the surface.

【0043】さらに、これらのガラス基板1a,1bの
間隙であって、画素電極3bと共通電極3aとの間に
は、自発分極を有するカイラルスメクチック液晶2が配
置されていて、液晶容量Clcが構成されることとなる
(図5参照)。
Further, a chiral smectic liquid crystal 2 having spontaneous polarization is arranged in the gap between the glass substrates 1a and 1b and between the pixel electrode 3b and the common electrode 3a, thereby forming a liquid crystal capacitor Clc. (See FIG. 5).

【0044】また、このような液晶素子Pの両側には、
互いに偏光軸が直交した関係にある一対の偏光板(不図
示)が配置されている。
On both sides of such a liquid crystal element P,
A pair of polarizing plates (not shown) whose polarization axes are orthogonal to each other are arranged.

【0045】なお、図1に示す液晶素子Pではアモルフ
ァスSiTFT4を用いているが、もちろんこれに限る
必要はなく、多結晶Si(p−Si)TFTを用いても
良い。
Although the amorphous Si TFT 4 is used in the liquid crystal element P shown in FIG. 1, the present invention is not limited to this, and a polycrystalline Si (p-Si) TFT may be used.

【0046】次に、上述した液晶素子Pの駆動方法の一
例について説明する。
Next, an example of a method for driving the above-described liquid crystal element P will be described.

【0047】上述した液晶素子Pにおいては、走査信号
ドライバ20から各ゲート線G1 ,G2 ,…にはゲート
電圧が線順次に印加され、TFT4はゲート電圧が印加
されることによってオン状態となる。
In the above-described liquid crystal element P, a gate voltage is applied to each of the gate lines G 1 , G 2 ,... From the scanning signal driver 20 in a line-sequential manner, and the TFT 4 is turned on by the application of the gate voltage. Become.

【0048】一方、ゲート電圧の印加に同期して、情報
信号ドライバ21からソース線S1,S2 ,…にはソー
ス電圧(各画素に書き込む情報に応じた情報信号電圧)
が印加される。したがって、TFT4がオン状態にある
画素では、ソース電圧がTFT4及び画素電極3bを介
して液晶2に印加され、液晶2のスイッチングが画素単
位で行われる。
On the other hand, in synchronization with the application of the gate voltage, a source voltage (an information signal voltage corresponding to information to be written in each pixel) is applied from the information signal driver 21 to the source lines S 1 , S 2 ,.
Is applied. Therefore, in a pixel in which the TFT 4 is in the ON state, the source voltage is applied to the liquid crystal 2 via the TFT 4 and the pixel electrode 3b, and the switching of the liquid crystal 2 is performed in pixel units.

【0049】そして、このような駆動を一定期間(フレ
ーム期間)毎に繰り返し、画像の書き換えを行うように
なっている。
Such driving is repeated at regular intervals (frame periods) to rewrite an image.

【0050】なお、図6に示すように、1つのフレーム
期間を複数のフィールド期間F1 ,F2 ,…に分割し、
各フィールド期間F1 ,F2 ,…でそれぞれ画像書き換
えを行うようにしてもよい。以下、その駆動方法につい
て説明する。
As shown in FIG. 6, one frame period is divided into a plurality of field periods F 1 , F 2 ,.
The image rewriting may be performed in each of the field periods F 1 , F 2 ,. Hereinafter, the driving method will be described.

【0051】ここで、図6は、各フレーム期間F0 を2
つのフィールド期間F1 ,F2 に分割した例を示す図で
あり、同図(a) は、ある1本のゲート線Gi にゲート電
圧Vgが印加される様子を示す図、同図(b) は、ある1
本のソース線Sj にソース電圧Vsが印加される様子を
示す図、同図(c) は、これらゲート線Gi 及びソース線
j の交差部の画素(すなわち、液晶2)に電圧Vpi
xが印加される様子を示す図、同図(d) は、当該画素に
おける透過光量の変化を示す図である。
FIG. 6 shows that each frame period F 0 is 2
FIG. 4A is a diagram showing an example in which the field is divided into two field periods F 1 and F 2 , and FIG. 4A shows a state in which a gate voltage Vg is applied to one certain gate line Gi ; ) Is a certain 1
FIG. 4C shows a state in which a source voltage Vs is applied to a source line Sj . FIG. 4C shows a state in which a pixel (ie, liquid crystal 2) at the intersection of the gate line G i and the source line Sj is supplied with a voltage Vpi.
FIG. 4D is a diagram showing a state in which x is applied, and FIG. 4D is a diagram showing a change in the amount of transmitted light in the pixel.

【0052】いま、ある1本のゲート線Gi に一定期間
(選択期間Ton)だけゲート電圧Vgが印加され(同
図(a) 参照)、ある1本のソース線Sj には、ゲート電
圧Vgの印加に同期した選択期間Tonに、共通電極3
aの電位Vcを基準電位としたソース電圧Vs(=V
x)が印加される。すると、当該画素のTFT4はゲー
ト電圧Vgの印加によってオンされ、ソース電圧Vxが
TFT4及び画素電極3bを介して印加されて液晶容量
Clc及び保持容量Csの充電がなされる。
Now, a gate voltage Vg is applied to a certain gate line G i for a certain period (selection period Ton) (see FIG. 3A), and a gate voltage is applied to a certain source line Sj. During the selection period Ton synchronized with the application of Vg, the common electrode 3
source voltage Vs (= V
x) is applied. Then, the TFT 4 of the pixel is turned on by the application of the gate voltage Vg, the source voltage Vx is applied via the TFT 4 and the pixel electrode 3b, and the liquid crystal capacitance Clc and the storage capacitance Cs are charged.

【0053】ところで、選択期間Ton以外の非選択期
間Toffには、ゲート電圧Vgは他のゲート線G1
2 ,…に印加されていて同図(a) に示すゲート線Gi
には印加されず、当該画素のTFT4はオフとなる。し
たがって、液晶容量Clc及び保持容量Csは、この
間、充電された電荷を保持することとなる(同図(c) 参
照)。これにより、1フィールド期間F1 を通じて液晶
2には電圧Vpix(=Vx)が印加され続けることと
なり、1フィールド期間F1 を通じてほぼ同じ透過光量
が維持されることとなる(同図(d) 参照)。
During the non-selection period Toff other than the selection period Ton, the gate voltage Vg is not applied to the other gate lines G 1 ,
G 2 ,... Are applied to the gate lines G i shown in FIG.
, And the TFT 4 of the pixel is turned off. Therefore, the liquid crystal capacitor Clc and the storage capacitor Cs hold the charged charges during this period (see FIG. 3C). Thereby, it becomes possible throughout the field period F 1 on the liquid crystal 2 voltage Vpix (= Vx) is continuously applied, 1 almost the same amount of transmitted light will be maintained throughout the field period F 1 (see the (d) of FIG ).

【0054】他のゲート線G1 ,G2 ,…の走査が終了
すると(すなわち、フィールド期間F1 が終了する
と)、上述したゲート線Gi には再びゲート電圧Vgが
印加され(同図(a) 参照)、これと同期してソース線S
j には、先のものとは逆極性のソース電圧−Vxが印加
される(同図(b) 参照)。これによって、ソース電圧−
Vxが液晶容量Clc及び保持容量Csに充電されると
共に、非選択期間Toffにおいてはその電荷が保持さ
れる(同図(c) 参照)。
[0054] Other gate lines G 1, G 2, ... of the scan is completed (i.e., when the field period F 1 is completed), is applied again the gate voltage Vg to the gate line G i as described above (FIG. ( a)), in synchronization with this, the source line S
To j , a source voltage -Vx having a polarity opposite to that of the previous one is applied (see FIG. 3B). As a result, the source voltage −
Vx is charged to the liquid crystal capacitance Clc and the storage capacitance Cs, and the charge is held during the non-selection period Toff (see FIG. 3C).

【0055】ここで、ソース電圧Vsの極性はフィール
ド期間F1 ,F2 毎に反転されるため、液晶2に、図4
に示す電圧−透過光量特性のものを用いている場合に
は、正極性のソース電圧Vxが印加されている第1のフ
ィールド期間F1 の透過光量T1 は多くなり、負極性の
ソース電圧−Vxが印加されている第2のフィールド期
間F2 では、Vxの絶対値の大きさにかかわらず透過光
量T2 はほぼ0レベルとなる(但し、完全に0にはなら
ないので、人間の目に感じる程度の輝度は確保され
る)。そして、1フレーム期間全体ではT1 とT2 を平
均した透過光量が得られるが、フィールド期間単位で
は、明暗の表示が交互になされることとなる。したがっ
て、動画を表示する場合においてその画質が良好なもの
となる。また、液晶2には、正極性の電圧Vxと負極性
の電圧−Vxが交互に印加されることなるため、液晶2
の劣化が防止される。
Here, since the polarity of the source voltage Vs is inverted for each of the field periods F 1 and F 2 , the liquid crystal 2 is shown in FIG.
Is used, the transmitted light amount T 1 in the first field period F 1 to which the positive source voltage Vx is applied increases, and the negative source voltage − in the second field period F 2 where Vx is being applied, the amount of transmitted light T 2 regardless of the magnitude of the absolute value of Vx is substantially 0 level (provided that, since not completely zero, the human eye Luminance enough to feel is secured). Then, the transmitted light amount obtained by averaging T 1 and T 2 can be obtained in the entire one frame period, but in the field period unit, bright and dark display is alternately performed. Therefore, when displaying a moving image, the image quality is good. In addition, since the positive voltage Vx and the negative voltage −Vx are alternately applied to the liquid crystal 2, the liquid crystal 2
Is prevented from deteriorating.

【0056】ここで、正極性のソース電圧Vxの電圧値
は、液晶2の電圧−透過光量特性と、当該画素に書き込
みたい情報(すなわち、当該画素で得ようとする光学状
態又は表示情報)とに基づいて決定すれば良い。但し、
1フレーム期間全体の透過光量は上述のようにT1 とT
2 を平均したものとなることから、例えば図4に示すよ
うにT2 が著しく小さい特性の液晶2を用いる場合に
は、T1 の値(すなわち、T1 の値を規定するVxの電
圧値)はその分を考慮して大きめに設定しておくと良
い。
Here, the voltage value of the source voltage Vx of the positive polarity depends on the voltage-transmitted light amount characteristic of the liquid crystal 2 and the information to be written in the pixel (that is, the optical state or display information to be obtained in the pixel). It should just be determined based on. However,
As described above, the amount of transmitted light during the entire one frame period is T 1 and T
Since the 2 that average, for example, in the case of using the liquid crystal 2 of considerably smaller characteristic T 2 as shown in FIG. 4, T 1 value (i.e., voltage value Vx which defines the value of T 1 ) Should be set large considering that amount.

【0057】次に、本実施の形態の効果について説明す
る。
Next, effects of the present embodiment will be described.

【0058】本実施の形態によれば、一対の電極3a,
3bにおける電圧保持率の温度依存性が10℃当たり1
0%以下となるようにしているため、液晶素子Pの温度
が局部的に10℃程度変動したとしても、液晶2に実効
的に印加される電圧はあまり変化せず、階調再現性の低
下や液晶素子面内の輝度ムラの発生等を防止できる。
According to the present embodiment, a pair of electrodes 3a,
The temperature dependency of the voltage holding ratio in 3b is 1 per 10 ° C.
Since it is set to 0% or less, even if the temperature of the liquid crystal element P locally fluctuates by about 10 ° C., the voltage effectively applied to the liquid crystal 2 does not change much, and the gradation reproducibility decreases. And the occurrence of uneven brightness in the liquid crystal element surface can be prevented.

【0059】また、本実施の形態によれば、カイラルス
メクチック液晶2を用いて自発分極によるスイッチング
を行っているため、スイッチング時の応答速度を速くで
きる。
Further, according to the present embodiment, since the switching by the spontaneous polarization is performed using the chiral smectic liquid crystal 2, the response speed at the time of the switching can be increased.

【0060】[0060]

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。
The present invention will be described below in more detail with reference to examples.

【0061】(実施例1)本実施例においては、図1及
び図2に示す液晶パネル(液晶素子)Pを作成した。
Example 1 In this example, a liquid crystal panel (liquid crystal element) P shown in FIGS. 1 and 2 was prepared.

【0062】なお、基板1a,1bには、厚さが1.1
mmのガラス基板を用いた。
The substrates 1a and 1b have a thickness of 1.1.
mm glass substrate was used.

【0063】また、共通電極3a及び画素電極3bは、
700ÅのITO膜にてガラス基板1a,1bの表面に
形成した。
The common electrode 3a and the pixel electrode 3b are
It was formed on the surfaces of the glass substrates 1a and 1b with a 700 ° ITO film.

【0064】さらに、配向制御膜6a,6bは、厚さが
50Åのポリイミド膜にて、共通電極3a及び画素電極
3bをそれぞれ覆うように形成した。なお、この配向制
御膜6a,6bは、日産化学社製のSE−7992をス
ピンコート法によって塗布し、80℃の温度での5分間
の前乾燥と200℃の温度での1時間の加熱焼成とを行
って形成した。また、これらの配向制御膜6a,6bに
はラビング処理を施した。このラビング処理には、径1
0cmのロールにナイロン布(NF−77、帝人社製)
を貼付したラビングロールを用い、ロールの押し込み量
は0.3mmとし、送り速度は10cm/secとし、
回転速度は1000rpmとし、ラビング処理回数は4
回とした。
Further, the alignment control films 6a and 6b were formed of a polyimide film having a thickness of 50 ° so as to cover the common electrode 3a and the pixel electrode 3b, respectively. The alignment control films 6a and 6b are coated with SE-7992 manufactured by Nissan Chemical Industries, Ltd. by spin coating, pre-dried at a temperature of 80 ° C. for 5 minutes, and heated and baked at a temperature of 200 ° C. for 1 hour. And formed. Rubbing treatment was performed on these alignment control films 6a and 6b. This rubbing treatment has a diameter of 1
Nylon cloth (NF-77, manufactured by Teijin Limited) on a roll of 0 cm
Using a rubbing roll with affixed thereon, the roll pushing amount was set to 0.3 mm, the feed rate was set to 10 cm / sec,
The rotation speed is 1000 rpm and the number of rubbing treatments is 4
Times.

【0065】一方、一対のガラス基板1a,1bの貼り
合わせは、スペーサー8としてのシリカビーズ(平均粒
径1.4μm)を一方のガラス基板1aに散布すると共
に、両基板のラビング方向が略平行となるようにして行
った。
On the other hand, the bonding of the pair of glass substrates 1a and 1b involves dispersing silica beads (average particle size: 1.4 μm) as spacers 8 on one of the glass substrates 1a, and the rubbing directions of both substrates are substantially parallel. It went so that it might become.

【0066】また、本実施例では、カイラルスメクチッ
ク液晶2の調整方法及び組成は以下のようにした。すな
わち、まず、下記に示す1から8までの液晶組成物を、
その右側に併記した重量比率で混合して母材Base−
1を作成した。
In this example, the method and composition for adjusting the chiral smectic liquid crystal 2 were as follows. That is, first, the following liquid crystal compositions 1 to 8 are
The base material Base-
1 was created.

【0067】[0067]

【化1】 そして、このように作成した母材Base−1に下記カ
イラル材を2重量%の濃度で混合し、カイラルスメクチ
ック液晶2を作成した。
Embedded image The base material Base-1 thus prepared was mixed with the following chiral material at a concentration of 2% by weight to prepare a chiral smectic liquid crystal 2.

【0068】[0068]

【化2】 なお、作成したカイラルスメクチック液晶2の物性パラ
メータは、以下の通りであった。
Embedded image The physical parameters of the prepared chiral smectic liquid crystal 2 were as follows.

【0069】[0069]

【表1】 かかる液晶2の液晶セルへの注入は等方相の状態で行
い、液晶注入後にカイラルスメクチック液晶相を示す温
度まで冷却した。なお、該冷却時におけるCh−SmC
* 相転移の際に−5Vのオフセット電圧(直流電圧)を
印加した。
[Table 1] The injection of the liquid crystal 2 into the liquid crystal cell was performed in an isotropic phase, and after the liquid crystal was injected, the liquid crystal 2 was cooled to a temperature at which a chiral smectic liquid crystal phase was exhibited. In addition, Ch-SmC at the time of the cooling
* Offset voltage (DC voltage) of -5 V was applied at the time of phase transition.

【0070】そして、作成した液晶パネルPについて、
以下のように、(1) 液晶の配向状態の観測、(2) 光学応
答の観測、及び(3) 電圧保持率の測定を行った。 (1) 液晶の配向状態の観測 本実施例にて作成した液晶パネルPにつき、室温(30
℃)で電圧を印加しない状態での液晶2の配向状態を偏
光顕微鏡にて観察したところ、最暗軸がラビング方向と
若干ずれた状態であり、かつ層の法線方向がパネル全体
で実質的に一方向しかなく、ほぼ均一な配向状態が観察
された。 (2) 光学応答の観測 また、液晶パネルPをクロスニコル下でフォトマルチプ
ライヤー付き偏光顕微鏡にセットし、電圧を印加しない
状態で液晶パネルPが暗視野となるように偏光軸を調整
した。そして、室温下で、正極性及び負極性の電圧(±
5Vで0.2Hzの三角波の電圧)を液晶パネルPに印
加し、その光学応答を観測した。
Then, for the liquid crystal panel P created,
As described below, (1) observation of the alignment state of the liquid crystal, (2) observation of the optical response, and (3) measurement of the voltage holding ratio were performed. (1) Observation of alignment state of liquid crystal With respect to the liquid crystal panel P prepared in this example, room temperature (30
(° C.), no voltage was applied, and the alignment state of the liquid crystal 2 was observed with a polarizing microscope. As a result, the darkest axis was slightly deviated from the rubbing direction, and the normal direction of the layer was substantially the entire panel. In only one direction, a substantially uniform alignment state was observed. (2) Observation of Optical Response Further, the liquid crystal panel P was set on a polarizing microscope equipped with a photomultiplier under crossed Nicols, and the polarization axis was adjusted so that the liquid crystal panel P had a dark field with no voltage applied. Then, at room temperature, the positive and negative voltages (±
A triangular wave voltage of 5 V and 0.2 Hz) was applied to the liquid crystal panel P, and the optical response was observed.

【0071】その結果、正極性及び負極性のいずれの電
圧を印加した場合にも、液晶パネルPの透過光量は印加
電圧の大きさに応じて連続的に変化するが、正極性の電
圧を印加した場合の透過光量の最大値は、負極性の電圧
を印加した場合の透過光量の最大値の10倍程度であっ
た。 (3) 電圧保持率の測定 電圧保持率の測定には、東陽テクニカ社製の液晶電圧保
持率測定システムVHR−1Aを用いた。
As a result, when the positive or negative voltage is applied, the amount of light transmitted through the liquid crystal panel P continuously changes according to the magnitude of the applied voltage. In this case, the maximum value of the transmitted light amount was about 10 times the maximum value of the transmitted light amount when the voltage of the negative polarity was applied. (3) Measurement of voltage holding ratio For the measurement of the voltage holding ratio, a liquid crystal voltage holding ratio measurement system VHR-1A manufactured by Toyo Technica Co., Ltd. was used.

【0072】ここで、液晶パネルPの駆動条件は、ゲー
ト電圧の印加時間(ゲートオン時間)を8μsecと
し、1フィールド期間を8.33msecとし、印加電
圧は7Vとした。また、ゲートオン時間に対して液晶2
のスイッチング時間は十分に長く、ゲートオン時間内で
の自発分極反転は無視できる条件とした。なお、本発明
における電圧保持率は、印加電圧Vsと1フィールド時
間t1との積Vs*t1を基準として、液晶セル電位V
(t)のプロファイルから以下のように面積比として求
めた。
Here, the driving conditions of the liquid crystal panel P were such that the gate voltage application time (gate on time) was 8 μsec, one field period was 8.33 msec, and the applied voltage was 7V. In addition, the liquid crystal 2
The switching time was sufficiently long, and spontaneous polarization inversion within the gate-on time was set to be negligible. Note that the voltage holding ratio in the present invention is based on the product Vs * t1 of the applied voltage Vs and the one-field time t1, and the liquid crystal cell potential V
The area ratio was obtained from the profile of (t) as follows.

【0073】VHR(%)=100*∫|V(t)|d
t/(Vs*t1) このようにして電圧保持率を、10℃、30℃及び45
℃の各温度下で求めたところ以下のようになり、10℃
から45℃の温度範囲では、電圧保持率の温度依存性は
10℃当たり10%以下であることが分かった。
VHR (%) = 100 * ∫ | V (t) | d
t / (Vs * t1) In this manner, the voltage holding ratio was set to 10 ° C., 30 ° C., and 45 ° C.
It was as follows when determined at each temperature of 10 ° C.
It was found that the temperature dependency of the voltage holding ratio was 10% or less per 10 ° C. in the temperature range of from 45 ° C. to 45 ° C.

【0074】[0074]

【表2】 なお、カイラルスメクチック液晶2の自発分極の温度依
存性を調べたところ、以下のようになった。
[Table 2] When the temperature dependence of the spontaneous polarization of the chiral smectic liquid crystal 2 was examined, the result was as follows.

【0075】[0075]

【表3】 本実施例では、上述のように母材液晶Base−1に対
して、適切なカイラル成分を選択して混合することで、
液晶2の自発分極の温度依存性と可動性イオン密度の温
度依存性がバランスし、電圧保持率が改善された。
[Table 3] In this embodiment, by selecting and mixing an appropriate chiral component with the base liquid crystal Base-1 as described above,
The temperature dependency of the spontaneous polarization of the liquid crystal 2 and the temperature dependency of the mobile ion density were balanced, and the voltage holding ratio was improved.

【0076】なお、本発明者は、上述した母材Base
−1(カイラル材を加えない状態のもの)を液晶として
用いて液晶パネルを作成し、かかる液晶パネルについて
も同様に電圧保持率の測定を行った。なお、液晶の液晶
セルへの注入は等方相の状態で行い、液晶注入後にカイ
ラルスメクチック液晶相を示す温度まで冷却した。ま
た、該冷却時におけるオフセット電圧(直流電圧)の印
加は行わなかった。さらに、液晶パネルには保持容量は
形成しなかった。
The inventor of the present invention has made the above-mentioned base material Base
A liquid crystal panel was prepared by using -1 (without adding a chiral material) as the liquid crystal, and the voltage holding ratio of the liquid crystal panel was measured in the same manner. The liquid crystal was injected into the liquid crystal cell in an isotropic state, and after the liquid crystal was injected, the liquid crystal was cooled to a temperature at which a chiral smectic liquid crystal phase was exhibited. In addition, no offset voltage (DC voltage) was applied during the cooling. Further, no storage capacitor was formed on the liquid crystal panel.

【0077】電圧保持率は、下表のように温度上昇に伴
って単調減少したが、これは、可動イオンによる電圧降
下が非カイラル成分によって決定されており、液晶中に
含まれる可動性イオンの易動度の温度依存性の影響が反
映されているもの考えられる。つまり、高温ほどイオン
が液晶中を移動し易くなるため、それだけ多くのリーク
電流が流れ、電圧保持率を低下させているものと考えら
れる。
The voltage holding ratio monotonously decreased with the rise in temperature as shown in the following table. This is because the voltage drop due to mobile ions is determined by the non-chiral component, and the voltage of mobile ions contained in the liquid crystal is reduced. It is considered that the influence of the temperature dependency of the mobility is reflected. In other words, it is considered that the higher the temperature, the more easily the ions move in the liquid crystal, so that a larger amount of leak current flows and lowers the voltage holding ratio.

【0078】[0078]

【表4】 (比較例1)本比較例では、実施例1の母材Base−
1に、下記カイラル材を8重量%の濃度で混合し、カイ
ラルスメクチック液晶を作成した。
[Table 4] (Comparative Example 1) In this comparative example, the base material Base-
1 was mixed with the following chiral material at a concentration of 8% by weight to prepare a chiral smectic liquid crystal.

【0079】[0079]

【化3】 なお、作成したカイラルスメクチック液晶の物性パラメ
ータは、以下の通りであった。
Embedded image The physical parameter of the prepared chiral smectic liquid crystal was as follows.

【0080】[0080]

【表5】 かかる液晶の液晶セルへの注入は等方相の状態で行い、
液晶注入後にカイラルスメクチック液晶相を示す温度ま
で冷却した。なお、該冷却時におけるCh−SmC*
転移の際に−5Vのオフセット電圧(直流電圧)を印加
した。
[Table 5] The injection of the liquid crystal into the liquid crystal cell is performed in an isotropic state,
After injecting the liquid crystal, the mixture was cooled to a temperature at which a chiral smectic liquid crystal phase was exhibited. Note that an offset voltage (DC voltage) of -5 V was applied during the Ch-SmC * phase transition during cooling.

【0081】そして、作成した液晶パネルPについて、
実施例1と同様に、(1) 液晶の配向状態の観測、(2) 光
学応答の観測、及び(3) 電圧保持率の測定を行った。 (1) 液晶の配向状態の観測 実施例1と同様の方法で観測を行ったところ、ほぼ均一
な配向状態が観察された。 (2) 光学応答の観測 実施例1と同様の方法で観測を行ったところ、正極性及
び負極性のいずれの電圧を印加した場合にも、液晶パネ
ルPの透過光量は印加電圧の大きさに応じて連続的に変
化するが、正極性の電圧を印加した場合の透過光量の最
大値は、負極性の電圧を印加した場合の透過光量の最大
値の10倍程度であった。 (3) 電圧保持率の測定 実施例1と同様の方法で測定を行ったところ、10℃か
ら45℃の温度範囲では、電圧保持率の温度依存性は1
0℃当たり10%以上であることが分かった。なお、各
温度毎の電圧保持率は以下のようになった。
Then, for the liquid crystal panel P created,
As in Example 1, (1) observation of the alignment state of the liquid crystal, (2) observation of the optical response, and (3) measurement of the voltage holding ratio were performed. (1) Observation of alignment state of liquid crystal When observation was performed in the same manner as in Example 1, an almost uniform alignment state was observed. (2) Observation of Optical Response When the observation was performed in the same manner as in Example 1, the amount of transmitted light through the liquid crystal panel P was reduced by the magnitude of the applied voltage regardless of whether a positive or negative voltage was applied. The maximum value of the amount of transmitted light when a positive voltage is applied is about 10 times the maximum value of the transmitted light when a negative voltage is applied. (3) Measurement of voltage holding ratio The measurement was performed in the same manner as in Example 1. As a result, the temperature dependency of the voltage holding ratio was 1 in the temperature range of 10 ° C to 45 ° C.
It was found to be 10% or more per 0 ° C. The voltage holding ratio at each temperature was as follows.

【0082】[0082]

【表6】 なお、カイラルスメクチック液晶の自発分極の温度依存
性を調べたところ、以下のようになった。
[Table 6] When the temperature dependence of the spontaneous polarization of the chiral smectic liquid crystal was examined, the result was as follows.

【0083】[0083]

【表7】 このように、母材液晶に加えるカイラル成分の自発分極
の温度依存性が大きいと、電圧保持率の温度依存性が顕
著になることが分かった。
[Table 7] As described above, it was found that when the temperature dependence of the spontaneous polarization of the chiral component added to the base liquid crystal was large, the temperature dependence of the voltage holding ratio became significant.

【0084】[0084]

【発明の効果】以上説明したように、本発明によると、
一対の電極における電圧保持率の温度依存性が10℃当
たり10%以下となるようにしているため、液晶素子の
温度が局部的に10℃程度変動したとしても、液晶に実
効的に印加される電圧はあまり変化せず、階調再現性の
低下や液晶素子面内の輝度ムラの発生等を防止できる。
As described above, according to the present invention,
Since the temperature dependency of the voltage holding ratio of the pair of electrodes is set to 10% or less per 10 ° C., the voltage is effectively applied to the liquid crystal even if the temperature of the liquid crystal element fluctuates about 10 ° C. locally. The voltage does not change much, and it is possible to prevent a decrease in gradation reproducibility and the occurrence of luminance unevenness in the surface of the liquid crystal element.

【0085】また、本発明によれば、カイラルスメクチ
ック液晶を用いて自発分極によるスイッチングを行って
いるため、スイッチング時の応答速度を速くできる。
Further, according to the present invention, since the switching by the spontaneous polarization is performed by using the chiral smectic liquid crystal, the response speed at the time of the switching can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶パネルの構造の一例を示す断
面図。
FIG. 1 is a sectional view showing an example of the structure of a liquid crystal panel according to the present invention.

【図2】本発明に係る液晶パネルの構造の一例を示す平
面図。
FIG. 2 is a plan view showing an example of the structure of the liquid crystal panel according to the present invention.

【図3】本発明に係る液晶パネルの構造の一例を示す断
面図。
FIG. 3 is a cross-sectional view illustrating an example of a structure of a liquid crystal panel according to the present invention.

【図4】液晶の電圧−透過光量の特性の一例を示す図。FIG. 4 is a diagram showing an example of a voltage-transmitted light amount characteristic of a liquid crystal.

【図5】本発明に係る液晶パネルの透過回路を示す図。FIG. 5 is a diagram showing a transmission circuit of the liquid crystal panel according to the present invention.

【図6】液晶パネルの駆動方法の一例を示すタイミング
チャート図。
FIG. 6 is a timing chart illustrating an example of a method for driving a liquid crystal panel.

【図7】従来の問題点を説明するための図。FIG. 7 is a diagram for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

1a,1b ガラス基板(基板) 2 カイラルスメクチック液晶 3a 共通電極(電極) 3b 画素電極(電極) 4 TFT(アクティブ素子) P 液晶パネル(液晶素子) 1a, 1b Glass substrate (substrate) 2 Chiral smectic liquid crystal 3a Common electrode (electrode) 3b Pixel electrode (electrode) 4 TFT (active element) P Liquid crystal panel (liquid crystal element)

フロントページの続き (72)発明者 森 省誠 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 門叶 剛司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 寺田 匡宏 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中村 真一 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H088 EA02 EA12 EA40 FA10 GA02 GA04 GA17 HA08 HA12 HA18 HA21 KA30 LA06 LA07 LA09 MA04 MA10 2H092 GA05 HA04 JA03 JA26 KA05 KA12 NA05 PA08 PA11 RA05Continuing on the front page (72) Inventor: Makoto Mori 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Takeshi Kadoba 3- 30-2 Shimomaruko, Ota-ku, Tokyo Canon stock Inside the company (72) Inventor Masahiro Terada 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Shinichi Nakamura 3-30-2, Shimomaruko 3-chome, Ota-ku, Tokyo F-term in Canon Inc. (Reference) 2H088 EA02 EA12 EA40 FA10 GA02 GA04 GA17 HA08 HA12 HA18 HA21 KA30 LA06 LA07 LA09 MA04 MA10 2H092 GA05 HA04 JA03 JA26 KA05 KA12 NA05 PA08 PA11 RA05

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 所定間隙を開けた状態に配置された一対
の基板と、これら一対の基板の間に配置されたカイラル
スメクチック液晶と、複数の画素を構成すると共に該カ
イラルスメクチック液晶を挟み込むように配置された一
対の電極と、一方の電極に接続されて各画素毎に配置さ
れた複数のアクティブ素子と、を備え、かつ、前記一対
の電極を介して前記カイラルスメクチック液晶に電圧を
印加することにより駆動される液晶素子において、 これら一対の電極における電圧保持率の温度依存性が1
0℃当たり10%以下である、 ことを特徴とする液晶素子。
1. A pair of substrates disposed with a predetermined gap therebetween, a chiral smectic liquid crystal disposed between the pair of substrates, and a plurality of pixels configured to sandwich the chiral smectic liquid crystal. Comprising a pair of electrodes arranged and a plurality of active elements connected to one electrode and arranged for each pixel, and applying a voltage to the chiral smectic liquid crystal through the pair of electrodes. In the liquid crystal device driven by the above, the temperature dependency of the voltage holding ratio of the pair of electrodes is 1
The liquid crystal element is 10% or less per 0 ° C.
【請求項2】 前記カイラルスメクチック液晶は、 電圧が印加されていない状態では、液晶分子の平均分子
軸が単安定化されている配向状態を示し、 一の極性の電圧が印加されて駆動される場合には、該カ
イラルスメクチック液晶の平均分子軸は、前記単安定化
された位置から一方の側にチルトし、かつ、 他の極性の電圧が印加されて駆動される場合には、該カ
イラルスメクチック液晶の平均分子軸は、該単安定化さ
れた位置から他方の側にチルトする、 ことを特徴とする請求項1に記載の液晶素子。
2. The chiral smectic liquid crystal, when no voltage is applied, exhibits an alignment state in which the average molecular axis of liquid crystal molecules is monostable, and is driven by applying a voltage of one polarity. In this case, the average molecular axis of the chiral smectic liquid crystal is tilted to one side from the mono-stabilized position, and when driven by applying a voltage of another polarity, the chiral smectic liquid crystal is driven. The liquid crystal device according to claim 1, wherein the average molecular axis of the liquid crystal tilts from the mono-stabilized position to the other side.
【請求項3】 前記一の極性或は前記他の極性の電圧が
印加される場合における、平均分子軸が単安定化される
位置を基準としたチルトされる角度は、該電圧の大きさ
に応じて連続的に変化する、 ことを特徴とする請求項2に記載の液晶素子。
3. When the voltage of the one polarity or the other polarity is applied, a tilt angle with respect to a position where the average molecular axis is mono-stabilized depends on the magnitude of the voltage. The liquid crystal element according to claim 2, wherein the liquid crystal element changes continuously in response to the change.
【請求項4】 前記一の極性の電圧が印加されることに
よってチルトされる角度の最大値が、前記他の極性の電
圧が印加されることによってチルトされる角度の最大値
と異なる、 ことを特徴とする請求項3に記載の液晶素子。
4. The method according to claim 1, wherein the maximum value of the angle tilted by applying the voltage of one polarity is different from the maximum value of the angle tilted by applying the voltage of the other polarity. The liquid crystal device according to claim 3, wherein:
【請求項5】 前記一の極性の電圧が印加されることに
よってチルトされる角度の最大値が、前記他の極性の電
圧が印加されることによってチルトされる角度の最大値
よりも大きい、 ことを特徴とする請求項4に記載の液晶素子。
5. The maximum value of the angle that is tilted when the voltage of one polarity is applied is larger than the maximum value of the angle that is tilted when the voltage of another polarity is applied. The liquid crystal device according to claim 4, wherein:
【請求項6】 前記一の極性の電圧が印加されることに
よってチルトされる角度の最大値が、前記他の極性の電
圧が印加されることによってチルトされる角度の最大値
の5倍以上である、 ことを特徴とする請求項5に記載の液晶素子。
6. The maximum value of the angle that is tilted when the voltage of one polarity is applied is five times or more the maximum value of the angle that is tilted when the voltage of another polarity is applied. The liquid crystal device according to claim 5, wherein:
【請求項7】 前記他の極性の電圧が印加されることに
よってチルトされる角度がほぼ0°である、 ことを特徴とする請求項4乃至6のいずれか1項に記載
の液晶素子。
7. The liquid crystal device according to claim 4, wherein an angle of tilt when the voltage of the other polarity is applied is substantially 0 °.
【請求項8】 前記液晶素子から出射される光量は、前
記カイラルスメクチック液晶に印加される電圧の大きさ
に応じて連続的に変化する、 ことを特徴とする請求項3に記載の液晶素子。
8. The liquid crystal device according to claim 3, wherein the amount of light emitted from the liquid crystal device changes continuously according to the magnitude of a voltage applied to the chiral smectic liquid crystal.
【請求項9】 前記一の極性の電圧が印加された状態で
前記液晶素子から出射される光量の最大値を第1光量と
し、前記他の極性の電圧が印加された状態で前記液晶素
子から出射される光量の最大値を第2光量とした場合に
おいて、 これら第1光量及び第2光量が互いに異なる、 ことを特徴とする請求項4に記載の液晶素子。
9. A maximum value of a light amount emitted from the liquid crystal element in a state where the voltage of one polarity is applied, and a maximum value of the light amount emitted from the liquid crystal element in a state in which the voltage of the other polarity is applied. The liquid crystal device according to claim 4, wherein the first light amount and the second light amount are different from each other when the maximum value of the emitted light amount is the second light amount.
【請求項10】 前記第1光量が前記第2光量よりも多
い、 ことを特徴とする請求項9に記載の液晶素子。
10. The liquid crystal device according to claim 9, wherein the first light amount is larger than the second light amount.
【請求項11】 前記第1光量が前記第2光量の5倍以
上である、 ことを特徴とする請求項10に記載の液晶素子。
11. The liquid crystal device according to claim 10, wherein the first light amount is at least five times the second light amount.
【請求項12】 電圧が印加されていない状態で前記液
晶素子から出射される光量を第3光量とした場合におい
て、 該第3光量がほぼ0となるように偏光板を配置した、 ことを特徴とする請求項8乃至11のいずれか1項に記
載の液晶素子。
12. A polarizing plate is arranged such that, when a light amount emitted from the liquid crystal element in a state where no voltage is applied is a third light amount, the third light amount is substantially zero. The liquid crystal device according to claim 8, wherein:
【請求項13】 前記カイラルスメクチック液晶は、降
温下で等方性液体相(Iso)−コレステリック相(C
h)−カイラルスメクチックC相(SmC*)の相転移
系列や、等方性液体相(Iso)−カイラルスメクチッ
ク相(SmC* )の相転移系列を示すものであって、該
カイラルスメクチック液晶のスメクチック層の法線方向
が実質的に一方向である、 ことを特徴とする請求項7に記載の液晶素子。
13. The chiral smectic liquid crystal comprises an isotropic liquid phase (Iso) -cholesteric phase (C
h) a phase transition series of a chiral smectic C phase (SmC * ) or a phase transition series of an isotropic liquid phase (Iso) -chiral smectic phase (SmC * ), wherein the smectic of the chiral smectic liquid crystal is shown. The liquid crystal element according to claim 7, wherein the normal direction of the layer is substantially one direction.
【請求項14】 前記カイラルスメクチック液晶が配置
される前記基板の間隙寸法は、カイラルスメクチック液
晶のバルク状態でのらせんピッチの半分以下である、 ことを特徴とする請求項13に記載の液晶素子。
14. The liquid crystal device according to claim 13, wherein a gap dimension of the substrate on which the chiral smectic liquid crystal is arranged is equal to or less than half a helical pitch of the chiral smectic liquid crystal in a bulk state.
【請求項15】 階調信号を供給する駆動回路が接続さ
れてなる、 ことを特徴とする請求項13に記載の液晶素子。
15. The liquid crystal element according to claim 13, wherein a driving circuit for supplying a gradation signal is connected.
JP4858999A 1999-02-25 1999-02-25 Liquid crystal device Pending JP2000250073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4858999A JP2000250073A (en) 1999-02-25 1999-02-25 Liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4858999A JP2000250073A (en) 1999-02-25 1999-02-25 Liquid crystal device

Publications (1)

Publication Number Publication Date
JP2000250073A true JP2000250073A (en) 2000-09-14

Family

ID=12807604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4858999A Pending JP2000250073A (en) 1999-02-25 1999-02-25 Liquid crystal device

Country Status (1)

Country Link
JP (1) JP2000250073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023050615A (en) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 Liquid crystal device, electronic apparatus, and method for measuring physical properties of liquid crystal layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023050615A (en) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 Liquid crystal device, electronic apparatus, and method for measuring physical properties of liquid crystal layer
JP7793924B2 (en) 2021-09-30 2026-01-06 セイコーエプソン株式会社 Liquid crystal device, electronic device, and method for measuring physical properties of liquid crystal layer

Similar Documents

Publication Publication Date Title
CN1636236A (en) LCD device
JP2000010076A (en) Liquid crystal element
JP3535769B2 (en) Liquid crystal display device and method of driving the liquid crystal display device
US6636193B1 (en) Liquid crystal device
US6577289B1 (en) Liquid crystal device and display apparatus including the device
JP3466986B2 (en) Chiral smectic liquid crystal element and liquid crystal device
JP2000250073A (en) Liquid crystal device
JP3424149B2 (en) Display element and display element device
US20020041353A1 (en) Chiral smectic liquid crystal device
JP2000275683A (en) Liquid crystal element and method for driving the liquid crystal element
US20020018171A1 (en) Liquid crystal device
CN100478768C (en) Method for manufacturing LCD and LCD
JP2003195359A (en) Manufacturing method of liquid crystal element
KR20020011115A (en) Process for producing liquid crystal device and driving method of the device
JP3530799B2 (en) Manufacturing method and driving method of chiral smectic liquid crystal device
JP2505744B2 (en) Method for manufacturing electrode substrate and optical modulation element
JP2004077541A (en) Liquid crystal element and driving method thereof
JP2001125146A (en) Liquid crystal element and method for manufacturing the liquid crystal element
JP2000275620A (en) Liquid crystal element and liquid crystal device having the same
JP3912924B2 (en) Liquid crystal element
JP3486616B2 (en) Method for manufacturing liquid crystal element and method for driving liquid crystal element
JP2001281633A (en) Liquid crystal element
JP2001281631A (en) Liquid crystal element
JP2000275616A (en) Liquid crystal element
JP2004077542A (en) Liquid crystal element, driving method and manufacturing method thereof