JP2000250528A - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JP2000250528A JP2000250528A JP11353803A JP35380399A JP2000250528A JP 2000250528 A JP2000250528 A JP 2000250528A JP 11353803 A JP11353803 A JP 11353803A JP 35380399 A JP35380399 A JP 35380399A JP 2000250528 A JP2000250528 A JP 2000250528A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- bit
- image data
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N1/32459—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter for changing the arrangement of the stored data
- H04N1/3247—Changing the arrangement of data in a page, e.g. reversing the order to produce a mirror image
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dram (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 バーストアクセスが可能な方向以外の方向に
沿って画像データを画像メモリから連続的に読み出す場
合でも、効率よく画像データを読み出すことができる画
像メモリ装置を提供する。 【解決手段】 画像を正方形のブロック（方形領域）に
区画し、一つのブロックに含まれる画素の画像データを
１つのロウ空間に対応させるときに、辺を接して隣り合
う二つのブロックそれぞれに対応するロウ空間は異なる
ＳＤＲＡＭに属し、かつ、１つの原点を共有する四つの
ブロックそれぞれに対応するロウ空間はすべて異なるバ
ンクに属するものとする。このため、ブロックＡａ−ｉ
とブロックＡａ−ｊ、ブロックＢｂ−ｉとブロックＢｂ
−ｊが互いに隣り合うことはなく、従って、ブロックの
辺をまたいで連続するドットの画像データを読み出して
も、辺の前後で同じＳＤＲＡＭに連続してアクセスする
ことはない。
沿って画像データを画像メモリから連続的に読み出す場
合でも、効率よく画像データを読み出すことができる画
像メモリ装置を提供する。 【解決手段】 画像を正方形のブロック（方形領域）に
区画し、一つのブロックに含まれる画素の画像データを
１つのロウ空間に対応させるときに、辺を接して隣り合
う二つのブロックそれぞれに対応するロウ空間は異なる
ＳＤＲＡＭに属し、かつ、１つの原点を共有する四つの
ブロックそれぞれに対応するロウ空間はすべて異なるバ
ンクに属するものとする。このため、ブロックＡａ−ｉ
とブロックＡａ−ｊ、ブロックＢｂ−ｉとブロックＢｂ
−ｊが互いに隣り合うことはなく、従って、ブロックの
辺をまたいで連続するドットの画像データを読み出して
も、辺の前後で同じＳＤＲＡＭに連続してアクセスする
ことはない。
Description
【０００１】
【発明の属する技術分野】本発明は、画像メモリ装置、
特に、画像メモリから任意の方向に連続して画像データ
を読み出す場合でも、その読み出し動作を迅速に行うこ
とができる画像メモリ装置に関する。
特に、画像メモリから任意の方向に連続して画像データ
を読み出す場合でも、その読み出し動作を迅速に行うこ
とができる画像メモリ装置に関する。
【０００２】
【従来の技術】近年、画像処理装置の処理速度の高速化
に伴って、画像情報の高速な読み出し・書き込みを行う
ことができるメモリが求められている。そして、この要
求に応えうるメモリとして、シンクロナスＤＲＡＭ（Ｓ
ＤＲＡＭ）やシンクロナスグラフィックＲＡＭ（ＳＧＲ
ＡＭ）と呼ばれる高速ＤＲＡＭが普及している。
に伴って、画像情報の高速な読み出し・書き込みを行う
ことができるメモリが求められている。そして、この要
求に応えうるメモリとして、シンクロナスＤＲＡＭ（Ｓ
ＤＲＡＭ）やシンクロナスグラフィックＲＡＭ（ＳＧＲ
ＡＭ）と呼ばれる高速ＤＲＡＭが普及している。
【０００３】一般に、シンクロナスＤＲＡＭには、独立
したアドレス空間をもつ二つ又はそれ以上のバンクが設
けられているものがあり、このようなシンクロナスＤＲ
ＡＭは、各バンクについて独立に動作可能であるという
特徴がある。但し、このようなシンクロナスＤＲＡＭで
は、アドレスバス、コマンドバス、データバスを各バン
クで共用しているのが普通である。
したアドレス空間をもつ二つ又はそれ以上のバンクが設
けられているものがあり、このようなシンクロナスＤＲ
ＡＭは、各バンクについて独立に動作可能であるという
特徴がある。但し、このようなシンクロナスＤＲＡＭで
は、アドレスバス、コマンドバス、データバスを各バン
クで共用しているのが普通である。
【０００４】さらに、アドレスバスとコマンドバスにつ
いては、実際の動作時にはこれらを論理的に分離できな
いものとされているものがある。すなわち、このような
シンクロナスＤＲＡＭにコマンドを与えるときは、アド
レスバスの一部を占有することがあり、コマンドデータ
とアドレスデータを別々に与えることはできない。これ
は、アドレスデータもコマンドデータの一部とみなしう
るものであり、これらを論理上分離しても実際上のメリ
ットがないからと考えられる。
いては、実際の動作時にはこれらを論理的に分離できな
いものとされているものがある。すなわち、このような
シンクロナスＤＲＡＭにコマンドを与えるときは、アド
レスバスの一部を占有することがあり、コマンドデータ
とアドレスデータを別々に与えることはできない。これ
は、アドレスデータもコマンドデータの一部とみなしう
るものであり、これらを論理上分離しても実際上のメリ
ットがないからと考えられる。
【０００５】なお、本明細書では、専用のコマンドライ
ンを持たないが、複数の制御線を組み合わせてメモリに
何らかの動作を行わせる場合の指令も含めて「コマン
ド」と呼ぶ。
ンを持たないが、複数の制御線を組み合わせてメモリに
何らかの動作を行わせる場合の指令も含めて「コマン
ド」と呼ぶ。
【０００６】シンクロナスＤＲＡＭには、これを動作さ
せるための多数のコマンドが用意されているが、その中
に「アクティブコマンド」と「プリチャージコマンド」
がある。これらのコマンドは、バンクごとに与えられ
る。また、アクティブコマンドを発するときには、同時
にロウ(Row)アドレス信号も与えられ、したがって、ア
クティブコマンドが与えられたときに、同時に、アクセ
スしようとするセルのロウアドレスが特定される。
せるための多数のコマンドが用意されているが、その中
に「アクティブコマンド」と「プリチャージコマンド」
がある。これらのコマンドは、バンクごとに与えられ
る。また、アクティブコマンドを発するときには、同時
にロウ(Row)アドレス信号も与えられ、したがって、ア
クティブコマンドが与えられたときに、同時に、アクセ
スしようとするセルのロウアドレスが特定される。
【０００７】プリチャージコマンドは、あるロウ空間へ
のアクセスが終了したときに、そのロウ空間を閉じるこ
とを宣言するコマンドである。あるロウ空間にアクセス
した後に同じバンクに属する別のロウ空間にアクセスす
るためには、必ずその前に当該バンクに対してプリチャ
ージを実行することが必要とされる。
のアクセスが終了したときに、そのロウ空間を閉じるこ
とを宣言するコマンドである。あるロウ空間にアクセス
した後に同じバンクに属する別のロウ空間にアクセスす
るためには、必ずその前に当該バンクに対してプリチャ
ージを実行することが必要とされる。
【０００８】また、シンクロナスＤＲＡＭは、いわゆる
バーストアクセス動作が可能である。すなわち、同一の
ロウ（Row）空間内で、あるカラム（Column）アドレス
を指定すると、当該セルを先頭として、カラムアドレス
が連続する複数のセルのデータ（たとえばビット長８の
データ）を単一クロックに同期させてシリアルに、読み
出し・書き込みを行うことができる。このためバースト
アクセスを行うの場合の動作は非常に高速となる。
バーストアクセス動作が可能である。すなわち、同一の
ロウ（Row）空間内で、あるカラム（Column）アドレス
を指定すると、当該セルを先頭として、カラムアドレス
が連続する複数のセルのデータ（たとえばビット長８の
データ）を単一クロックに同期させてシリアルに、読み
出し・書き込みを行うことができる。このためバースト
アクセスを行うの場合の動作は非常に高速となる。
【０００９】また、任意のカラムアドレスにアクセスす
る場合にも、同一ロウ空間であれば、連続してカラムア
ドレスを与えることによって、クロックに同期した高速
なアクセスが可能である。これは、ランダムカラムアク
セスと呼ばれる。ただし、ロウ空間が異なるアドレスに
連続してアクセスする場合は、通常のＤＲＡＭと同程度
の動作速度となる。
る場合にも、同一ロウ空間であれば、連続してカラムア
ドレスを与えることによって、クロックに同期した高速
なアクセスが可能である。これは、ランダムカラムアク
セスと呼ばれる。ただし、ロウ空間が異なるアドレスに
連続してアクセスする場合は、通常のＤＲＡＭと同程度
の動作速度となる。
【００１０】ところで本出願人は、特開平９−１０６３
７４号公報（発明の名称「画像メモリ装置」）におい
て、画像メモリとして２バンク構成のシンクロナスＤＲ
ＡＭを用いて、効率よく画像データを読み出すことがで
きる画像メモリ装置を提案した。当該画像メモリ装置で
は、一つの画像イメージ（たとえばｘ軸方向に１０２４
ドット、ｙ軸方向に１０２４ドットで構成される表示画
像）を多数のブロック（一つのブロックには、たとえば
１６ドット×１６ドット分の画像データが含まれる）に
分割し、各ブロックをシンクロナスＤＲＡＭの一つのロ
ウ空間に対応させ、かつ、辺を接して隣り合うブロック
同士が異なるバンクに属するようにして、各ドットの画
像データを格納するようにしている。
７４号公報（発明の名称「画像メモリ装置」）におい
て、画像メモリとして２バンク構成のシンクロナスＤＲ
ＡＭを用いて、効率よく画像データを読み出すことがで
きる画像メモリ装置を提案した。当該画像メモリ装置で
は、一つの画像イメージ（たとえばｘ軸方向に１０２４
ドット、ｙ軸方向に１０２４ドットで構成される表示画
像）を多数のブロック（一つのブロックには、たとえば
１６ドット×１６ドット分の画像データが含まれる）に
分割し、各ブロックをシンクロナスＤＲＡＭの一つのロ
ウ空間に対応させ、かつ、辺を接して隣り合うブロック
同士が異なるバンクに属するようにして、各ドットの画
像データを格納するようにしている。
【００１１】この場合、分割した各ブロックをバンク別
に塗り分けると（たとえば一方のバンクを白で、他方の
バンクをグレーとする）、図２に示すように、一つの画
像イメージは各ブロックを一単位とする市松模様とな
る。ただし図２では、後述のように、説明の便宜上一つ
のブロックを８ドット×８ドットで構成している。
に塗り分けると（たとえば一方のバンクを白で、他方の
バンクをグレーとする）、図２に示すように、一つの画
像イメージは各ブロックを一単位とする市松模様とな
る。ただし図２では、後述のように、説明の便宜上一つ
のブロックを８ドット×８ドットで構成している。
【００１２】画像イメージをこのような態様でシンクロ
ナスＤＲＡＭに格納したときにこれを読み出す動作は、
以下のようになる。ｘ軸方向(図２の左から右に向かう
方向)において連続して各ドットの画像データの読み出
しを行う場合には、同一のブロック内（これらは同一の
ロウアドレスとなる）においては前述のようにバースト
アクセスによる高速な読み出し動作が可能となる。
ナスＤＲＡＭに格納したときにこれを読み出す動作は、
以下のようになる。ｘ軸方向(図２の左から右に向かう
方向)において連続して各ドットの画像データの読み出
しを行う場合には、同一のブロック内（これらは同一の
ロウアドレスとなる）においては前述のようにバースト
アクセスによる高速な読み出し動作が可能となる。
【００１３】また、ｘ軸方向において、ブロックの境界
をまたいで三つ以上のブロックにわたって連続して各ド
ットの画像データを読み出す場合、すなわち、第一のバ
ンクに属するロウ空間にアクセスしたあと、第二のバン
クに属するロウ空間にアクセスし、さらに、第一のバン
クに属する別のロウ空間にアクセスする場合は、次のよ
うになる。
をまたいで三つ以上のブロックにわたって連続して各ド
ットの画像データを読み出す場合、すなわち、第一のバ
ンクに属するロウ空間にアクセスしたあと、第二のバン
クに属するロウ空間にアクセスし、さらに、第一のバン
クに属する別のロウ空間にアクセスする場合は、次のよ
うになる。
【００１４】隣り合うブロックの画像データは異なるバ
ンクに格納されているが、同一ロウ空間内ではカラムア
ドレスは先頭アドレスのみ指定すればよいので、第二の
バンクに属するロウ空間へのアクセス中に第一のバンク
のロウ空間に対してプリチャージを行い、さらに第一の
バンクの別のロウ空間に対するアクティブ化を行うこと
が可能となる。このため、第一のバンクに対して行うプ
リチャージおよびアクティブ化のための時間をわざわざ
取る必要がなく、第一のバンクに対して行うプリチャー
ジおよびアクティブ化のための時間が見かけ上隠される
ことになり、効率よくアクセスを行うことが可能とな
る。
ンクに格納されているが、同一ロウ空間内ではカラムア
ドレスは先頭アドレスのみ指定すればよいので、第二の
バンクに属するロウ空間へのアクセス中に第一のバンク
のロウ空間に対してプリチャージを行い、さらに第一の
バンクの別のロウ空間に対するアクティブ化を行うこと
が可能となる。このため、第一のバンクに対して行うプ
リチャージおよびアクティブ化のための時間をわざわざ
取る必要がなく、第一のバンクに対して行うプリチャー
ジおよびアクティブ化のための時間が見かけ上隠される
ことになり、効率よくアクセスを行うことが可能とな
る。
【００１５】一方、ｙ軸方向に連続アクセスする場合に
は、同一のブロック内（すなわち同一のロウ内）におい
ては前述のようにランダムカラムアクセスが可能であ
る。
は、同一のブロック内（すなわち同一のロウ内）におい
ては前述のようにランダムカラムアクセスが可能であ
る。
【００１６】このようにして画像メモリから読み出され
た画像データは、表示メモリに格納され、その後表示メ
モリから読み出されて、表示装置上に表示される。
た画像データは、表示メモリに格納され、その後表示メ
モリから読み出されて、表示装置上に表示される。
【００１７】
【発明が解決しようとする課題】通常の画像を表示する
場合には、画像イメージをｘ軸方向又はｙ軸方向に沿っ
て連続的に読み出すことが多く、このような場合には、
前述のように、バーストアクセスにより、高速かつ効率
的にアクセスすることができる。
場合には、画像イメージをｘ軸方向又はｙ軸方向に沿っ
て連続的に読み出すことが多く、このような場合には、
前述のように、バーストアクセスにより、高速かつ効率
的にアクセスすることができる。
【００１８】しかしながら、格納された画像イメージの
画像データを画像メモリからを読み出す方向は、必ずし
もｘ軸方向やｙ軸方向だけとは限らない。たとえば、ポ
リゴン描画などにおいて、表示されている物体を傾けさ
せたり回転させたりする場合には、画像メモリに格納さ
れたテクスチャのデータなどを斜め方向に読み出すこと
が必要となる。画像メモリに格納されたデータを画像の
傾きや回転に合わせて斜め方向に読み出し、これらを読
み出した順に表示メモリに格納し、そして表示メモリか
ら格納した順に読み出してディスプレーに表示すれば、
ディスプレー上では、物体が傾いたり、回転しているよ
うに見える。
画像データを画像メモリからを読み出す方向は、必ずし
もｘ軸方向やｙ軸方向だけとは限らない。たとえば、ポ
リゴン描画などにおいて、表示されている物体を傾けさ
せたり回転させたりする場合には、画像メモリに格納さ
れたテクスチャのデータなどを斜め方向に読み出すこと
が必要となる。画像メモリに格納されたデータを画像の
傾きや回転に合わせて斜め方向に読み出し、これらを読
み出した順に表示メモリに格納し、そして表示メモリか
ら格納した順に読み出してディスプレーに表示すれば、
ディスプレー上では、物体が傾いたり、回転しているよ
うに見える。
【００１９】しかし、前記公報に開示した画像メモリ装
置は、格納された画像データを画像イメージの斜め方向
に読み出そうとすると、バーストアクセス動作ができな
いため、同一のロウ空間内であっても、各ドットごとに
カラムアドレスを与えることが必要となる。また、ブロ
ックとブロックの境界をまたいで連続的にアクセスする
場合には、頻繁にアクティブコマンドやプリチャージコ
マンドを与える必要があるが、前述のように、一般のシ
ンクロナスＤＲＡＭでは、コマンドバスとアドレスバス
が分離していないため、アクティブコマンドやプリチャ
ージコマンドを与えている期間中はカラムアドレスを与
えることができない。
置は、格納された画像データを画像イメージの斜め方向
に読み出そうとすると、バーストアクセス動作ができな
いため、同一のロウ空間内であっても、各ドットごとに
カラムアドレスを与えることが必要となる。また、ブロ
ックとブロックの境界をまたいで連続的にアクセスする
場合には、頻繁にアクティブコマンドやプリチャージコ
マンドを与える必要があるが、前述のように、一般のシ
ンクロナスＤＲＡＭでは、コマンドバスとアドレスバス
が分離していないため、アクティブコマンドやプリチャ
ージコマンドを与えている期間中はカラムアドレスを与
えることができない。
【００２０】さらに、あるバンクにアクティブコマンド
を発してからカラムアドレスを与えるまで、あるいはあ
るバンクにプリチャージコマンドを発してから同じバン
クにアクティブコマンドを発するまでには、ある程度の
待機時間が必要である。
を発してからカラムアドレスを与えるまで、あるいはあ
るバンクにプリチャージコマンドを発してから同じバン
クにアクティブコマンドを発するまでには、ある程度の
待機時間が必要である。
【００２１】したがって、画像データを、画像イメージ
の斜め方向に読み出そうとすると、バーストアクセスが
可能な横方向での読み出しの場合に比べ、画像データの
読み出しが遅延するという問題がある。
の斜め方向に読み出そうとすると、バーストアクセスが
可能な横方向での読み出しの場合に比べ、画像データの
読み出しが遅延するという問題がある。
【００２２】本発明は、このような背景のもとになされ
たものであり、バーストアクセスが可能な方向以外の方
向に沿って画像データを画像メモリから連続的に読み出
す場合でも、効率よく画像データを読み出すことができ
る画像メモリ装置を提供することを目的とする。
たものであり、バーストアクセスが可能な方向以外の方
向に沿って画像データを画像メモリから連続的に読み出
す場合でも、効率よく画像データを読み出すことができ
る画像メモリ装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、画像を構成する画素にかかる画像デー
タを格納する画像メモリ装置であって、少なくとも二つ
のバンクを内部に有する第一及び第二のメモリと、前記
第一及び第二のメモリに対する画像データの書き込み又
は読み出しを制御するメモリ制御部と、前記メモリ制御
部と第一のメモリとの間に設けられた第一のコマンド・
アドレスバス並びに前記メモリ制御部と第二のメモリと
の間に設けられた第二のコマンド・アドレスバスと、前
記第一及び第二のメモリに共通に設けられたデータバス
と、を含んで構成され、前記画像を、前記第一、第二の
メモリの一つのロウ空間に格納できる画像データの数と
同数の画素からなる方形領域を一単位として区画し、一
つの方形領域に含まれる画素の画像データを一のロウ空
間に対応させるときに、画像上で、辺を接して隣り合う
二つの方形領域それぞれに対応するロウ空間は異なるメ
モリに属し、同じ頂点を共有していて辺を共有しない二
つの方形領域に対応するロウ空間は同一メモリの異なる
バンクに属するものとなるように、各方形領域に含まれ
る画素の画像データを第一及び第二のメモリに格納する
ことを特徴とする。
めに、本発明は、画像を構成する画素にかかる画像デー
タを格納する画像メモリ装置であって、少なくとも二つ
のバンクを内部に有する第一及び第二のメモリと、前記
第一及び第二のメモリに対する画像データの書き込み又
は読み出しを制御するメモリ制御部と、前記メモリ制御
部と第一のメモリとの間に設けられた第一のコマンド・
アドレスバス並びに前記メモリ制御部と第二のメモリと
の間に設けられた第二のコマンド・アドレスバスと、前
記第一及び第二のメモリに共通に設けられたデータバス
と、を含んで構成され、前記画像を、前記第一、第二の
メモリの一つのロウ空間に格納できる画像データの数と
同数の画素からなる方形領域を一単位として区画し、一
つの方形領域に含まれる画素の画像データを一のロウ空
間に対応させるときに、画像上で、辺を接して隣り合う
二つの方形領域それぞれに対応するロウ空間は異なるメ
モリに属し、同じ頂点を共有していて辺を共有しない二
つの方形領域に対応するロウ空間は同一メモリの異なる
バンクに属するものとなるように、各方形領域に含まれ
る画素の画像データを第一及び第二のメモリに格納する
ことを特徴とする。
【００２４】前記第一及び第二のメモリとしては、たと
えばシンクロナスＤＲＡＭまたはシンクロナスグラフィ
ックＲＡＭを用いることができる。
えばシンクロナスＤＲＡＭまたはシンクロナスグラフィ
ックＲＡＭを用いることができる。
【００２５】また、本発明は、画像を構成する画素にか
かる画像データを格納する画像メモリ装置であって、少
なくとも二つのバンクを内部に有する第一及び第二のメ
モリと、前記第一及び第二のメモリに対する画像データ
の書き込み又は読み出しを制御するメモリ制御部と、前
記メモリ制御部と第一のメモリとの間に設けられた第一
のコマンド・アドレスバス並びに前記メモリ制御部と第
二のメモリとの間に設けられた第二のコマンド・アドレ
スバスと、前記第一及び第二のメモリに共通に設けられ
たデータバスと、を含んで構成され、前記画像をグルー
プに区画するときに、一グループに一又は二以上の方形
領域が含まれるようにし、また、前記第一及び第二のメ
モリの一つのロウ空間に格納できるワード数と前記一グ
ループ内の画素数とが同数となるようにし、さらに、一
グループ内の全ての方形領域の全ての画素の画像データ
を一のロウ空間に対応させるときに、（ａ）画像上で辺
を接して隣り合う二つの方形領域は異なるメモリに属
し、かつ、画像上で同じ頂点を共有し辺を共有しない二
つの方形領域は同一メモリの異なるバンクに属するもの
となるようにするか、（ｂ）画像上で辺を接して隣り合
う二つの方形領域は異なるメモリに属し、かつ、画像上
で同じ頂点を共有し辺を共有しない二つの方形領域は同
一グループに属するものとなるようにするか、あるいは
（ｄ）画像上で辺を接して隣り合う二つの方形領域は同
一グループに属し、かつ、画像上で同じ頂点を共有し辺
を共有しない二つの方形領域は同一グループに属するも
のとなるように、各方形領域に含まれる画素の画像デー
タを第一及び第二のメモリに格納する。
かる画像データを格納する画像メモリ装置であって、少
なくとも二つのバンクを内部に有する第一及び第二のメ
モリと、前記第一及び第二のメモリに対する画像データ
の書き込み又は読み出しを制御するメモリ制御部と、前
記メモリ制御部と第一のメモリとの間に設けられた第一
のコマンド・アドレスバス並びに前記メモリ制御部と第
二のメモリとの間に設けられた第二のコマンド・アドレ
スバスと、前記第一及び第二のメモリに共通に設けられ
たデータバスと、を含んで構成され、前記画像をグルー
プに区画するときに、一グループに一又は二以上の方形
領域が含まれるようにし、また、前記第一及び第二のメ
モリの一つのロウ空間に格納できるワード数と前記一グ
ループ内の画素数とが同数となるようにし、さらに、一
グループ内の全ての方形領域の全ての画素の画像データ
を一のロウ空間に対応させるときに、（ａ）画像上で辺
を接して隣り合う二つの方形領域は異なるメモリに属
し、かつ、画像上で同じ頂点を共有し辺を共有しない二
つの方形領域は同一メモリの異なるバンクに属するもの
となるようにするか、（ｂ）画像上で辺を接して隣り合
う二つの方形領域は異なるメモリに属し、かつ、画像上
で同じ頂点を共有し辺を共有しない二つの方形領域は同
一グループに属するものとなるようにするか、あるいは
（ｄ）画像上で辺を接して隣り合う二つの方形領域は同
一グループに属し、かつ、画像上で同じ頂点を共有し辺
を共有しない二つの方形領域は同一グループに属するも
のとなるように、各方形領域に含まれる画素の画像デー
タを第一及び第二のメモリに格納する。
【００２６】さらに、本発明は、ビット長Ｎyの行特定
ビット列と、ビット長Ｎxの列特定ビット列との組み合
わせによって特定される位置に配置される画素によって
構成される画像イメージの各画素にかかる画素情報が所
定の二つの系統のメモリに格納される画像メモリ装置で
あって、前記各系統のメモリは、各々独立に動作させる
ことのできる２ｂ個（ｂは正の整数）のバンクを有し、
バンク切り替えビット（又はバンク切り替えビット列）
により特定されるバンクにおける、ビット長Ｎrのロウ
アドレスビット列とビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr
−ｂ−１）のカラムアドレスビット列により特定される
アドレスから、同一のロウ空間における連続するアドレ
スの所定の個数のデータに対して、クロックに同期した
連続アクセスが可能に形成され、前記二つの系統のうち
どちらの系統にアクセスするかを指定する系統選択ビッ
トを有するように形成され、前記列特定ビット列の下位
Ｌビットと前記行特定ビット列の下位（Ｎc−Ｌ）ビッ
トによって、前記カラムアドレスビット列を構成する手
段と、Ｂx（≧１）及びＢy（≧1）が、Ｂx＋Ｂy＝ｂ＋
１を満たす任意の正の整数であるときに、前記列特定ビ
ット列の上位（Ｎx−Ｌ−Ｂx）ビットと、前記行特定ビ
ット列の上位（Ｎy−Ｎc＋Ｌ−Ｂy）ビットによって、
前記ロウアドレスビット列を構成する手段と、前記列特
定ビット列の第（Ｌ＋１）ビットから第（Ｌ＋Ｂx）ビ
ットまでのＢxビットのビット列［ｂx］と、前記行特定
ビット列の第（Ｎc−Ｌ＋１）ビットから第（Ｎc−Ｌ＋
Ｂx）ビットまでのＢｙビットのビット列［ｂy］とを用
いて、系統選択ビットとバンク切り替えビット列を構成
する手段とを含み、前記系統選択ビットは、前記列特定
ビット列の第（Ｌ＋１）ビットと、前記行特定ビット列
の第（Ｎc−Ｌ＋１）ビットとの排他的論理和で構成
し、前記バンク切り替えビット列は、前記ビット列［ｂ
x］と［ｂy］の両方を併せたビット列から前記系統選択
ビットの構成に用いた前記列特定ビット列の第（Ｌ＋
１）ビットか、あるいは前記行特定ビット列の第（Ｎc
−Ｌ＋１）ビットのどちらか１ビットを除いたビット列
で構成する。
ビット列と、ビット長Ｎxの列特定ビット列との組み合
わせによって特定される位置に配置される画素によって
構成される画像イメージの各画素にかかる画素情報が所
定の二つの系統のメモリに格納される画像メモリ装置で
あって、前記各系統のメモリは、各々独立に動作させる
ことのできる２ｂ個（ｂは正の整数）のバンクを有し、
バンク切り替えビット（又はバンク切り替えビット列）
により特定されるバンクにおける、ビット長Ｎrのロウ
アドレスビット列とビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr
−ｂ−１）のカラムアドレスビット列により特定される
アドレスから、同一のロウ空間における連続するアドレ
スの所定の個数のデータに対して、クロックに同期した
連続アクセスが可能に形成され、前記二つの系統のうち
どちらの系統にアクセスするかを指定する系統選択ビッ
トを有するように形成され、前記列特定ビット列の下位
Ｌビットと前記行特定ビット列の下位（Ｎc−Ｌ）ビッ
トによって、前記カラムアドレスビット列を構成する手
段と、Ｂx（≧１）及びＢy（≧1）が、Ｂx＋Ｂy＝ｂ＋
１を満たす任意の正の整数であるときに、前記列特定ビ
ット列の上位（Ｎx−Ｌ−Ｂx）ビットと、前記行特定ビ
ット列の上位（Ｎy−Ｎc＋Ｌ−Ｂy）ビットによって、
前記ロウアドレスビット列を構成する手段と、前記列特
定ビット列の第（Ｌ＋１）ビットから第（Ｌ＋Ｂx）ビ
ットまでのＢxビットのビット列［ｂx］と、前記行特定
ビット列の第（Ｎc−Ｌ＋１）ビットから第（Ｎc−Ｌ＋
Ｂx）ビットまでのＢｙビットのビット列［ｂy］とを用
いて、系統選択ビットとバンク切り替えビット列を構成
する手段とを含み、前記系統選択ビットは、前記列特定
ビット列の第（Ｌ＋１）ビットと、前記行特定ビット列
の第（Ｎc−Ｌ＋１）ビットとの排他的論理和で構成
し、前記バンク切り替えビット列は、前記ビット列［ｂ
x］と［ｂy］の両方を併せたビット列から前記系統選択
ビットの構成に用いた前記列特定ビット列の第（Ｌ＋
１）ビットか、あるいは前記行特定ビット列の第（Ｎc
−Ｌ＋１）ビットのどちらか１ビットを除いたビット列
で構成する。
【００２７】また、本発明は、ビット長Ｎyの行特定ビ
ット列と、ビット長Ｎxの列特定ビット列との組み合わ
せによって特定される位置に配置される画素によって構
成される画像イメージの各画素にかかる画素情報が所定
の二つの系統のメモリに格納される画像メモリ装置であ
って、前記各系統のメモリは、各々独立に動作させるこ
とのできる第一のバンク及び第二のバンクを有し、バン
ク切り替えビットにより特定される前記第一のバンク又
は第二のバンクにおけるビット長Ｎrのロウアドレスビ
ット列と、ビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr−２）の
カラムアドレスビット列により特定されるアドレスか
ら、同一のロウ空間における連続するアドレス空間の所
定の個数のデータに対して、クロックに同期した連続ア
クセスが可能に形成され、前記二つの系統のうちどちら
の系統にアクセスするかを指定する系統選択ビットを有
するように形成され、前記列特定ビット列の下位Ｌビッ
トと前記行特定ビット列の下位（Ｎc−Ｌ）ビットによ
って、前記カラムアドレスを構成する手段と、前記列特
定ビット列の上位（Ｎx−Ｌ−１）ビットと前記行特定
ビット列の上位（Ｎy−Ｎc＋Ｌ−１）ビットによって、
前記ロウアドレスビット列を構成する手段と、前記列特
定ビット列の第（Ｌ＋１）ビットと前記行特定ビット列
の第（Ｎc−Ｌ＋１）ビットとの排他的論理和を前記系
統選択ビットとする手段と、前記列特定ビット列の第
（Ｌ＋１）ビット又は前記行特定ビット列の第(Ｎc−Ｌ
＋１)ビットを前記バンク切り替えビットとする手段
と、を含むことを特徴とする。
ット列と、ビット長Ｎxの列特定ビット列との組み合わ
せによって特定される位置に配置される画素によって構
成される画像イメージの各画素にかかる画素情報が所定
の二つの系統のメモリに格納される画像メモリ装置であ
って、前記各系統のメモリは、各々独立に動作させるこ
とのできる第一のバンク及び第二のバンクを有し、バン
ク切り替えビットにより特定される前記第一のバンク又
は第二のバンクにおけるビット長Ｎrのロウアドレスビ
ット列と、ビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr−２）の
カラムアドレスビット列により特定されるアドレスか
ら、同一のロウ空間における連続するアドレス空間の所
定の個数のデータに対して、クロックに同期した連続ア
クセスが可能に形成され、前記二つの系統のうちどちら
の系統にアクセスするかを指定する系統選択ビットを有
するように形成され、前記列特定ビット列の下位Ｌビッ
トと前記行特定ビット列の下位（Ｎc−Ｌ）ビットによ
って、前記カラムアドレスを構成する手段と、前記列特
定ビット列の上位（Ｎx−Ｌ−１）ビットと前記行特定
ビット列の上位（Ｎy−Ｎc＋Ｌ−１）ビットによって、
前記ロウアドレスビット列を構成する手段と、前記列特
定ビット列の第（Ｌ＋１）ビットと前記行特定ビット列
の第（Ｎc−Ｌ＋１）ビットとの排他的論理和を前記系
統選択ビットとする手段と、前記列特定ビット列の第
（Ｌ＋１）ビット又は前記行特定ビット列の第(Ｎc−Ｌ
＋１)ビットを前記バンク切り替えビットとする手段
と、を含むことを特徴とする。
【００２８】
【発明の実施の形態】以下に図面を参照して、従来の画
像メモリ装置と対比しながら、本発明の実施の形態につ
いて説明する。
像メモリ装置と対比しながら、本発明の実施の形態につ
いて説明する。
【００２９】図１は、従来の画像メモリ装置のうち、画
像メモリとして使用されるシンクロナスＤＲＡＭ５と、
このシンクロナスＤＲＡＭの動作を制御するメモリコン
トローラ６の部分を示した概略ブロック図である。シン
クロナスＤＲＡＭ５は、２バンク構成とされ(これらを
バンクａ、バンクｂとする)、これら両バンクについて
共通に一本のデータバス７がメモリコントローラ６との
間に接続されている。また、コマンド・アドレスバス
(以下「Ｃ．Ａ．バス」と記す)８がシンクロナスＤＲＡ
Ｍ５とメモリコントローラ６との間に接続されている
が、前述のように、Ｃ．Ａ．バス８は、コマンドバスと
アドレスバスが論理的に分離されていないので、メモリ
コントローラ６は、コマンドとアドレスを同時に発する
ことはできない。
像メモリとして使用されるシンクロナスＤＲＡＭ５と、
このシンクロナスＤＲＡＭの動作を制御するメモリコン
トローラ６の部分を示した概略ブロック図である。シン
クロナスＤＲＡＭ５は、２バンク構成とされ(これらを
バンクａ、バンクｂとする)、これら両バンクについて
共通に一本のデータバス７がメモリコントローラ６との
間に接続されている。また、コマンド・アドレスバス
(以下「Ｃ．Ａ．バス」と記す)８がシンクロナスＤＲＡ
Ｍ５とメモリコントローラ６との間に接続されている
が、前述のように、Ｃ．Ａ．バス８は、コマンドバスと
アドレスバスが論理的に分離されていないので、メモリ
コントローラ６は、コマンドとアドレスを同時に発する
ことはできない。
【００３０】図２は、従来の画像メモリ装置において、
一つの画像イメージが、画像メモリであるシンクロナス
ＤＲＡＭ５にどのように格納されるかを説明するための
図である。
一つの画像イメージが、画像メモリであるシンクロナス
ＤＲＡＭ５にどのように格納されるかを説明するための
図である。
【００３１】図２では、横方向をｘ軸方向、縦方向をｙ
軸方向とする。同図に白で示した正方形の領域であるブ
ロックａ−ｉ，ａ−ｊ，ａ−ｋ，…と、グレーで示した
ブロックｂ−ｉ，ｂ−ｊ，ｂ−ｋ，…は、ちょうど市松
模様を構成するように配置されている。一つのブロック
は８×８の小さい正方形から構成されているが、この小
さい正方形がディスプレー上の一つのドット(画素)を表
す。一つのドットに係る画像データは、メモリの１ワー
ド（例えば１ワード＝３２ビット）に対応する。すなわ
ち、一つのドットに係る画像データは、メモリに対して
１アドレスで読み出し及び書き込みができるデータであ
る。なお、図２に示されているのはディスプレー上に表
示される画像の一部であるが、これ以外の他の部分も同
様である。
軸方向とする。同図に白で示した正方形の領域であるブ
ロックａ−ｉ，ａ−ｊ，ａ−ｋ，…と、グレーで示した
ブロックｂ−ｉ，ｂ−ｊ，ｂ−ｋ，…は、ちょうど市松
模様を構成するように配置されている。一つのブロック
は８×８の小さい正方形から構成されているが、この小
さい正方形がディスプレー上の一つのドット(画素)を表
す。一つのドットに係る画像データは、メモリの１ワー
ド（例えば１ワード＝３２ビット）に対応する。すなわ
ち、一つのドットに係る画像データは、メモリに対して
１アドレスで読み出し及び書き込みができるデータであ
る。なお、図２に示されているのはディスプレー上に表
示される画像の一部であるが、これ以外の他の部分も同
様である。
【００３２】ここで、ブロックａ−ｉは、この領域に属
するドットの画像データがシンクロナスＤＲＡＭ５のバ
ンクａに属する同一ロウ空間(ここではｉとしている)に
格納されることを意味し、ブロックｂ−ｉは、この領域
に属するドットの画像データがシンクロナスＤＲＡＭ５
のバンクｂに属する同一ロウ空間(ここではｉとしてい
る)に格納されることを意味する。その他のブロックに
ついても同様である。したがって、同一ブロックに属す
る各ドットの画像データには同一のロウアドレスが割り
当てられる。
するドットの画像データがシンクロナスＤＲＡＭ５のバ
ンクａに属する同一ロウ空間(ここではｉとしている)に
格納されることを意味し、ブロックｂ−ｉは、この領域
に属するドットの画像データがシンクロナスＤＲＡＭ５
のバンクｂに属する同一ロウ空間(ここではｉとしてい
る)に格納されることを意味する。その他のブロックに
ついても同様である。したがって、同一ブロックに属す
る各ドットの画像データには同一のロウアドレスが割り
当てられる。
【００３３】また、一つのブロック内では、一例とし
て、左上隅のドットからｘ軸方向右向きに進み、同一ブ
ロックの右端に達したときは次行左端に移行するという
順番で、連続するカラムアドレスが割り当てられる。た
だし、カラムアドレスが割り当てられる順番は、これに
は限られない。各ドットの画像データは、この割り当て
られたアドレスに従って、画像メモリに格納される。
て、左上隅のドットからｘ軸方向右向きに進み、同一ブ
ロックの右端に達したときは次行左端に移行するという
順番で、連続するカラムアドレスが割り当てられる。た
だし、カラムアドレスが割り当てられる順番は、これに
は限られない。各ドットの画像データは、この割り当て
られたアドレスに従って、画像メモリに格納される。
【００３４】なお、図２では、説明の便宜上各ブロック
を８ドット×８ドットで構成したが、実際には１６ドッ
ト×１６ドット、あるいはそれ以外のドット数で構成し
てもよいし、ブロックの形も必ずしも正方形である必要
はない。いずれの場合でも以下の議論はそのまま適用で
きる。
を８ドット×８ドットで構成したが、実際には１６ドッ
ト×１６ドット、あるいはそれ以外のドット数で構成し
てもよいし、ブロックの形も必ずしも正方形である必要
はない。いずれの場合でも以下の議論はそのまま適用で
きる。
【００３５】ここで説明するシンクロナスＤＲＡＭ５
は、メモリコントローラ６によって制御される。メモリ
コントローラ６は、ホスト側のＣＰＵ(図示せず)などか
ら読み出しや書き込みの要求を受けると、それに対応し
たコマンドやアドレスをシンクロナスＤＲＡＭ５に与え
て、シンクロナスＤＲＡＭ５を制御する。また、前述の
各画像データに対するアドレスの割り当ても、メモリコ
ントローラ６が行う。
は、メモリコントローラ６によって制御される。メモリ
コントローラ６は、ホスト側のＣＰＵ(図示せず)などか
ら読み出しや書き込みの要求を受けると、それに対応し
たコマンドやアドレスをシンクロナスＤＲＡＭ５に与え
て、シンクロナスＤＲＡＭ５を制御する。また、前述の
各画像データに対するアドレスの割り当ても、メモリコ
ントローラ６が行う。
【００３６】図３は、図２に示した斜め４５度の矢印ｍ
に沿って、１６個のドットＡ０，…，Ａ３，Ｂ０，…Ｂ
３，Ａ４，…，Ａ７，Ｂ４，…，Ｂ７の画像データをこ
の順にシンクロナスＤＲＡＭ５から読み出す場合のタイ
ムチャートを示している。このように、画像のドットデ
ータを斜めに読み出す場合は、同一ロウアドレス内であ
ってもカラムアドレスが連続しないので、シンクロナス
ＤＲＡＭの特徴であるバーストアクセスを行うことはで
きず、各ドットごとにカラムアドレスを与えることが必
要となる。
に沿って、１６個のドットＡ０，…，Ａ３，Ｂ０，…Ｂ
３，Ａ４，…，Ａ７，Ｂ４，…，Ｂ７の画像データをこ
の順にシンクロナスＤＲＡＭ５から読み出す場合のタイ
ムチャートを示している。このように、画像のドットデ
ータを斜めに読み出す場合は、同一ロウアドレス内であ
ってもカラムアドレスが連続しないので、シンクロナス
ＤＲＡＭの特徴であるバーストアクセスを行うことはで
きず、各ドットごとにカラムアドレスを与えることが必
要となる。
【００３７】図３において、最上段のｔ1，ｔ2，…は、
クロックに対応したタイムスロットで、各タイムスロッ
トの長さは１クロックの期間に対応する。二段目の「Ｒ
ｅａｄ」は、ホストとなるＣＰＵからメモリコントロー
ラ６へ与えられる指示で、シンクロナスＤＲＡＭ５から
どのドットの画像データを読み出すかを示している。三
段目の「Ｃ．Ａ．」は、メモリコントローラ６からコマ
ンド・アドレス（Ｃ．Ａ．）バス８を介してシンクロナ
スＤＲＡＭ５へ与えられるコマンド又はアドレスであ
る。前述のように、Ｃ．Ａ．バス８はコマンドバスとア
ドレスバスが分離されていないため、このように一つの
チャートで表される。
クロックに対応したタイムスロットで、各タイムスロッ
トの長さは１クロックの期間に対応する。二段目の「Ｒ
ｅａｄ」は、ホストとなるＣＰＵからメモリコントロー
ラ６へ与えられる指示で、シンクロナスＤＲＡＭ５から
どのドットの画像データを読み出すかを示している。三
段目の「Ｃ．Ａ．」は、メモリコントローラ６からコマ
ンド・アドレス（Ｃ．Ａ．）バス８を介してシンクロナ
スＤＲＡＭ５へ与えられるコマンド又はアドレスであ
る。前述のように、Ｃ．Ａ．バス８はコマンドバスとア
ドレスバスが分離されていないため、このように一つの
チャートで表される。
【００３８】なお、ここで使用するシンクロナスＤＲＡ
Ｍ５は、一般のものと同様に、ロウアドレスが指定さ
れ、その後カラムアドレスが指定されると、データはそ
の時点から一定の期間（たとえば２クロック期間）だけ
遅れて読み出される。ただし、ここではデータそのもの
を問題にしないので、図３には読み出されるデータは示
されていない。
Ｍ５は、一般のものと同様に、ロウアドレスが指定さ
れ、その後カラムアドレスが指定されると、データはそ
の時点から一定の期間（たとえば２クロック期間）だけ
遅れて読み出される。ただし、ここではデータそのもの
を問題にしないので、図３には読み出されるデータは示
されていない。
【００３９】以下、図３のタイムチャートについて説明
する。タイムスロットｔ1において、ホストのＣＰＵか
らメモリコントローラ６に対し、ブロックａ−ｋに属す
るドットＡ０の画像データを読み出す旨の指示がある
と、メモリコントローラ６は、タイムスロットｔ2にお
いて、Ｃ．Ａ．バス８を介してアクティブコマンドを与
え、当該データが格納されているバンクａをアクティブ
化する。このアクティブ化と同時に、バンクａの中のア
クセスしようとするデータが格納されているセルのロウ
アドレス（ここでは、ブロックａ−ｋに属するドットの
画像データが格納されているロウ空間のアドレス）が与
えられ、この時点で、ドットＡ０のデータが格納されて
いるアドレスのうちロウアドレスが指定される。
する。タイムスロットｔ1において、ホストのＣＰＵか
らメモリコントローラ６に対し、ブロックａ−ｋに属す
るドットＡ０の画像データを読み出す旨の指示がある
と、メモリコントローラ６は、タイムスロットｔ2にお
いて、Ｃ．Ａ．バス８を介してアクティブコマンドを与
え、当該データが格納されているバンクａをアクティブ
化する。このアクティブ化と同時に、バンクａの中のア
クセスしようとするデータが格納されているセルのロウ
アドレス（ここでは、ブロックａ−ｋに属するドットの
画像データが格納されているロウ空間のアドレス）が与
えられ、この時点で、ドットＡ０のデータが格納されて
いるアドレスのうちロウアドレスが指定される。
【００４０】次に、メモリコントローラ６は、タイムス
ロットｔ5において、シンクロナスＤＲＡＭ５に対しド
ットＡ０のカラムアドレスを与える。カラムアドレス
は、そのバンクをアクティブ化したあと、この場合の例
では最低２クロック分の期間だけ待たなければならな
い。このため、Ａ０のカラムアドレスを与えることがで
きる最も早いタイムスロットは、タイムスロットｔ2か
ら２クロック分経過したタイムスロットｔ5である。カ
ラムアドレスが与えられると、その時点からたとえば２
クロック期間経過後に、当該アドレスからデータバス７
へ、ドットＡ０の画像データが読み出される。
ロットｔ5において、シンクロナスＤＲＡＭ５に対しド
ットＡ０のカラムアドレスを与える。カラムアドレス
は、そのバンクをアクティブ化したあと、この場合の例
では最低２クロック分の期間だけ待たなければならな
い。このため、Ａ０のカラムアドレスを与えることがで
きる最も早いタイムスロットは、タイムスロットｔ2か
ら２クロック分経過したタイムスロットｔ5である。カ
ラムアドレスが与えられると、その時点からたとえば２
クロック期間経過後に、当該アドレスからデータバス７
へ、ドットＡ０の画像データが読み出される。
【００４１】ＣＰＵからメモリコントローラ６へは、ド
ットＡ０(タイムスロットｔ1)に続いて、ドットＡ１(タ
イムスロットｔ2)，Ａ２(タイムスロットｔ3)，Ａ３(タ
イムスロットｔ4)，Ｂ０(タイムスロットｔ5)，…の画
像データを読み出す旨の指示が、順次与えられている。
ットＡ０(タイムスロットｔ1)に続いて、ドットＡ１(タ
イムスロットｔ2)，Ａ２(タイムスロットｔ3)，Ａ３(タ
イムスロットｔ4)，Ｂ０(タイムスロットｔ5)，…の画
像データを読み出す旨の指示が、順次与えられている。
【００４２】ところでメモリコントローラ６は、タイム
スロットｔ5を経過した時点で、ブロックｂ−ｊに属す
るドットＢ０の画像データ(バンクｂに格納されている)
を読み出す旨の指示を受け取っている。このとき、コマ
ンドバスとアドレスバスが論理的に分離していれば、ド
ットＡ１のカラムアドレスを与える動作とバンクｂをア
クティブ化する動作を並行して行うことができる。しか
し、前述のように一般のシンクロナスＤＲＡＭには、コ
マンドバスとアドレスバスが統合されたＣ．Ａ．バスが
設けられているので、両者を同時に実行することはでき
ない。そこで、メモリコントローラ６は、ドットＡ１の
カラムアドレスを与えるのに先立ち、タイムスロットｔ
6において、バンクｂをアクティブ化しブロックb−ｊの
データが格納されたセルのロウアドレスを与える動作を
優先して実行する。これにより効率がよくなる。
スロットｔ5を経過した時点で、ブロックｂ−ｊに属す
るドットＢ０の画像データ(バンクｂに格納されている)
を読み出す旨の指示を受け取っている。このとき、コマ
ンドバスとアドレスバスが論理的に分離していれば、ド
ットＡ１のカラムアドレスを与える動作とバンクｂをア
クティブ化する動作を並行して行うことができる。しか
し、前述のように一般のシンクロナスＤＲＡＭには、コ
マンドバスとアドレスバスが統合されたＣ．Ａ．バスが
設けられているので、両者を同時に実行することはでき
ない。そこで、メモリコントローラ６は、ドットＡ１の
カラムアドレスを与えるのに先立ち、タイムスロットｔ
6において、バンクｂをアクティブ化しブロックb−ｊの
データが格納されたセルのロウアドレスを与える動作を
優先して実行する。これにより効率がよくなる。
【００４３】タイムスロットｔ5からｔ8までの期間にお
いて、ＣＰＵからメモリコントローラ６へ、ブロックｂ
−ｊに属するドットＢ０，Ｂ１，Ｂ２，Ｂ３の画像デー
タを読み出す旨の指示が与えられたあと、タイムスロッ
トｔ9において、ブロックａ−ｊに属するドットＡ４の
画像データを読み出す旨の指示が与えられている。した
がって、この時点でメモリコントローラ６には、再びシ
ンクロナスＤＲＡＭ５のバンクａがアクセスされること
が分かる。
いて、ＣＰＵからメモリコントローラ６へ、ブロックｂ
−ｊに属するドットＢ０，Ｂ１，Ｂ２，Ｂ３の画像デー
タを読み出す旨の指示が与えられたあと、タイムスロッ
トｔ9において、ブロックａ−ｊに属するドットＡ４の
画像データを読み出す旨の指示が与えられている。した
がって、この時点でメモリコントローラ６には、再びシ
ンクロナスＤＲＡＭ５のバンクａがアクセスされること
が分かる。
【００４４】前述のように、同じバンクの別のロウ空間
にアクセスするには、新たにアクセスする前に、一度そ
のバンクに対してプリチャージという動作を実行しなけ
ればならない。しかし、タイムスロットｔ9が経過した
時点では、まだバンクａに対するプリチャージは行われ
ていない。そこで、バンクａのブロックａ−ｋに属する
ドットの画像データへのアクセスが終了したタイムスロ
ットｔ10において、ブロックｂ−ｊに属するドットの画
像データのカラムアドレスを与えるのに先立って、Ｃ．
Ａ．バス８を介して、バンクａに対するプリチャージコ
マンドを発する。
にアクセスするには、新たにアクセスする前に、一度そ
のバンクに対してプリチャージという動作を実行しなけ
ればならない。しかし、タイムスロットｔ9が経過した
時点では、まだバンクａに対するプリチャージは行われ
ていない。そこで、バンクａのブロックａ−ｋに属する
ドットの画像データへのアクセスが終了したタイムスロ
ットｔ10において、ブロックｂ−ｊに属するドットの画
像データのカラムアドレスを与えるのに先立って、Ｃ．
Ａ．バス８を介して、バンクａに対するプリチャージコ
マンドを発する。
【００４５】その後、必要な待機期間である２クロック
分経過した後（その間は、Ｃ．Ａ．バスを介してドット
Ｂ０，Ｂ１に対するカラムアドレスを与えている）、タ
イムスロットｔ13においてバンクａに対するアクティブ
コマンドを発してブロックａ−ｊのドットの画像データ
が格納されているロウアドレスを指定する。
分経過した後（その間は、Ｃ．Ａ．バスを介してドット
Ｂ０，Ｂ１に対するカラムアドレスを与えている）、タ
イムスロットｔ13においてバンクａに対するアクティブ
コマンドを発してブロックａ−ｊのドットの画像データ
が格納されているロウアドレスを指定する。
【００４６】以下、同様にして、プリチャージコマンド
やアクティブコマンドを発してゆく。なお、今回のアク
セスは、ブロックｂ−ｉのドットＢ７に対する読み出し
までで終了し、その後にバンクａに対してアクセスしな
いことをメモリコントローラ６は知っているので、メモ
リコントローラ６は、ブロックａに対すプリチャージ動
作を、ドットＡ７に対するカラムアドレスを与えたタイ
ムスロットｔ21の経過後すぐには行わず、タイムスロッ
トｔ26まで待ってから行っている。
やアクティブコマンドを発してゆく。なお、今回のアク
セスは、ブロックｂ−ｉのドットＢ７に対する読み出し
までで終了し、その後にバンクａに対してアクセスしな
いことをメモリコントローラ６は知っているので、メモ
リコントローラ６は、ブロックａに対すプリチャージ動
作を、ドットＡ７に対するカラムアドレスを与えたタイ
ムスロットｔ21の経過後すぐには行わず、タイムスロッ
トｔ26まで待ってから行っている。
【００４７】このように、画像イメージの斜め方向に連
続して画像データを読み出す場合には、バーストアクセ
スを実行できないため、ロウ空間が同じであっても各ド
ットごとにカラムアドレスを与える必要があり、さら
に、ドットを斜めに読み出していってブロックの境界を
またぐ必要が生じた場合には、アクティブコマンドやプ
リチャージコマンドを随時発する必要がある。このた
め、コマンドバスとアドレスバスが統合されたＣ．Ａ．
バスを有するシンクロナスＤＲＡＭの場合、カラムアド
レスを順次与えて行く間に、同じＣ．Ａ．バスを介し
て、アクティブコマンドやプリチャージコマンドをカラ
ムアドレスの間に挿入して発する必要がある。このこと
が、読み出し動作を遅延させる原因となる。
続して画像データを読み出す場合には、バーストアクセ
スを実行できないため、ロウ空間が同じであっても各ド
ットごとにカラムアドレスを与える必要があり、さら
に、ドットを斜めに読み出していってブロックの境界を
またぐ必要が生じた場合には、アクティブコマンドやプ
リチャージコマンドを随時発する必要がある。このた
め、コマンドバスとアドレスバスが統合されたＣ．Ａ．
バスを有するシンクロナスＤＲＡＭの場合、カラムアド
レスを順次与えて行く間に、同じＣ．Ａ．バスを介し
て、アクティブコマンドやプリチャージコマンドをカラ
ムアドレスの間に挿入して発する必要がある。このこと
が、読み出し動作を遅延させる原因となる。
【００４８】なお、傾きの角度によっては、同一ロウ空
間内で二つあるいはそれ以上カラムアドレスが連続する
場合があり、そういう箇所においては部分的にバースト
アクセスが行われる。上では、読み出しの傾きが４５度
の場合について説明したが、これがワーストケースであ
る。ただし、画像の回転などを行う場合は、このような
状況は、しばしば起こり得る。
間内で二つあるいはそれ以上カラムアドレスが連続する
場合があり、そういう箇所においては部分的にバースト
アクセスが行われる。上では、読み出しの傾きが４５度
の場合について説明したが、これがワーストケースであ
る。ただし、画像の回転などを行う場合は、このような
状況は、しばしば起こり得る。
【００４９】次に、本実施形態のメモリ装置について説
明する。図４は、本実施形態の画像メモリ装置のうち、
画像メモリと、メモリコントローラと、これらをつなぐ
データバスおよびコマンド・アドレスバス(Ｃ．Ａ．バ
ス)の部分を示したブロック図である。
明する。図４は、本実施形態の画像メモリ装置のうち、
画像メモリと、メモリコントローラと、これらをつなぐ
データバスおよびコマンド・アドレスバス(Ｃ．Ａ．バ
ス)の部分を示したブロック図である。
【００５０】本実施形態では、図４に示すように、画像
メモリとして、内部に二つのバンクａ，ｂを有する二つ
のシンクロナスＤＲＡＭ１０Ａおよび１０Ｂを用意して
二系統とし、データバスについては両方のシンクロナス
ＤＲＡＭで共通のデータバス２０を設け、Ｃ．Ａ．バス
については、それぞれのシンクロナスＤＲＡＭごとに別
々にＣ．Ａ．バス３０Ａ，３０Ｂを設けて、メモリコン
トローラ４０と接続する。
メモリとして、内部に二つのバンクａ，ｂを有する二つ
のシンクロナスＤＲＡＭ１０Ａおよび１０Ｂを用意して
二系統とし、データバスについては両方のシンクロナス
ＤＲＡＭで共通のデータバス２０を設け、Ｃ．Ａ．バス
については、それぞれのシンクロナスＤＲＡＭごとに別
々にＣ．Ａ．バス３０Ａ，３０Ｂを設けて、メモリコン
トローラ４０と接続する。
【００５１】図５は、一つの画像イメージをシンクロナ
スＤＲＡＭに格納するときに、どのように各ブロックを
配置するかを示した図である。本実施形態では、一つの
画像イメージをシンクロナスＤＲＡＭに格納するとき
に、図５に示すように方形領域の各ブロックを配置す
る。
スＤＲＡＭに格納するときに、どのように各ブロックを
配置するかを示した図である。本実施形態では、一つの
画像イメージをシンクロナスＤＲＡＭに格納するとき
に、図５に示すように方形領域の各ブロックを配置す
る。
【００５２】なお、図５において、ブロックＡａ−ｉ
は、「シンクロナスＤＲＡＭ１０Ａのバンクａのｉ番目
のロウ空間に格納されるドットが含まれるブロック」を
表している。また、ブロックＢｂ−ｉは、「シンクロナ
スＤＲＡＭ１０Ｂのバンクｂのｉ番目のロウ空間に格納
されるドットが含まれるブロック」を表している。以
下、ブロックＢａ−ｊ，Ａｂ−ｉ，Ａａ−ｊ，Ｂｂ−ｊ
についても同様である。
は、「シンクロナスＤＲＡＭ１０Ａのバンクａのｉ番目
のロウ空間に格納されるドットが含まれるブロック」を
表している。また、ブロックＢｂ−ｉは、「シンクロナ
スＤＲＡＭ１０Ｂのバンクｂのｉ番目のロウ空間に格納
されるドットが含まれるブロック」を表している。以
下、ブロックＢａ−ｊ，Ａｂ−ｉ，Ａａ−ｊ，Ｂｂ−ｊ
についても同様である。
【００５３】図５において、各ブロックは、次の一定の
規則に従って配置されている。すなわち、辺を接して隣
り合う二つのブロックそれぞれに対応するロウ空間は必
ず異なるメモリに属するものであり、かつ、一つの頂点
(たとえば頂点Ｑ)を共有し辺を共有しない二つのブロッ
クに対応するロウ空間は、同一メモリの異なるバンクに
属するものとなっている。その結果、たとえば同じシン
クロナスＤＲＡＭ１０ＡのブロックＡａ−ｉとＡｂ−ｉ
が辺を接して隣り合うことはなく、また、同じシンクロ
ナスＤＲＡＭ１０ＢのブロックＢｂ−ｉとＢａ−ｊが辺
を接して隣り合うことはないい。
規則に従って配置されている。すなわち、辺を接して隣
り合う二つのブロックそれぞれに対応するロウ空間は必
ず異なるメモリに属するものであり、かつ、一つの頂点
(たとえば頂点Ｑ)を共有し辺を共有しない二つのブロッ
クに対応するロウ空間は、同一メモリの異なるバンクに
属するものとなっている。その結果、たとえば同じシン
クロナスＤＲＡＭ１０ＡのブロックＡａ−ｉとＡｂ−ｉ
が辺を接して隣り合うことはなく、また、同じシンクロ
ナスＤＲＡＭ１０ＢのブロックＢｂ−ｉとＢａ−ｊが辺
を接して隣り合うことはないい。
【００５４】各ブロックの画像データを上記のようにし
て格納すると、ブロックの頂点を通る直線に沿って画像
データを読み出す場合を除き、どのような直線方向に沿
って連続するドットの画像データを読み出しても、ブロ
ックの境界をまたぐときは、必ず、その前後で異なるシ
ンクロナスＤＲＡＭに属するバンクにアクセスすること
になる。一方、ブロックの頂点を通る直線に沿って連続
的な読み出しを行う場合は、当該頂点を境にして、同一
のシンクロナスＤＲＡＭの異なるバンクにアクセスする
ことになる。
て格納すると、ブロックの頂点を通る直線に沿って画像
データを読み出す場合を除き、どのような直線方向に沿
って連続するドットの画像データを読み出しても、ブロ
ックの境界をまたぐときは、必ず、その前後で異なるシ
ンクロナスＤＲＡＭに属するバンクにアクセスすること
になる。一方、ブロックの頂点を通る直線に沿って連続
的な読み出しを行う場合は、当該頂点を境にして、同一
のシンクロナスＤＲＡＭの異なるバンクにアクセスする
ことになる。
【００５５】図６は、図５に示した斜め４５度の矢印ｎ
に沿って、１６個のドットＡａ０，…，Ａａ３，Ｂａ
０，…Ｂａ３，Ａｂ０，…，Ａｂ３，Ｂｂ０，…，Ｂｂ
３の画像データをこの順にシンクロナスＤＲＡＭ１０Ａ
あるいは１０Ｂのいずれかから読み出す場合のタイムチ
ャートであり、図３に対応する。この場合も、画像イメ
ージを斜め方向に読み出すので、同一ロウアドレス内で
あってもカラムアドレスは連続せず、したがって、バー
ストアクセスではなく、各ドットごとにカラムアドレス
を与えることが必要となる。
に沿って、１６個のドットＡａ０，…，Ａａ３，Ｂａ
０，…Ｂａ３，Ａｂ０，…，Ａｂ３，Ｂｂ０，…，Ｂｂ
３の画像データをこの順にシンクロナスＤＲＡＭ１０Ａ
あるいは１０Ｂのいずれかから読み出す場合のタイムチ
ャートであり、図３に対応する。この場合も、画像イメ
ージを斜め方向に読み出すので、同一ロウアドレス内で
あってもカラムアドレスは連続せず、したがって、バー
ストアクセスではなく、各ドットごとにカラムアドレス
を与えることが必要となる。
【００５６】図６において、最上段のｔ1，ｔ2，…がク
ロックに対応したタイムスロットを表す点、および二段
目の「Ｒｅａｄ」がＣＰＵからメモリコントローラ４０
に対しどのドットの画像データを読み出すかという指示
を与えるものである点は、図３と同様である。また、三
段目の「Ｃ．Ａ．３０Ａ」は、メモリコントローラ４０
からＣ．Ａ．バス３０Ａを介してシンクロナスＤＲＡＭ
１０Ａへ与えられるコマンド又はアドレスの信号を表
し、四段目の「Ｃ．Ａ．３０Ｂ」は、メモリコントロー
ラ４０からＣ．Ａ．バス３０Ｂを介してシンクロナスＤ
ＲＡＭ１０Ｂへ与えられるコマンド又はアドレスの信号
を表す。なお、一つのＣ．Ａ．バスを用いて同じシンク
ロナスＤＲＡＭに対してコマンドとアドレスを同時に発
することができない点については、図３の場合と同様で
ある。
ロックに対応したタイムスロットを表す点、および二段
目の「Ｒｅａｄ」がＣＰＵからメモリコントローラ４０
に対しどのドットの画像データを読み出すかという指示
を与えるものである点は、図３と同様である。また、三
段目の「Ｃ．Ａ．３０Ａ」は、メモリコントローラ４０
からＣ．Ａ．バス３０Ａを介してシンクロナスＤＲＡＭ
１０Ａへ与えられるコマンド又はアドレスの信号を表
し、四段目の「Ｃ．Ａ．３０Ｂ」は、メモリコントロー
ラ４０からＣ．Ａ．バス３０Ｂを介してシンクロナスＤ
ＲＡＭ１０Ｂへ与えられるコマンド又はアドレスの信号
を表す。なお、一つのＣ．Ａ．バスを用いて同じシンク
ロナスＤＲＡＭに対してコマンドとアドレスを同時に発
することができない点については、図３の場合と同様で
ある。
【００５７】図６では、タイムスロットｔ1において、
ＣＰＵからメモリコントローラ４０に対し、ブロックＡ
ａ−ｊに属するドットＡａ０の画像データを読み出す旨
の指示がある。すると、メモリコントローラ４０は、タ
イムスロットｔ2において、Ｃ．Ａ．バス３０Ａを介し
てシンクロナスＤＲＡＭ１０Ａに対してアクティブコマ
ンドを発し、当該データが格納されているシンクロナス
ＤＲＡＭ１０Ａのバンクａをアクティブ化する。これに
より、ブロックＡａ−ｊに属するドットの画像データが
格納されているロウ空間のアドレスが与えられる。
ＣＰＵからメモリコントローラ４０に対し、ブロックＡ
ａ−ｊに属するドットＡａ０の画像データを読み出す旨
の指示がある。すると、メモリコントローラ４０は、タ
イムスロットｔ2において、Ｃ．Ａ．バス３０Ａを介し
てシンクロナスＤＲＡＭ１０Ａに対してアクティブコマ
ンドを発し、当該データが格納されているシンクロナス
ＤＲＡＭ１０Ａのバンクａをアクティブ化する。これに
より、ブロックＡａ−ｊに属するドットの画像データが
格納されているロウ空間のアドレスが与えられる。
【００５８】次に、メモリコントローラ４０は、タイム
スロットｔ2から必要な待機時間である２クロック分が
経過したタイムスロットｔ5において、シンクロナスＤ
ＲＡＭ１０Ａに対しドットＡａ０のカラムアドレスを与
える。カラムアドレスが与えられると、その時点からさ
らに２クロック期間経過後に、当該アドレスからデータ
バス２０へドットＡａ０の画像データが読み出される。
スロットｔ2から必要な待機時間である２クロック分が
経過したタイムスロットｔ5において、シンクロナスＤ
ＲＡＭ１０Ａに対しドットＡａ０のカラムアドレスを与
える。カラムアドレスが与えられると、その時点からさ
らに２クロック期間経過後に、当該アドレスからデータ
バス２０へドットＡａ０の画像データが読み出される。
【００５９】ＣＰＵからメモリコントローラへは、ドッ
トＡａ０(タイムスロットｔ1)に続いて、ドットＡａ１
(タイムスロットｔ2)，Ａａ２(タイムスロットｔ3)，Ａ
ａ３(タイムスロットｔ4)の画像データを読み出す旨の
指示が順次与えられており、これに対応してｔ5からｔ8
までの期間に、これら各ドットの画像データのカラムア
ドレスが与えられて、各画像データのアドレスが特定さ
れる。そして、カラムアドレスが与えられたのち、さら
に２クロック期間経過後に各画像データはデータバス２
０上に読み出される。
トＡａ０(タイムスロットｔ1)に続いて、ドットＡａ１
(タイムスロットｔ2)，Ａａ２(タイムスロットｔ3)，Ａ
ａ３(タイムスロットｔ4)の画像データを読み出す旨の
指示が順次与えられており、これに対応してｔ5からｔ8
までの期間に、これら各ドットの画像データのカラムア
ドレスが与えられて、各画像データのアドレスが特定さ
れる。そして、カラムアドレスが与えられたのち、さら
に２クロック期間経過後に各画像データはデータバス２
０上に読み出される。
【００６０】ところでメモリコントローラ４０は、タイ
ムスロットｔ5を経過した時点で、ブロックＢａ−ｊに
属するドットＢａ０の画像データ(シンクロナスＤＲＡ
Ｍ１０Ｂのバンクａに格納されている)の読み出しが指
示されたことを知る。このような場合に、図２、図３に
示した従来の装置では、シンクロナスＤＲＡＭが一つ
で、かつ、コマンドバスとアドレスバスが論理的に分離
していない単一のＣ．Ａ．バスを用いているため、一方
のバンクに属するセルのカラムアドレスを与えるという
動作と、他方のバンクをアクティブ化するという動作を
並行して行うことができなかった。このため、メモリコ
ントローラは、図３に示すように、ドットＡ１のカラム
アドレスを与える(タイムスロットｔ7)のに先立ち、タ
イムスロットｔ6において、バンクｂをアクティブ化す
る動作を優先して実行した。
ムスロットｔ5を経過した時点で、ブロックＢａ−ｊに
属するドットＢａ０の画像データ(シンクロナスＤＲＡ
Ｍ１０Ｂのバンクａに格納されている)の読み出しが指
示されたことを知る。このような場合に、図２、図３に
示した従来の装置では、シンクロナスＤＲＡＭが一つ
で、かつ、コマンドバスとアドレスバスが論理的に分離
していない単一のＣ．Ａ．バスを用いているため、一方
のバンクに属するセルのカラムアドレスを与えるという
動作と、他方のバンクをアクティブ化するという動作を
並行して行うことができなかった。このため、メモリコ
ントローラは、図３に示すように、ドットＡ１のカラム
アドレスを与える(タイムスロットｔ7)のに先立ち、タ
イムスロットｔ6において、バンクｂをアクティブ化す
る動作を優先して実行した。
【００６１】これに対して、本実施形態の場合には、上
で説明したように、各ブロックが図５に示すような配置
となるように各ドットの画像データを格納することによ
り、隣り合うブロックＡａ−ｊとブロックＢａ−ｊそれ
ぞれに対応するバンクは、互いに異なるシンクロナスＤ
ＲＡＭに属することとなる。加えて、図４に示すように
各シンクロナスＤＲＡＭごとにＣ．Ａ．バス３０Ａ，３
０Ｂが設けられている。このため、Ｃ．Ａ．バス３０Ａ
を介してブロックＡａ−ｊに属するドットの画像データ
のカラムアドレスを与えている期間中(タイムスロット
ｔ5からｔ8まで)のタイムスロットｔ6において、Ｃ．
Ａ．バス３０Ｂを介して、ブロックＢａ−ｊに対応する
バンクをアクティブ化する動作を並行して実行すること
が可能になる。
で説明したように、各ブロックが図５に示すような配置
となるように各ドットの画像データを格納することによ
り、隣り合うブロックＡａ−ｊとブロックＢａ−ｊそれ
ぞれに対応するバンクは、互いに異なるシンクロナスＤ
ＲＡＭに属することとなる。加えて、図４に示すように
各シンクロナスＤＲＡＭごとにＣ．Ａ．バス３０Ａ，３
０Ｂが設けられている。このため、Ｃ．Ａ．バス３０Ａ
を介してブロックＡａ−ｊに属するドットの画像データ
のカラムアドレスを与えている期間中(タイムスロット
ｔ5からｔ8まで)のタイムスロットｔ6において、Ｃ．
Ａ．バス３０Ｂを介して、ブロックＢａ−ｊに対応する
バンクをアクティブ化する動作を並行して実行すること
が可能になる。
【００６２】こうしてブロックＢａ−ｊに対応するバン
クのアクティブ化が終了したら、必要な待機期間の２ク
ロック分が経過したタイムスロットｔ9において、Ｃ．
Ａ．バス３０Ｂを介してドットＢａ０のカラムアドレス
が与えられ、以後、同じＣ．Ａ．バス３０Ｂを介してド
ットＢａ１(タイムスロットｔ10)，Ｂａ２(タイムスロ
ットｔ11)，Ｂａ３(タイムスロットｔ12)のカラムアド
レスが順次与えられる。
クのアクティブ化が終了したら、必要な待機期間の２ク
ロック分が経過したタイムスロットｔ9において、Ｃ．
Ａ．バス３０Ｂを介してドットＢａ０のカラムアドレス
が与えられ、以後、同じＣ．Ａ．バス３０Ｂを介してド
ットＢａ１(タイムスロットｔ10)，Ｂａ２(タイムスロ
ットｔ11)，Ｂａ３(タイムスロットｔ12)のカラムアド
レスが順次与えられる。
【００６３】一方、シンクロナスＤＲＡＭ１０Ａについ
て見ると、メモリコントローラ４０が、タイムスロット
ｔ5において、シンクロナスＤＲＡＭ１０Ａのバンクａ
へのアクセスが途切れたことを知る。そこで、タイムス
ロットｔ8においてシンクロナスＤＲＡＭ１０Ａのバン
クａへのアクセス(カラムアドレスの指定)が終了する
と、タイムスロットｔ9では、Ｃ．Ａ．バス３０Ａを介
して、シンクロナスＤＲＡＭ１０Ａのバンクａのプリチ
ャージコマンドを発している。
て見ると、メモリコントローラ４０が、タイムスロット
ｔ5において、シンクロナスＤＲＡＭ１０Ａのバンクａ
へのアクセスが途切れたことを知る。そこで、タイムス
ロットｔ8においてシンクロナスＤＲＡＭ１０Ａのバン
クａへのアクセス(カラムアドレスの指定)が終了する
と、タイムスロットｔ9では、Ｃ．Ａ．バス３０Ａを介
して、シンクロナスＤＲＡＭ１０Ａのバンクａのプリチ
ャージコマンドを発している。
【００６４】また、同じタイムスロットｔ9において、
ＣＰＵからメモリコントローラ４０に対してシンクロナ
スＤＲＡＭ１０Ａのバンクｂに属するドットＡｂ０の画
像データを読み出す旨の指示がある。これを受けて、メ
モリコントローラ４０は、タイムスロットｔ10において
シンクロナスＤＲＡＭ１０Ａのバンクｂをアクティブ化
するためのアクティブコマンドを発してドットＡｂ０の
画像データが属するアドレス空間のロウアドレスを指定
する。このとき、前述のように、Ｃ．Ａ．バス３０Ｂを
介してシンクロナスＤＲＡＭ１０Ｂのバンクａのセルに
対して順次カラムアドレスが与えられているが、この場
合も、Ｃ．Ａ．バス３０ＡとＣ．Ａ．バス３０Ｂが別々
に設けられているので、このような並行動作が可能にな
る。以後、同様の動作が繰り返されて、順次読み出しが
実行される。
ＣＰＵからメモリコントローラ４０に対してシンクロナ
スＤＲＡＭ１０Ａのバンクｂに属するドットＡｂ０の画
像データを読み出す旨の指示がある。これを受けて、メ
モリコントローラ４０は、タイムスロットｔ10において
シンクロナスＤＲＡＭ１０Ａのバンクｂをアクティブ化
するためのアクティブコマンドを発してドットＡｂ０の
画像データが属するアドレス空間のロウアドレスを指定
する。このとき、前述のように、Ｃ．Ａ．バス３０Ｂを
介してシンクロナスＤＲＡＭ１０Ｂのバンクａのセルに
対して順次カラムアドレスが与えられているが、この場
合も、Ｃ．Ａ．バス３０ＡとＣ．Ａ．バス３０Ｂが別々
に設けられているので、このような並行動作が可能にな
る。以後、同様の動作が繰り返されて、順次読み出しが
実行される。
【００６５】図６を見ると、次のことが分かる。メモリ
コントローラ４０からのアクティブコマンドは、タイム
スロットｔ2，ｔ6，ｔ10，ｔ14において出されている
が、これらは必ずＣ．Ａ．バス３０ＡとＣ．Ａ．バス３
０Ｂに交互に出されている。また、プリチャージコマン
ドは、タイムスロットｔ9，ｔ13，ｔ17，ｔ21において
出されているが、これらも必ずＣ．Ａ．バス３０Ａと
Ｃ．Ａ．バス３０Ｂに交互に出されている。その結果、
タイムスロットｔ5からｔ20の期間は、必ずいずれか一
方のＣ．Ａ．バスを介してカラムアドレスが与えられて
おり、メモリコントローラ４０からシンクロナスＤＲＡ
Ｍ１０Ａ又は１０Ｂへのカラムアドレスの送出は途切れ
ない。このため、時間的に無駄がなく、画像データの読
み出しの効率が向上する。
コントローラ４０からのアクティブコマンドは、タイム
スロットｔ2，ｔ6，ｔ10，ｔ14において出されている
が、これらは必ずＣ．Ａ．バス３０ＡとＣ．Ａ．バス３
０Ｂに交互に出されている。また、プリチャージコマン
ドは、タイムスロットｔ9，ｔ13，ｔ17，ｔ21において
出されているが、これらも必ずＣ．Ａ．バス３０Ａと
Ｃ．Ａ．バス３０Ｂに交互に出されている。その結果、
タイムスロットｔ5からｔ20の期間は、必ずいずれか一
方のＣ．Ａ．バスを介してカラムアドレスが与えられて
おり、メモリコントローラ４０からシンクロナスＤＲＡ
Ｍ１０Ａ又は１０Ｂへのカラムアドレスの送出は途切れ
ない。このため、時間的に無駄がなく、画像データの読
み出しの効率が向上する。
【００６６】また、その一方で、Ｃ．Ａ．バス３０Ａと
Ｃ．Ａ．バス３０Ｂの波形を見ると、両者に同時にカラ
ムアドレスが与えられているタイムスロットはない。こ
のことは、シンクロナスＤＲＡＭ１０Ａとシンクロナス
ＤＲＡＭ１０Ｂから同時に画像データが読み出されない
ことを意味する。前述のように、データバス２０をシン
クロナスＤＲＡＭ１０ＡとシンクロナスＤＲＡＭ１０Ｂ
で共通に１本だけ設けたが(図４参照)、そのことの妥当
性がこのことから分かる。
Ｃ．Ａ．バス３０Ｂの波形を見ると、両者に同時にカラ
ムアドレスが与えられているタイムスロットはない。こ
のことは、シンクロナスＤＲＡＭ１０Ａとシンクロナス
ＤＲＡＭ１０Ｂから同時に画像データが読み出されない
ことを意味する。前述のように、データバス２０をシン
クロナスＤＲＡＭ１０ＡとシンクロナスＤＲＡＭ１０Ｂ
で共通に１本だけ設けたが(図４参照)、そのことの妥当
性がこのことから分かる。
【００６７】もっとも、データバスをそれぞれのシンク
ロナスＤＲＡＭごとに設け、メモリコントコントローラ
の制御内容も変更して、両方のシンクロナスＤＲＡＭか
ら同時にデータを読み出すようにすることも技術的には
可能ではある。しかし、そのようにすると、読み出され
た画像データを受け取る表示メモリの方も、両方のシン
クロナスＤＲＡＭからの画像データを同時に処理する能
力が必要となる。また、画像メモリデバイスのデータピ
ンは元々ピン数が多いが、その数が２倍になり、基板へ
の実装上特別な配慮が必要となる。さらに、そのような
大量の画像データを一度に読み出して処理しなければな
らない状況は、仮にあったとしても例外的である。した
がって、通常は、データバスの容量は、一つのシンクロ
ナスＤＲＡＭに対応するだけで十分であり、そのような
場合には、常にいずれか一方のＣ．Ａ．バスを介して必
ずカラムアドレスが与えられている本実施形態の方式が
最も効率がよい。
ロナスＤＲＡＭごとに設け、メモリコントコントローラ
の制御内容も変更して、両方のシンクロナスＤＲＡＭか
ら同時にデータを読み出すようにすることも技術的には
可能ではある。しかし、そのようにすると、読み出され
た画像データを受け取る表示メモリの方も、両方のシン
クロナスＤＲＡＭからの画像データを同時に処理する能
力が必要となる。また、画像メモリデバイスのデータピ
ンは元々ピン数が多いが、その数が２倍になり、基板へ
の実装上特別な配慮が必要となる。さらに、そのような
大量の画像データを一度に読み出して処理しなければな
らない状況は、仮にあったとしても例外的である。した
がって、通常は、データバスの容量は、一つのシンクロ
ナスＤＲＡＭに対応するだけで十分であり、そのような
場合には、常にいずれか一方のＣ．Ａ．バスを介して必
ずカラムアドレスが与えられている本実施形態の方式が
最も効率がよい。
【００６８】これまでは、連続的に画像データを読み出
す方向が、図２の矢印ｍや図５の矢印ｎで示すように、
ブロックの頂点を通らない場合について説明した。しか
し、実際には、図２の矢印ｐおよび図５の矢印ｑで示す
ように、ブロックの頂点を通る方向に沿って画像データ
を読み出す状況もありうる。以下では、このような場合
の画像データの読み出し動作について説明する。
す方向が、図２の矢印ｍや図５の矢印ｎで示すように、
ブロックの頂点を通らない場合について説明した。しか
し、実際には、図２の矢印ｐおよび図５の矢印ｑで示す
ように、ブロックの頂点を通る方向に沿って画像データ
を読み出す状況もありうる。以下では、このような場合
の画像データの読み出し動作について説明する。
【００６９】図７は、図２に示した従来の画像メモリ装
置において、同図の矢印ｐに沿った方向でＡ−０からＡ
−７までの８ドットの画像データを読み出す場合のタイ
ムチャートである。図２を見ると分かるように、この場
合は、ドットＡ０からドットＡ３まではブロックａ−ｋ
に属し、ドットＡ４からドットＡ７まではブロックａ−
ｊに属する。しかし、この二つのブロックに属するドッ
トの画像データは、いずれも一つしかないシンクロナス
ＤＲＡＭの同じバンクａに格納されている。
置において、同図の矢印ｐに沿った方向でＡ−０からＡ
−７までの８ドットの画像データを読み出す場合のタイ
ムチャートである。図２を見ると分かるように、この場
合は、ドットＡ０からドットＡ３まではブロックａ−ｋ
に属し、ドットＡ４からドットＡ７まではブロックａ−
ｊに属する。しかし、この二つのブロックに属するドッ
トの画像データは、いずれも一つしかないシンクロナス
ＤＲＡＭの同じバンクａに格納されている。
【００７０】したがって、図７のタイムスロットｔ8に
おいて、ドットＡ３のカラムアドレスをＣ．Ａ．バス８
を介して与えると、次はロウアドレスが変わることにな
る。このため、一旦タイムスロットｔ9において、同じ
Ｃ．Ａ．バス８を介して、バンクａに対するプリチャー
ジコマンドを発する。
おいて、ドットＡ３のカラムアドレスをＣ．Ａ．バス８
を介して与えると、次はロウアドレスが変わることにな
る。このため、一旦タイムスロットｔ9において、同じ
Ｃ．Ａ．バス８を介して、バンクａに対するプリチャー
ジコマンドを発する。
【００７１】そして、前述のように、プリチャージコマ
ンドを発したあとは２クロック分の待機時間が必要とな
るので、タイムスロットｔ12において、次にアクセスす
る同じバンクａのブロックａ−ｊに対応するロウ空間を
指定するアクティブコマンドを発する。さらに、ここか
ら２クロック分の待機時間を経過したタイムスロットｔ
15において、ブロックａ−ｊに属するドットＡ４の画像
データが格納されているセルのカラムアドレスを与えて
いる。そして、すべてのアクセスが終了したタイムスロ
ットｔ19において、バンクａに対するプリチャージコマ
ンドを発している。
ンドを発したあとは２クロック分の待機時間が必要とな
るので、タイムスロットｔ12において、次にアクセスす
る同じバンクａのブロックａ−ｊに対応するロウ空間を
指定するアクティブコマンドを発する。さらに、ここか
ら２クロック分の待機時間を経過したタイムスロットｔ
15において、ブロックａ−ｊに属するドットＡ４の画像
データが格納されているセルのカラムアドレスを与えて
いる。そして、すべてのアクセスが終了したタイムスロ
ットｔ19において、バンクａに対するプリチャージコマ
ンドを発している。
【００７２】このように、従来の画像メモリ装置で、ブ
ロックの頂点を通る直線に沿って画像データを読み出す
と、タイムスロットｔ10，ｔ11，ｔ13，ｔ14において、
Ｃ．Ａ．バスに対してコマンドもアドレスも与えること
ができない空き時間が生じる。このため、その時間分だ
け画像データの読み出しが遅延し、時間的な効率が低下
する。なお、図２の矢印ｐは、同じバンクａ内でロウア
ドレスが変わる場合であったが、同じバンクｂ内でロウ
アドレスが変わる場合(矢印ｐと垂直な方向にそって連
続的に読み出す場合)についてもまったく同様である。
ロックの頂点を通る直線に沿って画像データを読み出す
と、タイムスロットｔ10，ｔ11，ｔ13，ｔ14において、
Ｃ．Ａ．バスに対してコマンドもアドレスも与えること
ができない空き時間が生じる。このため、その時間分だ
け画像データの読み出しが遅延し、時間的な効率が低下
する。なお、図２の矢印ｐは、同じバンクａ内でロウア
ドレスが変わる場合であったが、同じバンクｂ内でロウ
アドレスが変わる場合(矢印ｐと垂直な方向にそって連
続的に読み出す場合)についてもまったく同様である。
【００７３】次に、本実施形態の場合について説明す
る。図５において、矢印ｑで示す方向に沿って、ブロッ
クの頂点を通るように、ドットＡａ０，Ａａ１，Ａａ
２，Ａａ３，Ａｂ０，Ａｂ１，Ａｂ２，Ａｂ３の画像デ
ータを読み出す場合のタイムチャートは、図８のように
なる。この場合、ブロックＡａ−ｊに属するドットＡａ
０からＡａ３までは、シンクロナスＤＲＡＭ１０Ａのバ
ンクａに格納されており、ブロックＡｂ−ｉに属するド
ットＡｂ０からＡｂ３までは、同じシンクロナスＤＲＡ
Ｍ１０Ａではあるが、異なるバンクｂに格納されてい
る。
る。図５において、矢印ｑで示す方向に沿って、ブロッ
クの頂点を通るように、ドットＡａ０，Ａａ１，Ａａ
２，Ａａ３，Ａｂ０，Ａｂ１，Ａｂ２，Ａｂ３の画像デ
ータを読み出す場合のタイムチャートは、図８のように
なる。この場合、ブロックＡａ−ｊに属するドットＡａ
０からＡａ３までは、シンクロナスＤＲＡＭ１０Ａのバ
ンクａに格納されており、ブロックＡｂ−ｉに属するド
ットＡｂ０からＡｂ３までは、同じシンクロナスＤＲＡ
Ｍ１０Ａではあるが、異なるバンクｂに格納されてい
る。
【００７４】メモリコントローラ４０は、タイムスロッ
トｔ5において、ＣＰＵからブロックＡｂ−ｉに対応す
るロウ空間のデータを読み出す旨の指示を受けるので、
次のタイムスロットｔ6において、ドットＡａ１の画像
データのカラムアドレスを与えるのに先立って、バンク
ｂに対するアクティブコマンドを発する。
トｔ5において、ＣＰＵからブロックＡｂ−ｉに対応す
るロウ空間のデータを読み出す旨の指示を受けるので、
次のタイムスロットｔ6において、ドットＡａ１の画像
データのカラムアドレスを与えるのに先立って、バンク
ｂに対するアクティブコマンドを発する。
【００７５】ところで、前述のように、続けてアクセス
する二つのロウ空間のバンクが異なれば、先にアクセス
したロウ空間に対してプリチャージを行わなくても、次
のロウ空間に対すしてアクセスすることができる。図５
において矢印ｑに沿って見てみると、ドットＡａ３の画
像データと、次にアクセスするドットＡｂ０の画像デー
タは、異なるバンクに格納されている。したがって、図
８のタイムスロットｔ9においてドットＡａ３の画像デ
ータに対するカラムアドレスを与えた後、バンクａに対
するプリチャージを実行しなくても、バンクｂに格納さ
れているドットＡｂ０の画像データを読み出すことがで
きる。このため、タイムスロットｔ10では、直ちにバン
クｂに格納されているドットＡｂ０の画像データのカラ
ムアドレスを与えている。
する二つのロウ空間のバンクが異なれば、先にアクセス
したロウ空間に対してプリチャージを行わなくても、次
のロウ空間に対すしてアクセスすることができる。図５
において矢印ｑに沿って見てみると、ドットＡａ３の画
像データと、次にアクセスするドットＡｂ０の画像デー
タは、異なるバンクに格納されている。したがって、図
８のタイムスロットｔ9においてドットＡａ３の画像デ
ータに対するカラムアドレスを与えた後、バンクａに対
するプリチャージを実行しなくても、バンクｂに格納さ
れているドットＡｂ０の画像データを読み出すことがで
きる。このため、タイムスロットｔ10では、直ちにバン
クｂに格納されているドットＡｂ０の画像データのカラ
ムアドレスを与えている。
【００７６】この場合、バンクａに対するプリチャージ
処理は、すべての画像データに対するカラムアドレスの
指定が終了したタイムスロットｔ14において行ってお
り、タイムスロット15では、バンクｂに対するプリチャ
ージ処理を行っている。
処理は、すべての画像データに対するカラムアドレスの
指定が終了したタイムスロットｔ14において行ってお
り、タイムスロット15では、バンクｂに対するプリチャ
ージ処理を行っている。
【００７７】図８と従来の図７を比較すると、図７のタ
イムチャートでは、最後の処理が終了するのはタイムス
ロットｔ19であるのに対し、図８のタイムチャートで
は、最後の処理が終了するのはタイムスロットｔ15であ
る。したがって、本実施形態では、ブロックの頂点を通
る方向に沿って画像データを読み出す場合にも、従来に
比べて短時間で画像データの読み出しが可能になる。
イムチャートでは、最後の処理が終了するのはタイムス
ロットｔ19であるのに対し、図８のタイムチャートで
は、最後の処理が終了するのはタイムスロットｔ15であ
る。したがって、本実施形態では、ブロックの頂点を通
る方向に沿って画像データを読み出す場合にも、従来に
比べて短時間で画像データの読み出しが可能になる。
【００７８】さらに、図８と従来の図３とを比較すると
分かるように、８ドット分を斜め４５度で連続して読み
出すのに要する時間は、本実施形態(図８)ではブロック
の頂点を通るにもかかわらず、従来の頂点を通らない場
合(図３)とほぼ同じである。したがって、本実施形態で
は、ブロックの頂点を通る方向に沿って画像データを読
み出す場合は、アクティブコマンドを挿入するための時
間(図８のタイムスロットｔ6)だけ、そうでない場合に
比べて遅くなるが、それでも、従来の装置の頂点を通ら
ずに読み出す場合と同程度の速度は確保できるという利
点がある。
分かるように、８ドット分を斜め４５度で連続して読み
出すのに要する時間は、本実施形態(図８)ではブロック
の頂点を通るにもかかわらず、従来の頂点を通らない場
合(図３)とほぼ同じである。したがって、本実施形態で
は、ブロックの頂点を通る方向に沿って画像データを読
み出す場合は、アクティブコマンドを挿入するための時
間(図８のタイムスロットｔ6)だけ、そうでない場合に
比べて遅くなるが、それでも、従来の装置の頂点を通ら
ずに読み出す場合と同程度の速度は確保できるという利
点がある。
【００７９】なお、図５の矢印ｑは、同じシンクロナス
ＤＲＡＭ１０Ａ内で異なるバンクにアクセスする場合で
あったが、シンクロナスＤＲＡＭ１０Ｂ内においてブロ
ックの頂点を通って連続的にアクセスする場合(矢印ｑ
と垂直な方向に沿って連続的に読み出す場合)について
もまったく同様である。
ＤＲＡＭ１０Ａ内で異なるバンクにアクセスする場合で
あったが、シンクロナスＤＲＡＭ１０Ｂ内においてブロ
ックの頂点を通って連続的にアクセスする場合(矢印ｑ
と垂直な方向に沿って連続的に読み出す場合)について
もまったく同様である。
【００８０】図５は、一つのブロック（方形領域）を一
つのロウ空間に対応させた場合、すなわち一つブロック
に含まれるすべての画素の画像データを一つのロウ空間
に格納する場合であった。これを、複数のブロックを一
つのロウ空間に対応させる場合、すなわち、複数のブロ
ックに含まれるすべての画素の画像データを一つのロウ
空間に格納する場合に拡張するのは容易である。図９
は、画像イメージをシンクロナスＤＲＡＭに格納すると
きに、四つのブロック（方形領域）を一つのロウ空間に
対応させる場合の各ブロックの画像上での配置の一例を
示した図である。本明細書では、一つのロウ空間に画像
データが格納される複数のブロック（方形領域）を、グ
ループと呼ぶ。
つのロウ空間に対応させた場合、すなわち一つブロック
に含まれるすべての画素の画像データを一つのロウ空間
に格納する場合であった。これを、複数のブロックを一
つのロウ空間に対応させる場合、すなわち、複数のブロ
ックに含まれるすべての画素の画像データを一つのロウ
空間に格納する場合に拡張するのは容易である。図９
は、画像イメージをシンクロナスＤＲＡＭに格納すると
きに、四つのブロック（方形領域）を一つのロウ空間に
対応させる場合の各ブロックの画像上での配置の一例を
示した図である。本明細書では、一つのロウ空間に画像
データが格納される複数のブロック（方形領域）を、グ
ループと呼ぶ。
【００８１】図９では、Ｇ０１で示したブロックはグル
ープ１に属し、Ｇ０２で示したブロックはグループ２に
属し、Ｇ０３で示したブロックはグループ３に属し、Ｇ
０４で示したブロックはグループ４に属する（以下同
様）。そして、ブロックＧ０１に含まれる画素の画像デ
ータとブロックＧ０２に含まれる画素の画像データは、
一つのシンクロナスＤＲＡＭの異なるバンクに格納し、
ブロックＧ０３に含まれる画素の画像データとブロック
Ｇ０４に含まれる画素の画像データは、もう一つのシン
クロナスＤＲＡＭの異なるバンクに格納する。また、図
５の場合と同様に、各ブロックは８ドット×８ドットの
６４画素から構成されている。従って、一グループには
２５６画素が含まれる。
ープ１に属し、Ｇ０２で示したブロックはグループ２に
属し、Ｇ０３で示したブロックはグループ３に属し、Ｇ
０４で示したブロックはグループ４に属する（以下同
様）。そして、ブロックＧ０１に含まれる画素の画像デ
ータとブロックＧ０２に含まれる画素の画像データは、
一つのシンクロナスＤＲＡＭの異なるバンクに格納し、
ブロックＧ０３に含まれる画素の画像データとブロック
Ｇ０４に含まれる画素の画像データは、もう一つのシン
クロナスＤＲＡＭの異なるバンクに格納する。また、図
５の場合と同様に、各ブロックは８ドット×８ドットの
６４画素から構成されている。従って、一グループには
２５６画素が含まれる。
【００８２】図９を見ると、次のことが分かる。すなわ
ち、画像上で辺を接して隣り合う二つのブロックは異な
るシンクロナスＤＲＡＭに属しており、また、画像上で
頂点を共有し辺を共有しない二つのブロックは同一シン
クロナスＤＲＡＭの異なるバンクに属している。このよ
うにして各ブロックの画像データを各シンクロナスＤＲ
ＡＭに格納するようにすれば、図６や図８で説明したの
と同様に、高速な画像データの読み出しが可能であり、
効率よく画像データを読み出すことができる。
ち、画像上で辺を接して隣り合う二つのブロックは異な
るシンクロナスＤＲＡＭに属しており、また、画像上で
頂点を共有し辺を共有しない二つのブロックは同一シン
クロナスＤＲＡＭの異なるバンクに属している。このよ
うにして各ブロックの画像データを各シンクロナスＤＲ
ＡＭに格納するようにすれば、図６や図８で説明したの
と同様に、高速な画像データの読み出しが可能であり、
効率よく画像データを読み出すことができる。
【００８３】なお、複数のブロック（方形領域）を一つ
のロウ空間に対応させる方法は、図９の他にも考えられ
る。例えば、例えば、i）画像上で辺を接して隣り合う
二つのブロックは異なるシンクロナスＤＲＡＭに属し、
かつ、画像上で同じ頂点を共有し辺を共有しない二つの
ブロックは同一グループとなるようにする場合、ii）画
像上で変を接して隣り合う二つのブロックは同一グルー
プに属し、かつ、画像上で同じ頂点を共有し辺を共有し
ない二つのブロックは同一のシンクロナスＤＲＡＭの異
なるバンクに属するようにする場合、iii）画像上で辺
を接して隣り合う二つのブロックは同一グループに属
し、かつ、画像上で同じ頂点を共有し辺を共有しない二
つのブロックは同一グループに属するようにする場合で
ある。
のロウ空間に対応させる方法は、図９の他にも考えられ
る。例えば、例えば、i）画像上で辺を接して隣り合う
二つのブロックは異なるシンクロナスＤＲＡＭに属し、
かつ、画像上で同じ頂点を共有し辺を共有しない二つの
ブロックは同一グループとなるようにする場合、ii）画
像上で変を接して隣り合う二つのブロックは同一グルー
プに属し、かつ、画像上で同じ頂点を共有し辺を共有し
ない二つのブロックは同一のシンクロナスＤＲＡＭの異
なるバンクに属するようにする場合、iii）画像上で辺
を接して隣り合う二つのブロックは同一グループに属
し、かつ、画像上で同じ頂点を共有し辺を共有しない二
つのブロックは同一グループに属するようにする場合で
ある。
【００８４】次に、図５のように区画し配置した各ブロ
ック内の画像データをシンクロナスＤＲＡＭ１０Ａ，１
０Ｂに格納するとき、あるいは読み出すときに必要とな
るアドレスの生成について説明する。なお、図５では便
宜上、各ブロックを８×８ドットとしたが、以下の説明
で得られるアドレスは、１ブロックが１６×１６ドット
の場合に対応している。
ック内の画像データをシンクロナスＤＲＡＭ１０Ａ，１
０Ｂに格納するとき、あるいは読み出すときに必要とな
るアドレスの生成について説明する。なお、図５では便
宜上、各ブロックを８×８ドットとしたが、以下の説明
で得られるアドレスは、１ブロックが１６×１６ドット
の場合に対応している。
【００８５】図１０は、画像イメージを構成する各画素
の位置を特定するビット列(列特定ビット列および行特
定ビット列)と、前記シンクロナスＤＲＡＭ１０Ａ，１
０Ｂのロウアドレス、カラムアドレスを特定するビット
列、バンク切り替えビット、並びに系統選択ビットとの
対応関係を示している。このようなアドレスの変換処理
は、メモリコントローラ４０（図４）において行われ
る。
の位置を特定するビット列(列特定ビット列および行特
定ビット列)と、前記シンクロナスＤＲＡＭ１０Ａ，１
０Ｂのロウアドレス、カラムアドレスを特定するビット
列、バンク切り替えビット、並びに系統選択ビットとの
対応関係を示している。このようなアドレスの変換処理
は、メモリコントローラ４０（図４）において行われ
る。
【００８６】図１０(ａ)は、画像イメージを構成する各
画素の列を特定するビット長１０(＝Ｎx)の列特定ビッ
ト列ｘ0，…，ｘ9と、画像イメージを構成する各画素の
行を特定するビット長１０(＝Ｎy)の行特定ビット列ｙ
0，…，ｙ9を示している。列特定ビット列、行特定ビッ
ト列とも、最下位ビットであるｘ0，ｙ0を第１ビット、
最上位ビットであるｘ9，ｙ9を第１０ビットとする。
画素の列を特定するビット長１０(＝Ｎx)の列特定ビッ
ト列ｘ0，…，ｘ9と、画像イメージを構成する各画素の
行を特定するビット長１０(＝Ｎy)の行特定ビット列ｙ
0，…，ｙ9を示している。列特定ビット列、行特定ビッ
ト列とも、最下位ビットであるｘ0，ｙ0を第１ビット、
最上位ビットであるｘ9，ｙ9を第１０ビットとする。
【００８７】図１０(ｂ)は、シンクロナスＤＲＡＭ１０
Ａ，１０Ｂのカラムアドレスを特定するビット長８(＝
Ｎｃ)のカラムアドレスビット列と、ロウアドレスを特
定するビット長１１（＝Ｎｒ）のロウアドレスビット列
と、バンク切り替えビットと、系統選択ビットを示して
いる。
Ａ，１０Ｂのカラムアドレスを特定するビット長８(＝
Ｎｃ)のカラムアドレスビット列と、ロウアドレスを特
定するビット長１１（＝Ｎｒ）のロウアドレスビット列
と、バンク切り替えビットと、系統選択ビットを示して
いる。
【００８８】図１０(ｂ)に示すように、カラムアドレス
ビット列は、列特定ビット列(図１０(ａ)参照)の下位４
（＝Ｌ）ビット、すなわちｘ0，ｘ1，ｘ2，ｘ3を下位４
ビットとし、行特定ビット列(図１０(ａ)参照)の下位４
ビット、すなわちｙ0，ｙ1，ｙ2，ｙ3を上位４ビットと
して構成される。一方、ロウアドレスビット列は、列特
定ビット列の上位５ビット、すなわちｘ5，ｘ6，ｘ7，
ｘ8，ｘ9を下位５ビットとし、行特定ビット列の上位５
ビット、すなわちｙ5，ｙ6，ｙ7，ｙ8，ｙ9を上位５ビ
ットとして構成される。
ビット列は、列特定ビット列(図１０(ａ)参照)の下位４
（＝Ｌ）ビット、すなわちｘ0，ｘ1，ｘ2，ｘ3を下位４
ビットとし、行特定ビット列(図１０(ａ)参照)の下位４
ビット、すなわちｙ0，ｙ1，ｙ2，ｙ3を上位４ビットと
して構成される。一方、ロウアドレスビット列は、列特
定ビット列の上位５ビット、すなわちｘ5，ｘ6，ｘ7，
ｘ8，ｘ9を下位５ビットとし、行特定ビット列の上位５
ビット、すなわちｙ5，ｙ6，ｙ7，ｙ8，ｙ9を上位５ビ
ットとして構成される。
【００８９】また、バンクを切り替えるためのバンク切
り替えビットには、列特定ビットの第５ビットのｘ4が
用いられる。そして、二つの系統のシンクロナスＤＲＡ
Ｍ１０Ａと１０Ｂのいずれを選択するかを示す系統選択
ビットには、列特定ビット列第５ビットのｘ4と、行特
定ビット列第５ビットのｙ4の排他的論理和が当てられ
る。
り替えビットには、列特定ビットの第５ビットのｘ4が
用いられる。そして、二つの系統のシンクロナスＤＲＡ
Ｍ１０Ａと１０Ｂのいずれを選択するかを示す系統選択
ビットには、列特定ビット列第５ビットのｘ4と、行特
定ビット列第５ビットのｙ4の排他的論理和が当てられ
る。
【００９０】以上のように、列特定ビット列ｘ0，…，
ｘ9および行特定ビット列ｙ0，…，ｙ9から得られるカ
ラムアドレスビット列、ロウアドレスビット列、バンク
切り替えビット、および系統選択ビットが、シンクロナ
スＤＲＡＭ１０Ａ，１０Ｂにアクセスする際のアドレス
となる。
ｘ9および行特定ビット列ｙ0，…，ｙ9から得られるカ
ラムアドレスビット列、ロウアドレスビット列、バンク
切り替えビット、および系統選択ビットが、シンクロナ
スＤＲＡＭ１０Ａ，１０Ｂにアクセスする際のアドレス
となる。
【００９１】かかるアドレスを用いると、図５に示した
一つのブロックに含まれる画素の画像データは、同じロ
ウ空間に格納される。また、辺を接して隣り合う二つの
ブロックそれぞれに対応するロウ空間は異なるメモリに
属することになる。そして、同じ頂点を共有していて辺
を共有しない二つのブロックに対応するロウ空間は同一
メモリの異なるバンクに属するものとなる。画像データ
を読み出す場合にも、このアドレスが用いられる。
一つのブロックに含まれる画素の画像データは、同じロ
ウ空間に格納される。また、辺を接して隣り合う二つの
ブロックそれぞれに対応するロウ空間は異なるメモリに
属することになる。そして、同じ頂点を共有していて辺
を共有しない二つのブロックに対応するロウ空間は同一
メモリの異なるバンクに属するものとなる。画像データ
を読み出す場合にも、このアドレスが用いられる。
【００９２】上記の例では、メモリを２バンク構成と
し、行特定ビット列のビット長をＮx＝１０、列特定ビ
ット列のビット長をＮy＝１０、ロウアドレスビット列
のビット長Ｎr＝１１、カラムアドレスビット列のビッ
ト長Ｎc＝Ｎx＋Ｎy−Ｎr−２＝８とした場合を例に挙げ
て説明した。しかし、本発明は一般に、メモリのバンク
数が２b個のものについて適用できる。
し、行特定ビット列のビット長をＮx＝１０、列特定ビ
ット列のビット長をＮy＝１０、ロウアドレスビット列
のビット長Ｎr＝１１、カラムアドレスビット列のビッ
ト長Ｎc＝Ｎx＋Ｎy−Ｎr−２＝８とした場合を例に挙げ
て説明した。しかし、本発明は一般に、メモリのバンク
数が２b個のものについて適用できる。
【００９３】メモリが２b個のバンクを有するものであ
る場合には、ロウアドレスビット列をＮyとすると、カ
ラムアドレスビット列のビット長Ｎcは、Ｎc＝Ｎx＋Ｎy
−Ｎr−ｂ−１＝となる。そして、列特定ビット列の下
位Ｌビットと行特定ビット列の下位Ｎc−Ｌビットによ
ってカラムアドレスビット列を構成するとともに、列特
定ビット列の上位（Ｎx−Ｌ−Ｂx）ビットと行特定ビッ
ト列の上位（Ｎy−Ｎc＋Ｌ−Ｂc）ビットによってロウ
アドレスビット列を構成することができる。ここで、Ｂ
x、Ｂyは、Ｂx＋Ｂy＝ｂ＋１を満たす１以上の整数であ
る。
る場合には、ロウアドレスビット列をＮyとすると、カ
ラムアドレスビット列のビット長Ｎcは、Ｎc＝Ｎx＋Ｎy
−Ｎr−ｂ−１＝となる。そして、列特定ビット列の下
位Ｌビットと行特定ビット列の下位Ｎc−Ｌビットによ
ってカラムアドレスビット列を構成するとともに、列特
定ビット列の上位（Ｎx−Ｌ−Ｂx）ビットと行特定ビッ
ト列の上位（Ｎy−Ｎc＋Ｌ−Ｂc）ビットによってロウ
アドレスビット列を構成することができる。ここで、Ｂ
x、Ｂyは、Ｂx＋Ｂy＝ｂ＋１を満たす１以上の整数であ
る。
【００９４】また、この場合、系統選択ビットとバンク
切り替えビット列は、列特定ビット列の第（Ｌ＋１）ビ
ットから第（Ｌ＋Ｂx）ビットまでのＢxビットのビット
列［ｂx］と、行特定ビット列の第（Ｎc−Ｌ＋１）ビッ
トから第（Ｎc−Ｌ＋Ｂx）ビットまでのＢyビットのビ
ット列［ｂy］とを用いて構成することができる。具体
的には、系統選択ビットは、列特定ビット列の第（Ｌ＋
１）ビットと行特定ビット列の第（Ｎc−Ｌ＋１）ビッ
トとの排他的論理和で構成し、バンク切り替えビット列
は、［ｂx］と［ｂy］の両方を併せたビット列から前記
系統選択ビットの構成に用いた列特定ビット列の第（Ｌ
＋１）ビットか、あるいは行特定ビット列の第（Ｎc−
Ｌ＋１）ビットのどちらか１ビットを除いたビット列か
ら構成する。
切り替えビット列は、列特定ビット列の第（Ｌ＋１）ビ
ットから第（Ｌ＋Ｂx）ビットまでのＢxビットのビット
列［ｂx］と、行特定ビット列の第（Ｎc−Ｌ＋１）ビッ
トから第（Ｎc−Ｌ＋Ｂx）ビットまでのＢyビットのビ
ット列［ｂy］とを用いて構成することができる。具体
的には、系統選択ビットは、列特定ビット列の第（Ｌ＋
１）ビットと行特定ビット列の第（Ｎc−Ｌ＋１）ビッ
トとの排他的論理和で構成し、バンク切り替えビット列
は、［ｂx］と［ｂy］の両方を併せたビット列から前記
系統選択ビットの構成に用いた列特定ビット列の第（Ｌ
＋１）ビットか、あるいは行特定ビット列の第（Ｎc−
Ｌ＋１）ビットのどちらか１ビットを除いたビット列か
ら構成する。
【００９５】図１１は、実際に製品化されているいくつ
かのメモリを用いて本発明を実施する場合に、Ｎx，Ｎ
y，Ｎr，Ｎc，ｂとしてどのような値を使うことができ
るかの具体例をまとめて示した表である。
かのメモリを用いて本発明を実施する場合に、Ｎx，Ｎ
y，Ｎr，Ｎc，ｂとしてどのような値を使うことができ
るかの具体例をまとめて示した表である。
【００９６】本発明は上記実施形態に限定されるもので
はなく、その要旨の範囲内で種々の変更が可能である。
たとえば、上記実施形態では、説明の便宜上、各ブロッ
クを８×８ドットで構成するものとしたが、実際には１
６×１６ドット、３２×３２ドット、あるいはそれ以外
のドット数で構成してもよく、また、各ブロックも正方
形には限られず、縦と横のドット数が異なる長方形であ
ってもよい。一般に、各ブロックが、２n×２mドット
（ｎ、ｍは整数）の画素から構成されていればよく、こ
れらすべてが本発明の技術的範囲に含まれる。
はなく、その要旨の範囲内で種々の変更が可能である。
たとえば、上記実施形態では、説明の便宜上、各ブロッ
クを８×８ドットで構成するものとしたが、実際には１
６×１６ドット、３２×３２ドット、あるいはそれ以外
のドット数で構成してもよく、また、各ブロックも正方
形には限られず、縦と横のドット数が異なる長方形であ
ってもよい。一般に、各ブロックが、２n×２mドット
（ｎ、ｍは整数）の画素から構成されていればよく、こ
れらすべてが本発明の技術的範囲に含まれる。
【００９７】また、図１０には、行特定ビット列および
列特定ビット列から、どのようにカラムアドレスビット
列、ロウアドレスビット列、バンク切り替えビット、お
よび系統選択ビットを得るかを具体的に示したが、これ
は一例にすぎず、これ以外の組み合わせも可能である。
列特定ビット列から、どのようにカラムアドレスビット
列、ロウアドレスビット列、バンク切り替えビット、お
よび系統選択ビットを得るかを具体的に示したが、これ
は一例にすぎず、これ以外の組み合わせも可能である。
【００９８】さらに、上記実施形態では、画像メモリと
してシンクロナスＤＲＡＭを使用した場合を例に挙げて
説明したが、バンク切り替え方式のものであれば、その
他のメモリ、たとえばシンクロナスグラフィックＲＡＭ
を画像メモリとして用いてもよく、そのような場合も、
本発明の技術的範囲に含まれる。
してシンクロナスＤＲＡＭを使用した場合を例に挙げて
説明したが、バンク切り替え方式のものであれば、その
他のメモリ、たとえばシンクロナスグラフィックＲＡＭ
を画像メモリとして用いてもよく、そのような場合も、
本発明の技術的範囲に含まれる。
【００９９】
【発明の効果】以上説明したように、本発明の画像メモ
リ装置では、第一および第二のメモリを用意しそれぞれ
のメモリごとにコマンド・アドレスバスを設けるととも
に、画像を方形領域に区画し、例えば、一の方形領域に
含まれる画素の画像データを一のロウ空間に対応させる
ときに、画像上で辺を接して隣り合う二つの方形領域そ
れぞれに対応するロウ空間は必ず異なるメモリに属する
ものであり、かつ、同じ頂点を共有していて辺を共有し
ない二つの方形領域に対応するロウ空間は同一メモリの
異なるバンクに属するものとなるように、各方形領域に
含まれる画素の画像データを第一および第二のメモリに
格納する。
リ装置では、第一および第二のメモリを用意しそれぞれ
のメモリごとにコマンド・アドレスバスを設けるととも
に、画像を方形領域に区画し、例えば、一の方形領域に
含まれる画素の画像データを一のロウ空間に対応させる
ときに、画像上で辺を接して隣り合う二つの方形領域そ
れぞれに対応するロウ空間は必ず異なるメモリに属する
ものであり、かつ、同じ頂点を共有していて辺を共有し
ない二つの方形領域に対応するロウ空間は同一メモリの
異なるバンクに属するものとなるように、各方形領域に
含まれる画素の画像データを第一および第二のメモリに
格納する。
【０１００】このようにすることにより、前記メモリ
が、たとえばシンクロナスＤＲＡＭやシンクロナスグラ
フィックＲＡＭのように画像の特定の方向(通常は横方
向)に沿って画像データを読み出すときにはバーストア
クセスが可能であるが、それ以外の方向(特に、４５度
傾いた方向)に沿って画像データを読み出すときにはバ
ーストアクセスが行えない場合であっても、たとえば方
形領域の辺を超えて別のロウ空間にアクセスするとき
は、辺の前後において異なるメモリのバンクにアクセス
することになるため、一方のバンクにそのメモリ専用の
コマンド・アドレズバスを介してカラムアドレスを与え
ているときに、他方のバンク(当該一のバンクとは異な
るメモリに属する)にはそのメモリ専用のコマンド・ア
ドレスバスを介して必要なコマンドを与えることが可能
となる。このため、空き時間による時間的な無駄が省か
れる。
が、たとえばシンクロナスＤＲＡＭやシンクロナスグラ
フィックＲＡＭのように画像の特定の方向(通常は横方
向)に沿って画像データを読み出すときにはバーストア
クセスが可能であるが、それ以外の方向(特に、４５度
傾いた方向)に沿って画像データを読み出すときにはバ
ーストアクセスが行えない場合であっても、たとえば方
形領域の辺を超えて別のロウ空間にアクセスするとき
は、辺の前後において異なるメモリのバンクにアクセス
することになるため、一方のバンクにそのメモリ専用の
コマンド・アドレズバスを介してカラムアドレスを与え
ているときに、他方のバンク(当該一のバンクとは異な
るメモリに属する)にはそのメモリ専用のコマンド・ア
ドレスバスを介して必要なコマンドを与えることが可能
となる。このため、空き時間による時間的な無駄が省か
れる。
【０１０１】また、方形領域の頂点を通る方向にアクセ
スするときも、頂点の前後で異なるバンクにアクセスす
ることになり、画像データのアクセス速度が向上する。
スするときも、頂点の前後で異なるバンクにアクセスす
ることになり、画像データのアクセス速度が向上する。
【０１０２】更に、本発明は、複数の方形領域に含まれ
る画素の画像データを一つのロウ空間に格納する場合に
も適用可能であり、また、２バンク構成のメモリだけで
なく、４バンク構成のメモリ、８バンク構成のメモリ、
…（理論上２b個のバンクから構成されるメモリ）につ
いても適用可能であり、いずれの場合も、上で述べた本
発明特有の効果を奏することができる。
る画素の画像データを一つのロウ空間に格納する場合に
も適用可能であり、また、２バンク構成のメモリだけで
なく、４バンク構成のメモリ、８バンク構成のメモリ、
…（理論上２b個のバンクから構成されるメモリ）につ
いても適用可能であり、いずれの場合も、上で述べた本
発明特有の効果を奏することができる。
【図１】従来の画像メモリ装置のうち、画像メモリとし
て使用されるシンクロナスＤＲＡＭと、このシンクロナ
スＤＲＡＭの動作を制御するメモリコントローラの部分
を示した概略ブロック図である。
て使用されるシンクロナスＤＲＡＭと、このシンクロナ
スＤＲＡＭの動作を制御するメモリコントローラの部分
を示した概略ブロック図である。
【図２】従来の装置において、画像を正方形の多数のブ
ロックに分割し、各ブロックに属する画素の画像データ
をシンクロナスＤＲＡＭのどの部分に格納するかを示し
た図である。
ロックに分割し、各ブロックに属する画素の画像データ
をシンクロナスＤＲＡＭのどの部分に格納するかを示し
た図である。
【図３】図２に示した斜め４５度の矢印ｍに沿って、１
６個のドットＡ０，…，Ａ３，Ｂ０，…Ｂ３，Ａ４，
…，Ａ７，Ｂ４，…，Ｂ７の画像データをこの順に読み
出す場合のタイムチャートを示す図である。
６個のドットＡ０，…，Ａ３，Ｂ０，…Ｂ３，Ａ４，
…，Ａ７，Ｂ４，…，Ｂ７の画像データをこの順に読み
出す場合のタイムチャートを示す図である。
【図４】本発明の一実施形態の画像メモリ装置のうち、
画像メモリと、メモリコントローラと、これらをつなぐ
データバスおよびコマンド・アドレスバス(Ｃ．Ａ．バ
ス)の部分を示したブロック図である。
画像メモリと、メモリコントローラと、これらをつなぐ
データバスおよびコマンド・アドレスバス(Ｃ．Ａ．バ
ス)の部分を示したブロック図である。
【図５】本発明の実施の一形態において、一つの画像イ
メージをシンクロナスＤＲＡＭに格納するときに、どの
ように各ブロックを配置するかを示した図である。
メージをシンクロナスＤＲＡＭに格納するときに、どの
ように各ブロックを配置するかを示した図である。
【図６】図５に示した斜め４５度の矢印ｎに沿って、１
６個のドットＡａ０，…，Ａａ３，Ｂａ０，…Ｂａ３，
Ａｂ０，…，Ａｂ３，Ｂｂ０，…，Ｂｂ３の画像データ
をこの順にシンクロナスＤＲＡＭ１０Ａあるいは１０Ｂ
のいずれかから読み出す場合のタイムチャートである。
６個のドットＡａ０，…，Ａａ３，Ｂａ０，…Ｂａ３，
Ａｂ０，…，Ａｂ３，Ｂｂ０，…，Ｂｂ３の画像データ
をこの順にシンクロナスＤＲＡＭ１０Ａあるいは１０Ｂ
のいずれかから読み出す場合のタイムチャートである。
【図７】図２に示した従来の画像メモリ装置において、
同図の矢印ｐに沿った方向でＡ−０からＡ−７までの８
ドットの画像データを読み出す場合のタイムチャートで
ある。
同図の矢印ｐに沿った方向でＡ−０からＡ−７までの８
ドットの画像データを読み出す場合のタイムチャートで
ある。
【図８】図５において、矢印ｑで示す方向に沿って、ブ
ロックの頂点を通るように、ドットＡａ０，Ａａ１，Ａ
ａ２，Ａａ３，Ａｂ０，Ａｂ１，Ａｂ２，Ａｂ３の画像
データを読み出す場合のタイムチャートである。
ロックの頂点を通るように、ドットＡａ０，Ａａ１，Ａ
ａ２，Ａａ３，Ａｂ０，Ａｂ１，Ａｂ２，Ａｂ３の画像
データを読み出す場合のタイムチャートである。
【図９】一つの画像イメージをシンクロナスＤＲＡＭに
格納するときに、四つのブロックが属する１グループを
一つのロウ空間に格納する場合の各ブロックの配置の一
例を示した図である。
格納するときに、四つのブロックが属する１グループを
一つのロウ空間に格納する場合の各ブロックの配置の一
例を示した図である。
【図１０】画像イメージを構成する各画素の位置を特定
するビット列と、シンクロナスＤＲＡＭ１０Ａ，１０Ｂ
のロウアドレス、カラムアドレスを特定するビット列、
バンク切り替えビット、並びに系統選択ビットとの対応
関係を示した図である。
するビット列と、シンクロナスＤＲＡＭ１０Ａ，１０Ｂ
のロウアドレス、カラムアドレスを特定するビット列、
バンク切り替えビット、並びに系統選択ビットとの対応
関係を示した図である。
【図１１】実際に製品化されているいくつかのメモリを
用いて本発明を実施する場合に、Ｎx，Ｎy，Ｎr，Ｎc，
ｂとしてどのような値を使うことができるかの具体例を
まとめて示した表である。
用いて本発明を実施する場合に、Ｎx，Ｎy，Ｎr，Ｎc，
ｂとしてどのような値を使うことができるかの具体例を
まとめて示した表である。
５ シンクロナスＤＲＡＭ ６ メモリコントローラ ７ データバス ８ コマンド・アドレス(Ｃ．Ａ．)バス １０Ａ，１０Ｂ シンクロナスＤＲＡＭ ２０ データバス ３０Ａ，３０Ｂ コマンド・アドレス(Ｃ．Ａ．)バス ４０ メモリコントローラ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｇ０６Ｔ 1/60
Claims (12)
- 【請求項１】 画像を構成する画素にかかる画像データ
を格納する画像メモリ装置であって、 少なくとも二つのバンクを内部に有する第一及び第二の
メモリと、 前記第一及び第二のメモリに対する画像データの書き込
み又は読み出しを制御するメモリ制御部と、 前記メモリ制御部と第一のメモリとの間に設けられた第
一のコマンド・アドレスバス並びに前記メモリ制御部と
第二のメモリとの間に設けられた第二のコマンド・アド
レスバスと、 前記第一及び第二のメモリに共通に設けられたデータバ
スと、を含んで構成され、 前記画像を、前記第一、第二のメモリの一つのロウ空間
に格納できる画像データの数と同数の画素からなる方形
領域を一単位として区画し、一つの方形領域に含まれる
画素の画像データを一のロウ空間に対応させるときに、
画像上で、辺を接して隣り合う二つの方形領域それぞれ
に対応するロウ空間は異なるメモリに属し、かつ、同じ
頂点を共有していて辺を共有しない二つの方形領域に対
応するロウ空間は同一メモリの異なるバンクに属するも
のとなるように、各方形領域に含まれる画素の画像デー
タを第一及び第二のメモリに格納することを特徴とする
画像メモリ装置。 - 【請求項２】 前記第一、第二のメモリの一方又は両方
が、コマンドバスとアドレスバスが論理的に統合された
ものであることを特徴とする請求項１記載の画像メモリ
装置。 - 【請求項３】 前記第一、第二のメモリの一方又は両方
が、シンクロナスＤＲＡＭまたはシンクロナスグラフィ
ックＲＡＭのうちのいずれかであることを特徴とする請
求項１記載の画像メモリ装置。 - 【請求項４】 前記方形領域は、２n×２mドット（ｎ、
ｍは整数）の画素からなることを特徴とする請求項１記
載の画像メモリ装置。 - 【請求項５】 前記第一、第二のメモリの一方又は領域
が、同一ロウ空間内においてカラムアドレスが連続する
セルに対し、バーストアクセスが可能なものであること
を特徴とする請求項１記載の画像メモリ装置。 - 【請求項６】 画像を構成する画素にかかる画像データ
を格納する画像メモリ装置であって、 少なくとも二つのバンクを内部に有する第一及び第二の
メモリと、 前記第一及び第二のメモリに対する画像データの書き込
み又は読み出しを制御するメモリ制御部と、 前記メモリ制御部と第一のメモリとの間に設けられた第
一のコマンド・アドレスバス並びに前記メモリ制御部と
第二のメモリとの間に設けられた第二のコマンド・アド
レスバスと、 前記第一及び第二のメモリに共通に設けられたデータバ
スと、を含んで構成され、 前記画像をグループに区画するときに、一グループに一
又は二以上の方形領域が含まれるようにし、また、前記
第一及び第二のメモリの一つのロウ空間に格納できるワ
ード数と前記一グループ内の画素数とが同数となるよう
にし、さらに、一グループ内の全ての方形領域の全ての
画素の画像データを一のロウ空間に対応させるときに、
画像上で辺を接して隣り合う二つの方形領域は異なるメ
モリに属し、かつ、画像上で同じ頂点を共有し辺を共有
しない二つの方形領域は同一メモリの異なるバンクに属
するものとなるように、各方形領域に含まれる画素の画
像データを第一及び第二のメモリに格納することを特徴
とする画像メモリ装置。 - 【請求項７】 画像を構成する画素にかかる画像データ
を格納する画像メモリ装置であって、 少なくとも二つのバンクを内部に有する第一及び第二の
メモリと、 前記第一及び第二のメモリに対する画像データの書き込
み又は読み出しを制御するメモリ制御部と、 前記メモリ制御部と第一のメモリとの間に設けられた第
一のコマンド・アドレスバス並びに前記メモリ制御部と
第二のメモリとの間に設けられた第二のコマンド・アド
レスバスと、 前記第一及び第二のメモリに共通に設けられたデータバ
スと、を含んで構成され、 前記画像をグループに区画するときに、一グループに一
又は二以上の方形領域が含まれるようにし、また、前記
第一及び第二のメモリの一つのロウ空間に格納できるワ
ード数と前記一グループ内の画素数とが同数となるよう
にし、さらに、一グループ内の全ての方形領域の全ての
画素の画像データを一のロウ空間に対応させるときに、
画像上で辺を接して隣り合う二つの方形領域は異なるメ
モリに属し、かつ、画像上で同じ頂点を共有し辺を共有
しない二つの方形領域は同一グループに属するものとな
るように、各方形領域に含まれる画素の画像データを第
一及び第二のメモリに格納することを特徴とする画像メ
モリ装置。 - 【請求項８】 画像を構成する画素にかかる画像データ
を格納する画像メモリ装置であって、 少なくとも二つのバンクを内部に有する第一及び第二の
メモリと、 前記第一及び第二のメモリに対する画像データの書き込
み又は読み出しを制御するメモリ制御部と、 前記メモリ制御部と第一のメモリとの間に設けられた第
一のコマンド・アドレスバス並びに前記メモリ制御部と
第二のメモリとの間に設けられた第二のコマンド・アド
レスバスと、 前記第一及び第二のメモリに共通に設けられたデータバ
スと、を含んで構成され、 前記画像をグループに区画するときに、一グループに一
又は二以上の方形領域が含まれるようにし、また、前記
第一及び第二のメモリの一つのロウ空間に格納できるワ
ード数と前記一グループ内の画素数とが同数となるよう
にし、さらに、一グループ内の全ての方形領域の全ての
画素の画像データを一のロウ空間に対応させるときに、
画像上で辺を接して隣り合う二つの方形領域は同一グル
ープに属し、かつ、画像上で同じ頂点を共有し辺を共有
しない二つの方形領域は同一メモリの異なるバンクに属
するものとなるように、各方形領域に含まれる画素の画
像データを第一及び第二のメモリに格納することを特徴
とする画像メモリ装置。 - 【請求項９】 画像を構成する画素にかかる画像データ
を格納する画像メモリ装置であって、 少なくとも二つのバンクを内部に有する第一及び第二の
メモリと、 前記第一及び第二のメモリに対する画像データの書き込
み又は読み出しを制御するメモリ制御部と、 前記メモリ制御部と第一のメモリとの間に設けられた第
一のコマンド・アドレスバス並びに前記メモリ制御部と
第二のメモリとの間に設けられた第二のコマンド・アド
レスバスと、 前記第一及び第二のメモリに共通に設けられたデータバ
スと、を含んで構成され、 前記画像をグループに区画するときに、一グループに一
又は二以上の方形領域が含まれるようにし、また、前記
第一及び第二のメモリの一つのロウ空間に格納できるワ
ード数と前記一グループ内の画素数とが同数となるよう
にし、さらに、一グループ内の全ての方形領域の全ての
画素の画像データを一のロウ空間に対応させるときに、
画像上で辺を接して隣り合う二つの方形領域は同一グル
ープに属し、かつ、画像上で同じ頂点を共有し辺を共有
しない二つの方形領域は同一グループに属するものとな
るように、各方形領域に含まれる画素の画像データを第
一及び第二のメモリに格納することを特徴とする画像メ
モリ装置。 - 【請求項１０】 ビット長Ｎyの行特定ビット列と、ビ
ット長Ｎxの列特定ビット列との組み合わせによって特
定される位置に配置される画素によって構成される画像
イメージの各画素にかかる画素情報が所定の二つの系統
のメモリに格納される画像メモリ装置であって、 前記各系統のメモリは、各々独立に動作させることので
きる２ｂ個（ｂは正の整数）のバンクを有し、バンク切
り替えビット（又はバンク切り替えビット列）により特
定されるバンクにおける、ビット長Ｎrのロウアドレス
ビット列とビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr−ｂ−
１）のカラムアドレスビット列により特定されるアドレ
スから、同一のロウ空間における連続するアドレスの所
定の個数のデータに対して、クロックに同期した連続ア
クセスが可能に形成され、 前記二つの系統のうちどちらの系統にアクセスするかを
指定する系統選択ビットを有するように形成され、 前記列特定ビット列の下位Ｌビットと前記行特定ビット
列の下位（Ｎc−Ｌ）ビットによって、前記カラムアド
レスビット列を構成する手段と、 Ｂx（≧１）及びＢy（≧1）が、Ｂx＋Ｂy＝ｂ＋１を満
たす任意の正の整数であるときに、前記列特定ビット列
の上位（Ｎx−Ｌ−Ｂx）ビットと、前記行特定ビット列
の上位（Ｎy−Ｎc＋Ｌ−Ｂy）ビットによって、前記ロ
ウアドレスビット列を構成する手段と、 前記列特定ビット列の第（Ｌ＋１）ビットから第（Ｌ＋
Ｂx）ビットまでのＢxビットのビット列［ｂx］と、前
記行特定ビット列の第（Ｎc−Ｌ＋１）ビットから第
（Ｎc−Ｌ＋Ｂx）ビットまでのＢｙビットのビット列
［ｂy］とを用いて、系統選択ビットとバンク切り替え
ビット列を構成する手段とを含み、 前記系統選択ビットは、前記列特定ビット列の第（Ｌ＋
１）ビットと、前記行特定ビット列の第（Ｎc−Ｌ＋
１）ビットとの排他的論理和で構成し、 前記バンク切り替えビット列は、前記ビット列［ｂx］
と［ｂy］の両方を併せたビット列から前記系統選択ビ
ットの構成に用いた前記列特定ビット列の第（Ｌ＋１）
ビットか、あるいは前記行特定ビット列の第（Ｎc−Ｌ
＋１）ビットのどちらか１ビットを除いたビット列で構
成することを特徴とする画像メモリ装置。 - 【請求項１１】 ビット長Ｎyの行特定ビット列と、ビ
ット長Ｎxの列特定ビット列との組み合わせによって特
定される位置に配置される画素によって構成される画像
イメージの各画素にかかる画素情報が所定の二つの系統
のメモリに格納される画像メモリ装置であって、 前記各系統のメモリは、各々独立に動作させることので
きる第一のバンク及び第二のバンクを有し、バンク切り
替えビットにより特定される前記第一のバンク又は第二
のバンクにおける、ビット長Ｎrのロウアドレスビット
列とビット長Ｎc（Ｎc＝Ｎx＋Ｎy−Ｎr−２）のカラム
アドレスビット列により特定されるアドレスから、同一
のロウ空間における連続するアドレスの所定の個数のデ
ータに対して、クロックに同期した連続アクセスが可能
に形成され、 前記二つの系統のうちどちらの系統にアクセスするかを
指定する系統選択ビットを有するように形成され、 前記列特定ビット列の下位Ｌビットと前記行特定ビット
列の下位（Ｎc−Ｌ）ビットによって、前記カラムアド
レスビット列を構成する手段と、 前記列特定ビット列の上位（Ｎx−Ｌ−１）ビットと前
記行特定ビット列の上位（Ｎy−Ｎc＋Ｌ−１）ビットに
よって、前記ロウアドレスビット列を構成する手段と、 前記列特定ビット列の第（Ｌ＋１）ビットと前記行特定
ビット列の第（Ｎc−Ｌ＋１）ビットとの排他的論理和
を前記系統選択ビットとする手段と、 前記列特定ビット列の第（Ｌ＋１）ビット又は前記行特
定ビット列の第(Ｎc−Ｌ＋１)ビットを前記バンク切り
替えビットとする手段と、 を含むことを特徴とする画像メモリ装置。 - 【請求項１２】 前記二つの系統のメモリの一方又は両
方が、シンクロナスＤＲＡＭまたはシンクロナスグラフ
ィックＲＡＭのうちのいずれかであることを特徴とする
請求項１１記載の画像メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11353803A JP2000250528A (ja) | 1998-12-28 | 1999-12-14 | 画像メモリ装置 |
| US09/471,999 US6674442B1 (en) | 1998-12-28 | 1999-12-27 | Image memory system |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37404398 | 1998-12-28 | ||
| JP10-374043 | 1998-12-28 | ||
| JP11353803A JP2000250528A (ja) | 1998-12-28 | 1999-12-14 | 画像メモリ装置 |
| US09/471,999 US6674442B1 (en) | 1998-12-28 | 1999-12-27 | Image memory system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250528A true JP2000250528A (ja) | 2000-09-14 |
Family
ID=32233952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11353803A Withdrawn JP2000250528A (ja) | 1998-12-28 | 1999-12-14 | 画像メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6674442B1 (ja) |
| JP (1) | JP2000250528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003263650A (ja) * | 2002-03-12 | 2003-09-19 | Sony Corp | 画像処理装置およびその方法 |
| CN100463511C (zh) * | 2003-04-28 | 2009-02-18 | 三星电子株式会社 | 图像数据处理系统及图像数据读取和写入方法 |
| JP2010281694A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 合成開口レーダ装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008052522A (ja) * | 2006-08-25 | 2008-03-06 | Fujitsu Ltd | 画像データアクセス装置及び画像データアクセス方法 |
| KR100817057B1 (ko) * | 2006-08-30 | 2008-03-26 | 삼성전자주식회사 | 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787267A (en) * | 1995-06-07 | 1998-07-28 | Monolithic System Technology, Inc. | Caching method and circuit for a memory system with circuit module architecture |
| JP3732593B2 (ja) * | 1996-09-30 | 2006-01-05 | 株式会社東芝 | 画像処理装置 |
| US5983325A (en) * | 1997-12-09 | 1999-11-09 | Advanced Micro Devices, Inc. | Dataless touch to open a memory page |
-
1999
- 1999-12-14 JP JP11353803A patent/JP2000250528A/ja not_active Withdrawn
- 1999-12-27 US US09/471,999 patent/US6674442B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003263650A (ja) * | 2002-03-12 | 2003-09-19 | Sony Corp | 画像処理装置およびその方法 |
| US7372466B2 (en) | 2002-03-12 | 2008-05-13 | Sony Corporation | Image processing apparatus and method of same |
| CN100463511C (zh) * | 2003-04-28 | 2009-02-18 | 三星电子株式会社 | 图像数据处理系统及图像数据读取和写入方法 |
| JP2010281694A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 合成開口レーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6674442B1 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100353348C (zh) | Dram控制装置以及dram控制方法 | |
| JP3138173B2 (ja) | グラフィックス用フレームメモリ装置 | |
| US6999088B1 (en) | Memory system having multiple subpartitions | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| KR100283413B1 (ko) | 텍스처 매핑시스템 | |
| JP2000250528A (ja) | 画像メモリ装置 | |
| US5929871A (en) | Access control apparatus and image processing system | |
| US5895502A (en) | Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks | |
| JP4071930B2 (ja) | シンクロナスｄｒａｍ | |
| JPH09212678A (ja) | ３次元画像生成装置 | |
| JPH10144073A (ja) | シンクロナスｄｒａｍのアクセス機構 | |
| JP2000187983A (ja) | メモリ装置 | |
| JPH09106669A (ja) | シンクロナスｄｒａｍと半導体記憶装置 | |
| JP3288327B2 (ja) | 映像メモリ回路 | |
| JP3610029B2 (ja) | データ処理システム | |
| JPH09106374A (ja) | 画像メモリ装置 | |
| JP2000011645A (ja) | 半導体記憶装置 | |
| JP3610031B2 (ja) | データ処理システム | |
| JP3610030B2 (ja) | データ処理システム | |
| JP2970711B2 (ja) | タイムスロット入れ替え回路方式 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JPH11143768A (ja) | マイクロプロセッサ及びメモリシステム | |
| JPH10208028A (ja) | 画像データ処理装置及び画像データ格納方法 | |
| JPH08235855A (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
| JPH06105450B2 (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100318 |