JP2000250651A - クロックとデータ間のスキューを補正する方式 - Google Patents
クロックとデータ間のスキューを補正する方式Info
- Publication number
- JP2000250651A JP2000250651A JP11055873A JP5587399A JP2000250651A JP 2000250651 A JP2000250651 A JP 2000250651A JP 11055873 A JP11055873 A JP 11055873A JP 5587399 A JP5587399 A JP 5587399A JP 2000250651 A JP2000250651 A JP 2000250651A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- skew
- error
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＬＳＩがそのプロセスのばらつきが大きくて
も正常に動作することを可能にするクロックとデータ間
のスキューを補正する方式を提供する。 【解決手段】 外部より入力したデータを入力したクロ
ックに同期して取り込み同期データとして出力する受信
フリップフロップと、同期データの誤りを検出して同期
データに誤りがあるか否かを示す誤り出信号を出力する
誤り検出回路と、誤り検出信号をもとにスキューが適正
でないと判定したときに選択信号を切り替える判定回路
と、外部より入力したクロックを選択信号に応じた遅延
時間だけ遅延させて受信フリップフロップが入力するク
ロックとして出力するスキュー調整回路と、を備える
も正常に動作することを可能にするクロックとデータ間
のスキューを補正する方式を提供する。 【解決手段】 外部より入力したデータを入力したクロ
ックに同期して取り込み同期データとして出力する受信
フリップフロップと、同期データの誤りを検出して同期
データに誤りがあるか否かを示す誤り出信号を出力する
誤り検出回路と、誤り検出信号をもとにスキューが適正
でないと判定したときに選択信号を切り替える判定回路
と、外部より入力したクロックを選択信号に応じた遅延
時間だけ遅延させて受信フリップフロップが入力するク
ロックとして出力するスキュー調整回路と、を備える
Description
【０００１】
【発明の属する技術分野】本発明は、クロックとデータ
間のスキューを補正する方式に関し、特に、ＬＳＩの外
部とのインターフェイス部分に用いられるクロックとデ
ータ間のスキューを補正する方式に関する。
間のスキューを補正する方式に関し、特に、ＬＳＩの外
部とのインターフェイス部分に用いられるクロックとデ
ータ間のスキューを補正する方式に関する。
【０００２】
【従来の技術】このようなインターフェイス部分のスキ
ュー値は一般的に外部配線の遅延ばらつきや、ＬＳＩ内
部のプロセスのばらつきを考慮し、クロックとデータの
遅延の差がもっとも開いた様な場合にでも動作するよう
に余裕を持って固定的に設計されいた。
ュー値は一般的に外部配線の遅延ばらつきや、ＬＳＩ内
部のプロセスのばらつきを考慮し、クロックとデータの
遅延の差がもっとも開いた様な場合にでも動作するよう
に余裕を持って固定的に設計されいた。
【０００３】
【発明が解決しようとする課題】しかし近年、ＬＳＩや
ボードの動作周波数が高速化しているため設計値に余裕
が少ないことが多く、このような場合には固定的に設計
したのではプロセスのばらつきによって良品を少数しか
確保できない。
ボードの動作周波数が高速化しているため設計値に余裕
が少ないことが多く、このような場合には固定的に設計
したのではプロセスのばらつきによって良品を少数しか
確保できない。
【０００４】本発明は、ＬＳＩがそのプロセスのばらつ
きが大きくても正常に動作することを可能にするクロッ
クとデータ間のスキューを補正する方式を提供すること
を目的とする。
きが大きくても正常に動作することを可能にするクロッ
クとデータ間のスキューを補正する方式を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明によるクロックと
データ間のスキューを補正する方式は、外部より入力し
たデータを入力したクロックに同期して取り込み同期デ
ータとして出力する受信フリップフロップと、前記同期
データの誤りを検出して前記同期データに誤りがあるか
否かを示す誤り検出信号を出力する誤り検出回路と、前
記誤り検出信号をもとにスキューが適正でないと判定し
たときに選択信号を切り替える判定回路と、外部より入
力したクロックを前記選択信号に応じた遅延時間だけ遅
延させて前記受信フリップフロップが入力する前記クロ
ックとして出力するスキュー調整回路と、を備えること
を特徴とする。
データ間のスキューを補正する方式は、外部より入力し
たデータを入力したクロックに同期して取り込み同期デ
ータとして出力する受信フリップフロップと、前記同期
データの誤りを検出して前記同期データに誤りがあるか
否かを示す誤り検出信号を出力する誤り検出回路と、前
記誤り検出信号をもとにスキューが適正でないと判定し
たときに選択信号を切り替える判定回路と、外部より入
力したクロックを前記選択信号に応じた遅延時間だけ遅
延させて前記受信フリップフロップが入力する前記クロ
ックとして出力するスキュー調整回路と、を備えること
を特徴とする。
【０００６】また、本発明によるクロックとデータ間の
スキューを補正する方式は、入力したデータを外部より
入力したクロックに同期して取り込み同期データとして
出力する受信フリップフロップと、前記同期データの誤
りを検出して前記同期データに誤りがあるか否かを示す
誤り検出信号を出力する誤り検出回路と、前記誤り検出
信号をもとにスキューが適正でないと判定したときに選
択信号を切り替える判定回路と、外部より入力したデー
タを前記選択信号に応じた遅延時間だけ遅延させて前記
受信フリップフロップが入力する前記データとして出力
するスキュー調整回路と、を備えることを特徴とする。
スキューを補正する方式は、入力したデータを外部より
入力したクロックに同期して取り込み同期データとして
出力する受信フリップフロップと、前記同期データの誤
りを検出して前記同期データに誤りがあるか否かを示す
誤り検出信号を出力する誤り検出回路と、前記誤り検出
信号をもとにスキューが適正でないと判定したときに選
択信号を切り替える判定回路と、外部より入力したデー
タを前記選択信号に応じた遅延時間だけ遅延させて前記
受信フリップフロップが入力する前記データとして出力
するスキュー調整回路と、を備えることを特徴とする。
【０００７】更に、本発明によるクロックとデータ間の
スキューを補正する方式は、入力したデータを入力した
クロックに同期して取り込み同期データとして出力する
受信フリップフロップと、前記同期データの誤りを検出
して前記同期データに誤りがあるか否かを示す誤り検出
信号を出力する誤り検出回路と、前記誤り検出信号をも
とにスキューが適正でないと判定したときに選択信号を
切り替える判定回路と、外部より入力したクロックを前
記選択信号に応じた遅延時間だけ遅延させて前記受信フ
リップフロップが入力する前記クロックとして出力する
第１のスキュー調整回路と、外部より入力したデータを
前記選択信号に応じた遅延時間だけ遅延させて前記受信
フリップフロップが入力する前記データとして出力する
第２のスキュー調整回路と、を備えることを特徴とす
る。
スキューを補正する方式は、入力したデータを入力した
クロックに同期して取り込み同期データとして出力する
受信フリップフロップと、前記同期データの誤りを検出
して前記同期データに誤りがあるか否かを示す誤り検出
信号を出力する誤り検出回路と、前記誤り検出信号をも
とにスキューが適正でないと判定したときに選択信号を
切り替える判定回路と、外部より入力したクロックを前
記選択信号に応じた遅延時間だけ遅延させて前記受信フ
リップフロップが入力する前記クロックとして出力する
第１のスキュー調整回路と、外部より入力したデータを
前記選択信号に応じた遅延時間だけ遅延させて前記受信
フリップフロップが入力する前記データとして出力する
第２のスキュー調整回路と、を備えることを特徴とす
る。
【０００８】更に、本発明によるクロックとデータ間の
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記判定回路は、
前記同期データに誤りがあることを示す前記誤り検出信
号を連続して入力したときに前記選択信号を切り替える
ことを特徴とする。
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記判定回路は、
前記同期データに誤りがあることを示す前記誤り検出信
号を連続して入力したときに前記選択信号を切り替える
ことを特徴とする。
【０００９】更に、本発明によるクロックとデータ間の
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記誤り検出回路
はサイクリック・リダンダンシー・コードを用いて、誤
りを検出することを特徴とする。
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記誤り検出回路
はサイクリック・リダンダンシー・コードを用いて、誤
りを検出することを特徴とする。
【００１０】更に、本発明によるクロックとデータ間の
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記誤り検出回路
は８Ｂ１０Ｂコードを用いて、誤りを検出することを特
徴とする。
スキューを補正する方式は、上記のクロックとデータ間
のスキューを補正する方式において、前記誤り検出回路
は８Ｂ１０Ｂコードを用いて、誤りを検出することを特
徴とする。
【００１１】
【発明の実施の形態】本発明は、ＬＳＩにおける外部と
のインターフェースの部分に、クロック及びデータのス
キューを調整する回路と、エラー検出コードを用いてデ
ータのエラーを検出する回路と、それらを用いてクロッ
クとデータ間のスキューを自動的に適切なものに設定す
る回路を設けた事を特徴としている。
のインターフェースの部分に、クロック及びデータのス
キューを調整する回路と、エラー検出コードを用いてデ
ータのエラーを検出する回路と、それらを用いてクロッ
クとデータ間のスキューを自動的に適切なものに設定す
る回路を設けた事を特徴としている。
【００１２】図１に示す実施形態１において、ＬＳＩ１
は外部との受信フリップフロップである受信フリップフ
ロップ（Ｆ／Ｆ）２を有する。この受信フリップフロッ
プ２からのデータはエラー検出回路３に供給される。エ
ラー検出回路３はデータの有効性を判定する。スキュー
調整回路４は、エラー検出回路３からのデータの有効性
に関する情報を基にスキュー値を調整する。
は外部との受信フリップフロップである受信フリップフ
ロップ（Ｆ／Ｆ）２を有する。この受信フリップフロッ
プ２からのデータはエラー検出回路３に供給される。エ
ラー検出回路３はデータの有効性を判定する。スキュー
調整回路４は、エラー検出回路３からのデータの有効性
に関する情報を基にスキュー値を調整する。
【００１３】このスキュー調整回路４は、エラー検出回
路３から受信データが無効であるとの情報を得た場合で
かつスキューが適切なものではないために起きたエラー
であると判断したときには、スキュー値を変更する。変
更の結果、正しいデータが受信できるようになるまでス
キュー値を調整する。
路３から受信データが無効であるとの情報を得た場合で
かつスキューが適切なものではないために起きたエラー
であると判断したときには、スキュー値を変更する。変
更の結果、正しいデータが受信できるようになるまでス
キュー値を調整する。
【００１４】従って、受信フリップフロップ２でのデー
タとクロックの間のスキューの適正範囲が狭く、固定的
にスキューを設計するとプロセスのばらつき等によっ
て、スキュー値が適正範囲に収まっている良品が少数し
か得られない様な状況下でも、本方式を用いることによ
って多数のＬＳＩにおいて適正なスキュー値が自動的に
設定されるという効果が得られる。
タとクロックの間のスキューの適正範囲が狭く、固定的
にスキューを設計するとプロセスのばらつき等によっ
て、スキュー値が適正範囲に収まっている良品が少数し
か得られない様な状況下でも、本方式を用いることによ
って多数のＬＳＩにおいて適正なスキュー値が自動的に
設定されるという効果が得られる。
【００１５】
【発明の実施の形態】［実施形態１］図２を参照する
と、本発明の実施形態１によるＬＳＩ１ａが示されてい
る。ＬＳＩ１ａは、外部回路とのインターフェース回路
である受信フリップフロップ２を有する。この受信フリ
ップフロップ２は外部からデータと、それを取得するた
めのクロックを入力し、このクロックに同期してデータ
を内部に取り込み、出力する。このクロックに同期して
得られたデータは、エラー検出回路３に供給される。こ
の回路ではデータパスの遅延がクロックの遅延と比較し
て、きびしい回路だとする。
と、本発明の実施形態１によるＬＳＩ１ａが示されてい
る。ＬＳＩ１ａは、外部回路とのインターフェース回路
である受信フリップフロップ２を有する。この受信フリ
ップフロップ２は外部からデータと、それを取得するた
めのクロックを入力し、このクロックに同期してデータ
を内部に取り込み、出力する。このクロックに同期して
得られたデータは、エラー検出回路３に供給される。こ
の回路ではデータパスの遅延がクロックの遅延と比較し
て、きびしい回路だとする。
【００１６】本実施形態によるエラー検出回路３はＣＲ
Ｃ(Cyclic Redundancy Code、サイクリック・リダンダ
ンシー・コード)を用いる。判定回路６は、エラー検出
回路３が出力するエラー信号を基にデータの正当性を検
証し、データが有効なものであるかどうかを判定する。
判定結果はスキュー調整回路４ａに供給される。
Ｃ(Cyclic Redundancy Code、サイクリック・リダンダ
ンシー・コード)を用いる。判定回路６は、エラー検出
回路３が出力するエラー信号を基にデータの正当性を検
証し、データが有効なものであるかどうかを判定する。
判定結果はスキュー調整回路４ａに供給される。
【００１７】図２を参照すると、スキュー調整回路４ａ
は以下のように構成されている。すなわち、スキュー調
整回路４ａは、クロックについて２つの異なる遅延を持
つパス４２、４３と、切替判定回路４１を持つ。遅延が
すくない方のクロックのパス４２をデフォルトのパスと
して使用する。そして、エラー検出回路３が出力するデ
ータが無効であることを示すエラー信号３１を判定回路
６が受信すると、エラー信号３１を基にエラーが一定期
間連続して起きたか否かを判定回路６が判別し、一定期
間連続してのエラーだった場合にはクロックパスの選択
信号６１を反転し、クロックのパスを他方（遅延が大き
いほう）に切り替える。
は以下のように構成されている。すなわち、スキュー調
整回路４ａは、クロックについて２つの異なる遅延を持
つパス４２、４３と、切替判定回路４１を持つ。遅延が
すくない方のクロックのパス４２をデフォルトのパスと
して使用する。そして、エラー検出回路３が出力するデ
ータが無効であることを示すエラー信号３１を判定回路
６が受信すると、エラー信号３１を基にエラーが一定期
間連続して起きたか否かを判定回路６が判別し、一定期
間連続してのエラーだった場合にはクロックパスの選択
信号６１を反転し、クロックのパスを他方（遅延が大き
いほう）に切り替える。
【００１８】図２中のエラー検出回路３は、当業者にと
ってよく知られているので、その説明は省略する。
ってよく知られているので、その説明は省略する。
【００１９】また本例とは逆に、クロックの遅延がデー
タパスに比べて厳しい場合においても、事前にデータパ
スの遅延が大きくなるようにディレイゲートを挿入して
おけば、本例と同様の構成の回路が使用できる。
タパスに比べて厳しい場合においても、事前にデータパ
スの遅延が大きくなるようにディレイゲートを挿入して
おけば、本例と同様の構成の回路が使用できる。
【００２０】以下、本実施形態の動作につき説明する。
外部から供給されたクロックは二つの異なるパス４２、
４３を通過して、セレクタ４１に供給される。セレクタ
４１はどちらか一方を選んで出力し、その出力は受信フ
リップフロップ２のクロック入力端子に供給される。受
信フリップフロップ２はクロック入力端子に供給された
クロックに同期して、データを取り込み、その出力をエ
ラー検出回路３に供給する。エラー検出回路３は入力デ
ータにエラーかあるか否かを判別し、その判別結果を示
すエラー信号３１をクロック反転用の判別回路６に供給
する。
外部から供給されたクロックは二つの異なるパス４２、
４３を通過して、セレクタ４１に供給される。セレクタ
４１はどちらか一方を選んで出力し、その出力は受信フ
リップフロップ２のクロック入力端子に供給される。受
信フリップフロップ２はクロック入力端子に供給された
クロックに同期して、データを取り込み、その出力をエ
ラー検出回路３に供給する。エラー検出回路３は入力デ
ータにエラーかあるか否かを判別し、その判別結果を示
すエラー信号３１をクロック反転用の判別回路６に供給
する。
【００２１】クロック反転用の判別回路６は図３に示す
状態遷移図に従って動作する。つまり、エラー信号３１
がエラーがないことを示しているときには、状態Ａから
は状態Ａに、状態Ｂからは状態Ａに、状態Ｃからは状態
Ｂに、状態Ｄからは状態Ｃに遷移する。一方、エラー信
号３１がエラーがあるを示しているときには、状態Ａか
らは状態Ｂに、状態Ｂからは状態Ｃに、状態Ｃからは状
態Ｄに、状態Ｄからは状態Ａに遷移する。状態Ｄから状
態Ａに遷移するときに、クロックパス選択信号を反転す
る。このように動作することにより、スキューの不一致
以外の一時的な原因でのエラーによって、クロックの遅
延が変更されることを防止することができる。
状態遷移図に従って動作する。つまり、エラー信号３１
がエラーがないことを示しているときには、状態Ａから
は状態Ａに、状態Ｂからは状態Ａに、状態Ｃからは状態
Ｂに、状態Ｄからは状態Ｃに遷移する。一方、エラー信
号３１がエラーがあるを示しているときには、状態Ａか
らは状態Ｂに、状態Ｂからは状態Ｃに、状態Ｃからは状
態Ｄに、状態Ｄからは状態Ａに遷移する。状態Ｄから状
態Ａに遷移するときに、クロックパス選択信号を反転す
る。このように動作することにより、スキューの不一致
以外の一時的な原因でのエラーによって、クロックの遅
延が変更されることを防止することができる。
【００２２】［実施形態２］次に、実施形態２について
図４を参照して説明する。実施形態２の基本的構成は実
施形態１のものと同様であるがクロックのパスの数につ
いてさらに工夫している。図４においてはクロックのパ
ス４１〜４５はＮ本に拡張されている。但しＮは２以上
の自然数である。したがって、本実施形態ではスキュー
のばらつきが大きい場合にも対応できるという効果が得
られる。また、本実施形態の構成において、クロックパ
ス４１〜４５の切り替えは全ての受信フリップフロップ
２に行っているが、受信データのエラーがビット単位で
判別できれば個々の受信フリップフロップ２の単位で行
ってもよい。
図４を参照して説明する。実施形態２の基本的構成は実
施形態１のものと同様であるがクロックのパスの数につ
いてさらに工夫している。図４においてはクロックのパ
ス４１〜４５はＮ本に拡張されている。但しＮは２以上
の自然数である。したがって、本実施形態ではスキュー
のばらつきが大きい場合にも対応できるという効果が得
られる。また、本実施形態の構成において、クロックパ
ス４１〜４５の切り替えは全ての受信フリップフロップ
２に行っているが、受信データのエラーがビット単位で
判別できれば個々の受信フリップフロップ２の単位で行
ってもよい。
【００２３】判定回路６の選択信号切換のアルゴリズム
についてであるが、エラーが発生していたならば、所定
の方向にパスを１個ずつ切り替えてゆき、エラーが無く
なったならばそのパスを選択した状態を維持する。切換
の結果、最終のパスに到達してもエラーが無くならない
ならば、最初のパスに切り替えて、再度、前記の所定の
方向にパスを１個ずつ切り替えてゆく。
についてであるが、エラーが発生していたならば、所定
の方向にパスを１個ずつ切り替えてゆき、エラーが無く
なったならばそのパスを選択した状態を維持する。切換
の結果、最終のパスに到達してもエラーが無くならない
ならば、最初のパスに切り替えて、再度、前記の所定の
方向にパスを１個ずつ切り替えてゆく。
【００２４】［実施形態３］実施形態３について図５を
参照して説明する。上記実施形態では、クロック用のス
キュー調整回路を設けてクロックの遅延のみを調整して
いるが、本実施形態では、クロック用のスキュー調整回
路４ｃに加えて、データ用のスキュー調整回路５を設け
て、クロックの遅延のみならずデータの遅延も調整す
る。こうすることにより遅延の遅れ方向と進み方向の両
方向についてスキューを調整することが可能となる。
参照して説明する。上記実施形態では、クロック用のス
キュー調整回路を設けてクロックの遅延のみを調整して
いるが、本実施形態では、クロック用のスキュー調整回
路４ｃに加えて、データ用のスキュー調整回路５を設け
て、クロックの遅延のみならずデータの遅延も調整す
る。こうすることにより遅延の遅れ方向と進み方向の両
方向についてスキューを調整することが可能となる。
【００２５】［実施形態４］実施形態４について図５を
参照して説明する。実施形態２では、クロック用のスキ
ュー調整回路を設けてクロックの遅延のみを調整してい
るが、本実施形態の構成は、図５のスキュー調整回路４
ｃを除去して、外部から入力するクロックを直接受信フ
リップフロップ２に入力するものである。本実施形態に
よれば、実施形態２と同様な効果を得ることができる。
参照して説明する。実施形態２では、クロック用のスキ
ュー調整回路を設けてクロックの遅延のみを調整してい
るが、本実施形態の構成は、図５のスキュー調整回路４
ｃを除去して、外部から入力するクロックを直接受信フ
リップフロップ２に入力するものである。本実施形態に
よれば、実施形態２と同様な効果を得ることができる。
【００２６】［実施形態５］次に、実施形態５について
説明する。上記各実施形態では、エラー検出回路にＣＲ
Ｃを用いて受信データ中のエラーの有無を判別すること
によりスキューの不整合を検出しているが、エラー検出
回路３でＣＲＣ以外のコードを用いても良い。例えば、
エラー検出の目的で８Ｂ１０Ｂコード（８−１０変換に
より得たコード）を使用することができる。８Ｂ１０Ｂ
コードの検査をすることにより受信データ中のエ検出す
ることができ、本発明の目的が達成される。
説明する。上記各実施形態では、エラー検出回路にＣＲ
Ｃを用いて受信データ中のエラーの有無を判別すること
によりスキューの不整合を検出しているが、エラー検出
回路３でＣＲＣ以外のコードを用いても良い。例えば、
エラー検出の目的で８Ｂ１０Ｂコード（８−１０変換に
より得たコード）を使用することができる。８Ｂ１０Ｂ
コードの検査をすることにより受信データ中のエ検出す
ることができ、本発明の目的が達成される。
【００２７】尚、上記のいずれの実施形態においてもパ
リティビットを追加して、ワード幅を増やす形態をとっ
ても、時系列のワード群にパリティワードを挿入する形
態をとっても良い。
リティビットを追加して、ワード幅を増やす形態をとっ
ても、時系列のワード群にパリティワードを挿入する形
態をとっても良い。
【００２８】
【発明の効果】以上説明したように本発明によれば、入
力データ中のエラーの有無を判別することによってスキ
ューの不整合を検出して、その検出結果に基づいてスキ
ューを調整しているので、製造時に固定的なスキューを
設計しなくてもよく、製造プロセスのばらつきを吸収す
ることができる。従って、スキュー値の適正範囲が非常
に狭く、スキュー値を固定的に設計してしまうと製造プ
ロセスのばらつきによってスキュー値が適正範囲に収ま
っている良品が少数しか得られない様な状況下でも、本
方式を用いることによって多数のＬＳＩにおいて適正な
スキュー値を得ることが可能となる。
力データ中のエラーの有無を判別することによってスキ
ューの不整合を検出して、その検出結果に基づいてスキ
ューを調整しているので、製造時に固定的なスキューを
設計しなくてもよく、製造プロセスのばらつきを吸収す
ることができる。従って、スキュー値の適正範囲が非常
に狭く、スキュー値を固定的に設計してしまうと製造プ
ロセスのばらつきによってスキュー値が適正範囲に収ま
っている良品が少数しか得られない様な状況下でも、本
方式を用いることによって多数のＬＳＩにおいて適正な
スキュー値を得ることが可能となる。
【図１】本発明の実施形態によるクロックとデータ間の
スキューを補正する方式の構成を示すブロック図であ
る。
スキューを補正する方式の構成を示すブロック図であ
る。
【図２】本発明の実施例１によるクロックとデータ間の
スキューを補正する方式の構成を示すブロック図であ
る。
スキューを補正する方式の構成を示すブロック図であ
る。
【図３】図２に示す判定回路６の動作の状態遷移図であ
る。
る。
【図４】本発明の実施例２によるクロックとデータ間の
スキューを補正する方式の構成を示すブロック図であ
る。
スキューを補正する方式の構成を示すブロック図であ
る。
【図５】本発明の実施例３によるクロックとデータ間の
スキューを補正する方式の構成を示すブロック図であ
る。
スキューを補正する方式の構成を示すブロック図であ
る。
１ ＬＳＩ ２ 受信フリップフロップ ３ エラー検出回路 ４、５ スキュー調整回路 ６ 判定回路
Claims (6)
- 【請求項１】 外部より入力したデータを入力したクロ
ックに同期して取り込み同期データとして出力する受信
フリップフロップと、 前記同期データの誤りを検出して前記同期データに誤り
があるか否かを示す誤り検出信号を出力する誤り検出回
路と、 前記誤り検出信号をもとにスキューが適正でないと判定
したときに選択信号を切り替える判定回路と、 外部より入力したクロックを前記選択信号に応じた遅延
時間だけ遅延させて前記受信フリップフロップが入力す
る前記クロックとして出力するスキュー調整回路と、 を備えることを特徴とするクロックとデータ間のスキュ
ーを補正する方式。 - 【請求項２】 入力したデータを外部より入力したクロ
ックに同期して取り込み同期データとして出力する受信
フリップフロップと、 前記同期データの誤りを検出して前記同期データに誤り
があるか否かを示す誤り検出信号を出力する誤り検出回
路と、 前記誤り検出信号をもとにスキューが適正でないと判定
したときに選択信号を切り替える判定回路と、 外部より入力したデータを前記選択信号に応じた遅延時
間だけ遅延させて前記受信フリップフロップが入力する
前記データとして出力するスキュー調整回路と、 を備えることを特徴とするクロックとデータ間のスキュ
ーを補正する方式。 - 【請求項３】 入力したデータを入力したクロックに同
期して取り込み同期データとして出力する受信フリップ
フロップと、 前記同期データの誤りを検出して前記同期データに誤り
があるか否かを示す誤り検出信号を出力する誤り検出回
路と、 前記誤り検出信号をもとにスキューが適正でないと判定
したときに選択信号を切り替える判定回路と、 外部より入力したクロックを前記選択信号に応じた遅延
時間だけ遅延させて前記受信フリップフロップが入力す
る前記クロックとして出力する第１のスキュー調整回路
と、 外部より入力したデータを前記選択信号に応じた遅延時
間だけ遅延させて前記受信フリップフロップが入力する
前記データとして出力する第２のスキュー調整回路と、 を備えることを特徴とするクロックとデータ間のスキュ
ーを補正する方式。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
クロックとデータ間のスキューを補正する方式におい
て、前記判定回路は、前記同期データに誤りがあること
を示す前記誤り検出信号を連続して入力したときに前記
選択信号を切り替えることを特徴とするクロックとデー
タ間のスキューを補正する方式。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
クロックとデータ間のスキューを補正する方式におい
て、前記誤り検出回路はサイクリック・リダンダンシー
・コードを用いて、誤りを検出することを特徴とするク
ロックとデータ間のスキューを補正する方式。 - 【請求項６】 請求項１乃至４のいずれか１項に記載の
クロックとデータ間のスキューを補正する方式におい
て、前記誤り検出回路は８Ｂ１０Ｂコードを用いて、誤
りを検出することを特徴とするクロックとデータ間のス
キューを補正する方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055873A JP2000250651A (ja) | 1999-03-03 | 1999-03-03 | クロックとデータ間のスキューを補正する方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055873A JP2000250651A (ja) | 1999-03-03 | 1999-03-03 | クロックとデータ間のスキューを補正する方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250651A true JP2000250651A (ja) | 2000-09-14 |
Family
ID=13011224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11055873A Pending JP2000250651A (ja) | 1999-03-03 | 1999-03-03 | クロックとデータ間のスキューを補正する方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250651A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944801B2 (en) | 2000-12-20 | 2005-09-13 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| JP2009239567A (ja) * | 2008-03-27 | 2009-10-15 | Renesas Technology Corp | 半導体装置及び半導体集積回路 |
| JP2009290345A (ja) * | 2008-05-27 | 2009-12-10 | Sony Corp | 固体撮像素子、データ転送回路及びカメラシステム |
-
1999
- 1999-03-03 JP JP11055873A patent/JP2000250651A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944801B2 (en) | 2000-12-20 | 2005-09-13 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| US7430142B2 (en) | 2000-12-20 | 2008-09-30 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| JP2009239567A (ja) * | 2008-03-27 | 2009-10-15 | Renesas Technology Corp | 半導体装置及び半導体集積回路 |
| JP2009290345A (ja) * | 2008-05-27 | 2009-12-10 | Sony Corp | 固体撮像素子、データ転送回路及びカメラシステム |
| US8405749B2 (en) | 2008-05-27 | 2013-03-26 | Sony Corporation | Solid-state imaging device, data transfer circuit, and camera system for compensating for circuit variations during image readout |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552781B2 (en) | Digital quadrature phase correction | |
| US6313622B1 (en) | Power source voltage controller | |
| US6978403B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
| US9018994B2 (en) | Duty cycle correction circuit and operation method thereof | |
| US20050001655A1 (en) | Phase correction circuit | |
| US7515639B2 (en) | Asynchronous data transmitting apparatus | |
| US6756808B2 (en) | Clock edge detection circuit | |
| US20100299557A1 (en) | Providing tuning limits for operational parameters in data processing apparatus | |
| US20020050842A1 (en) | Apparatus for detecting edges of input signal to execute signal processing on the basic of edge timings | |
| JP2927273B2 (ja) | クロックスキュー補正回路 | |
| JP2003008411A (ja) | 遅延同期回路用遅延調整回路 | |
| US6665218B2 (en) | Self calibrating register for source synchronous clocking systems | |
| KR960009131B1 (ko) | 샘플링신호 발생신호 | |
| JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| JP3127882B2 (ja) | データとクロックの位相調整回路 | |
| JPH1093429A (ja) | 遅延回路及びこれを用いたｐｌｌ回路 | |
| KR100845784B1 (ko) | 지연 고정 루프의 지연 장치 | |
| KR100266673B1 (ko) | 지연 동기 루프회로 | |
| US6260153B1 (en) | Automatic compensation circuit for no margin input data | |
| JP2007258995A (ja) | データ信号位相調整装置及び半導体装置 | |
| US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
| JP2005094597A (ja) | 遅延制御装置 | |
| JP2003134012A (ja) | スペースダイバシティ回路 | |
| JPH0787072A (ja) | 信号同期制御回路 | |
| KR100273246B1 (ko) | 스테이트머신에러수정장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |