JP2000252391A - 半導体素子実装配線基板およびその実装構造 - Google Patents
半導体素子実装配線基板およびその実装構造Info
- Publication number
- JP2000252391A JP2000252391A JP11051876A JP5187699A JP2000252391A JP 2000252391 A JP2000252391 A JP 2000252391A JP 11051876 A JP11051876 A JP 11051876A JP 5187699 A JP5187699 A JP 5187699A JP 2000252391 A JP2000252391 A JP 2000252391A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- mounting
- sealing layer
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】パッケージＡ１と回路基板Ｃとの間の接続状態
（接続端子３の通電）の信頼性を高める。 【解決手段】 半導体素子実装配線基板の実装構造Ｈ１
のパッケージＡにおいて、絶縁基板１上に半導体素子Ｂ
を実装し、半導体素子Ｂの接続用電極８と絶縁基板１の
メタライズ配線層２とをワイヤ９により接続し、さらに
封止層１０によって被覆し、封止層１０の表面に複数の
応力緩和溝１３を形成する。
（接続端子３の通電）の信頼性を高める。 【解決手段】 半導体素子実装配線基板の実装構造Ｈ１
のパッケージＡにおいて、絶縁基板１上に半導体素子Ｂ
を実装し、半導体素子Ｂの接続用電極８と絶縁基板１の
メタライズ配線層２とをワイヤ９により接続し、さらに
封止層１０によって被覆し、封止層１０の表面に複数の
応力緩和溝１３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を実装し
た配線基板に関し、表面実装型の高熱膨張特性を有する
絶縁基板（配線基板）上に半導体素子を固定し、熱硬化
性樹脂により封止せしめた半導体素子実装配線基板なら
びにその実装構造に関するものである。
た配線基板に関し、表面実装型の高熱膨張特性を有する
絶縁基板（配線基板）上に半導体素子を固定し、熱硬化
性樹脂により封止せしめた半導体素子実装配線基板なら
びにその実装構造に関するものである。
【０００２】
【従来の技術】配線基板は絶縁基板の表面あるいは内部
にメタライズ配線層が配設された構造であり、代表的な
例として、半導体素子、とくにＬＳＩ（大規模集積回路
素子）等の半導体集積回路素子を収容する半導体素子収
納用パッケージがある。
にメタライズ配線層が配設された構造であり、代表的な
例として、半導体素子、とくにＬＳＩ（大規模集積回路
素子）等の半導体集積回路素子を収容する半導体素子収
納用パッケージがある。
【０００３】半導体素子収納用パッケージは、アルミナ
セラミックスからなる絶縁基板の表面および内部にタン
グステン、モリブデン等の高融点金属粉末からなる複数
個のメタライズ配線層が配設され、半導体素子に形成さ
れた接続用電極と、パッケージ側の素子搭載部周辺に形
成されたメタライズ層とをワイヤでもって接続してい
る。このようなワイヤボンディング方式によれば、パッ
ケージの上に熱硬化性樹脂を塗布し、熱硬化性樹脂を介
して半導体素子を載置し、その樹脂を硬化させることで
固定する。
セラミックスからなる絶縁基板の表面および内部にタン
グステン、モリブデン等の高融点金属粉末からなる複数
個のメタライズ配線層が配設され、半導体素子に形成さ
れた接続用電極と、パッケージ側の素子搭載部周辺に形
成されたメタライズ層とをワイヤでもって接続してい
る。このようなワイヤボンディング方式によれば、パッ
ケージの上に熱硬化性樹脂を塗布し、熱硬化性樹脂を介
して半導体素子を載置し、その樹脂を硬化させることで
固定する。
【０００４】一般に半導体素子の集積度が高くなると、
半導体素子に形成される電極数が増大し、さらに半導体
収納用パッケージにおける端子数も増大する。さらに、
年々、パッケージに対する小型化が求められ、近年、半
導体素子のチップ面積がパッケージ面積の５０％以上に
いたるチップサイズパッケージ（ＣＳＰ）が主流であ
る。
半導体素子に形成される電極数が増大し、さらに半導体
収納用パッケージにおける端子数も増大する。さらに、
年々、パッケージに対する小型化が求められ、近年、半
導体素子のチップ面積がパッケージ面積の５０％以上に
いたるチップサイズパッケージ（ＣＳＰ）が主流であ
る。
【０００５】また、半導体素子が固定されたパッケージ
（配線基板）をマザーボード用の外部電気回路基板に実
装する場合があり、その場合には配線基板の底面に形成
された接続端子と、外部電気回路基板に形成された配線
導体とをロウ材などの導電性接着剤によって電気的に接
続し実装される。この外部電気回路基板はプリント基板
などのガラスと合成樹脂との複合材で構成される。
（配線基板）をマザーボード用の外部電気回路基板に実
装する場合があり、その場合には配線基板の底面に形成
された接続端子と、外部電気回路基板に形成された配線
導体とをロウ材などの導電性接着剤によって電気的に接
続し実装される。この外部電気回路基板はプリント基板
などのガラスと合成樹脂との複合材で構成される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記構
成のようなボールグリッドアレイ（ＢＧＡ）のような接
続端子を高密度に形成した配線基板においては、絶縁基
板をアルミナ、ムライト等のセラミックスにて形成する
が、このような配線基板をガラス−エポキシ樹脂複合材
料などの有機樹脂を含むプリント基板などの外部電気回
路基板に表面実装した場合、半導体素子の作動時に発す
る熱が絶縁基板と外部電気回路基板の双方に繰り返し印
加され、両者の熱膨張係数差に起因して熱応力が発生
し、この熱応力によって、接続端子が絶縁基板から剥離
したり、接続端子の接続部にクラックなどが生じ、これ
により、配線基板を外部電気回路基板上に長期にわたり
安定して固定されないという課題があった。
成のようなボールグリッドアレイ（ＢＧＡ）のような接
続端子を高密度に形成した配線基板においては、絶縁基
板をアルミナ、ムライト等のセラミックスにて形成する
が、このような配線基板をガラス−エポキシ樹脂複合材
料などの有機樹脂を含むプリント基板などの外部電気回
路基板に表面実装した場合、半導体素子の作動時に発す
る熱が絶縁基板と外部電気回路基板の双方に繰り返し印
加され、両者の熱膨張係数差に起因して熱応力が発生
し、この熱応力によって、接続端子が絶縁基板から剥離
したり、接続端子の接続部にクラックなどが生じ、これ
により、配線基板を外部電気回路基板上に長期にわたり
安定して固定されないという課題があった。
【０００７】この課題を解消するために、前記絶縁基板
をアルミナ、ムライト等のセラミックスに代えて高熱膨
張ガラスセラミックスにより形成し、これにより、配線
基板と外部電気回路基板との熱膨張差を小さくて接続信
頼性を改善する技術が提案されている（特開平８−２７
９５７４号と特願平８−３２２０３８号参照）。
をアルミナ、ムライト等のセラミックスに代えて高熱膨
張ガラスセラミックスにより形成し、これにより、配線
基板と外部電気回路基板との熱膨張差を小さくて接続信
頼性を改善する技術が提案されている（特開平８−２７
９５７４号と特願平８−３２２０３８号参照）。
【０００８】しかしながら、このような高熱膨張材料か
らなる絶縁基板を用いても、ワイヤおよび半導体素子を
熱硬化性樹脂により封止する構造において、配線基板を
外部電気回路基板に表面実装した場合、半導体素子の作
動時に発する熱で、熱硬化性樹脂もしくは絶縁基板との
間にて熱膨張係数およびヤング率が大きく異なることに
起因し、絶縁基板が変形し、これにより、外部電気回路
基板との接合界面に応力が集中し、接続端子が絶縁基板
より剥離し、長期にわたり安定して電気的接続状態が維
持されないという課題がある。
らなる絶縁基板を用いても、ワイヤおよび半導体素子を
熱硬化性樹脂により封止する構造において、配線基板を
外部電気回路基板に表面実装した場合、半導体素子の作
動時に発する熱で、熱硬化性樹脂もしくは絶縁基板との
間にて熱膨張係数およびヤング率が大きく異なることに
起因し、絶縁基板が変形し、これにより、外部電気回路
基板との接合界面に応力が集中し、接続端子が絶縁基板
より剥離し、長期にわたり安定して電気的接続状態が維
持されないという課題がある。
【０００９】したがって本発明の目的は配線基板（絶縁
基板）の変形を可及的に小さくして、長期にわたり安定
して電気的接続状態が維持された長期信頼性に優れた半
導体素子配線基板ならびにその実装構造を提供すること
にある。
基板）の変形を可及的に小さくして、長期にわたり安定
して電気的接続状態が維持された長期信頼性に優れた半
導体素子配線基板ならびにその実装構造を提供すること
にある。
【００１０】
【発明が解決するための手段】本発明の半導体素子実装
配線基板は、絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめたものであって、さらに封
止層の表面に複数の溝を設けてなることを特徴とする。
配線基板は、絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめたものであって、さらに封
止層の表面に複数の溝を設けてなることを特徴とする。
【００１１】また、本発明の半導体素子実装配線基板の
実装構造は、絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめた半導体素子実装配線基板
を、ガラスと合成樹脂との複合材からなる絶縁板により
構成された回路基板上に配設したものであって、さらに
封止層の表面に複数の溝を設けてなることを特徴とす
る。
実装構造は、絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめた半導体素子実装配線基板
を、ガラスと合成樹脂との複合材からなる絶縁板により
構成された回路基板上に配設したものであって、さらに
封止層の表面に複数の溝を設けてなることを特徴とす
る。
【００１２】
【発明の実施の形態】本発明の半導体素子実装配線基板
としてボールグリッドアレイ（ＢＧＡ）型のチップサイ
ズパッケージを例にして図１〜図１２により説明する。
図１は半導体素子実装配線基板の実装構造Ｈ１の断面
図、図２の（１）〜（３）はその製造工程を示す斜視図
である。図３は他の半導体素子実装配線基板の実装構造
Ｈ２の断面図、図４〜図１２は前記封止層の表面に形成
した溝の模様を示す平面図である。
としてボールグリッドアレイ（ＢＧＡ）型のチップサイ
ズパッケージを例にして図１〜図１２により説明する。
図１は半導体素子実装配線基板の実装構造Ｈ１の断面
図、図２の（１）〜（３）はその製造工程を示す斜視図
である。図３は他の半導体素子実装配線基板の実装構造
Ｈ２の断面図、図４〜図１２は前記封止層の表面に形成
した溝の模様を示す平面図である。
【００１３】半導体素子実装配線基板 半導体素子実装配線基板の実装構造Ｈ１において、Ａは
前記半導体素子実装配線基板であるＢＧＡ型のパッケー
ジ、Ｂは半導体素子、Ｃは回路基板であって、このパッ
ケージＡを説明する。
前記半導体素子実装配線基板であるＢＧＡ型のパッケー
ジ、Ｂは半導体素子、Ｃは回路基板であって、このパッ
ケージＡを説明する。
【００１４】絶縁基板１の表面には半導体素子Ｂと接続
されるメタライズ配線層２が形成され、底面には回路基
板Ｃと接続するための接続パッド６が取り付けられてい
る。メタライズ配線層２や絶縁基板１の内部に形成され
たメタライズ配線層４はビアホール導体５を通して接続
パッド６に電気的に接続されている。接続端子３はボー
ル状の半田ボールにより構成され、接続パッド６に対し
て半田等により取着されている。
されるメタライズ配線層２が形成され、底面には回路基
板Ｃと接続するための接続パッド６が取り付けられてい
る。メタライズ配線層２や絶縁基板１の内部に形成され
たメタライズ配線層４はビアホール導体５を通して接続
パッド６に電気的に接続されている。接続端子３はボー
ル状の半田ボールにより構成され、接続パッド６に対し
て半田等により取着されている。
【００１５】半導体素子Ｂはシリコン（Ｓｉ）材料から
なり、たとえば熱硬化性樹脂７でもって絶縁基板１の表
面に接着固定されている。熱硬化性樹脂７にノボラック
型エポキシやビスフェノールＡ型エポキシ樹脂を使用す
ると、絶縁基板１との接着性に優れる点でよい。また、
半導体素子Ｂには接続用電極８が設けられ、ワイヤ９に
よってメタライズ配線層２と電気的に接続されている。
さらに半導体素子Ｂおよびワイヤ９は封止用樹脂からな
る封止層１０によって被覆されている。かかる封止用樹
脂はエポキシ樹脂、フェノール樹脂、ユリア樹脂、メラ
ニン樹脂、ポリイミド樹脂、シリコーン樹脂、不飽和ポ
リエステル樹脂、フタル酸ジアリル樹脂、ポリウレタン
樹脂等で形成するが、就中、ビスフェノール型エポキシ
やノボラック型エポキシなどのエポキシ樹脂がよい。
なり、たとえば熱硬化性樹脂７でもって絶縁基板１の表
面に接着固定されている。熱硬化性樹脂７にノボラック
型エポキシやビスフェノールＡ型エポキシ樹脂を使用す
ると、絶縁基板１との接着性に優れる点でよい。また、
半導体素子Ｂには接続用電極８が設けられ、ワイヤ９に
よってメタライズ配線層２と電気的に接続されている。
さらに半導体素子Ｂおよびワイヤ９は封止用樹脂からな
る封止層１０によって被覆されている。かかる封止用樹
脂はエポキシ樹脂、フェノール樹脂、ユリア樹脂、メラ
ニン樹脂、ポリイミド樹脂、シリコーン樹脂、不飽和ポ
リエステル樹脂、フタル酸ジアリル樹脂、ポリウレタン
樹脂等で形成するが、就中、ビスフェノール型エポキシ
やノボラック型エポキシなどのエポキシ樹脂がよい。
【００１６】パッケージＡに半導体素子Ｂを実装するに
は、絶縁基板１の表面に未硬化（軟質状態）の熱硬化性
樹脂を塗布した後、半導体素子Ｂを載置して接着し、約
１００〜２００℃の温度でもって加熱することで熱硬化
性樹脂を硬化させ固定する。その後、ワイヤ９にて半導
体素子Ｂの接続用電極８とパッケージＡのメタライズ配
線層２とを接続し、熱硬化性樹脂からなる封止材を塗布
することにより封止し硬化させることで、封止層１０と
なす。
は、絶縁基板１の表面に未硬化（軟質状態）の熱硬化性
樹脂を塗布した後、半導体素子Ｂを載置して接着し、約
１００〜２００℃の温度でもって加熱することで熱硬化
性樹脂を硬化させ固定する。その後、ワイヤ９にて半導
体素子Ｂの接続用電極８とパッケージＡのメタライズ配
線層２とを接続し、熱硬化性樹脂からなる封止材を塗布
することにより封止し硬化させることで、封止層１０と
なす。
【００１７】そして、封止層１０の表面に複数の応力緩
和溝１３を、その封止材の硬化前もしくは硬化後のいず
れかにて形成する。
和溝１３を、その封止材の硬化前もしくは硬化後のいず
れかにて形成する。
【００１８】封止層１０の硬化前に応力緩和溝１３を形
成するには、応力緩和溝１３のパターンに対応するよう
な突起パターンを備えた治具を、封止材の塗布後に押し
当て、その後に硬化させる。硬化後であれば、回転刃や
レーザー等でもって応力緩和溝１３のパターンとおりに
形成する。
成するには、応力緩和溝１３のパターンに対応するよう
な突起パターンを備えた治具を、封止材の塗布後に押し
当て、その後に硬化させる。硬化後であれば、回転刃や
レーザー等でもって応力緩和溝１３のパターンとおりに
形成する。
【００１９】このような応力緩和溝１３の代表例として
各応力緩和溝１３ａ〜１３ｉを図４〜図１２に示す。図
４に示す応力緩和溝１３ａでは格子状に、図５の応力緩
和溝１３ｂでは円環状に、図６の応力緩和溝１３ｃでは
２通りの格子状を組合せて、図７の応力緩和溝１３ｄで
は斜線状に形成している。図８〜図１０に示す応力緩和
溝１３ｅ、１３ｆ、１３ｇでは破線にて矩形状、斜線
状、円環状に形成している。図１１に示す応力緩和溝１
３ｈでは放射状の溝を、図１２に示す応力緩和溝１３ｉ
ではクロス状の溝を形成している。
各応力緩和溝１３ａ〜１３ｉを図４〜図１２に示す。図
４に示す応力緩和溝１３ａでは格子状に、図５の応力緩
和溝１３ｂでは円環状に、図６の応力緩和溝１３ｃでは
２通りの格子状を組合せて、図７の応力緩和溝１３ｄで
は斜線状に形成している。図８〜図１０に示す応力緩和
溝１３ｅ、１３ｆ、１３ｇでは破線にて矩形状、斜線
状、円環状に形成している。図１１に示す応力緩和溝１
３ｈでは放射状の溝を、図１２に示す応力緩和溝１３ｉ
ではクロス状の溝を形成している。
【００２０】かくしてパッケージＡによれば、封止層１
０の表面に複数の応力緩和溝１３を、その封止材の硬化
前もしくは硬化後のいずれかにて形成することで、パッ
ケージＡに反りが生じても応力が吸収される。
０の表面に複数の応力緩和溝１３を、その封止材の硬化
前もしくは硬化後のいずれかにて形成することで、パッ
ケージＡに反りが生じても応力が吸収される。
【００２１】応力緩和溝１３の幅は０．０２〜０．２ｍ
ｍ、好適には０．０５〜０．１ｍｍ、深さは０．０２〜
０．３ｍｍ、好適には０．０５〜０．１ｍｍにするとよ
い。
ｍ、好適には０．０５〜０．１ｍｍ、深さは０．０２〜
０．３ｍｍ、好適には０．０５〜０．１ｍｍにするとよ
い。
【００２２】応力緩和溝１３の幅が０．０２ｍｍ未満の
場合、緩和効果が顕著にあらわれず、絶縁基板が変形
し、破壊が生じる。０．２ｍｍを超えると幅が広すぎる
ことで応力により溝の破壊が生じ、基板自体を破壊して
しまう。
場合、緩和効果が顕著にあらわれず、絶縁基板が変形
し、破壊が生じる。０．２ｍｍを超えると幅が広すぎる
ことで応力により溝の破壊が生じ、基板自体を破壊して
しまう。
【００２３】応力緩和溝１３の深さが０．０２ｍｍ未満
の場合、緩和効果が顕著にあらわれず、絶縁基板が変形
し、破壊が生じる。０．３ｍｍを超えると深すぎること
で、応力により溝の破壊が生じ、基板自体を破壊してし
まう。
の場合、緩和効果が顕著にあらわれず、絶縁基板が変形
し、破壊が生じる。０．３ｍｍを超えると深すぎること
で、応力により溝の破壊が生じ、基板自体を破壊してし
まう。
【００２４】また、封止層１０でもって絶縁基板１の反
りが吸収されるが、封止層１０と絶縁基板１との熱膨張
係数差が大きいほどに顕著な効果が得られる。とくに封
止層１０と絶縁基板１との熱膨張係数差が５ｐｐｍ／℃
以上になると、封止層１０でもって十分に反りが吸収さ
れなくなることから、もっとも顕著な効果が得られる。
りが吸収されるが、封止層１０と絶縁基板１との熱膨張
係数差が大きいほどに顕著な効果が得られる。とくに封
止層１０と絶縁基板１との熱膨張係数差が５ｐｐｍ／℃
以上になると、封止層１０でもって十分に反りが吸収さ
れなくなることから、もっとも顕著な効果が得られる。
【００２５】パッケージＡの作製方法 絶縁基板１はたとえば高熱膨張セラミック材料により構
成するが、リチウム珪酸系ガラス、ＰｂＯ系ガラス、Ｚ
ｎＯ系ガラス、ＢａＯ系ガラス等のガラス成分に対し、
エンステタタイト、フォルステライト、ＳｉＯ2 系（ク
オーツ、トリジマイト、クリストバライト）、ＭｇＯ、
ＺｒＯ2 、ペタライト等の各種フィラーを複合したもの
が好適である（特開昭６３−１１７９２９号参照）。
成するが、リチウム珪酸系ガラス、ＰｂＯ系ガラス、Ｚ
ｎＯ系ガラス、ＢａＯ系ガラス等のガラス成分に対し、
エンステタタイト、フォルステライト、ＳｉＯ2 系（ク
オーツ、トリジマイト、クリストバライト）、ＭｇＯ、
ＺｒＯ2 、ペタライト等の各種フィラーを複合したもの
が好適である（特開昭６３−１１７９２９号参照）。
【００２６】たとえば、ガラス成分２０〜９０体積％、
フィラー８０〜１０体積％の混合物に、有機バインダー
を添加してスラリーを調整し、そのスラリーをシート状
に成形した後、そのシート状成形体の表面に銅、金、銀
などの低抵抗金属を含む導体ペーストを印刷塗布する。
さらに所望によりシート状成形体の所定部位にマイクロ
ドリルやレーザー等によりスルーホールを形成して、ホ
ール内に上記導体ペーストを充填する。そして、そのシ
ート状成形体を複数積層圧着して積層体を作製し、その
後、窒素雰囲気あるいは水蒸気を含む窒素雰囲気中で脱
脂をおこない、ついで８００〜１０００℃の温度で焼成
し、パッケージＡとする。
フィラー８０〜１０体積％の混合物に、有機バインダー
を添加してスラリーを調整し、そのスラリーをシート状
に成形した後、そのシート状成形体の表面に銅、金、銀
などの低抵抗金属を含む導体ペーストを印刷塗布する。
さらに所望によりシート状成形体の所定部位にマイクロ
ドリルやレーザー等によりスルーホールを形成して、ホ
ール内に上記導体ペーストを充填する。そして、そのシ
ート状成形体を複数積層圧着して積層体を作製し、その
後、窒素雰囲気あるいは水蒸気を含む窒素雰囲気中で脱
脂をおこない、ついで８００〜１０００℃の温度で焼成
し、パッケージＡとする。
【００２７】上記の如き絶縁基板１を４０〜４００℃に
おける熱膨張係数が８〜１８ｐｐｍ／℃の材料でもって
構成した場合、熱硬化性樹脂７の４０℃〜ガラス転移温
度における熱膨張係数を２０〜７０ｐｐｍ／℃にすると
よく、これにより、絶縁基板１と熱硬化性樹脂７との
間、熱硬化性樹脂７と半導体素子Ｂとの間、封止層１０
と絶縁基板１との間とに発生する応力が小さくなり、そ
れぞれの界面で剥離などが生じ難いという利点がある。
おける熱膨張係数が８〜１８ｐｐｍ／℃の材料でもって
構成した場合、熱硬化性樹脂７の４０℃〜ガラス転移温
度における熱膨張係数を２０〜７０ｐｐｍ／℃にすると
よく、これにより、絶縁基板１と熱硬化性樹脂７との
間、熱硬化性樹脂７と半導体素子Ｂとの間、封止層１０
と絶縁基板１との間とに発生する応力が小さくなり、そ
れぞれの界面で剥離などが生じ難いという利点がある。
【００２８】このような熱硬化性樹脂７にはビスフェノ
ールＡ型エポキシやノボラック型エポキシなどのエポキ
シ樹脂に少量の硬化剤を加えて、平均粒度が３〜５０μ
ｍのシリカやアルミナの粉末からなるフィラーを３０〜
９０重量％含有させたものを使用すればよい。
ールＡ型エポキシやノボラック型エポキシなどのエポキ
シ樹脂に少量の硬化剤を加えて、平均粒度が３〜５０μ
ｍのシリカやアルミナの粉末からなるフィラーを３０〜
９０重量％含有させたものを使用すればよい。
【００２９】半導体素子実装配線基板の実装構造Ｈ１ つぎに上記構成のパッケージＡを回路基板Ｃに実装した
半導体素子実装配線基板の実装構造Ｈ１を説明する。回
路基板Ｃはプリント基板などの有機樹脂としてエポキシ
樹脂、フェノール樹脂、アラミド樹脂、ポリイミド樹
脂、ポリオレフィン樹脂から選ばれる少なくとも１種の
熱硬化性樹脂を含み、さらにフィラー成分としてガラス
などを含むガラス−エポキシ樹脂、ガラス−ポリイミド
樹脂複合材料などの有機樹脂を含む材料からなる絶縁基
体１１の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎ
から選ばれた少なくとも１種の金属を含む配線層１２が
被着形成されたものである。
半導体素子実装配線基板の実装構造Ｈ１を説明する。回
路基板Ｃはプリント基板などの有機樹脂としてエポキシ
樹脂、フェノール樹脂、アラミド樹脂、ポリイミド樹
脂、ポリオレフィン樹脂から選ばれる少なくとも１種の
熱硬化性樹脂を含み、さらにフィラー成分としてガラス
などを含むガラス−エポキシ樹脂、ガラス−ポリイミド
樹脂複合材料などの有機樹脂を含む材料からなる絶縁基
体１１の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎ
から選ばれた少なくとも１種の金属を含む配線層１２が
被着形成されたものである。
【００３０】そして、回路基板Ｃの配線層１２の上に、
パッケージＡの接続端子３が半田などのロウ材を介して
電気的に接続させることで、パッケージＡが回路基板Ｃ
上に実装される。
パッケージＡの接続端子３が半田などのロウ材を介して
電気的に接続させることで、パッケージＡが回路基板Ｃ
上に実装される。
【００３１】かかるパッケージＡおよび実装構造Ｈ１に
おいて、絶縁基板１は４０〜４００℃における熱膨張係
数が８〜１８ｐｐｍ／℃の材料、とくにセラミックスで
もって構成するとよい。すなわち、通常、半導体素子Ｂ
の熱膨張係数が２〜３ｐｐｍ／℃、封止層１０の熱膨張
係数が１５〜７０ｐｐｍ／℃、回路基板Ｃの熱膨張係数
が１２〜１８ｐｐｍ／℃であることで、絶縁基板１の熱
膨張係数を８〜１８ｐｐｍ／℃に規定することで総合的
に応力が小さくなる。絶縁基板１の熱膨張係数が８ｐｐ
ｍ／℃未満である場合には、回路基板Ｃとの間の接続端
子や封止層１０に高応力が発生しやすくなり、１８ｐｐ
ｍ／℃を超えると半導体素子Ｂとの間での応力が大きく
なる傾向にある。
おいて、絶縁基板１は４０〜４００℃における熱膨張係
数が８〜１８ｐｐｍ／℃の材料、とくにセラミックスで
もって構成するとよい。すなわち、通常、半導体素子Ｂ
の熱膨張係数が２〜３ｐｐｍ／℃、封止層１０の熱膨張
係数が１５〜７０ｐｐｍ／℃、回路基板Ｃの熱膨張係数
が１２〜１８ｐｐｍ／℃であることで、絶縁基板１の熱
膨張係数を８〜１８ｐｐｍ／℃に規定することで総合的
に応力が小さくなる。絶縁基板１の熱膨張係数が８ｐｐ
ｍ／℃未満である場合には、回路基板Ｃとの間の接続端
子や封止層１０に高応力が発生しやすくなり、１８ｐｐ
ｍ／℃を超えると半導体素子Ｂとの間での応力が大きく
なる傾向にある。
【００３２】半導体素子実装配線基板の実装構造Ｈ１の
製造方法 上記構成の実装構造Ｈ１の製造工程を図２にて説明す
る。４個の実装構造Ｈ１を得るために、同図（１）に示
すようにベース基板１４の上に、半導体素子Ｂが実装さ
れた４個の絶縁基板１を配設し、それぞれの絶縁基板１
にワイヤ９を接続し、ついで同図（２）に示すように熱
硬化性樹脂１５を塗布して硬化させ、その後に破線にそ
ってカットし、同図（３）に示すように半導体素子実装
配線基板の実装構造Ｈ１を得る。
製造方法 上記構成の実装構造Ｈ１の製造工程を図２にて説明す
る。４個の実装構造Ｈ１を得るために、同図（１）に示
すようにベース基板１４の上に、半導体素子Ｂが実装さ
れた４個の絶縁基板１を配設し、それぞれの絶縁基板１
にワイヤ９を接続し、ついで同図（２）に示すように熱
硬化性樹脂１５を塗布して硬化させ、その後に破線にそ
ってカットし、同図（３）に示すように半導体素子実装
配線基板の実装構造Ｈ１を得る。
【００３３】半導体素子実装配線基板の実装構造Ｈ２ つぎに他の半導体素子実装配線基板の実装構造Ｈ２を図
３により説明する。この実装構造Ｈ２では上記半導体素
子実装配線基板の実装構造Ｈ１と製造方法が異なる。な
お、半導体素子実装配線基板の実装構造Ｈ１と同一箇所
には同一符号を付す。
３により説明する。この実装構造Ｈ２では上記半導体素
子実装配線基板の実装構造Ｈ１と製造方法が異なる。な
お、半導体素子実装配線基板の実装構造Ｈ１と同一箇所
には同一符号を付す。
【００３４】半導体素子実装配線基板の実装構造Ｈ２に
おいては、焼結前に個片化、あるいは焼結後に切断ある
いはスナップにより個片化した絶縁基板１上に半導体素
子Ｂを実装したものであって、つづけてワイヤ９をワイ
ヤーボンディングし、ワイヤ９と半導体素子Ｂとを覆う
ように熱硬化性樹脂を塗布して硬化させ、封止層１０と
なし、パッケージＡ１を構成する。このパッケージＡ１
をあらかじめ用意した回路基板Ｃの上に実装する。
おいては、焼結前に個片化、あるいは焼結後に切断ある
いはスナップにより個片化した絶縁基板１上に半導体素
子Ｂを実装したものであって、つづけてワイヤ９をワイ
ヤーボンディングし、ワイヤ９と半導体素子Ｂとを覆う
ように熱硬化性樹脂を塗布して硬化させ、封止層１０と
なし、パッケージＡ１を構成する。このパッケージＡ１
をあらかじめ用意した回路基板Ｃの上に実装する。
【００３５】半導体素子実装配線基板の実装構造Ｈ１と
半導体素子実装配線基板の実装構造Ｈ２とを対比する
に、双方の間にて封止層１０用の熱硬化性樹脂の塗布方
法に違いが生じ、これに起因して半導体素子実装配線基
板の実装構造Ｈ２の方にて使用する封止層１０の熱硬化
性樹脂の使用量が少なくなり、これにより、発生応力が
小さくなる。
半導体素子実装配線基板の実装構造Ｈ２とを対比する
に、双方の間にて封止層１０用の熱硬化性樹脂の塗布方
法に違いが生じ、これに起因して半導体素子実装配線基
板の実装構造Ｈ２の方にて使用する封止層１０の熱硬化
性樹脂の使用量が少なくなり、これにより、発生応力が
小さくなる。
【００３６】
【実施例】（例１）封止層１０に図６に示すような応力
緩和溝１３ｃを形成した半導体素子実装配線基板の実装
構造Ｈ２を作製して、耐熱サイクル試験をおこなった。
緩和溝１３ｃを形成した半導体素子実装配線基板の実装
構造Ｈ２を作製して、耐熱サイクル試験をおこなった。
【００３７】パッケージＡ１をなす絶縁基板１について
は、ガラスセラミックス（リチウム珪酸系、鉛系、ジル
コニア系等のガラスに、シリカ系、フォルステライトな
どのフィラーを加えたもの）で構成し、これによって熱
膨張係数を１１．５ｐｐｍ／℃とした。このような材料
でもって絶縁基板１を作製するに際し、９００℃の温度
で同時焼成することで、絶縁基板１の表面にはメタライ
ズ配線層２や１４４個の接続パッド６を、さらに絶縁基
板１の内部にメタライズ配線層４やビアホール導体５を
銅ペーストの印刷もしくは充填により形成し、パッケー
ジＡ１を得る。
は、ガラスセラミックス（リチウム珪酸系、鉛系、ジル
コニア系等のガラスに、シリカ系、フォルステライトな
どのフィラーを加えたもの）で構成し、これによって熱
膨張係数を１１．５ｐｐｍ／℃とした。このような材料
でもって絶縁基板１を作製するに際し、９００℃の温度
で同時焼成することで、絶縁基板１の表面にはメタライ
ズ配線層２や１４４個の接続パッド６を、さらに絶縁基
板１の内部にメタライズ配線層４やビアホール導体５を
銅ペーストの印刷もしくは充填により形成し、パッケー
ジＡ１を得る。
【００３８】ついで各接続パッド６の上に低融点半田
（Ｓｎ：Ｐｂ重量比＝６３：３７）を介して高融点半田
ボール（Ｓｎ：Ｐｂ重量比＝１０：９０、径：０．５ｍ
ｍ）を取り付けることでパッケージＡ１となした。かか
るパッケージ寸法は１３ｍｍ×１３ｍｍ×０．４ｍｍで
ある。
（Ｓｎ：Ｐｂ重量比＝６３：３７）を介して高融点半田
ボール（Ｓｎ：Ｐｂ重量比＝１０：９０、径：０．５ｍ
ｍ）を取り付けることでパッケージＡ１となした。かか
るパッケージ寸法は１３ｍｍ×１３ｍｍ×０．４ｍｍで
ある。
【００３９】上記構成のパッケージＡ１の上に８ｍｍ×
８ｍｍの半導体素子Ｂ（４０〜４００℃における熱膨張
係数が２．６ｐｐｍ／℃であるシリコン（Ｓｉ）からな
る）をビスフェノール型エポキシからなる熱硬化性樹脂
７を介して実装する。
８ｍｍの半導体素子Ｂ（４０〜４００℃における熱膨張
係数が２．６ｐｐｍ／℃であるシリコン（Ｓｉ）からな
る）をビスフェノール型エポキシからなる熱硬化性樹脂
７を介して実装する。
【００４０】その後、ワイヤ９によって接続用電極８と
メタライズ配線層２とを電気的に接続し、さらに半導体
素子Ｂおよびワイヤ９をシリカフィラーを８０重量％含
むノボラック型エポキシ樹脂からなる熱硬化性樹脂の封
止層１０（熱膨張係数：１９．５ｐｐｍ／℃）によって
被覆し封止する。
メタライズ配線層２とを電気的に接続し、さらに半導体
素子Ｂおよびワイヤ９をシリカフィラーを８０重量％含
むノボラック型エポキシ樹脂からなる熱硬化性樹脂の封
止層１０（熱膨張係数：１９．５ｐｐｍ／℃）によって
被覆し封止する。
【００４１】つづいてサイズを違えたさまざまな突起パ
ターンを備えた各種治具を塗布後の封止層１０に押し当
て、その後に硬化させ、これによって表１に示すように
応力緩和溝１３の幅と深さが異なるパッケージＡ１を作
製した。なお、封止層１０の熱硬化性樹脂の硬化後に、
回転刃やレーザーでもって応力緩和溝１３のパターンを
形成しても、双方の作成方法の違いにより特性上差があ
らわれなかった。
ターンを備えた各種治具を塗布後の封止層１０に押し当
て、その後に硬化させ、これによって表１に示すように
応力緩和溝１３の幅と深さが異なるパッケージＡ１を作
製した。なお、封止層１０の熱硬化性樹脂の硬化後に、
回転刃やレーザーでもって応力緩和溝１３のパターンを
形成しても、双方の作成方法の違いにより特性上差があ
らわれなかった。
【００４２】
【表１】
【００４３】かくして得られた各種パッケージＡ１（試
料Ｎｏ．１〜試料Ｎｏ．１３）を熱サイクル試験という
耐久テストをおこなった。試料Ｎｏ．１は応力緩和溝１
３を形成しない場合を示す。
料Ｎｏ．１〜試料Ｎｏ．１３）を熱サイクル試験という
耐久テストをおこなった。試料Ｎｏ．１は応力緩和溝１
３を形成しない場合を示す。
【００４４】熱サイクル試験は２次実装サイクル寿命と
ワイヤ電気接続性熱サイクル寿命との双方でもって測定
評価した。
ワイヤ電気接続性熱サイクル寿命との双方でもって測定
評価した。
【００４５】２次実装サイクル寿命とはパッケージＡ１
と回路基板Ｃとを電気的に接続している接続端子３の破
壊寿命であって、この接続端子３には、パッケージＡ１
と回路基板Ｃとの間の熱膨張係数差に起因し温度サイク
ル試験によって応力が発生し、それに伴う耐久性を評価
する。
と回路基板Ｃとを電気的に接続している接続端子３の破
壊寿命であって、この接続端子３には、パッケージＡ１
と回路基板Ｃとの間の熱膨張係数差に起因し温度サイク
ル試験によって応力が発生し、それに伴う耐久性を評価
する。
【００４６】ワイヤ電気接続性熱サイクル寿命とはワイ
ヤ９が断線する寿命である。すなわち、封止層１０の厚
み（量）が十分である場合には断線しないが、本発明の
ように応力緩和溝を設けることで封止層１０の厚みが小
さくなり、これにより、ワイヤ９に高い応力が発生する
が、このようなワイヤの耐久性を評価する。
ヤ９が断線する寿命である。すなわち、封止層１０の厚
み（量）が十分である場合には断線しないが、本発明の
ように応力緩和溝を設けることで封止層１０の厚みが小
さくなり、これにより、ワイヤ９に高い応力が発生する
が、このようなワイヤの耐久性を評価する。
【００４７】これらの熱サイクル試験においては、各種
パッケージＡ１を回路基板Ｃに実装したそれぞれの半導
体素子実装配線基板の実装構造Ｈ２に対し、大気の雰囲
気において−４０℃にて２５分間保持し、ついで１２５
℃にて２５分間保持することで、１サイクルとなし、そ
のようなサイクルを最高３０００回繰り返す実験をおこ
ない、そして、２次実装サイクル寿命を評価するために
パッケージＡ１と回路基板Ｃとの間の接続状態（接続端
子３の通電）を、さらに半導体素子Ｂの接続用電極８と
パッケージＡ１のメタライズ配線層２との間の接続状態
（ワイヤ９の通電）を５０サイクル毎に測定した。
パッケージＡ１を回路基板Ｃに実装したそれぞれの半導
体素子実装配線基板の実装構造Ｈ２に対し、大気の雰囲
気において−４０℃にて２５分間保持し、ついで１２５
℃にて２５分間保持することで、１サイクルとなし、そ
のようなサイクルを最高３０００回繰り返す実験をおこ
ない、そして、２次実装サイクル寿命を評価するために
パッケージＡ１と回路基板Ｃとの間の接続状態（接続端
子３の通電）を、さらに半導体素子Ｂの接続用電極８と
パッケージＡ１のメタライズ配線層２との間の接続状態
（ワイヤ９の通電）を５０サイクル毎に測定した。
【００４８】表１に示す結果から明らかなとおり、本発
明の試料Ｎｏ．２〜Ｎｏ．１３においては、いずれもヒ
ートサイクルの耐久性に優れ、すなわち、高温から低温
になると封止層１０が大きく収縮変形し、これにより、
パッケージＡ１と封止層１０との界面に高応力が発生
し、この応力によりパッケージＡ１は周辺部にて持ち上
がるような変形が生じるが、その変形によって、とくに
パッケージ周辺部に位置する接続端子３に高い応力が発
生し、その接続端子３にクラックが発生し、断線しやす
くなるが、応力緩和溝を設けたことで、封止層１０の変
形が小さくなり、接続端子３に発生する応力が低減で
き、２次実装サイクル寿命では１４００サイクル以上の
優れた特性が得られた。これに対し従来の試料Ｎｏ．１
では、１０００サイクルまでであった。また、本発明で
あれば、２次実装サイクル寿命についても１２００サイ
クル以上の特性が得られた。
明の試料Ｎｏ．２〜Ｎｏ．１３においては、いずれもヒ
ートサイクルの耐久性に優れ、すなわち、高温から低温
になると封止層１０が大きく収縮変形し、これにより、
パッケージＡ１と封止層１０との界面に高応力が発生
し、この応力によりパッケージＡ１は周辺部にて持ち上
がるような変形が生じるが、その変形によって、とくに
パッケージ周辺部に位置する接続端子３に高い応力が発
生し、その接続端子３にクラックが発生し、断線しやす
くなるが、応力緩和溝を設けたことで、封止層１０の変
形が小さくなり、接続端子３に発生する応力が低減で
き、２次実装サイクル寿命では１４００サイクル以上の
優れた特性が得られた。これに対し従来の試料Ｎｏ．１
では、１０００サイクルまでであった。また、本発明で
あれば、２次実装サイクル寿命についても１２００サイ
クル以上の特性が得られた。
【００４９】（例２）（例１）にして使用した絶縁基板
１は、ガラスセラミックスにより構成して熱膨張係数を
１１．５ｐｐｍ／℃としたが、これに代えてアルミナセ
ラミックスにより構成して熱膨張係数を６．０ｐｐｍ／
℃とした。そして、表２に示すように応力緩和溝１３の
幅と深さが異なるパッケージＡ１を作製し（試料Ｎｏ．
１４〜試料Ｎｏ．２６）、同様に２次実装サイクル寿命
とワイヤ電気接続性熱サイクル寿命を測定したところ、
表２に示すような結果が得られた。なお、試料Ｎｏ．１
４は応力緩和溝１３を形成しない場合を示す。
１は、ガラスセラミックスにより構成して熱膨張係数を
１１．５ｐｐｍ／℃としたが、これに代えてアルミナセ
ラミックスにより構成して熱膨張係数を６．０ｐｐｍ／
℃とした。そして、表２に示すように応力緩和溝１３の
幅と深さが異なるパッケージＡ１を作製し（試料Ｎｏ．
１４〜試料Ｎｏ．２６）、同様に２次実装サイクル寿命
とワイヤ電気接続性熱サイクル寿命を測定したところ、
表２に示すような結果が得られた。なお、試料Ｎｏ．１
４は応力緩和溝１３を形成しない場合を示す。
【００５０】
【表２】
【００５１】この表から明らかなとおり、本発明の試料
Ｎｏ．１５〜Ｎｏ．２６においては、いずれもヒートサ
イクルの耐久性に優れ、２次実装サイクル寿命では１１
００サイクル以上の優れた特性が得られた。これに対し
従来の試料Ｎｏ．１４では、７００サイクルまでであっ
た。また、本発明であれば、２次実装サイクル寿命につ
いても１２００サイクル以上の特性が得られた。
Ｎｏ．１５〜Ｎｏ．２６においては、いずれもヒートサ
イクルの耐久性に優れ、２次実装サイクル寿命では１１
００サイクル以上の優れた特性が得られた。これに対し
従来の試料Ｎｏ．１４では、７００サイクルまでであっ
た。また、本発明であれば、２次実装サイクル寿命につ
いても１２００サイクル以上の特性が得られた。
【００５２】（例３）（例１）においては半導体素子実
装配線基板の実装構造Ｈ２を作製したが、これに代えて
半導体素子実装配線基板の実装構造Ｈ１を作製した。た
だし、その他の構造は半導体素子実装配線基板の実装構
造Ｈ２とまったく同じにしている。そして、表３に示す
ように応力緩和溝１３の幅と深さが異なるパッケージＡ
を作製し（試料Ｎｏ．２７〜試料Ｎｏ．３９）、同様に
２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿
命を測定したところ、表３に示すような結果が得られ
た。なお、試料Ｎｏ．２７は応力緩和溝１３を形成しな
い場合を示す。
装配線基板の実装構造Ｈ２を作製したが、これに代えて
半導体素子実装配線基板の実装構造Ｈ１を作製した。た
だし、その他の構造は半導体素子実装配線基板の実装構
造Ｈ２とまったく同じにしている。そして、表３に示す
ように応力緩和溝１３の幅と深さが異なるパッケージＡ
を作製し（試料Ｎｏ．２７〜試料Ｎｏ．３９）、同様に
２次実装サイクル寿命とワイヤ電気接続性熱サイクル寿
命を測定したところ、表３に示すような結果が得られ
た。なお、試料Ｎｏ．２７は応力緩和溝１３を形成しな
い場合を示す。
【００５３】
【表３】
【００５４】この表から明らかなとおり、本発明の試料
Ｎｏ．２８〜Ｎｏ．３９においては、いずれもヒートサ
イクルの耐久性に優れ、２次実装サイクル寿命では１１
００サイクル以上の優れた特性が得られた。これに対し
従来の試料Ｎｏ．２７では、８００サイクルまでであっ
た。また、本発明であれば、２次実装サイクル寿命につ
いても１５００サイクル以上の特性が得られた。
Ｎｏ．２８〜Ｎｏ．３９においては、いずれもヒートサ
イクルの耐久性に優れ、２次実装サイクル寿命では１１
００サイクル以上の優れた特性が得られた。これに対し
従来の試料Ｎｏ．２７では、８００サイクルまでであっ
た。また、本発明であれば、２次実装サイクル寿命につ
いても１５００サイクル以上の特性が得られた。
【００５５】（例４）（例１）においては図６に示すよ
うな応力緩和溝１３ｃを形成した半導体素子実装配線基
板の実装構造Ｈ２を作製したが、これに代えて図５に示
すような応力緩和溝１３ｂを形成した半導体素子実装配
線基板の実装構造Ｈ２を作製した。ただし、その他の構
造は（例１）とまったく同じにしている。そして、表４
に示すように応力緩和溝１３ｂの幅と深さが異なるパッ
ケージＡを作製し（試料Ｎｏ．４０〜試料Ｎｏ．５
１）、同様に２次実装サイクル寿命とワイヤ電気接続性
熱サイクル寿命を測定したところ、表４に示すような結
果が得られた。
うな応力緩和溝１３ｃを形成した半導体素子実装配線基
板の実装構造Ｈ２を作製したが、これに代えて図５に示
すような応力緩和溝１３ｂを形成した半導体素子実装配
線基板の実装構造Ｈ２を作製した。ただし、その他の構
造は（例１）とまったく同じにしている。そして、表４
に示すように応力緩和溝１３ｂの幅と深さが異なるパッ
ケージＡを作製し（試料Ｎｏ．４０〜試料Ｎｏ．５
１）、同様に２次実装サイクル寿命とワイヤ電気接続性
熱サイクル寿命を測定したところ、表４に示すような結
果が得られた。
【００５６】
【表４】
【００５７】この表から明らかなとおり、いずれもヒー
トサイクルの耐久性に優れ、２次実装サイクル寿命では
１７００サイクル以上の優れた特性が得られた。また、
２次実装サイクル寿命についても１３００サイクル以上
の特性が得られた。
トサイクルの耐久性に優れ、２次実装サイクル寿命では
１７００サイクル以上の優れた特性が得られた。また、
２次実装サイクル寿命についても１３００サイクル以上
の特性が得られた。
【００５８】なお、本発明は上記実施形態例に限定され
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の変更や改良等は何ら差し支えない。たとえば、上記
実施形態例では封止層１０の表面に形成した溝を線条も
しくは破線状の応力緩和溝１３にしたが、これに代えて
ドット状の溝を多数ランダムに並べたり、線条に並べた
りしてもよい。
るものではなく、本発明の要旨を逸脱しない範囲内で種
々の変更や改良等は何ら差し支えない。たとえば、上記
実施形態例では封止層１０の表面に形成した溝を線条も
しくは破線状の応力緩和溝１３にしたが、これに代えて
ドット状の溝を多数ランダムに並べたり、線条に並べた
りしてもよい。
【００５９】
【発明の効果】以上のとおり、本発明の半導体素子実装
配線基板によれば、ワイヤおよび半導体素子を熱硬化性
樹脂からなる封止層により封止し、その封止層の表面に
複数の溝を設けたことで、その配線基板に反りが生じて
も、これに伴う応力が吸収され、その結果、高信頼性の
半導体素子実装配線基板が提供できた。
配線基板によれば、ワイヤおよび半導体素子を熱硬化性
樹脂からなる封止層により封止し、その封止層の表面に
複数の溝を設けたことで、その配線基板に反りが生じて
も、これに伴う応力が吸収され、その結果、高信頼性の
半導体素子実装配線基板が提供できた。
【００６０】また、本発明の半導体素子実装配線基板の
実装構造によれば、かかる本発明の半導体素子実装配線
基板を用いたことで、その配線基板の変形が可及的に小
さくなり、長期にわたり安定して電気的接続状態が維持
された長期信頼性の半導体素子配線基板の実装構造が提
供できた。
実装構造によれば、かかる本発明の半導体素子実装配線
基板を用いたことで、その配線基板の変形が可及的に小
さくなり、長期にわたり安定して電気的接続状態が維持
された長期信頼性の半導体素子配線基板の実装構造が提
供できた。
【図１】本発明の半導体素子実装配線基板の実装構造の
断面図である。
断面図である。
【図２】（１）、（２）および（３）は本発明の半導体
素子実装配線基板の実装構造の製造工程を示す斜視図で
ある。
素子実装配線基板の実装構造の製造工程を示す斜視図で
ある。
【図３】本発明の他の半導体素子実装配線基板の実装構
造の断面図である。
造の断面図である。
【図４】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図５】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図６】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図７】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図８】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図９】本発明の半導体素子実装配線基板の封止層に形
成した溝の模様を示す平面図である。
成した溝の模様を示す平面図である。
【図１０】本発明の半導体素子実装配線基板の封止層に
形成した溝の模様を示す平面図である。
形成した溝の模様を示す平面図である。
【図１１】本発明の半導体素子実装配線基板の封止層に
形成した溝の模様を示す平面図である。
形成した溝の模様を示す平面図である。
【図１２】本発明の半導体素子実装配線基板の封止層に
形成した溝の模様を示す平面図である。
形成した溝の模様を示す平面図である。
Ｈ１、Ｈ２ 半導体素子実装配線基板の実装構造 Ａ パッケージ Ｂ 半導体素子 Ｃ 回路基板 １ 絶縁基板 ２、４ メタライズ配線層 ３ 接続端子 ５ ビアホール導体 ６ 接続パッド ７ 熱硬化性樹脂 ８ 接続用電極 ９ ワイヤ １０ 封止層 １１ 絶縁基板 １２ 配線層 １３、１３ａ〜１３ｉ応力緩和溝
Claims (2)
- 【請求項１】絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめた半導体素子実装配線基板
において、前記封止層の表面に複数の溝を設けてなるこ
とを特徴とする半導体素子実装配線基板。 - 【請求項２】絶縁基板にメタライズ配線層を形成してな
る配線基板上に接着剤を介して半導体素子を固定し、メ
タライズ配線層と半導体素子とをワイヤによって電気的
に接続し、ワイヤおよび半導体素子を熱硬化性樹脂から
なる封止層により封止せしめた半導体素子実装配線基板
を、ガラスと合成樹脂との複合材からなる絶縁板により
構成された回路基板上に配設した半導体素子実装配線基
板の実装構造において、前記封止層の表面に複数の溝を
設けてなることを特徴とする半導体素子実装配線基板の
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05187699A JP3842478B2 (ja) | 1999-02-26 | 1999-02-26 | 半導体素子実装配線基板の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05187699A JP3842478B2 (ja) | 1999-02-26 | 1999-02-26 | 半導体素子実装配線基板の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252391A true JP2000252391A (ja) | 2000-09-14 |
| JP3842478B2 JP3842478B2 (ja) | 2006-11-08 |
Family
ID=12899093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05187699A Expired - Fee Related JP3842478B2 (ja) | 1999-02-26 | 1999-02-26 | 半導体素子実装配線基板の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3842478B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193597A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Corp | Ｉｃカード |
| CN100336208C (zh) * | 2003-06-05 | 2007-09-05 | 三洋电机株式会社 | 半导体装置 |
| JP2010177388A (ja) * | 2009-01-29 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2011253879A (ja) * | 2010-06-01 | 2011-12-15 | Nec Corp | 半導体素子及び半導体内蔵基板 |
| JP2012129437A (ja) * | 2010-12-17 | 2012-07-05 | Fujitsu Ltd | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 |
| JP2013026234A (ja) * | 2011-07-14 | 2013-02-04 | Mitsubishi Electric Corp | 半導体装置 |
-
1999
- 1999-02-26 JP JP05187699A patent/JP3842478B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336208C (zh) * | 2003-06-05 | 2007-09-05 | 三洋电机株式会社 | 半导体装置 |
| JP2007193597A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Corp | Ｉｃカード |
| JP2010177388A (ja) * | 2009-01-29 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2011253879A (ja) * | 2010-06-01 | 2011-12-15 | Nec Corp | 半導体素子及び半導体内蔵基板 |
| JP2012129437A (ja) * | 2010-12-17 | 2012-07-05 | Fujitsu Ltd | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 |
| JP2013026234A (ja) * | 2011-07-14 | 2013-02-04 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3842478B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| KR20010078174A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP4403820B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP2000188362A (ja) | 半導体素子の実装構造 | |
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2004288661A (ja) | 配線基板 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2000114424A (ja) | 半導体素子実装基板 | |
| JP4416269B2 (ja) | 電子装置 | |
| JP3784209B2 (ja) | 半導体素子搭載用の配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040713 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |