JP2000252420A - 機能部品の製造方法 - Google Patents

機能部品の製造方法

Info

Publication number
JP2000252420A
JP2000252420A JP11055782A JP5578299A JP2000252420A JP 2000252420 A JP2000252420 A JP 2000252420A JP 11055782 A JP11055782 A JP 11055782A JP 5578299 A JP5578299 A JP 5578299A JP 2000252420 A JP2000252420 A JP 2000252420A
Authority
JP
Japan
Prior art keywords
functional component
substrate
electronic circuit
manufacturing
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11055782A
Other languages
English (en)
Other versions
JP4045685B2 (ja
Inventor
Takayuki Yamada
高幸 山田
Mutsuya Takahashi
睦也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP05578299A priority Critical patent/JP4045685B2/ja
Publication of JP2000252420A publication Critical patent/JP2000252420A/ja
Application granted granted Critical
Publication of JP4045685B2 publication Critical patent/JP4045685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

(57)【要約】 【課題】 生産性の高い機能部品の製造方法を提供す
る。 【解決手段】 第1の基板10上に第1の機能部品1を
形成し、第2の基板20上に離型層3を介して第2の機
能部品2を形成し、第1の機能部品1と第2の機能部品
2を常温接合し、第2の機能部品2を第2の基板20か
ら剥離して第1の基板10側に転写する。第1の基板1
0上に第1の機能部品1と第2の機能部品2の接合体か
らなる新たな機能を有する機能部品4が形成される。従
って、第2の基板20を研磨して薄膜化するための研磨
工程等が不要になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的,機械的な
所定の機能を有する機能部品の製造方法に関し、特に、
生産性の高い機能部品の製造方法に関する。
【0002】
【従来の技術】複数の電子回路を組み合せて規模のより
大きな電子回路を構成する技術の代表的なものに3次元
回路素子(3次元LSI)の製造技術がある。この特徴
は、多層のIC層構造を実現することによって高集積化
あるいは多機能複合化が可能になることにあり、さらに
機能的要因(配線長の短さ、負荷容量の小ささ)による
高速化、大規模な並列処理が可能になることにある。こ
のような3次元LSIの従来の製造方法としては、例え
ば、文献「三次元回路素子の波及効果と将来展望に関す
る調査研究報告(平成3年10月)(財)新機能素子研
究開発協会」に示されるものがある。
【0003】図12は、その文献に示されたCUBIC
(Cumulatively Bonded IC)技
術による3次元LSIの製造方法を示す。このCUBI
C技術によれば、基板50a上に回路素子51aを形成
して1層目のデバイスを準備し、2層目以降のデバイス
は、基板50b,50c上に回路素子51b,51cを
形成した後、基板50b,50cを選択研磨により薄膜
化した後、下層の回路素子51aまたは51bに熱圧着
により接合して積層することにより、多層化された回路
素子52を形成するものである。
【0004】
【発明が解決しようとする課題】しかし、従来の3次元
LSIの製造方法によれば、厚さ数μmの回路素子を作
製するのに機械的強度を確保するための厚さ数百μmの
支持基板を使う必要があることから、回路素子の一度の
張り合わせ工程中に、回路素子の支持基板への接着、支
持基板の研磨による薄膜化、下層への張り合わせ、支持
基板の除去といった多くの工数を必要としており、生産
性が低いという問題がある。
【0005】従って、本発明の目的は、生産性の高い機
能部品の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するため、互いに異なる機能を有する第1の機能部品
と第2の機能部品を接合することにより、新たな機能を
有する機能部品を製造する方法において、第1の基板上
に前記第1の機能部品を形成し、第2の基板上に前記第
2の機能部品を形成し、前記第1の機能部品が形成され
た前記第1の基板と前記第2の機能部品が形成された前
記第2の基板とを対向させて前記第1の機能部品と前記
第2の機能部品を接合し、前記第2の機能部品を前記第
2の基板から剥離して前記第1の基板側に転写すること
を特徴とする機能部品の製造方法を提供する。上記構成
によれば、接合工程、転写工程を経ることにより、第1
の基板上に第1の機能部品と第2の機能部品の接合体か
らなる新たな機能を有する機能部品が形成される。従っ
て、第2の基板を研磨して薄膜化するための研磨工程等
が不要になる。
【0007】
【発明の実施の形態】図1(a)〜(c)は、本発明の
実施の形態に係る機能部品の製造方法を示す。
【0008】まず、同図(a)に示すように、表面に第
1の機能を有する第1の機能部品1を形成した第1の基
板10と、表面に離型層3を介して第2の機能を有する
第2の機能部品2を形成した第2の基板20を対向配置
する。
【0009】次に、同図(b)に示すように、第1の基
板10と第2の基板20をそれぞれの機能部品1,2が
向き合うように張り合わせる。張り合わせ手段として
は、熱融着や陽極接合法等が適用可能であるが、常温接
合を用いるのがより好ましい。常温接合とは、真空チャ
ンバー内でそれそれの基板10,20表面にアルゴン原
子やイオンを照射して表面を清浄化した後、圧接するこ
とにより無加熱で接合する方法である。無加熱とするこ
とにより、熱膨張率の違いによる反りや変形を回避で
き、また化合物材料の組成の変化を避けることができ
る。同図(b)は、その接合が完了した状態を示す。こ
の状態で第1の機能部品1および第2の機能部品2は、
構造的、電気的、光学的な接合が実現されている。
【0010】引き続き、同図(c)に示すように、第2
の基板20を第1の基板10から引き離すと、第2の機
能部品2は離型層3の表面から剥離し、第1の機能部品
1の表面に接合された状態で残る。すなわち、第2の機
能部品2は、第2の基板20から第1の基板10側に転
写したことになる。このように転写が実現できたのは、
第1の機能部品1と第2の機能部品2の接合強度が、離
型層3と第2の機能部品2との密着力よりも大きいから
である。この結果、第1の基板10上には第1の機能部
品1と第2の機能部品2の接合体からなる新たな機能を
有する機能部品4が形成できる。また、第2の基板20
は、研磨や破損されること無く元の状態に戻るため、再
利用が可能であり、その第2の基板20を用いて第2の
機能部品2の上に順次機能部品を接合することが可能で
ある。
【0011】上述した本製造方法によれば、本来機能を
有する薄膜領域のみを接合転写することで、薄膜化する
ための研磨工程等を省略でき、生産性が向上する。ま
た、複合化された電子部品等が薄型にできるという別の
効果もある。さらに、複雑な形状を有する機能部品を、
機能を分離した形で別々に最適なプロセスで作製した
後、それらを合体することで、プロセス上の制約が小さ
くなるという効果がある。また、第2の基板20は、再
利用が可能であるので、製造コストの低減が図れる。
【0012】
【実施例】<実施例1>図2は、本発明の実施例1に係
る3次元LSIの製造工程を示す。この実施例1は、電
子回路素子Aの作製プロセスと、電子回路素子Bの作製
プロセスと、電子回路素子Cの作製プロセスと、電子回
路素子Aに電子回路素子Bを接合転写する工程と、電子
回路素子Bに電子回路素子Cを接合転写する工程とを有
し、電子回路素子A、電子回路素子Bおよび電子回路素
子Cからなる3層構造の3次元LSIを製造するもので
ある。
【0013】以下、図2の製造工程図に従って説明す
る。
【0014】図3は、電子回路素子A111の作製プロ
セスを示す。電子回路素子A111は、通常のLSI製
造と全く同様に製造される。すなわち、Siウェハ等か
らなる第1の基板110上に、酸化膜・窒化膜等の絶縁
膜形成、ポリシリコンやAl等の配線形成、リンやボロ
ン等の不純物注入工程等を経て、所望の機能を有する電
子回路素子A111を形成する。ここで形成する回路素
子は、ロジック回路、演算回路、信号処理回路、周辺機
器の駆動回路など、さまざまな機能を有するいわゆる集
積回路がすべて適用可能である。
【0015】図4(a)〜(c)は、電子回路素子Bの
作製プロセスを示す。
【0016】まず、同図(a)に示すように、シリコン
ウェハからなる第2の基板120上にプラズマCVD
(Chemical Vapor Depositio
n)法により離型層103としてSiOF膜を厚さ1μ
m着膜するなお、SiOF膜の代わりに熱酸化膜を用い
るか、もしくはこの熱酸化膜形成後、表面をフッ素を含
むガスの放電に晒して表面をフッ化してもよい。
【0017】次に、同図(b)に示すように、LPCV
D法にてアモルファスシリコン膜やポリシリコン膜を着
膜し、必要に応じてレーザーアニール処理や熱アニール
処理を施し、結晶性の良いポリシリコン薄膜105を形
成する。
【0018】引き続き、同図(c)に示すように、ポリ
シリコン薄膜105を半導体層として通常のフォトリソ
グラフィーを用いた半導体プロセスにより、拡散層,ゲ
ート電極,層間絶縁膜等が形成されたポリシリコン薄膜
107と、ポリシリコン薄膜107の表面に形成された
Al電極106とからなる電子回路素子B112を形成
する。ここで形成する回路素子は、ロジック回路、演算
回路、信号処理回路、周辺機器の駆動回路等の様々な機
能を有するいわゆる集積回路がすべて適用可能である。
以上の工程により複数の電子回路素子が準備できた。
【0019】図5は、接合転写工程を示す。電子回路素
子A111が形成された第1の基板110、および電子
回路素子B112が形成された第2の基板120を図示
しない真空チャンバーに導入し、高真空排気した後、第
1および第2の基板110,120の表面をAr原子ビ
ームで照射し、基板110,120の表面の汚染物質や
酸化膜を除去して清浄化する。そして2つの基板11
0,120を位置決めした後圧接すると、第1および第
2の基板110,120は常温接合により強固に接合さ
れる。張り合わせの際には、アライメントマークを参照
すると正確な位置合わせが可能となる。
【0020】引き続き、第1および第2の基板110,
120を互いに引き離すと、第2の基板120上の電子
回路素子B112は、離型層103表面から剥離し、第
1の基板110上側に転写する。この時点で電子回路素
子A111と電子回路素子B112は一体となり、一体
化した電子回路素子が完成する。常温接合による接合強
度は、2つの回路素子A111,回路素子B112が通
常の使用条件の元で動作するのに十分なものである。
【0021】更に、前述した電子回路素子B112と同
様のプロセスで図示しない第3の基板上に電子回路素子
C113を形成し、第3の基板と、電子回路素子A11
1と電子回路素子B112が一体化されて形成された第
1の基板110とを上述したように常温接合する。電子
回路素子A111と一体化された電子回路素子B112
上に電子回路素子C113が接合された3次元LSIが
完成する。
【0022】図6は、その完成した3次元LSIを示
す。この3次元LSI100は、第1の基板110上に
形成された電子回路素子A111と、電子回路素子A1
11上に積層された電子回路素子B112と、電子回路
素子B112上に積層された電子回路素子C113とか
ら構成される。
【0023】なお、本実施例1では3層構造としたが、
必要によって同様な工程を繰り返して更に多層の3次元
LSIを製造することができる。
【0024】<実施例2>本発明の実施例2は、パソコ
ンやビデオムービー用液晶モニター等に用いられる液晶
表示パネルを製造するものである。
【0025】図7(a)〜(c)は、液晶表示パネルの
製造方法を示す。
【0026】まず、同図(a)に示すように、透明で安
価なガラス基板201の上に、複数の表示画素、および
これらの表示素子を駆動するアレイ状の複数のTFT
(薄膜トランジスタ)からなる第1の機能部品としての
表示部分202を形成する。TFTは大画面用には一般
にアモルファスシリコンが用いられており、アモルファ
スシリコンからなるTFTの製造方法は、広く世の中に
知られている方法をそのまま適用する。表示部分202
の周辺のガラス基板201上には、TFT駆動用配線の
実装部分(図示せず)が形成される。
【0027】次に、同図(b)に示すように、基板22
0の上に離型層203を介して第2の機能部品としての
複数の駆動用LSI221を形成する。実施例1との違
いは、各駆動用LSI221のチップサイズに電子回路
が独立していることである。駆動用LSI221は、全
数を一度に形成してもよく、1ライン毎に必要な数のも
のを形成してもよい。
【0028】以下は実施例1と同様の方法により、ガラ
ス基板201上のTFT駆動用配線の実装部分に駆動用
LSI221を常温接合により接合し、基板220から
駆動用LSI221をガラス基板201上のTFT駆動
用配線上に転写してゆく。このようにして同図(c)に
示すように、液晶表示パネルが完成する。
【0029】上述した実施例2によれば、作製された液
晶表示パネルは、実装後に厚みが従来に比べて500μ
m程薄くなるので、このパネルを用いた商品(ノートパ
ソコン等)を薄型にできる。なお、液晶表示パネルの替
わりに、プラズマディスプレイパネルやイメージセンサ
等の機能部品を第1の機能部品として用いることも可能
である。
【0030】<実施例3>図8は、本発明の実施例3に
係るインクジェットヘッドの製造工程を示す。この実施
例3は、インクを加熱するヒーターやその駆動回路等が
形成されるヒーター基板側作製プロセスと、インクが飛
び出すチャネルと呼ばれる微小ノズルが形成されるチャ
ネル基板側作製プロセスと、ヒーター基板とチャネル基
板を張り合わせる張り合わせ工程とからなり、インク液
が基板表面から垂直上方に飛び出すタイプのルーフシュ
ート型と呼ばれるインクジェットヘッドを製造するもの
である。本実施例3の場合は、第1の機能部品は、イン
クを加熱するヒーター基板であり、第2の機能部品は、
インクを導くチャンネル基板である。なお、必要に応じ
てヒーター基板およびチャンネル基板をダイシングして
個別のインクジェットヘッドに分離する工程を含む場合
もある。
【0031】以下、図8の製造工程図に従って説明す
る。
【0032】図9は、ヒーター基板側作製プロセスを示
す。ヒーター基板310の上には、制御信号に応じてイ
ンクを加熱する機能を有するインク加熱機構301が形
成される。インク加熱機構301は、インク流路308
aを形成する構造体313と、インクを加熱する発熱素
子311と、発熱素子311を制御する制御回路312
とからなる。これらは通常のLSIプロセスにて作製可
能である。必要に応じて構造体313の表面にAl、A
u、Ni等の金属をスパッタリング法等によって着膜す
る。これは、これらの金属が常温接合により接合しやす
い材料だからである。
【0033】図10(a)〜(f)は、チャネル基板側
作製プロセスを示す。
【0034】まず、同図(a)に示すように、シリコン
ウェハからなるチャネル基板320上にプラズマCVD
法により離型層303としてSiOF膜を厚さ1μm着
膜する。
【0035】引き続き、同図(b)に示すように、スピ
ンコート法によりノズル天板となるポリイミド樹脂30
5を厚さ数μmから数十μm塗布し、加熱硬化させる。
【0036】次に、同図(c)に示すように、スパッタ
リング法によりAl306を0.5μm着膜し、さらに
フォトレジストを塗布してノズルのパターンを形成す
る。このレジストパターンをマスクとしてAl306を
エッチングする。このAl306は次の工程でポリイミ
ド樹脂305をエッチングする際のマスクとなる。レジ
ストを直接マスクとすることも可能であるが、ポリイミ
ド樹脂305のエッチングの際にレジストもエッチング
されやすいので、Al306をマスクとする方が好まし
い。
【0037】次に、同図(d)に示すように、ドライエ
ッチング法にてポリイミド樹脂305をエッチングし、
インクの吐出ノズル308bを有する天板305aを形
成する。
【0038】その後、同図(e)に示すように、Al3
06のエッチングマスクを除去する7本実施例ではフォ
トリソ工程で吐出ノズルの穴あけ加工を行うため、その
形状精度が従来法に比べて格段に優れる。またドライエ
ッチング法を用いているため、ノズルの断面形状も制御
することが可能である。例えばRIE(Reactiv
e Ion Etching)のように指向性の強いエ
ッチング方式を用いれば、ストレートなノズル形状が得
られる。一方、CDE(Chemical Dry E
tching)法のように等方的なエッチング方式を用
いれば、テーパー形状のノズルが得られる。また中間的
なエッチング方法とすることにより、ノズル形状を制御
可能となる。
【0039】最後に、同図(f)に示すように、ポリイ
ミド樹脂の天板305aの表面にAl,Au,Ni等の
金属307をスパッタリング法等で着膜する。これは、
これらの金属307が常温接合により接合しやすいから
である。なお、必要に応じてこれらの金属307とポリ
イミド樹脂305との密着力を向上させるために、金属
307のスパッタリング前にポリイミド樹脂305の表
面を酸素プラズマに晒したり、密着性の良好なCr等を
下地としてコーティングしてもよい。また、必要に応じ
てチャネル基板320には位置合わせ用のアライメント
マークを形成することもある。以上の工程によりチャネ
ル基板320が準備できた。
【0040】図11(a),(b)は、接合転写工程を
示す。まず、ヒーター基板310およびチャネル基板3
20を図示しない真空チャンバーに導入し、高真空排気
した後、ヒーター基板310およびチャネル基板320
の表面をAr原子ビームで照射し、表面の汚染物質や酸
化膜を除去して清浄化する。次に、同図(a)に示すよ
うに、2つの基板310,320を位置決めした後、圧
接すると、両者は常温接合により強固に接合される。張
り合わせの際には、アライメントマークを参照すると正
確な位置合わせが可能となる。
【0041】引き続き、同図(b)に示すように、両者
を引き離すと、チャネル基板320上の天板305a
は、離型層303表面から剥離し、ヒーター基板310
側に転写する。この時点でヒーター基板310上のイン
ク流路構造体とノズル付き天板305aは一体となり、
ルーフシュート型インクジェットヘッドが完成する。常
温接合による接合強度は、ヒーターで発生する熱や圧
力、およびインクに対し十分なものである。
【0042】この実施例3によれば、吐出ノズル308
bの厚さ(天板305aの厚さ)を非常に薄く形成で
き、さらにその薄さのままヒーター基板310に転写、
一体化できるため、噴射するインク粒の制御性に優れた
インクジェットヘッドを実現できるというメリットがあ
る。
【0043】なお、実施例3では、チャネル基板320
としてシリコンウェハを用いたが、もっと安価なガラス
基板を用いてもよい。ガラス基板を用いると、チャネル
基板の裏面から可視光によりアライメントマークが観察
可能となるため、位置合わせ用の観察手段が安価なもの
となる。さらにチャネル基板320としては、フレキシ
ブルなフィルム状の基板を用いることも可能である。
【0044】
【発明の効果】以上説明した通り、本発明の機能部品の
製造方法によれば、薄膜化するための研磨工程等を省略
できるので、生産性が向上する。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の実施の形態に係る
機能部品の製造方法を示す断面図
【図2】本発明の実施例1に係る3次元LSIの製造工
程図
【図3】本発明の実施例1に係る電子回路素子Aの作製
プロセスを示す断面図
【図4】(a)〜(c)は、本発明の実施例1に係る電
子回路素子Bの作製プロセスを示す断面図
【図5】本発明の実施例1に係る接合転写工程を示す断
面図
【図6】本発明の実施例1の製造方法によって製造され
た3次元LSIの断面図
【図7】(a)〜(c)は、本発明の実施例2に係る液
晶表示パネルの製造方法を示す図
【図8】本発明の実施例3に係るインクジェットヘッド
の製造工程図
【図9】本発明の実施例3に係るヒーター基板側作製プ
ロセスを示す断面図
【図10】(a)〜(f)は、本発明の実施例3に係る
チャネル基板側作製プロセスを示す断面図
【図11】(a),(b)は、本発明の実施例3に係る
接合転写工程を示す断面図
【図12】従来の3次元LSIの製造方法を示す図
【符号の説明】
1 第1の機能部品 2 第2の機能部品 3 離型層 4 機能部品 10 第1の基板 20 第2の基板 100 3次元LSI 103 離型層 105 ポリシリコン薄膜 106 Al電極 107 ポリシリコン薄膜 110 第1の基板 111 電子回路素子A 112 電子回路素子B 113 電子回路素子C 120 第2の基板 201 表示パネル 202 表示部分 301 インク加熱機構 303 離型層 305 ポリイミド樹脂 305a 天板 306 Al 307 金属 308a インク流路 308b 吐出ノズル 310 ヒーター基板 311 発熱素子 312 制御回路 313 構造体 320 チャネル基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】互いに異なる機能を有する第1の機能部品
    と第2の機能部品を接合することにより、新たな機能を
    有する機能部品を製造する方法において、 第1の基板上に前記第1の機能部品を形成し、 第2の基板上に前記第2の機能部品を形成し、 前記第1の機能部品が形成された前記第1の基板と前記
    第2の機能部品が形成された前記第2の基板とを対向さ
    せて前記第1の機能部品と前記第2の機能部品を接合
    し、 前記第2の機能部品を前記第2の基板から剥離して前記
    第1の基板側に転写することを特徴とする機能部品の製
    造方法。
  2. 【請求項2】前記1の機能部品と前記第2の機能部品と
    の接合は、常温接合法を用いることを特徴とする請求項
    1記載の機能部品の製造方法。
  3. 【請求項3】前記第2の機能部品の形成は、離型層を介
    して行うことを特徴とする請求項1記載の機能部品の製
    造方法。
  4. 【請求項4】前記第1の機能部品および前記第2の機能
    部品は、ともに電子回路部品であることを特徴とする請
    求項1記載の機能部品の製造方法。
  5. 【請求項5】前記電子回路部品は、集積回路素子であ
    り、 前記新たな機能を有する機能部品は、3次元LSIであ
    ることを特徴とする請求項4記載の機能部品の製造方
    法。
  6. 【請求項6】一方の前記電子回路部品は、複数の画素
    と、前記複数の画素を駆動する薄膜トランジスタアレイ
    とを備えた表示部であり、 他方の前記電子回路部品は、前記薄膜トランジスタアレ
    イを駆動する複数の駆動用LSIであり、 前記新たな機能を有する機能部品は、液晶表示パネルで
    あることを特徴とする請求項4記載の機能部品の製造方
    法。
  7. 【請求項7】前記第1の機能部品および前記第2の機能
    部品は、一方が電子回路部品であり、他方は機械的構造
    体であることを特徴とする請求項1記載の機能部品の製
    造方法。
  8. 【請求項8】前記電子回路部品は、インクを加熱する機
    能を有する部品であり、 前記機械的構造体は、インク流路であり、 前記新たな機能を有する機能部品は、インクジェットヘ
    ッドであることを特徴とする請求項7記載の機能部品の
    製造方法。
JP05578299A 1999-03-03 1999-03-03 機能部品の製造方法 Expired - Fee Related JP4045685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05578299A JP4045685B2 (ja) 1999-03-03 1999-03-03 機能部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05578299A JP4045685B2 (ja) 1999-03-03 1999-03-03 機能部品の製造方法

Publications (2)

Publication Number Publication Date
JP2000252420A true JP2000252420A (ja) 2000-09-14
JP4045685B2 JP4045685B2 (ja) 2008-02-13

Family

ID=13008480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05578299A Expired - Fee Related JP4045685B2 (ja) 1999-03-03 1999-03-03 機能部品の製造方法

Country Status (1)

Country Link
JP (1) JP4045685B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088171A (ja) * 2005-09-21 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088171A (ja) * 2005-09-21 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP4045685B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
US20220208723A1 (en) Directly bonded structures
US7993973B2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US6867471B2 (en) Universal package for an electronic component with a semiconductor chip and method for producing the universal package
KR100347656B1 (ko) 3차원회로를형성하기위한방법
EP1890326A2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JPH08505010A (ja) 石英基板上の単結晶シリコン・アイランド作製方法
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
CN102741155A (zh) 结构体的制造方法和液体排出头用基板的制造方法
JP2008177182A (ja) 薄膜デバイスの製造方法
CN115145066A (zh) 硅基液晶面板及其制备方法
CN114171403B (zh) 扇出式封装方法及封装结构
CN114171407B (zh) 扇出式封装方法及封装结构
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4045685B2 (ja) 機能部品の製造方法
JPH08264796A (ja) 表示装置及びその作製方法
CN114815341A (zh) 硅基液晶面板及其制备方法
US6548386B1 (en) Method for forming and patterning film
US6310299B1 (en) Glass connector and fabricating method thereof
US7947573B2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
CN114171412B (zh) 扇出式封装方法及封装结构
JP3194822B2 (ja) 複合基板材料の製造方法
CN112968119B (zh) 芯片的转移方法
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
CN113299601A (zh) 一种多层转接板的晶圆级焊接工艺
CN113174620B (zh) 一种镀液流速加强型tsv金属柱的电镀方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees