JPH08505010A - 石英基板上の単結晶シリコン・アイランド作製方法 - Google Patents

Abstract

(57)【要約】 本発明は、単結晶アイランド（３４）を高温基板（２０）上に製作するための方法であって、これによって、例えば、アクティブ・マトリックス・ディスプレイ（１０）用の高移動性薄膜トランジスタ統合ドライバ（１３）のようなアイランド（３４）を組み込むデバイスを作るために高温処理が使用可能となる。本発明の方法は、エッチング停止層（３０）を単結晶シリコン基板（１８）に堆積させるステップと、単結晶シリコン・デバイス層（３２）をエッチング停止層（３０）に堆積させるステップと、室温で単結晶シリコン・デバイス層（３２）に石英基板（２０）を接着させるステップと、単結晶シリコン基板（１８）とエッチング停止層（３０）と単結晶シリコン・デバイス層（３２）と石英基板（２０）との縁を接着剤でシールするステップと、シリコン基板（１８）の一部と接着剤（２２）の一部を削り取るステップと、シリコン基板（１８）の残存部分をエッチング除去するステップと、接着剤（２２）の残存部分を除去するステップと、エッチング停止層（３０）をエッチング除去するステップと、単結晶シリコン・デバイス層（３２）上にアイランド（３４）を定義するために単結晶シリコン・デバイス層（３２）上にフォトレジスト・マスクを適用するステップと、単結晶シリコン・アイランド（３４）をエッチングするステップと、引き続き行う最初の非室温処理の石英基板（２０）に単結晶シリコン・アイランド（３４）を拡散接合するステップと、を基本的に含む。

Description

【発明の詳細な説明】 石英基板上の単結晶シリコン・アイランド作製方法 背景 本発明は、高解像度アクティブ・マトリックス・ディスプレイ技術分野に関す るもので、特に、高温透明基板上での高移動性単結晶シリコン薄膜トランジスタ の製作に関する。 高解像度アクティブ・マトリックス・ディスプレイは、コンピュータ、娯楽、 エレクトロニクスおよび航空宇宙工学等を含む種々の適用業務分野で必要とされ ている。関連従来技術においては、高解像度アクティブ・マトリックス・ディス プレイは、非晶質シリコン（ａ−Ｓｉ）アクティブ・マトリックス薄膜トランジ スタ（ＴＦＴ）を使用して製作され、可撓性ケーブルまたはその他の接続メカニ ズムによってディスプレイ硝子（表示画面）に接続した外部行・列ドライバを備 え持つ。外部行・列ドライバは、低解像度ディスプレイに見合った技法である従 来技術の単結晶シリコン・ウェハーを使用して作られる。その理由は、ディス プレイの解像度が増加するにつれて、相互接続数は増加し、相互接続間隔が減少 するからである。ディスプレイへの外部ドライバの相互接続は、そのような相互 接続密度の増加によって、非実際的または不可能となる。例えば、相互接続の中 心点間距離である相互接続間隔が、１５０ミクロン（０．００６インチ）になる と、外部ドライバ実装の可能性が少なくなる。光バルブ・ディスプレイは、２５ ｍｍ（１インチ）につき１,０００本（１ｐｉ）のような高解像度で、かつ ２ ５ミクロン（０．００１インチ）またはそれ以下の相互接続間隔を必要とし、そ の結果、外部ドライバへの相互接続を利用する作業はほとんど不可能となる。こ の非常に小さい相互接続間隔という問題の解決策は、行・列ドライバをディスプ レイ硝子板上に直接取り付けること、すなわち、アクティブ・マトリックス・ア レイと統合ドライバとを共用することにある。統合ドライバは、高解像度ディス プレイを可能とし、外部接続数を数千から数十に減らし、ディスプレイ・システ ムの信頼性を向上し、コストを低減する。しかし、現在のディスプレイのＳｉ ＴＦＴの低 移動性（例えば、ボルト−秒当たり１平方ｃｍ）のため、高解像度ディスプレイ 上の統合ドライバの製作は、要求される表示速度が実現しないため、実用的では ない。このような状況に対応して、ポリシリコン（ｐ−Ｓｉ）ＴＦＴが、統合ド ライバを備え持つディスプレイに対し関連従来技術分野において開発されつつあ る。ｐ−ＳｉＴＦＴの移動性は、ボルト−秒当たり約５０平方ｃｍである。ｐ− Ｓｉ ＴＦＴは、ａ−ＳｉＴＦＴに比較し、かなりすぐれた移動性を持ってはい るが、ドライバ設計に関しなお複雑な直並列アーキテクチャを必要とする。ポリ シリコンＴＦＴの「オフ」電流は、高く、従って、２個のＴＦＴは、「オフ」電 流を減少させるために直列に接続される。 更にすぐれた統合ドライバが、ボルト−秒当たり６００平方ｃｍという移動性 を持つ単結晶シリコンＴＦＴを使用して組み立てられることができる。多数のシ リコン・デバイスに匹敵する性能を持つ単結晶シリコンＴＦＴを硝子板上に作る ことができれば、性能低下の犠牲なしに統合ドライバを持つ高解像度ディスプレ イを製作することができる。 関連従来技術において、透明基板上に単結晶シリコンＴＦＴを作製するために ２つのアプローチが追求されている。一つのアプローチは、絶縁体上シリコン（ ＳＯＩ）基板にＴＦＴドライバを作製する方法で、これは、ＳＯＩ基板のドライ バ側を接着剤を持つ透明ディスプレイ基板に付着し、その後、シリコン・ウェハ ーをエッチング除去し、ドライバ層にＴＦＴを残留させる。このアプローチに関 わる主な問題は、接着剤が低温粘着性に関し信頼性が低いことと接着剤層が高電 流ドライバの性能に悪影響を及ぼすことである。 第２のアプローチは、硝子基板に、エッチング停止層を持つシリコン・ウェハ ーを静電接着し、シリコン・ウェハーとエッチング停止層を剥離することによっ て、薄膜単結晶シリコン・デバイス層を残し、硝子のひずみポイントによって指 示される低処理温度（例えば、摂氏６００度）を用いてＴＦＴを上記デバイス層 上に作製するというものである。しかし、このアプローチも、低温デバイス処理 技術の一層の開発を必要とする。本発明は、単結晶シリコンＴＦＴを透明基板上 に作るための上記２つのアプローチの欠点を克服するものである。 発明の開示 本発明が採用する方法は、エッチング停止層を持つシリコン・ウェハーに融解 石英基板を接着させ、シリコン・ウェハーとエッチング停止層を剥離することに よって、薄膜単結晶シリコン・デバイス層を残留させ、従来技術の高温装置プロ セスを使用して、アクティブ・マトリックスおよび統合ドライバのための単結晶 シリコンＴＦＴを作製する。本発明の特徴は、透明ディスプレイ基板上の高移動 性単結晶シリコンＴＦＴの開発ならびにアクティブ・マトリックス・ディスプレ イの解像度と信頼性の向上にある。本発明における基板として融解石英を使用す ることの利点は、石英が、必要なサイズと必要な表面品質の点ですぐに利用でき る材料であり、また石英が、高い化学的純度、高温許容範囲および従来技術のシ リコン集積回路処理技術との適合性を備えていることである。 図面の簡単な説明 図１は、関連従来技術のドライバとアクティブ・マトリックス・ディスプレイ のレイアウトを示す。 図２は、同一基板上の単結晶アクティブ・マトリックス・ディスプレイと単結 晶シリコン統合ドライバのレイアウトを示す。 図３は、石英基板上にシリコンで作製されたＣＭＯＳデバイスのシリコン、石 英およびその他の材料の熱膨張係数を表わすグラフである。 図４ａから４ｇは、石英基板上で単結晶ＴＦＴを作製するための一連のステッ プを示す。 図５は、石英基板上のシリコンを持つＣＭ０Ｓデバイスの断面図である。 実施例の記述 図１におけるアクティブ・マトリックス・ディスプレイ・アレイ１１は、プリ ント回路板２３上にドライバ１３を持つ。このドライバ１３は、アレイ１１と離 れて配置され可撓性コネクタ１７によってアレイ１１に接続される。この構成の いくつかの欠点は、ディスプレイの解像度と信頼性の限界にある。図２は、同一 ディスプレイ基板上に統合行ドライバ１９と列ドライバ２０を持つアクティブ・ マトリックスである本発明のディスプレイ１０を図示する。外部相互接続端子は 殆どドライバ接続の役割を持っていない。 従来技術の高温デバイス処理に関して、石英のような高温透明基板を使うこと は明きらかであるかもしれないが、図３に示されている通り石英とシリコンの膨 張係数１２と１４との間の大きい差のため、石英（ＳｉＯ₂）基板にシリコン・ ウエハーを接着することは従来可能でなかった。コーニングの７０５９硝子の膨 張係数１５は、他の材料と比較し、特に摂氏６００度近辺で、非常に異なるよう に見える。コーニング１７３３硝子基板の膨張係数１６は、シリコンの係数１４ に非常に近い。従って、シリコン・ウェハーは、低温（例えば、摂氏６００度） で、破損せずに、コーニング１７３３に接着させ、処理することできる。しかし 、シリコンが拡散または電解処理によって高温で石英に接着すると、結果として 生ずる石英−シリコン合成物は、室温への冷却の間に、石英の破砕強度を越える 温度的ストレスのため、最後には割れるか多くの断片に粉砕する。 単結晶シリコン基板表面が親水性のある状態になれば、それは室温でも石英基 板に接着できる。しかし、シリコン・ウエハーとエッチング停止層の最後の残存 部分を取りはがすための選択的エッチングが行われる前にシリコン基板の大部分 を取りはがす研磨作業を行う間、シリコン石英合成物を一体に保持するには、こ の種の接着剤の強度は、十分ではない。本発明は、この後者の作業の破壊的な面 を防止するものである。 図４ａから４ｇは、石英基板２０上での単結晶ＴＦＴの製作のための種々のス テップを図示している。最初に、図４ａで、摂氏約９００度で、厚さ約０．５５ ｍｍ（２２ミル）の薄いボロン（Ｐ−）がドープされた単結晶シリコン基板１８ 上にエッチング停止層として、厚さ２ミクロンの厚いボロン（Ｐ＋＋）がドープ されたシリコン層３０をエピタキシャル法によって堆積させる。次に、厚さ０． ６ミクロンの薄いボロン（Ｐ−）がドープされた単結晶シリコン・デバイス層が 、シリコン・エッチング停止層３０上に摂氏約９００度でエピタキシャル法によ って堆積させられる。単結晶シリコン・デバイス層３２は、真の表面に対し０． ３ミクロン以下の範囲内の薄膜表面を持つ。単結晶デバイス層３２の表面は、Ｈ₂ Ｏ₂を含む溶液で磨かれる。次に、真の表面に対し０．３ミクロン以下の範囲内 の薄膜表 面を持つ非晶質の石英基板表面２０を、単結晶デバイス層３２の磨かれた表面に 接着させる。この時、石英基板２０とシリコン・デバイス層３２との表面は酸化 水素（Ｈ−Ｏ）を介して室温で自然に接着する。図４ｂでは、接着剤２２ＥＰＯ −ＴＥＫ３０１をシリコン基板１８とエッチング停止層３０と単結晶シリコン・ デバイス層３２と石英層２０との縁（ふち）に塗布することで、単結晶シリコン ・デバイス層３２と石英層２０の接合を強固にシールする。図４ｃでは、層１８ 、３０および３２が層２０に比較しサイズの点で異なっているかまたは切り取ら れている場合の本発明の別の代替的構成を示しており、接着剤２２が、接着固め とシーリングのため上記各層に塗布されている。図４ｄでは、シリコン基板１８ の一部と接着剤２２の一部とが削り取られている。シリコン基板１８の残留部分 は、エチレンジアミン・ピロカテコール（ethylenediamine pyrocatechol）でエ ッチング除去される。接着剤２２の残留部分は、層２０、３０および３２の縁か ら物理的に除去される。エッチング停止層は、エッチング除去される。アイラン ド３４が、単結晶シリコン・デバイス層３２にフォトレジスト・マスクをあてが って形成される。次に、単結晶シリコン・アイランドの乾式エッチングが、フォ トレジスト・マスクが定めたパターンに従って、単結晶デバイス層３２の部分の イオン反応エッチングによって、実施される。単結晶シリコン・アイランド３４ が石英基板２０に摂氏約１、０００度で接着される。同時に、単結晶シリコン・ アイランド３４が、摂氏約１、０００度で、周囲酸素環境の中で熱的に酸化され 、シリコン・アイランド３４上に５００オングストロームの二酸化けい素層３６ が形成される。これらのプロセスの後、統合ドライバ用の高移動性ＴＦＴ（薄膜 トランジスタ）の製作を完了するため、関連従来技術の処理方法を用いることが できる。 上述の通り、シリコン層３２の表面を親水性を持つように調整した後、層３２ の表面は、室温で石英基板２０に接着される。シリコン層３２の表面を親水性を 持つように調整するため、ＲＣＡ社製溶液（ＲＣＡ １−１ ＮＨ₃：５ Ｈ₂Ｏ ：１ Ｈ₂Ｏ₂，または、ＲＣＡ ２−１ ＨＣ１：６ Ｈ₂Ｏ：１ Ｈ₂Ｏ₂）ま たはＨ₂ＳＯ₄とＨ₂Ｏ₂を含む溶液を使用できる。シリコン層３２と石英２０との 接合表面は、厚さ０．３ミクロン以下の平らな表面を持つ。シリコン層３２と石 英ウェハ−２０の表面が、粒子のない表面を生成するためクリーンルームで磨か れると、欠陥の ない非常に均一な接合ができあがる。このような接合の後、この合成層２４は、 図４ｂで示されるように適切な接着剤２２でふち部分でシールされる。図４ｂは 、シリコンと石英基板１８と２０とが同じサイズでふち部で研磨される状況を図 示する。図４ｃは、基板１８と２０が同じサイズでなくかつふち部での研磨がな されない場合の状況を図示する。図４ｂまたは４ｃいずれの構成をも使うことが できる。ふちシール／接着剤２２は２つの目的を果たす。第１に、接着に加えて 、ふちシール／接着剤２２は、ふちシール／接着剤２２の一部の除去を含む後続 のシリコン研磨作業の間シリコン石英基板合成面２４を手つかずにしておき、そ の結果、合成層２４が図４ｄで示されるように生成される。第２に、ふちシール ／接着剤２２は、研磨作業の間、水とその他の化学エッチング溶液が基板１８と ２０のふち部分の不適切な接着部分から接着面へしみ出ることを防止する。図４ ｃは、不適当な接着による接着面のふち部での裂け目２６を図示する。もしも水 またはエッチング溶液が接合面に進入すると、合成層２４の層間剥離が発生する 。ふちシールに使う効果的な接着剤は、Ｅｐｏｘｙ Ｔｅｃｈｎｏｌｏｇｙ社製 のＥＰＯ−ＴＥＫ３０１である。この薄いエポキシ樹脂は合成基板２４の端に注 射器を用いて塗布することができる。フォトレジストまたはその他の接着剤を、 ふちシールに使うこともできる。 図４ｅは、ふちシーリング除去およびシリコン研磨作業の後の合成物２８を示 す。残留未研磨シリコン基板１８は、エチレンジアミン・ピロカテコール（ＥＤ Ｐ）を用いて選択的にエッチング除去される。その後、エポキシのふちシールは 、機械的手段によって石英基板２０から簡単に除去される。続いて、エッチング 液１ ＨＦ：３ ＨＮＯ₃：８ＨＡｃを用いた選択的エッチングによって、（典 型的には厚さ２ミクロンの）エッチング停止層の除去が行われ、図４ｅに示され るように、（典型的には厚さ０．６ミクロンの）薄い単結晶シリコン・デバイス 層３２が残る。図４ｆには、統合ＴＦＴアクティブ・マトリックス・ディスプレ イと行・列ドライブ回路のためのシリコン・アイランドを形成するために、シリ コンデバイス層３２がフォト・リトグラフ法でパターン描きされ（イオン反応エ ッチングＲＩＥによって）乾式エッチングされた場合の結果が示されている。図 ４ｆまでの処理ステップはすべて室温で実施される。 図４ｇは、周囲酸素環境下でのシリコン・アイランド３４の高温アニーリング ／拡散接着という次工程の結果を表す。シリコン・アイランド３４を持つ石英ウ ェハ−２０は、アニーリング／酸化処理炉に置かれる。この炉内の温度は１分に つき摂氏約２０度の上昇率で、室温からおよそ摂氏１，０００度へと緩やかに上 昇勾配をたどる。炉が摂氏約５００度に達すると、乾燥酸素が炉内を循環し、ア イランド３４上に厚さ５００オングストロームの熱二酸化けい素層が形成される 。このプロセスは全部で約６０分要し、その前半２５分間で温度が５００度から １，０００度に上昇し、残り３５分間は温度は摂氏約１，０００度に維持される 。その後基板２０は炉から取り出される。図４ｇの石英体２８上のシリコンは、 摂氏１，０００度で、アニーリングされるよう加熱されるが、シリコン膜アイラ ンド３４の熱ストレスがそのサイズ、すなわち、直径または幅に比例して増加す るので、基板２０は、いかなる熱ストレスの問題も持たない。２５０×２５０ミ クロン程度の大きさのアイランド３４は、摂氏１，０００度のような非常な高温 でもストレスによる破壊的影響なしで製作できる。かくして、１０×１０ミクロ ン程度の大きさの単結晶シリコン装置のエッチングでは、高温でのシリコン膜ア イランド３４における熱ストレスは非常に小さい。 高温アニーリングプロセスによって、シリコン・アイランド３４と石英基板２ ０との接着が強化された拡散接合が生まれる。このプロセスによって、また、引 き続くＣＭＯＳデバイス処理で移植スクリーンとして使われる厚さ５００オング ストロームの熱酸化物ができあがる。拡散接合基板２８は、従来技術の高温シリ コンＣＭＯＳデバイス処理を用いて処理することができる。従来技術の高温シリ コンＣＭＯＳデバイス処理は、統合ドライバを有するアクティブ・マトリックス ・ディスプレイのため、図５で示されるように、ＮチャネルまたはＰチャネルい ずれかの単結晶シリコンＴＦＴ４０または４２を製作するために使うことができ る。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 21/306 21/336 21/762 29/786 9275−4Ｍ Ｈ０１Ｌ 21/306 Ｕ

Claims (1)

1. 【特許請求の範囲】 １．単結晶シリコン・アイランド（３４）を石英基板（２０）上に製作するた めの方法であって、 単結晶シリコン基板（１８）上にエッチング停止層（３０）を堆積させるステ ップと、 エッチング停止層（３０）上に単結晶シリコン・デバイス層（３２）を堆積さ せるステップと、 石英基板（２０）をシリコン・デバイス層（３２）に室温で接着するステップ と、 接着剤（２２）を用いて、シリコン基板（１８）とエッチング停止層（３０） と単結晶シリコン・デバイス層（３２）と石英基板（２０）との縁を強固にシー ルするステップと、 シリコン基板（１８）の一部と接着剤（２２）の一部とを削り取るステップと 、 シリコン基板（１８）の残留部分をエッチング除去するステップと、 接着剤（２２）の残留部分を除去するステップと、 エッチング停止層（３０）をエッチング除去するステップと、 アイランド３４を単結晶シリコン・デバイス層（３２）上に形成するため、フ ォトレジスト・マスクを単結晶シリコン・デバイス層（３２）に当てるステップ と、 単結晶シリコン・アイランド（３４）をエッチングするステップと、 単結晶シリコン・アイランド（３４）を石英基板（２０）に拡散接合するステ ップと、 を含む単結晶シリコン・アイランドを製作する方法。 ２．単結晶シリコン・アイランド（３４）の石英基板（２０）への上記拡散接 合が高温で実施される請求項１記載の単結晶シリコン・アイランドを製作する方 法。 ３．単結晶シリコン・アイランド（３４）の露出表面を熱酸化するステップを 更に含む請求項２記載の単結晶シリコン・アイランドを製作する方法。 ４．液晶ディスプレイのために、単結晶シリコン・アイランド（３４）上に、 アクテイブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライバ（ １３）を組み立てるステップを更に含む請求項３記載の単結晶シリコン・アイラ ンドを製作する方法。 ５．電界発光ディスプレイのために、単結晶シリコン・アイランド（３４）上 に、アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライ バ（１３）を組み立てるステップを更に含む請求項３記載の単結晶シリコン・ア イランドを製作する方法。 ６．ドット・マトリックス・ディスプレイのために、単結晶シリコン・アイラ ンド（３４）上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と統 合行・列ドライバ（１３）を組み立てるステップを更に含む請求項３記載の単結 晶シリコン・アイランドを製作する方法。 ７．単結晶シリコン・アイランド（３４）を高温基板上に室温で製作する方法 であって、 単結晶シリコン基板（１８）上にエッチング停止層（３０）を堆積させるステ ップと、 エッチング停止層（３０）上に単結晶シリコン・デバイス層（３２）を堆積さ せるステップと、 単結晶シリコン層（３２）に高温基板を接着するステップと、 シリコン基板（１８）とエッチング停止層（３０）と単結晶シリコン層（３２ ）とを高温基板にそれぞれの縁で強固にシールするステップと、 シリコン基板（１８）の一部を削り取るステップと、 シリコン基板（１８）の残留部分をエッチング除去するステップと、 接着剤（２２）を除去するステップと、 エッチング停止層（３０）をエッチング除去するステップと、 フォトレジスト・マスクを単結晶シリコン・デバイス層（３２）に当てて、ア イランド（３４）を単結晶シリコン・デバイス層（３２）上に形成するステップ と、 単結晶シリコン・アイランド（３４）をエッチングするステップと、 を含む単結晶シリコン・アイランドを製作する方法。 ８．液晶ディスプレイのために、単結晶シリコン・アイランド（３４）上に、 アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライバ（ １３）を組み立てるステップを更に含む請求項７記載の単結晶シリコン・アイラ ンドを製作する方法。 ９．電界発光ディスプレイのために、単結晶シリコン・アイランド（３４）上 に、アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライ バ（１３）を組み立てるステップを更に含む請求項７記載の単結晶シリコン・ア イランドを製作する方法。 １０．ドット・マトリックス・ディスプレイのために、単結晶シリコン・アイ ランド（３４）上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と 統合行・列ドライバ（１３）を組み立てるステップを更に含む請求項７記載の単 結晶シリコン・アイランドを製作する方法。 １１．単結晶シリコン・アイランド（３４）を高温基板上に室温で製作する方 法であって、 単結晶シリコン基板（１８）上に停止層（３０）を堆積させるステップと、 停止層（３０）上に単結晶シリコン・デバイス層（３２）を堆積させるステッ プと、 単結晶シリコン層（３２）に高温基板を接着するステップと、 シリコン基板（１８）と停止層（３０）と単結晶シリコン層（３２）とを高温 基板にそれぞれの縁で強固にシールするステップと、 シリコン基板（１８）を停止層（３０）まで削り取るステップと、 接着剤（２２）を除去するステップと、 停止層（３０）を除去するステップと、 アイランド（３４）を形成するため、マスクを単結晶シリコン・デバイス層（ ３２）に適合させるステップと、 単結晶シリコン・アイランド（３４）をエッチングするステップと、 を含む単結晶シリコン・アイランドを製作する方法。 １２．液晶ディスプレイのために、単結晶シリコン・アイランド（３４）上に 、 アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライバ（ １３）を組み立てるステップを更に含む請求項１１記載の単結晶シリコン・アイ ランドを製作する方法。 １３．電界発光ディスプレイのために、単結晶シリコン・アイランド（３４） 上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドラ イバ（１３）を組み立てるステップを更に含む請求項１１記載の単結晶シリコン ・アイランドを製作する方法。 １４．ドット・マトリックス・ディスプレイのために、単結晶シリコン・アイ ランド（３４）上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と 統合行・列ドライバ（１３）を組み立てるステップを更に含む請求項１１記載の 単結晶シリコン・アイランドを製作する方法。 １５．基板（２０）上に統合ドライバ（１３）としての高移動性薄膜トランジ スタ（４０、４２）のアイランド（３４）を製作する方法であって、 摂氏約９００度で、厚さ約２２ミルの薄いボロン（Ｐ−）がドープされた単結 晶シリコン基板（１８）上のエッチング停止層として、厚さ２ミクロンの厚いボ ロン（Ｐ＋＋）がドープされたシリコン層３０をエピタキシャル法によって堆積 させるステップと、 厚さ０．６ミクロンの薄いボロン（Ｐ−）がドープされ、真の表面に対し０． ３ミクロン以下の範囲内の薄膜表面を持つ単結晶シリコン・デバイス層（３２） を、シリコン・エッチング停止層（３０）上に摂氏約９００度でエピタキシャル 法によって堆積させるステップと、 単結晶デバイス層（３２）の表面を、Ｈ₂Ｏ₂を含む溶液で磨くステップと、 厚さ０．３ミクロン以下の平らな表面を持つ親水性石英基板（２０）を単結晶 デバイス層（３２）の磨かれた表面に室温で二酸化水素を介して接着させるステ ップと、 接着剤ＥＰＯ−ＴＥＫ３０１をシリコン基板（１８）とエッチング停止層（３ ９）と単結晶シリコン・デバイス層（３２）と石英層とのふちに塗布して、単結 晶シリコン・デバイス層（３２）と石英層との接合を強固にシールするステップ と、 シリコン基板（１８）の一部と接着剤（２２）の一部とを削り取るステップと 、 シリコン基板（１８）の残留部分をエチレンジアミン・ピロカテコールを用い てエッチング除去するステップと、 接着剤（２２）の残留部分を除去するステップと、 エッチング停止層（３０）をエッチング用腐食液を用いてエッチング除去する ステップと、 フォトレジスト・マスクを単結晶シリコン・デバイス層（３２）に当ててアイ ランドを形成するステップと、 フォトレジスト・マスクの図柄に従って、単結晶シリコン・デバイス層（３２ ）上に単結晶シリコン・アイランド（３４）をイオン反応エッチングによって乾 式エッチングするステップと、 単結晶シリコン・アイランド（３４）を石英基板（２０）に摂氏約１，０００ 度で拡散接合するステップと、 摂氏約１，０００度で周囲酸素環境下で単結晶シリコン・アイランド（３４） を高温酸化させて、シリコン・アイランド（３４）上に厚さ５００オングストロ ームの熱二酸化けい素層を形成するステップと、 を含む単結晶シリコン・アイランドを製作する方法。 １６．液晶ディスプレイのために、単結晶シリコン・アイランド（３４）上に 、アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドライバ （１３）を組み立てるステップを更に含む請求項１５記載の単結晶シリコン・ア イランドを製作する方法。 １７．電界発光ディスプレイのために、単結晶シリコン・アイランド（３４） 上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と統合行・列ドラ イバ（１３）を組み立てるステップを更に含む請求項１５記載の単結晶シリコン ・アイランドを製作する方法。 １８．ドット・マトリックス・ディスプレイのために、単結晶シリコン・アイ ランド（３４）上に、アクティブ・マトリックス・ピクセル・アレイ（１１）と 統合行・列ドライバ（１３）を組み立てるステップを更に含む請求項１５記載の 単結晶シリコン・アイランドを製作する方法。