JP2000252817A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2000252817A JP2000252817A JP11054900A JP5490099A JP2000252817A JP 2000252817 A JP2000252817 A JP 2000252817A JP 11054900 A JP11054900 A JP 11054900A JP 5490099 A JP5490099 A JP 5490099A JP 2000252817 A JP2000252817 A JP 2000252817A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- clock signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＥＭＩピークエネルギを低減することで、Ｅ
ＭＩによる悪影響を低減する。 【解決手段】 ＰＬＬ回路の電圧制御発振器ＶＣＯの入
力に設ける、位相周波数比較回路の出力から直流成分な
いしは低周波数成分を抽出するループ・フィルタＬＦ
が、抵抗Ｒ１及びＲ２と、コンデンサＣとで構成されて
いる。ノードＡから、電圧制御発振器ＶＣＯから出力さ
れるクロック信号より周波数が低い揺動変調信号を入力
することで、電圧制御発振器ＶＣＯに対する制御信号を
変化させ、電圧制御発振器ＶＣＯが出力するクロック信
号を揺動させる。これにより、スペクトルを分散し、Ｅ
ＭＩピークエネルギを低減する。
ＭＩによる悪影響を低減する。 【解決手段】 ＰＬＬ回路の電圧制御発振器ＶＣＯの入
力に設ける、位相周波数比較回路の出力から直流成分な
いしは低周波数成分を抽出するループ・フィルタＬＦ
が、抵抗Ｒ１及びＲ２と、コンデンサＣとで構成されて
いる。ノードＡから、電圧制御発振器ＶＣＯから出力さ
れるクロック信号より周波数が低い揺動変調信号を入力
することで、電圧制御発振器ＶＣＯに対する制御信号を
変化させ、電圧制御発振器ＶＣＯが出力するクロック信
号を揺動させる。これにより、スペクトルを分散し、Ｅ
ＭＩピークエネルギを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、ループ・フィルタ
（Loop Filter：ＬＦ）のグランド・ノードに変調波を
与えることで電圧制御発振器（Voltage Controlled O
scillator：ＶＣＯ）の発振周波数に揺らぎを与え、Ｅ
ＭＩ（ＥＭＩ：Electromagnetic Interference）スペ
クトルの分散を図ることができるＰＬＬ（Phase−lock
Loop）回路に関する。
（Loop Filter：ＬＦ）のグランド・ノードに変調波を
与えることで電圧制御発振器（Voltage Controlled O
scillator：ＶＣＯ）の発振周波数に揺らぎを与え、Ｅ
ＭＩ（ＥＭＩ：Electromagnetic Interference）スペ
クトルの分散を図ることができるＰＬＬ（Phase−lock
Loop）回路に関する。
【０００２】
【従来の技術】近年では、マイクロプロセッサなどの半
導体集積回路は、これを搭載するボード上のクロック信
号を入力しながら、その内部回路は該クロック信号の整
数倍又は分数倍の周波数のクロック信号で動作してい
る。このような半導体集積回路内部のクロック信号を、
外部から供給されるクロック信号から生成するために、
ＰＬＬ回路が用いられている。
導体集積回路は、これを搭載するボード上のクロック信
号を入力しながら、その内部回路は該クロック信号の整
数倍又は分数倍の周波数のクロック信号で動作してい
る。このような半導体集積回路内部のクロック信号を、
外部から供給されるクロック信号から生成するために、
ＰＬＬ回路が用いられている。
【０００３】まず基本的なＰＬＬ回路の構成とその動作
及び用途について説明する。
及び用途について説明する。
【０００４】図１に基本的なＰＬＬ回路の構成をブロッ
ク図で示す。
ク図で示す。
【０００５】本ＰＬＬ回路に電源が投入されると、ある
いは動作開始を指示する図示されない信号が入力される
と、本ＰＬＬ回路は動作を開始する。その際、電圧制御
発振器ＶＣＯは自走発振をはじめ、０ＵＴＣＬＫ端子に
クロック信号を出力する。このクロック信号ＯＵＴＣＬ
Ｋは、逓倍用の符号７の分周器ＤＩＶ（Divider）を通
り、フィードバック・クロック信号ＦＢＣＬＫとなる。
いは動作開始を指示する図示されない信号が入力される
と、本ＰＬＬ回路は動作を開始する。その際、電圧制御
発振器ＶＣＯは自走発振をはじめ、０ＵＴＣＬＫ端子に
クロック信号を出力する。このクロック信号ＯＵＴＣＬ
Ｋは、逓倍用の符号７の分周器ＤＩＶ（Divider）を通
り、フィードバック・クロック信号ＦＢＣＬＫとなる。
【０００６】位相周波数比較器ＰＦＤ（Phase＆Frequen
cy Detector）には、クロック信号ＦＢＣＬＫと共に、
周波数の基準となるクロック信号ＲＥＦＣＬＫも入力さ
れている。これら信号の位相及び周波数が、該位相周波
数比較器ＰＦＤにおいて比較される。該比較により、位
相周波数比較器ＰＦＤは、２つのクロック信号間の、位
相及び周波数の誤差を検出する。そして、該誤差に応じ
た補正信号の出力が、位相周波数比較器ＰＦＤからチャ
ージ・ポンプＣＰ（Charge Pump）に入力される。チャ
ージ・ポンプＣＰは、位相周波数比較器ＰＦＤからの入
力に応じたレベル（電圧）の補正信号を出力する。該チ
ャージ・ポンプＣＰは、誤差に応じたパルス信号である
位相周波数比較器ＰＦＤの出力を、誤差に応じたレベル
（電圧）の信号に変換する。
cy Detector）には、クロック信号ＦＢＣＬＫと共に、
周波数の基準となるクロック信号ＲＥＦＣＬＫも入力さ
れている。これら信号の位相及び周波数が、該位相周波
数比較器ＰＦＤにおいて比較される。該比較により、位
相周波数比較器ＰＦＤは、２つのクロック信号間の、位
相及び周波数の誤差を検出する。そして、該誤差に応じ
た補正信号の出力が、位相周波数比較器ＰＦＤからチャ
ージ・ポンプＣＰ（Charge Pump）に入力される。チャ
ージ・ポンプＣＰは、位相周波数比較器ＰＦＤからの入
力に応じたレベル（電圧）の補正信号を出力する。該チ
ャージ・ポンプＣＰは、誤差に応じたパルス信号である
位相周波数比較器ＰＦＤの出力を、誤差に応じたレベル
（電圧）の信号に変換する。
【０００７】ここで、符号５で示すような、位相周波数
比較器ＰＦＤ及びチャージ・ポンプＣＰの部分におい
て、電圧制御発振器ＶＣＯから得られるクロック信号Ｏ
ＵＴＣＬＫを分周しフィードバックしたクロック信号Ｆ
ＢＣＬＫと、基準のクロック信号ＲＥＦＣＬＫとの、位
相及び周波数を比較する位相周波数比較回路が構成され
ている。該位相周波数比較回路５が出力する信号、即ち
チャージ・ポンプＣＰが出力する信号は、位相及び周波
数の誤差に応じた電圧の信号である。
比較器ＰＦＤ及びチャージ・ポンプＣＰの部分におい
て、電圧制御発振器ＶＣＯから得られるクロック信号Ｏ
ＵＴＣＬＫを分周しフィードバックしたクロック信号Ｆ
ＢＣＬＫと、基準のクロック信号ＲＥＦＣＬＫとの、位
相及び周波数を比較する位相周波数比較回路が構成され
ている。該位相周波数比較回路５が出力する信号、即ち
チャージ・ポンプＣＰが出力する信号は、位相及び周波
数の誤差に応じた電圧の信号である。
【０００８】又、該信号は、ループ・フィルタＬＦ（Lo
op Filter）でＤＣ信号（ＤＣレベル）に変換され、電
圧制御発振器ＶＣＯの制御信号となる。そして該制御信
号のレベル（電圧）により、電圧制御発振器ＶＣＯは発
振周波数を変化させる。
op Filter）でＤＣ信号（ＤＣレベル）に変換され、電
圧制御発振器ＶＣＯの制御信号となる。そして該制御信
号のレベル（電圧）により、電圧制御発振器ＶＣＯは発
振周波数を変化させる。
【０００９】更に、電圧制御発振器ＶＣＯの出力する、
このように制御されるクロック信号ＯＵＴＣＬＫは、分
周器ＤＩＶに入力され、該分周器ＤＩＶはクロック信号
ＦＢＣＬＫを出力して、上述の処理を繰り返す。この一
連の動作の繰り返しによりＦＢＣＬＫの位相、及び周波
数は、クロック信号ＲＥＦＣＬＫのものと一致するよう
になる。
このように制御されるクロック信号ＯＵＴＣＬＫは、分
周器ＤＩＶに入力され、該分周器ＤＩＶはクロック信号
ＦＢＣＬＫを出力して、上述の処理を繰り返す。この一
連の動作の繰り返しによりＦＢＣＬＫの位相、及び周波
数は、クロック信号ＲＥＦＣＬＫのものと一致するよう
になる。
【００１０】
【発明が解決しようとする課題】回路内で電流が生じた
場合、その電流に依存した電磁波が輻射される。最近の
動作周波数の高速化においては、このように輻射される
電磁波により、他の電子機器が妨害を受ける度合いが増
加する傾向が知られており、大きな問題となっている。
場合、その電流に依存した電磁波が輻射される。最近の
動作周波数の高速化においては、このように輻射される
電磁波により、他の電子機器が妨害を受ける度合いが増
加する傾向が知られており、大きな問題となっている。
【００１１】特に一定の周波数のクロックを刻む回路に
おいては、輻射される電磁波の周波数スペクトルの特定
周波数において、鋭いピークが生じる。このため、悪影
響を及ぼし易いＥＭＩエネルギが大きくなり、他の機器
への妨害を引き起こしやすくなる。
おいては、輻射される電磁波の周波数スペクトルの特定
周波数において、鋭いピークが生じる。このため、悪影
響を及ぼし易いＥＭＩエネルギが大きくなり、他の機器
への妨害を引き起こしやすくなる。
【００１２】本発明は、前記従来の問題点を解決するべ
くなされたもので、ＥＭＩピークエネルギを低減するこ
とで、ＥＭＩによる悪影響を低減することができるＰＬ
Ｌ回路を提供することを目的とする。
くなされたもので、ＥＭＩピークエネルギを低減するこ
とで、ＥＭＩによる悪影響を低減することができるＰＬ
Ｌ回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、電圧制御発振
回路で信号を発振すると共に、該電圧制御発振回路から
得られる信号をフィードバックし、位相周波数比較回路
で基準信号と位相を比較するようにしたＰＬＬ回路にお
いて、前記電圧制御発振回路の入力に設ける、前記位相
周波数比較回路の出力から直流成分ないしは低周波数成
分を抽出するループフィルタ回路のグランド・ノードか
ら、前記電圧制御発振回路から出力される信号より周波
数が低い揺動変調信号を入力するようにしたことによ
り、前記課題を解決したものである。
回路で信号を発振すると共に、該電圧制御発振回路から
得られる信号をフィードバックし、位相周波数比較回路
で基準信号と位相を比較するようにしたＰＬＬ回路にお
いて、前記電圧制御発振回路の入力に設ける、前記位相
周波数比較回路の出力から直流成分ないしは低周波数成
分を抽出するループフィルタ回路のグランド・ノードか
ら、前記電圧制御発振回路から出力される信号より周波
数が低い揺動変調信号を入力するようにしたことによ
り、前記課題を解決したものである。
【００１４】又、前記ＰＬＬ回路において、前記揺動変
調信号を、ＰＬＬ回路が元々有する分周回路の信号を利
用して得るようにしたことにより、本発明を適用する際
に必要とする素子の数を低減することができる。
調信号を、ＰＬＬ回路が元々有する分周回路の信号を利
用して得るようにしたことにより、本発明を適用する際
に必要とする素子の数を低減することができる。
【００１５】更に、前記ＰＬＬ回路において、前記揺動
変調信号を、外部から供給するようにしたことにより、
外部に揺動変調信号に利用できる信号がある場合、該信
号を活用し、本発明を適用する際に必要となる素子の数
を低減することができる。
変調信号を、外部から供給するようにしたことにより、
外部に揺動変調信号に利用できる信号がある場合、該信
号を活用し、本発明を適用する際に必要となる素子の数
を低減することができる。
【００１６】以下、本発明の作用について、簡単に説明
する。
する。
【００１７】本発明では、電圧制御発振回路で信号を発
振すると共に、該電圧制御発振回路から得られる信号を
フィードバックし、位相周波数比較回路で基準信号と位
相を比較するようにしたＰＬＬ回路の特徴に注目してい
る。本発明では、電圧制御発振回路の入力に設ける、位
相周波数比較回路の出力から直流成分ないしは低周波数
成分を抽出するループフィルタ回路のグランド・ノード
から、電圧制御発振回路から出力される信号より周波数
が低い揺動変調信号を入力する。即ち、本発明において
は、ループ・フィルタ回路を、位相周波数比較回路の出
力に対して揺動変調信号を加算する加算器として用いて
いる。
振すると共に、該電圧制御発振回路から得られる信号を
フィードバックし、位相周波数比較回路で基準信号と位
相を比較するようにしたＰＬＬ回路の特徴に注目してい
る。本発明では、電圧制御発振回路の入力に設ける、位
相周波数比較回路の出力から直流成分ないしは低周波数
成分を抽出するループフィルタ回路のグランド・ノード
から、電圧制御発振回路から出力される信号より周波数
が低い揺動変調信号を入力する。即ち、本発明において
は、ループ・フィルタ回路を、位相周波数比較回路の出
力に対して揺動変調信号を加算する加算器として用いて
いる。
【００１８】これにより、ループ・フィルタのグランド
・ノードに変調波を与え、電圧制御発振器の制御信号を
揺らすことで、電圧制御発振器の発信周波数を分散さ
せ、ＥＭＩエネルギの特定周波数でのピークを低減させ
る。このように、ＥＭＩピークエネルギを低減すること
で、ＥＭＩによる悪影響を低減することができる。
・ノードに変調波を与え、電圧制御発振器の制御信号を
揺らすことで、電圧制御発振器の発信周波数を分散さ
せ、ＥＭＩエネルギの特定周波数でのピークを低減させ
る。このように、ＥＭＩピークエネルギを低減すること
で、ＥＭＩによる悪影響を低減することができる。
【００１９】クロック信号の電力のスペクトルは、多く
の高調波を含んでいる。本発明によりＰＬＬ回路が出力
するクロック信号の周波数を揺動させると、このような
高調波においては、該クロック信号の基本波に比較し
て、その周波数の揺動は大きくなり、電力のスペクトル
は幅広く分散されやすい。従って、このような高調波で
は、ＥＭＩピークエネルギが効果的に低減され、ＥＭＩ
による悪影響も効果的に低減される。
の高調波を含んでいる。本発明によりＰＬＬ回路が出力
するクロック信号の周波数を揺動させると、このような
高調波においては、該クロック信号の基本波に比較し
て、その周波数の揺動は大きくなり、電力のスペクトル
は幅広く分散されやすい。従って、このような高調波で
は、ＥＭＩピークエネルギが効果的に低減され、ＥＭＩ
による悪影響も効果的に低減される。
【００２０】
【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。
形態を詳細に説明する。
【００２１】図２は、本発明が適用された実施形態のＰ
ＬＬ回路における要部の回路図である。
ＬＬ回路における要部の回路図である。
【００２２】この図では、本実施形態における、本発明
の適用部分であるループ・フィルタＬＦが示される。該
ループ・フィルタＬＦは、抵抗Ｒ１及びＲ２と、コンデ
ンサＣとの時定数で定まる、ローパス・フィルタとして
機能する。本実施形態ではループ・フィルタＬＦとし
て、ラグ・リード型を示している。しかしながら、他の
種類のフィルタを用いても、同様の効果が得られる。
の適用部分であるループ・フィルタＬＦが示される。該
ループ・フィルタＬＦは、抵抗Ｒ１及びＲ２と、コンデ
ンサＣとの時定数で定まる、ローパス・フィルタとして
機能する。本実施形態ではループ・フィルタＬＦとし
て、ラグ・リード型を示している。しかしながら、他の
種類のフィルタを用いても、同様の効果が得られる。
【００２３】図２においてノードＡを接地し、図３のよ
うにすると、従来の図１のループ・フィルタＬＦと同等
になる。そして、図３のものを用いると、従来のＰＬＬ
回路と同じ動作をする。ノードＡは、図３から明らかな
ように、このように従来と同等に動作させる場合、グラ
ンドＧＮＤに接続されるので、グランド・ノードと呼ぶ
ことにする。
うにすると、従来の図１のループ・フィルタＬＦと同等
になる。そして、図３のものを用いると、従来のＰＬＬ
回路と同じ動作をする。ノードＡは、図３から明らかな
ように、このように従来と同等に動作させる場合、グラ
ンドＧＮＤに接続されるので、グランド・ノードと呼ぶ
ことにする。
【００２４】このノードＡとグランドＧＮＤとの間に、
図２の符号Ｂで示される、本発明で揺動変調信号と称す
る信号を入力する。該信号は、電圧制御発振器ＶＣＯか
ら出力される信号より周波数が低い信号である。該揺動
変調信号は、ＰＬＬ回路自身が発生する、もしくは外部
で生成した、所定の周波数／振幅の変調波である。
図２の符号Ｂで示される、本発明で揺動変調信号と称す
る信号を入力する。該信号は、電圧制御発振器ＶＣＯか
ら出力される信号より周波数が低い信号である。該揺動
変調信号は、ＰＬＬ回路自身が発生する、もしくは外部
で生成した、所定の周波数／振幅の変調波である。
【００２５】このように揺動変調信号を与えると、抵抗
Ｒ１及びＲ２の比に応じ、チャージ・ポンプＣＰからの
信号に揺動変調信号が加算され、電圧制御発振器ＶＣＯ
に出力する信号に変調が加えられる。加算後の、チャー
ジ・ポンプＣＰからの信号と、揺動変調信号との電圧比
は、ほぼ、｛（Ｒ２／（Ｒ１＋Ｒ２））：（Ｒ１／（Ｒ
１＋Ｒ２））｝である。又、このように揺動変調信号で
変調し制御信号を変化させることで、電圧制御発振器Ｖ
ＣＯの発信周波数を変化させ、ほぼ揺動変調信号の周波
数でクロック信号ＯＵＴＣＬＫを揺動させることができ
る。
Ｒ１及びＲ２の比に応じ、チャージ・ポンプＣＰからの
信号に揺動変調信号が加算され、電圧制御発振器ＶＣＯ
に出力する信号に変調が加えられる。加算後の、チャー
ジ・ポンプＣＰからの信号と、揺動変調信号との電圧比
は、ほぼ、｛（Ｒ２／（Ｒ１＋Ｒ２））：（Ｒ１／（Ｒ
１＋Ｒ２））｝である。又、このように揺動変調信号で
変調し制御信号を変化させることで、電圧制御発振器Ｖ
ＣＯの発信周波数を変化させ、ほぼ揺動変調信号の周波
数でクロック信号ＯＵＴＣＬＫを揺動させることができ
る。
【００２６】ＰＬＬ回路は、発振周波数をフィードバッ
ク制御するフィードバック回路である。このため、フィ
ードバックを受けて、クロック信号ＦＢＣＬＫの周波数
・位相をクロック信号ＲＥＦＣＬＫに一致させる方向
に、回路動作が作用する。このような作用は、上述した
揺動変調信号によるクロック信号ＯＵＴＣＬＫの揺動を
抑えることになる。
ク制御するフィードバック回路である。このため、フィ
ードバックを受けて、クロック信号ＦＢＣＬＫの周波数
・位相をクロック信号ＲＥＦＣＬＫに一致させる方向
に、回路動作が作用する。このような作用は、上述した
揺動変調信号によるクロック信号ＯＵＴＣＬＫの揺動を
抑えることになる。
【００２７】このような揺動を抑制する作用を低減する
ためには、ループ・フィルタＬＦの定数を重くし、チャ
ージ・ポンプＣＰの駆動能力を小さくし、フィードバッ
クの効果を弱くする必要がある。このようにフィードバ
ック効果を低下させることで、発振周波数が分散したク
ロック信号ＯＵＴＣＬＫのスペクトルが得られる。これ
によって、発振周波数が分散しているため特定の周波数
の電磁波が強く輻射されることを防ぐことが出来る。
ためには、ループ・フィルタＬＦの定数を重くし、チャ
ージ・ポンプＣＰの駆動能力を小さくし、フィードバッ
クの効果を弱くする必要がある。このようにフィードバ
ック効果を低下させることで、発振周波数が分散したク
ロック信号ＯＵＴＣＬＫのスペクトルが得られる。これ
によって、発振周波数が分散しているため特定の周波数
の電磁波が強く輻射されることを防ぐことが出来る。
【００２８】なお、本発明では、揺動変調信号をどのよ
うに得るかについて特に限定するものではない。例え
ば、該揺動変調信号を、ＰＬＬ回路の外部から供給して
もよい。あるいは、該揺動変調信号を、ＰＬＬ回路の内
部で生成してもよい。内部で生成する場合、例えば図１
の符号７Ａのように、ＰＬＬ回路の内部に新たに分周器
ＤＩＶを設けて、該分周器ＤＩＶにより揺動変調信号を
生成し、ループ・フィルタＬＦに供給してもよい。ある
いは、符号７の分周器ＤＩＶで既に分周されたクロック
信号を、更に必要なだけ分周するために、符号７Ｂのよ
うに設けた分周器ＤＩＶにより揺動変調信号を生成し、
ループ・フィルタＬＦに供給してもよい。
うに得るかについて特に限定するものではない。例え
ば、該揺動変調信号を、ＰＬＬ回路の外部から供給して
もよい。あるいは、該揺動変調信号を、ＰＬＬ回路の内
部で生成してもよい。内部で生成する場合、例えば図１
の符号７Ａのように、ＰＬＬ回路の内部に新たに分周器
ＤＩＶを設けて、該分周器ＤＩＶにより揺動変調信号を
生成し、ループ・フィルタＬＦに供給してもよい。ある
いは、符号７の分周器ＤＩＶで既に分周されたクロック
信号を、更に必要なだけ分周するために、符号７Ｂのよ
うに設けた分周器ＤＩＶにより揺動変調信号を生成し、
ループ・フィルタＬＦに供給してもよい。
【００２９】ここで、同一周波数のクロック信号ＯＵＴ
ＣＬＫから、同一周波数の揺動変調信号を得ることを前
提とする。該前提において、符号７Ａの分周器ＤＩＶに
比べ、符号７の分周器ＤＩＶも共に用いている分だけ符
号７Ｂの分周器ＤＩＶは、分周数が少なく、素子数が少
なくなる。
ＣＬＫから、同一周波数の揺動変調信号を得ることを前
提とする。該前提において、符号７Ａの分周器ＤＩＶに
比べ、符号７の分周器ＤＩＶも共に用いている分だけ符
号７Ｂの分周器ＤＩＶは、分周数が少なく、素子数が少
なくなる。
【００３０】なお、本発明において、揺動変調信号の周
波数を特に限定するものではない。該周波数は、ＰＬＬ
回路全体における、クロック信号ＯＵＴＣＬＫのフィー
ドバック制御のループゲインを考慮して決定することも
できる。又、該揺動変調信号による変調の深さ、即ちル
ープ・フィルタＬＦによる加算後の、チャージ・ポンプ
ＣＰからの信号と、揺動変調信号との電圧比を特に限定
するものではない。なお、本実施形態においては、揺動
変調信号の周波数を、クロック信号ＯＵＴＣＬＫの周波
数の（１／１０００）とした場合、ＥＭＩによる悪影響
の低減の、良好な効果が得られることが確認されてい
る。
波数を特に限定するものではない。該周波数は、ＰＬＬ
回路全体における、クロック信号ＯＵＴＣＬＫのフィー
ドバック制御のループゲインを考慮して決定することも
できる。又、該揺動変調信号による変調の深さ、即ちル
ープ・フィルタＬＦによる加算後の、チャージ・ポンプ
ＣＰからの信号と、揺動変調信号との電圧比を特に限定
するものではない。なお、本実施形態においては、揺動
変調信号の周波数を、クロック信号ＯＵＴＣＬＫの周波
数の（１／１０００）とした場合、ＥＭＩによる悪影響
の低減の、良好な効果が得られることが確認されてい
る。
【００３１】図４は、クロック信号ＯＵＴＣＬＫのスペ
クトルを示すグラフである。
クトルを示すグラフである。
【００３２】この図において、横軸は、クロック信号Ｏ
ＵＴＣＬＫの目標発振周波数を１とする、正規化された
周波数を示す。一点鎖線により、図１のＰＬＬ回路のル
ープ・フィルタＬＦに図２のものを用いた、本発明が適
用された本実施形態のスペクトルが示される。二点鎖線
により、図１のＰＬＬ回路のループ・フィルタＬＦに図
３のものを用いた、本実施形態に対する比較例のスペク
トルが示される。なお、縦軸は、該比較例におけるスペ
クトルのピークを１として正規化した、信号の電力であ
る。
ＵＴＣＬＫの目標発振周波数を１とする、正規化された
周波数を示す。一点鎖線により、図１のＰＬＬ回路のル
ープ・フィルタＬＦに図２のものを用いた、本発明が適
用された本実施形態のスペクトルが示される。二点鎖線
により、図１のＰＬＬ回路のループ・フィルタＬＦに図
３のものを用いた、本実施形態に対する比較例のスペク
トルが示される。なお、縦軸は、該比較例におけるスペ
クトルのピークを１として正規化した、信号の電力であ
る。
【００３３】この図から明らかなように、比較例に対し
て、本実施形態ではスペクトルのピーク電力が（１／
３）以下になっている。このように、本実施形態では本
発明を効果的に適用することができる。従って、ＥＭＩ
ピークエネルギを低減することで、ＥＭＩによる悪影響
を低減することができる。
て、本実施形態ではスペクトルのピーク電力が（１／
３）以下になっている。このように、本実施形態では本
発明を効果的に適用することができる。従って、ＥＭＩ
ピークエネルギを低減することで、ＥＭＩによる悪影響
を低減することができる。
【００３４】
【発明の効果】本発明によれば、ＥＭＩピークエネルギ
を低減することで、ＥＭＩによる悪影響を低減すること
ができる。まず、ＰＬＬ回路の定常動作時に、当該ＰＬ
Ｌ回路自身から輻射されるＥＭＩピークエネルギを低減
できる。更には、該ＰＬＬ回路は、多くの回路で利用さ
れるクロック信号の供給源になっていることから、同Ｐ
ＬＬ回路のクロック信号で動作する他の回路において、
各部の信号の動作周波数も揺動され、これら信号の電力
のスペクトルが分散されるため、システム全体のＥＭＩ
エネルギの低減が効果的に図られる。
を低減することで、ＥＭＩによる悪影響を低減すること
ができる。まず、ＰＬＬ回路の定常動作時に、当該ＰＬ
Ｌ回路自身から輻射されるＥＭＩピークエネルギを低減
できる。更には、該ＰＬＬ回路は、多くの回路で利用さ
れるクロック信号の供給源になっていることから、同Ｐ
ＬＬ回路のクロック信号で動作する他の回路において、
各部の信号の動作周波数も揺動され、これら信号の電力
のスペクトルが分散されるため、システム全体のＥＭＩ
エネルギの低減が効果的に図られる。
【図１】基本的なＰＬＬ回路の構成を示すブロック図
【図２】本発明が適用された実施形態のＰＬＬ回路にお
ける要部のループ・フィルタの回路図
ける要部のループ・フィルタの回路図
【図３】上記ループ・フィルタの比較例の回路図
【図４】前記実施形態のＰＬＬ回路が出力するクロック
信号のスペクトルを示すグラフ
信号のスペクトルを示すグラフ
５…位相周波数比較回路 ＰＦＤ…位相周波数比較器 ＣＰ…チャージ・ポンプ ＬＦ…ループ・フィルタ ＶＣＯ…電圧制御発振器 ＤＩＶ…分周器 Ｒ１、Ｒ２…抵抗 Ｃ…コンデンサ
Claims (3)
- 【請求項１】電圧制御発振回路で信号を発振すると共
に、該電圧制御発振回路から得られる信号をフィードバ
ックし、位相周波数比較回路で基準信号と位相を比較す
るようにしたＰＬＬ回路において、 前記電圧制御発振回路の入力に設ける、前記位相周波数
比較回路の出力から直流成分ないしは低周波数成分を抽
出するループフィルタ回路のグランド・ノードから、前
記電圧制御発振回路から出力される信号より周波数が低
い揺動変調信号を入力するようにしたことを特徴とする
ＰＬＬ回路。 - 【請求項２】請求項１に記載のＰＬＬ回路において、 前記揺動変調信号を、ＰＬＬ回路が元々有する分周回路
の信号を利用して得るようにしたことを特徴とするＰＬ
Ｌ回路。 - 【請求項３】請求項１に記載のＰＬＬ回路において、 前記揺動変調信号を、外部から供給するようにしたこと
を特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054900A JP2000252817A (ja) | 1999-03-03 | 1999-03-03 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054900A JP2000252817A (ja) | 1999-03-03 | 1999-03-03 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252817A true JP2000252817A (ja) | 2000-09-14 |
Family
ID=12983491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11054900A Pending JP2000252817A (ja) | 1999-03-03 | 1999-03-03 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252817A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020074980A (ko) * | 2001-03-23 | 2002-10-04 | (주)네오마이크로스 | 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 |
| KR100374648B1 (ko) * | 2001-06-28 | 2003-03-03 | 삼성전자주식회사 | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 |
| US6703902B2 (en) | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
| WO2005083887A1 (ja) * | 2004-02-27 | 2005-09-09 | Sanyo Electric Co., Ltd. | Ｐｌｌ回路 |
| US7224349B2 (en) | 2002-06-18 | 2007-05-29 | Seiko Epson Corporation | Electronic apparatus |
-
1999
- 1999-03-03 JP JP11054900A patent/JP2000252817A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020074980A (ko) * | 2001-03-23 | 2002-10-04 | (주)네오마이크로스 | 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 |
| KR100374648B1 (ko) * | 2001-06-28 | 2003-03-03 | 삼성전자주식회사 | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 |
| US6703902B2 (en) | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
| US7224349B2 (en) | 2002-06-18 | 2007-05-29 | Seiko Epson Corporation | Electronic apparatus |
| WO2005083887A1 (ja) * | 2004-02-27 | 2005-09-09 | Sanyo Electric Co., Ltd. | Ｐｌｌ回路 |
| US8031015B2 (en) | 2004-02-27 | 2011-10-04 | Sanyo Electric Co., Ltd. | Phase-locked loop circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU637237B2 (en) | Frequency synthesizer | |
| US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
| US6046646A (en) | Modulation of a phase locked loop for spreading the spectrum of an output clock signal | |
| US6594330B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscillator | |
| JP4472067B2 (ja) | 周波数ステアリングを伴う位相検出器 | |
| US6496556B1 (en) | Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
| CN111294043B (zh) | 一种基于pll的自动恢复外部时钟的系统 | |
| CN1322403A (zh) | 锁相环频率产生电路以及使用该电路的接收器 | |
| KR20030017528A (ko) | 선형 데드-밴드-프리 디지털 위상 검출 | |
| US7167059B2 (en) | Circuit for generating spread spectrum clock | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US20070133729A1 (en) | Spread ratio fixing circuit and method for generating spread spectrum clock | |
| JP3001575B1 (ja) | クロックディザリング回路を用いたｐｌｌ回路 | |
| JP2009016973A (ja) | シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| CN114826254B (zh) | 一种锁相环电路、本地振荡器及电子设备 | |
| US5339049A (en) | Ultra low noise frequency divider/multiplier | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |