JP2000259290A - 周辺機器の電源状態表示装置 - Google Patents
周辺機器の電源状態表示装置Info
- Publication number
- JP2000259290A JP2000259290A JP11063568A JP6356899A JP2000259290A JP 2000259290 A JP2000259290 A JP 2000259290A JP 11063568 A JP11063568 A JP 11063568A JP 6356899 A JP6356899 A JP 6356899A JP 2000259290 A JP2000259290 A JP 2000259290A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- level
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 コンピュータの電源オフ時に周辺機器の電源
状態を表示する装置を提供する。 【解決手段】 周辺機器が接続されるコンピュータ本体
の電源オフ時に周辺機器の電源状態を検出し、その検出
結果に基づき周辺機器の電源状態を表示するようにし
た。
状態を表示する装置を提供する。 【解決手段】 周辺機器が接続されるコンピュータ本体
の電源オフ時に周辺機器の電源状態を検出し、その検出
結果に基づき周辺機器の電源状態を表示するようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータに接
続されて使用される周辺機器の電源状態を表示する電源
状態表示装置に関するものである。
続されて使用される周辺機器の電源状態を表示する電源
状態表示装置に関するものである。
【０００２】
【従来の技術】パーソナルコンピュータが普及している
が、斯かるコンピュータにはプリンター等の周辺機器が
接続されて使用される場合が多い。斯かる周辺機器は電
源のオンオフを制御する電源スイッチを備えており、コ
ンピュータ本体の電源スイッチのオンオフに関係なく電
源のオンオフ動作を行なうように構成されている。
が、斯かるコンピュータにはプリンター等の周辺機器が
接続されて使用される場合が多い。斯かる周辺機器は電
源のオンオフを制御する電源スイッチを備えており、コ
ンピュータ本体の電源スイッチのオンオフに関係なく電
源のオンオフ動作を行なうように構成されている。
【０００３】
【発明が解決しようとする課題】コンピュータと周辺機
器を接続して使用した後、コンピュータの電源をオフ状
態にするが周辺機器の電源を切り忘れることがある。こ
の場合には周辺機器が長時間通電された状態になるの
で、消費電力が無駄になるだけでなく周辺機器の寿命が
短くなり、また発熱による火災発生の危険性がある。更
に周辺機器よりコンピュータにインターフェイスを介し
てリーク電流が流れ、コンピュータ本体内の回路が損傷
するという問題があった。
器を接続して使用した後、コンピュータの電源をオフ状
態にするが周辺機器の電源を切り忘れることがある。こ
の場合には周辺機器が長時間通電された状態になるの
で、消費電力が無駄になるだけでなく周辺機器の寿命が
短くなり、また発熱による火災発生の危険性がある。更
に周辺機器よりコンピュータにインターフェイスを介し
てリーク電流が流れ、コンピュータ本体内の回路が損傷
するという問題があった。
【０００４】本発明は、斯かる問題を解決した周辺機器
の電源状態表示装置を提供しようとするものである。
の電源状態表示装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明は、周辺機器が接
続されるコンピュータ本体の電源オフ時に周辺機器の電
源状態を検出し、その検出結果に基づき周辺機器の電源
状態を表示するようにしたものである。
続されるコンピュータ本体の電源オフ時に周辺機器の電
源状態を検出し、その検出結果に基づき周辺機器の電源
状態を表示するようにしたものである。
【０００６】
【実施例】図１は本発明の一実施例を示す回路図、図２
及び図３は本発明の動作を説明するためのタイムチャー
ト図である。
及び図３は本発明の動作を説明するためのタイムチャー
ト図である。
【０００７】図１において、１はコンピュータ本体に組
込まれているシステム制御回路であり、キーボード（図
示せず）より入力される信号に基づいて各種の演算処理
動作を行なうように構成されている。２は前記システム
制御回路１より出力される信号に基づいて表示動作を行
なう表示装置、３は前記システム制御回路１に接続され
ているとともに信号の入出力動作を制御する入出力制御
回路、４は周辺機器であるプリンター等が接続される入
出力端子であり、前記入出力制御回路３と複数の線路に
て接続されている。５は前記入出力制御回路３と入出力
端子４との間の各線路内に挿入接続されている信号制御
スイッチであり、制御端子５ａにＨ（高い）レベルの信
号が印加された状態にあるとき閉成された状態になるよ
うに構成されている。
込まれているシステム制御回路であり、キーボード（図
示せず）より入力される信号に基づいて各種の演算処理
動作を行なうように構成されている。２は前記システム
制御回路１より出力される信号に基づいて表示動作を行
なう表示装置、３は前記システム制御回路１に接続され
ているとともに信号の入出力動作を制御する入出力制御
回路、４は周辺機器であるプリンター等が接続される入
出力端子であり、前記入出力制御回路３と複数の線路に
て接続されている。５は前記入出力制御回路３と入出力
端子４との間の各線路内に挿入接続されている信号制御
スイッチであり、制御端子５ａにＨ（高い）レベルの信
号が印加された状態にあるとき閉成された状態になるよ
うに構成されている。
【０００８】６は前記入出力制御回路３と入出力端子４
との間の各線路と電源との間に接続されているプルアッ
プ抵抗、７は前記プルアップ抵抗６と電源との間に挿入
接続されている検出用制御スイッチであり、制御端子７
ａにＨレベルの信号が印加された状態にあるとき閉成さ
れた状態になるように構成されている。斯かる構成にお
いて、前記信号制御スイッチ５の制御端子５ａ及び検出
用制御スイッチ７の制御端子７ａは前記システム制御回
路１に設けられている制御信号出力端子１ａに接続され
ている。
との間の各線路と電源との間に接続されているプルアッ
プ抵抗、７は前記プルアップ抵抗６と電源との間に挿入
接続されている検出用制御スイッチであり、制御端子７
ａにＨレベルの信号が印加された状態にあるとき閉成さ
れた状態になるように構成されている。斯かる構成にお
いて、前記信号制御スイッチ５の制御端子５ａ及び検出
用制御スイッチ７の制御端子７ａは前記システム制御回
路１に設けられている制御信号出力端子１ａに接続され
ている。
【０００９】８はセット端子Ｓ、リセット端子Ｒ＃及び
出力端子Ｑを備えたフリップフロップ回路であり、セッ
ト端子Ｓは前記システム制御回路１に設けられている検
出信号出力端子１ｂに接続され、リセット端子Ｒ＃は前
記プルアップ抵抗６と検出用制御スイッチ７との共通接
続点に接続され、出力端子Ｑは前記システム制御回路１
に設けられている検出信号入力端子１ｃに接続されてい
る。９は前記リセット端子Ｒ＃と接地間に接続されてい
る定電圧ダイオードであり、該リセット端子Ｒ＃に入力
される電圧を抑える作用を成すものである。
出力端子Ｑを備えたフリップフロップ回路であり、セッ
ト端子Ｓは前記システム制御回路１に設けられている検
出信号出力端子１ｂに接続され、リセット端子Ｒ＃は前
記プルアップ抵抗６と検出用制御スイッチ７との共通接
続点に接続され、出力端子Ｑは前記システム制御回路１
に設けられている検出信号入力端子１ｃに接続されてい
る。９は前記リセット端子Ｒ＃と接地間に接続されてい
る定電圧ダイオードであり、該リセット端子Ｒ＃に入力
される電圧を抑える作用を成すものである。
【００１０】以上の如く本発明は構成されており、次に
斯かる回路の動作について、図２に示すタイムチャート
図を参照して説明する。
斯かる回路の動作について、図２に示すタイムチャート
図を参照して説明する。
【００１１】コンピュータ及び入出力端子４に接続され
ている周辺機器とを使用している状態では、本体及び周
辺機器に設けられている電源スイッチは共にオン状態に
ある。システム制御回路１による制御動作が行なわれる
結果、表示装置２に演算処理結果等が表示されると共に
前記システム制御回路１に設けられている制御信号出力
端子１ａにはＨレベルの信号が出力された状態にある。
従って、前記入出力制御回路３と入出力端子４との間の
各線路内に挿入接続されている制御スイッチ５は閉成状
態にあり、プルアップ抵抗６と電源との間に挿入接続さ
れている検出用制御スイッチ７は閉成状態にある。
ている周辺機器とを使用している状態では、本体及び周
辺機器に設けられている電源スイッチは共にオン状態に
ある。システム制御回路１による制御動作が行なわれる
結果、表示装置２に演算処理結果等が表示されると共に
前記システム制御回路１に設けられている制御信号出力
端子１ａにはＨレベルの信号が出力された状態にある。
従って、前記入出力制御回路３と入出力端子４との間の
各線路内に挿入接続されている制御スイッチ５は閉成状
態にあり、プルアップ抵抗６と電源との間に挿入接続さ
れている検出用制御スイッチ７は閉成状態にある。
【００１２】まず、周辺機器の電源がオン状態にあると
きにコンピュータの電源オフ動作を行なう場合の動作に
ついて、図２を参照して説明する。Ｔ１はコンピュータ
本体の電源スイッチをオン状態にした時点を示すもので
あり、システム制御回路１の制御信号出力端子１ａにＨ
レベルの信号が出力されるので信号制御スイッチ５及び
検出用制御スイッチ７が閉成状態になる。従って、斯か
る状態にあるときには前記検出用制御スイッチ７を通し
てフリップフロップ回路８のＲ＃端子にＨレベルの信号
が印加された状態になる。
きにコンピュータの電源オフ動作を行なう場合の動作に
ついて、図２を参照して説明する。Ｔ１はコンピュータ
本体の電源スイッチをオン状態にした時点を示すもので
あり、システム制御回路１の制御信号出力端子１ａにＨ
レベルの信号が出力されるので信号制御スイッチ５及び
検出用制御スイッチ７が閉成状態になる。従って、斯か
る状態にあるときには前記検出用制御スイッチ７を通し
てフリップフロップ回路８のＲ＃端子にＨレベルの信号
が印加された状態になる。
【００１３】斯かる状態において、コンピュータの各種
の演算処理動作が行なわれるが、Ｔ２時点で電源オフ操
作を行なうと、まず、システム制御回路１の制御信号出
力端子１ａの信号レベルがＨレベルよりＬ（低い）レベ
ルに反転した後、Ｔ３時点でシステム制御回路１の検出
信号出力端子１ｂにＨレベルの信号が所定時間出力され
る。斯かる信号がフリップフロップ回路８のセット端子
Ｓに印加されるが、このとき、検出用制御スイッチ７は
開放状態に反転復帰しているため、コンピュータからの
Ｈレベルの信号がフリップフロップ回路８のＲ＃端子に
印加されることはない。しかしながら、周辺機器の電源
スイッチがオフに切換られていないので、入出力端子４
及びプルアップ抵抗６を介してフリップフロップ回路８
のＲ＃端子にＨレベルの信号が印加された状態にある。
従って、前記フリップフロップ回路８が反転動作し、そ
の結果、出力端子Ｑの信号レベルがＬレベルよりＨレベ
ルに反転する。
の演算処理動作が行なわれるが、Ｔ２時点で電源オフ操
作を行なうと、まず、システム制御回路１の制御信号出
力端子１ａの信号レベルがＨレベルよりＬ（低い）レベ
ルに反転した後、Ｔ３時点でシステム制御回路１の検出
信号出力端子１ｂにＨレベルの信号が所定時間出力され
る。斯かる信号がフリップフロップ回路８のセット端子
Ｓに印加されるが、このとき、検出用制御スイッチ７は
開放状態に反転復帰しているため、コンピュータからの
Ｈレベルの信号がフリップフロップ回路８のＲ＃端子に
印加されることはない。しかしながら、周辺機器の電源
スイッチがオフに切換られていないので、入出力端子４
及びプルアップ抵抗６を介してフリップフロップ回路８
のＲ＃端子にＨレベルの信号が印加された状態にある。
従って、前記フリップフロップ回路８が反転動作し、そ
の結果、出力端子Ｑの信号レベルがＬレベルよりＨレベ
ルに反転する。
【００１４】前記フリップフロップ回路８の出力端子Ｑ
の信号レベルがＨレベルに反転するとシステム制御回路
１に設けられている検出信号入力端子１ｃにＨレベルの
信号が入力されることになる。
の信号レベルがＨレベルに反転するとシステム制御回路
１に設けられている検出信号入力端子１ｃにＨレベルの
信号が入力されることになる。
【００１５】斯かる信号がシステム制御回路１に入力さ
れると、該システム制御回路１は周辺機器の電源スイッ
チがオフされない状態でコンピュータの電源オフ操作が
行なわれたと判断し、表示装置２に周辺機器の電源スイ
ッチがオフされていないことを表示する。従って、使用
者は周辺機器の電源スイッチがオフされていないことを
認識することができ、周辺機器の電源スイッチをオフす
る操作を行なうことになる。
れると、該システム制御回路１は周辺機器の電源スイッ
チがオフされない状態でコンピュータの電源オフ操作が
行なわれたと判断し、表示装置２に周辺機器の電源スイ
ッチがオフされていないことを表示する。従って、使用
者は周辺機器の電源スイッチがオフされていないことを
認識することができ、周辺機器の電源スイッチをオフす
る操作を行なうことになる。
【００１６】Ｔ４時点が周辺機器の電源スイッチをオフ
したときを示すものであり、周辺機器から入出力端子４
及びプルアップ抵抗６を介してフリップフロップ回路８
のＲ＃端子に印加されていたＨレベルの信号が消滅す
る。その結果、前記フリップフロップ回路８が反転動作
し、出力端子Ｑの信号レベルがＨレベルよりＬレベルに
反転する。斯かるＬレベルの信号がシステム制御回路１
に設けられている検出信号入力端子１ｃに入力されるこ
とになる。
したときを示すものであり、周辺機器から入出力端子４
及びプルアップ抵抗６を介してフリップフロップ回路８
のＲ＃端子に印加されていたＨレベルの信号が消滅す
る。その結果、前記フリップフロップ回路８が反転動作
し、出力端子Ｑの信号レベルがＨレベルよりＬレベルに
反転する。斯かるＬレベルの信号がシステム制御回路１
に設けられている検出信号入力端子１ｃに入力されるこ
とになる。
【００１７】斯かる信号がシステム制御回路１に入力さ
れると、該システム制御回路１は周辺機器の電源スイッ
チがオフされたと判断し、表示装置２に表示されていた
警報表示を消去するとともにコンピュータの電源処理動
作を行なうことになる。
れると、該システム制御回路１は周辺機器の電源スイッ
チがオフされたと判断し、表示装置２に表示されていた
警報表示を消去するとともにコンピュータの電源処理動
作を行なうことになる。
【００１８】周辺機器の電源スイッチをオフさせない状
態でコンピュータの電源オフ操作を行なった場合の動作
は以上の如く行なわれるが、次に周辺機器の電源スイッ
チをオフさせた状態でコンピュータの電源オフ操作を行
なった場合の動作について図３を参照して説明する。
態でコンピュータの電源オフ操作を行なった場合の動作
は以上の如く行なわれるが、次に周辺機器の電源スイッ
チをオフさせた状態でコンピュータの電源オフ操作を行
なった場合の動作について図３を参照して説明する。
【００１９】Ｔ１はコンピュータ本体の電源スイッチを
オン状態にした時点を示すものであり、システム制御回
路１の制御信号出力端子１ａにＨレベルの信号が出力さ
れるので信号制御スイッチ５及び検出用制御スイッチ７
が閉成状態になる。従って、斯かる状態にあるときには
前記検出用制御スイッチ７を通してフリップフロップ回
路８のＲ＃端子にＨレベルの信号が印加された状態にな
る。
オン状態にした時点を示すものであり、システム制御回
路１の制御信号出力端子１ａにＨレベルの信号が出力さ
れるので信号制御スイッチ５及び検出用制御スイッチ７
が閉成状態になる。従って、斯かる状態にあるときには
前記検出用制御スイッチ７を通してフリップフロップ回
路８のＲ＃端子にＨレベルの信号が印加された状態にな
る。
【００２０】斯かる状態において、コンピュータの各種
の演算処理動作が行なわれるが、Ｔ２は周辺機器の電源
スイッチをオフした時点である。周辺機器の電源スイッ
チをオフにしても検出用制御スイッチ７が閉成状態にあ
るため、フリップフロップ回路８のＲ＃端子にＨレベル
の信号が印加された状態にある。
の演算処理動作が行なわれるが、Ｔ２は周辺機器の電源
スイッチをオフした時点である。周辺機器の電源スイッ
チをオフにしても検出用制御スイッチ７が閉成状態にあ
るため、フリップフロップ回路８のＲ＃端子にＨレベル
の信号が印加された状態にある。
【００２１】斯かる状態において、Ｔ３時点でコンピュ
ータの電源オフ操作を行なうと、前述したようにシステ
ム制御回路１の制御信号出力端子１ａの信号レベルがＨ
レベルよりＬレベルに反転した後、Ｔ４時点でシステム
制御回路１の検出信号出力端子１ｂにＨレベルの信号が
所定時間出力される。斯かる信号がフリップフロップ回
路８のセット端子Ｓに印加されるが、このとき、検出用
制御スイッチ７は開放状態に反転復帰しているため、コ
ンピュータからのＨレベルの信号がフリップフロップ回
路８のＲ＃端子に印加されることはない。また、周辺機
器の電源スイッチがオフに切換られているので、入出力
端子４及びプルアップ抵抗６を介してフリップフロップ
回路８のＲ＃端子にＨレベルの信号が印加されることは
ない。従って、前記フリップフロップ回路８が反転動作
することはなく、出力端子Ｑの信号レベルはがＬレベル
よりＨレベルに反転することはない。
ータの電源オフ操作を行なうと、前述したようにシステ
ム制御回路１の制御信号出力端子１ａの信号レベルがＨ
レベルよりＬレベルに反転した後、Ｔ４時点でシステム
制御回路１の検出信号出力端子１ｂにＨレベルの信号が
所定時間出力される。斯かる信号がフリップフロップ回
路８のセット端子Ｓに印加されるが、このとき、検出用
制御スイッチ７は開放状態に反転復帰しているため、コ
ンピュータからのＨレベルの信号がフリップフロップ回
路８のＲ＃端子に印加されることはない。また、周辺機
器の電源スイッチがオフに切換られているので、入出力
端子４及びプルアップ抵抗６を介してフリップフロップ
回路８のＲ＃端子にＨレベルの信号が印加されることは
ない。従って、前記フリップフロップ回路８が反転動作
することはなく、出力端子Ｑの信号レベルはがＬレベル
よりＨレベルに反転することはない。
【００２２】従って、前記システム制御回路１に設けら
れている検出信号入力端子１ｃにＨレベルの信号が入力
されることはないので、該システム制御回路１は周辺機
器の電源スイッチがオフされている状態でコンピュータ
の電源オフ操作が行なわれたと判断し、コンピュータの
電源処理動作を行なうことになる。
れている検出信号入力端子１ｃにＨレベルの信号が入力
されることはないので、該システム制御回路１は周辺機
器の電源スイッチがオフされている状態でコンピュータ
の電源オフ操作が行なわれたと判断し、コンピュータの
電源処理動作を行なうことになる。
【００２３】尚、本実施例では周辺機器の電源スイッチ
のオンオフ状態の検出をフリップフロップ回路を使用し
て行なうようにしたが、ＡＮＤ回路等の論理素子を利用
して構成することもできる。
のオンオフ状態の検出をフリップフロップ回路を使用し
て行なうようにしたが、ＡＮＤ回路等の論理素子を利用
して構成することもできる。
【００２４】
【発明の効果】本発明は、コンピュータに接続されて使
用される周辺機器の電源スイッチをオフにさせない状態
でコンピュータの電源オフ操作を行なった場合に周辺機
器の電源状態を表示するようにしたので、例えば、電源
スイッチがオフさていないことを警告表示するようにす
ると周辺機器の電源オフ操作を確実に行わせることがで
きる。それ故、本発明によれば周辺機器が長時間通電さ
れた状態になることを防止することができ、その結果、
消費電力の浪費を防ぐことができるだけでなく、発熱に
よる火災の発生を防止することができる。
用される周辺機器の電源スイッチをオフにさせない状態
でコンピュータの電源オフ操作を行なった場合に周辺機
器の電源状態を表示するようにしたので、例えば、電源
スイッチがオフさていないことを警告表示するようにす
ると周辺機器の電源オフ操作を確実に行わせることがで
きる。それ故、本発明によれば周辺機器が長時間通電さ
れた状態になることを防止することができ、その結果、
消費電力の浪費を防ぐことができるだけでなく、発熱に
よる火災の発生を防止することができる。
【００２５】また、本発明は、周辺機器の電源状態の検
出動作をリーク電流の有無を検出することにより行なう
ようにしたので、回路構成が簡単になるという利点を有
している。
出動作をリーク電流の有無を検出することにより行なう
ようにしたので、回路構成が簡単になるという利点を有
している。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の動作を説明するタイムチャート図であ
る。
る。
【図３】本発明の動作を説明するタイムチャート図であ
る。
る。
１ システム回路 ３ 入出力制御回路 ４ 入出力端子 ５ 信号制御スイッチ ７ 検出用制御スイッチ ８ フリップフロップ回路
Claims (2)
- 【請求項１】 周辺機器が接続されるコンピュータ本体
の電源オフ時に周辺機器の電源状態を検出し、その検出
結果に基づき周辺機器の電源状態を表示するようにした
ことを特徴とする周辺装置の電源状態表示装置。 - 【請求項２】 リーク電流の有無を検出することにより
周辺機器の電源状態を検出するようにしたことを特徴と
する請求項１に記載の電源状態表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063568A JP2000259290A (ja) | 1999-03-10 | 1999-03-10 | 周辺機器の電源状態表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063568A JP2000259290A (ja) | 1999-03-10 | 1999-03-10 | 周辺機器の電源状態表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000259290A true JP2000259290A (ja) | 2000-09-22 |
Family
ID=13232994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11063568A Pending JP2000259290A (ja) | 1999-03-10 | 1999-03-10 | 周辺機器の電源状態表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000259290A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043134A (zh) * | 2010-11-02 | 2011-05-04 | 福建捷联电子有限公司 | 显示器及电视电源模块自动测试系统 |
-
1999
- 1999-03-10 JP JP11063568A patent/JP2000259290A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043134A (zh) * | 2010-11-02 | 2011-05-04 | 福建捷联电子有限公司 | 显示器及电视电源模块自动测试系统 |
| CN102043134B (zh) * | 2010-11-02 | 2013-04-03 | 福建捷联电子有限公司 | 显示器及电视电源模块自动测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002012988A1 (en) | Method and system for providing gated clock signal to a csr block | |
| JP2004227586A (ja) | Ｕｓｂキーボードからのコンピュータシステム電源投入開始 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| JP4240019B2 (ja) | グラフィックスコントローラ、グラフィックスコントローラを含むシステム及び、そのシステムにおける周辺装置への電力切断制御方法 | |
| JPH11215031A (ja) | 電子機器 | |
| JPH11212683A (ja) | テーブルタップ | |
| CN111796139A (zh) | 一种电压掉电监控电路及方法 | |
| CN110971219A (zh) | 压力传感器及其开关电路、时钟控制方法和时钟控制装置 | |
| KR100264893B1 (ko) | 정전기 유입 시 액정 표시 상태 초기화 장치 및 방법 | |
| KR100438176B1 (ko) | 핫 스왑 장치 및 방법 | |
| EP0369782A2 (en) | Drive circuit for operating an appliance such as a printer | |
| US20040027006A1 (en) | Power supply switch circuit and electronic device | |
| KR20110018991A (ko) | 전원 공급 장치 및 전원 공급 방법 | |
| JP2853386B2 (ja) | 選択呼出受信装置 | |
| KR200203132Y1 (ko) | 피시와 모니터의 전원 공급 제어 회로 | |
| JP7505446B2 (ja) | 給電制御装置及び給電制御方法 | |
| JP4507777B2 (ja) | 電源制御装置 | |
| JPH047617A (ja) | 電子機器 | |
| JPH0934502A (ja) | 制御装置 | |
| JPH02151914A (ja) | メモリカード監視装置 | |
| JPH06225452A (ja) | 電源供給装置 | |
| JP3980680B2 (ja) | Ｄ−ｒａｍカード | |
| KR200168184Y1 (ko) | 플래시 메모리 데이터 보호 회로를 갖는 데이터 처리 장치 | |
| JP2800578B2 (ja) | 電源制御方式 | |
| JPS6040048B2 (ja) | キ−ボ−ド用入力回路 |