JP2000260710A

JP2000260710A - 半導体装置の製造方法及びアニール装置

Info

Publication number: JP2000260710A
Application number: JP11065222A
Authority: JP
Inventors: Satoshi Takenaka; 敏竹中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-11
Filing date: 1999-03-11
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】非晶質の半導体膜が結晶化していくときの光
学特性の変化に合わせたランプアニール条件を設定する
ことにより、良質の半導体膜から半導体素子を形成する
ことのできる半導体装置の製造方法およびアニール装置
を提供すること。【解決手段】ガラス製等の基板５０上に低温プロセス
で非晶質シリコン膜からなる半導体膜１００を形成した
後（成膜工程）、ランプアニールを施して半導体膜１０
０を多結晶化させる（結晶化工程）。この工程では、非
晶質のシリコン膜（半導体膜１００）のバンドギャップ
からみて最適なエネルギーの第１のランプ光Ｌ１１
（１．６ｅＶ以上のエネルギーの光／波長が７００ｎｍ
以下の光）を照射した後、結晶性のシリコン膜（半導体
膜１００）のバンドギャップからみて、この半導体膜１
００に吸収可能なエネルギーの第２のランプ光Ｌ１２
（１．１ｅＶ〜１．６ｅＶのエネルギーの光／波長が７
００ｎｍ〜１１３０ｎｍ以上の光）を照射する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質の半導体膜
に結晶化処理を施して得た多結晶性の半導体膜を用いて
半導体装置を製造する方法、およびこの方法の実施に用
いるアニール装置に関するものである。さらに詳しく
は、非晶質の半導体膜に対する結晶化処理として行うラ
ンプアニール技術に関するものである。

【０００２】

【従来の技術】各種の半導体装置のうち、たとえば、薄
膜トランジスタ（以下、ＴＦＴという。）を電気光学装
置のアクティブ素子等として用いた装置を製造するにあ
たっては、石英基板に代えて、安価なガラス基板を使用
できるように低温プロセスが採用されつつある。低温プ
ロセスとは、一般に、工程の最高温度（基板全体が同時
に上がる最高温度）が約６００℃程度未満（好ましくは
５００℃未満）であるのに対して、高温プロセスとは工
程の最高温度（基板全体が同時に上がる最高温度）が８
００℃程度以上になるものであり、シリコンの熱酸化等
といった７００℃〜１２００℃の高温の工程を行うもの
である。

【０００３】但し、低温プロセスでは、基板の上に多結
晶性の半導体膜を直接、形成するのは不可能であるた
め、プラズマＣＶＤ法あるいは低圧ＣＶＤ法を用いて非
晶質の半導体膜を形成した後、この半導体膜を結晶化す
る必要がある。この結晶化の方法としては、たとえばＳ
ＰＣ法（Solid Phase Crystallization ）やＲＴＡ法
（Rapid Thermal Annealing ）などといった手法がある
が、非晶質の半導体膜にランプ光を照射するランプアニ
ールは、ガラス基板温度の上昇が抑えられ、かつ、大粒
径の多結晶Ｓｉ（シリコン）が得られる方法として注目
されている。

【０００４】このランプアニール法を用いた多結晶性の
半導体膜の製造方法では、たとえば、図１２に示すよう
に、ガラス製等の基板５０の全面にシリコン酸化膜から
なる下地保護膜５１をプラズマＣＶＤ法により形成す
る。次に、基板温度が約１５０℃から約４５０℃の温度
条件下で基板５０の全面に非晶質シリコン（非晶質）の
半導体膜１００をプラズマＣＶＤ法などの方法により形
成する。次に、半導体膜１００に対してランプ光を照射
してランプアニール（結晶化工程）を施す。この結晶化
工程では、たとえば、ランプ光の照射領域ＬがＸ方向に
長いビームを半導体膜１００に照射し、その照射領域Ｌ
をＹ方向にずらしていく。その結果、非晶質の半導体膜
１００は一度溶融し、冷却固化過程を経て多結晶化す
る。この際には、各領域へのランプ光の照射時間が非常
に短時間であり、かつ、照射領域Ｌが基板全体に対して
局所的であるため、基板５０全体が同時に高温に熱せら
れることがない。それ故、半導体膜１００が局部的には
８００℃を越えるほどの温度になっても基板５０が歪む
などの不具合が発生しない。

【０００５】このようなランプアニールを行う際に、従
来は、光源９００として紫外線ランプを用いて、非晶質
のシリコン膜（半導体膜１００）のバンドギャップより
も大きなエネルギーの光、たとえば、１．６ｅＶ以上の
エネルギーの光（波長が７００ｎｍ以下の光）を半導体
膜１００に照射する。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな条件下でランプアニールを行って得た多結晶性の半
導体膜１００は、結晶化度合いが未だ低く、かつ、ダン
グリングや歪みが残留したままであるという問題点があ
る。このような半導体膜を能動層として用いたＴＦＴ
は、オン電流のレベルがまだ低く、かつ、オン電流レベ
ルのばらつきが大きいので、好ましくない。このような
問題点は、前記の条件でランプアニールをいくら長い時
間、あるいは繰り返し行っても解消できない。

【０００７】このような問題点に関して、本願発明者
は、繰り返し行った実験から以下のような知見を得た。
すなわち、図１３に示すように、非晶質の半導体膜に炉
アニールを行って半導体膜を結晶化させたとき、結晶化
が進むほど、波長が５００ｎｍ位の光に対する吸収係数
が低下していくという知見を得た。従って、ランプアニ
ールをいくら長い時間、あるいは繰り返し行っても、非
晶質のシリコン膜（半導体膜１００）のバンドギャップ
からみて最適なエネルギーの光として、１．６ｅＶ以上
のエネルギーの光（波長が７００ｎｍ以下の光）を用い
る限り、このような光は、ある程度、結晶化した半導体
膜には吸収されないので、半導体膜１００の結晶化ある
いはダングリングボンドの減少が進まないのである。

【０００８】そこで、本発明の課題は、非晶質の半導体
膜が結晶化していくときの光学特性の変化に合わせたラ
ンプアニール条件を設定することにより、良質の半導体
膜から半導体素子を形成することのできる半導体装置の
製造方法、およびこの方法を実施するのに適したアニー
ル装置を提供することにある。

【０００９】

【課題を解決するための手段】このような背景のもと、
本願発明者は、繰り返し行った実験から、図１に示すよ
うに、非晶質の半導体膜をランプアニールによって結晶
化させるときに、結晶化が進むにつれて、ランプ光のエ
ネルギーと、吸収特性との関係が変化するので、このよ
うな光学特性に合わせてランプアニール条件を変えるこ
とを提案する。すなわち、非晶質のシリコン膜（半導体
膜）におけるランプ光のエネルギーと吸収特性との関係
を図１に実線Ａ１で示し、単結晶のシリコン膜（半導体
膜）におけるランプ光のエネルギーと吸収特性との関係
を図１に実線Ａ４で示し、その中間に相当するシリコン
膜（半導体膜）におけるランプ光のエネルギーと吸収特
性との関係を図１に実線Ａ２、Ａ３で示すように、非晶
質のシリコン膜は１．６ｅＶ位のバンドギャップを有す
る一方、単結晶のシリコン膜は１．１ｅＶ位のバンドギ
ャップを有するというように、結晶化度合いによって、
シリコン膜のバンドギャップがシフトする。

【００１０】このような光学特性の変化を考慮して、本
発明では、基板上に非晶質の半導体膜を形成する成膜工
程と、該成膜工程により形成した非晶質の半導体膜に対
してランプアニールを行って当該半導体膜を結晶化させ
る結晶化工程とを有する半導体装置の製造方法におい
て、前記結晶化工程では、非晶質の半導体膜のバンドギ
ャップよりも大きなエネルギーの第１のランプ光を含む
光を半導体膜に照射する第１のランプアニール処理と、
該第１のランプアニール処理の後に、単結晶の半導体膜
のバンドギャップよりも大きくて非晶質の半導体膜のバ
ンドギャップよりも小さなエネルギーの第２のランプ光
を含む光を半導体膜に照射する第２のランプアニール処
理とを行うことを特徴とする。

【００１１】すなわち、本形態では半導体膜のバンドギ
ャップがシフトするのに合わせて、半導体膜に照射する
ランプ光のエネルギー（波長）も変える。従って、半導
体膜において結晶化が進んだ後も、半導体膜に対するア
ニール効果が大きい。それ故、本発明に係る方法で得た
多結晶性の半導体膜では結晶化度合いが高く、かつ、ダ
ングリングボンドや歪みがほとんど残っていない。よっ
て、第１のランプアニール処理および第２のランプアニ
ール処理を施した半導体膜からＴＦＴを形成すると、オ
ン電流レベルが高く、かつ、オン電流レベルのばらつき
が少ないＴＦＴを形成することができる。

【００１２】本発明において、前記結晶化工程では、前
記第１のランプアニール処理と、前記第２のランプアニ
ール処理とを交互に行ってもよい。このように構成する
と、半導体膜の結晶化がゆっくりと進行し、結晶粒径の
大きな多結晶の半導体膜を得ることができる。また、ダ
ングリングボンドも確実に除去できる。それ故、第１の
ランプアニール処理および第２のランプアニール処理を
繰り返し施した半導体膜からＴＦＴを形成すると、オン
電流レベルが高く、かつ、オン電流レベルのばらつきが
少ないＴＦＴを形成することができる。

【００１３】また、本発明において、前記第１のランプ
アニール処理から前記第２のランプアニール処理に移る
際には、前記第１のランプ光および前記第２のランプ光
を含む光を半導体膜に照射してもよい。

【００１４】本発明において、前記第２のランプアニー
ル処理では、前記第２のランプ光のみを照射してもよい
が、前記第２のランプ光に加えて前記第１のランプ光も
含む光を照射してもよい。

【００１５】本発明において、前記半導体膜がシリコン
膜である場合には、前記第１のランプ光は、１．６ｅＶ
以上のエネルギーをもつ光である。このような光を照射
するには、白熱ランプ、ハロゲンランプ、蛍光ランプ、
高圧水銀ランプ、メタルハライドランプ、高圧ナトリウ
ムランプ、または紫外線ランプから出射された光を用い
ればよい。

【００１６】本発明において、前記半導体膜がシリコン
膜である場合には、前記第２のランプ光は、１．１ｅＶ
から１．６ｅＶまでのエネルギーをもつ光である。この
ような光を照射するには、赤外線ランプから出射された
光を用いればよい。

【００１７】本発明に係る方法で得た多結晶性の半導体
膜では結晶化度合いが高く、かつ、ダングリングボンド
や歪みがほとんど残っていないので、前記第１のランプ
アニール処理および前記第２のランプアニール処理を施
した半導体膜からＴＦＴを形成すると、オン電流レベル
が高く、かつ、オン電流レベルのばらつきが少ない薄膜
トランジスタを形成することができる。

【００１８】このような方法を実施するにあたって、本
発明では、基板上に形成された半導体膜に対してランプ
アニールを行うアニール装置において、非晶質の半導体
膜のバンドギャップよりも大きなエネルギーの第１のラ
ンプ光を出射する第１の光源と、単結晶の半導体膜のバ
ンドギャップよりも大きく、且つ非晶質の半導体膜のバ
ンドギャップよりも小さなエネルギーの第２のランプ光
を出射する第２の光源とを設けることを特徴とする。

【００１９】このような装置では、たとえば、前記第１
のランプ光と前記第２のランプ光を交互に照射する。

【００２０】ここで、前記第１の光源は、たとえば、白
熱ランプ、ハロゲンランプ、蛍光ランプ、高圧水銀ラン
プ、メタルハライドランプ、高圧ナトリウムランプ、あ
るいは紫外線ランプである。また、前記第２の光源は、
たとえば、赤外線ランプである。

【００２１】

【発明の実施の形態】図面を参照して、本発明の実施の
形態として、本発明を電気光学装置のアクテティブマト
リクス基板上に駆動回路用のＰ型のＴＦＴ、駆動回路用
のＮ型のＴＦＴ、および画素スイッチング用のＮ型のＴ
ＦＴを形成する例を説明する。なお、各実施の形態を説
明する前に各形態で共通な内容を説明しておく。

【００２２】［全体構成］（アクティブマトリクス基板の全体構成）図２（Ａ）、
（Ｂ）は、電気光学装置のアクティブマトリクス基板の
構成を模式的に示すブロック図、およびその駆動回路を
構成するＣＯＭＳ回路の等価回路図である。図３は、図
２に示すアクティブマトリクス基板上に形成した３種類
のＴＦＴの断面図である。

【００２３】図２（Ａ）に示すように、アクティブマト
リクス基板２００において、ガラス製などの透明な基板
のうち、略中央領域に相当する画像表示領域８１では、
アルミニウム、タンタル、モリブデン、チタン、タング
ステンなどの金属膜、シリサイド膜、導電性半導体膜な
どで形成されたデータ線９０および走査線９１に接続し
た画素用スイッチングのＴＦＴ３０が画素毎に形成さ
れ、各画素には、画素スイッチング用のＴＦＴ３０を介
して画像信号が入力される液晶容量９４（液晶セル）が
形成されている。データ線９０に対しては、シフトレジ
スタ８４、レベルシフタ８５、ビデオライン８７、アナ
ログスイッチ８６を備えるデータ側駆動回路６０が構成
されている。走査線９１に対しては、シフトレジスタ８
８およびレベルシフタ８９を備える走査側駆動回路７０
が構成されている。なお、各画素には、走査線９１と並
行に延びる容量線９２との間に保持容量４０が形成さ
れ、この保持容量４０は、液晶容量９４での電荷の保持
特性を高める機能を有している。この保持容量４０は、
前段の走査線９１との間に形成されることもある。

【００２４】（ＣＭＯＳ回路の基本構成）データ側およ
び走査側の駆動回路６０、７０では、図２（Ｂ）に示す
ように、Ｎ型のＴＦＴ１０とＰ型のＴＦＴ２０とによっ
てＣＭＯＳ回路が構成されている。このようなＣＭＯＳ
回路は、駆動回路６０、７０において１段あるいは２段
以上でインバータ回路などを構成する。

【００２５】（アクティブマトリクス基板上のＴＦＴ）
従って、図３に示すように、アクティブマトリクス基板
２００では、ガラス製の透明な基板５０の表面側には、
駆動回路用のＮ型のＴＦＴ１０、駆動回路用のＰ型のＴ
ＦＴ２０、および画素スイッチング用のＮ型のＴＦＴ３
０からなる３種類のＴＦＴが形成されている。このよう
なアクティブマトリクス基板２００において、基板５０
の表面側にはシリコン酸化膜からなる下地保護膜５１が
形成され、この下地保護膜５１の表面には、島状にパタ
ーニングされた多結晶性の半導体膜１００が形成されて
いる。これらの半導体膜１００は、それぞれ、駆動回路
用のＮ型のＴＦＴ１０、駆動回路用のＰ型のＴＦＴ２
０、および画素スイッチング用のＮ型のＴＦＴ３０を形
成するためのもので、各半導体膜１００の表面にはゲー
ト絶縁膜１２、２２、３２が形成されている。これらの
ゲート絶縁膜１２、２２、３２の表面にはゲート電極１
４、２４、３４がそれぞれ形成され、これらのゲート電
極のうち、画素スイッチング用のＮ型のＴＦＴ３０のゲ
ート電極３４は走査線９１（図１参照。）の一部であ
る。また、各半導体膜１００には、ゲート電極１４、２
４、３４に対してゲート絶縁膜１２、２２、３２を介し
て対峙する領域にチャネル領域が１５（図示せず：２
５、３５）が形成されている。これらチャネル領域１
５、２５、３５の両側には、ゲート電極１４、２４、３
４に対してゲート絶縁膜１２、２２、３２を介して対峙
する低濃度ソース・ドレイン領域１７、２７、３７がそ
れぞれ形成されている。また、低濃度ソース・ドレイン
領域１７、２７、３７の両側には、高濃度ソース・ドレ
イン領域１６、２６、３６がそれぞれ形成され、これら
の高濃度ソース・ドレイン領域１６、２６、３６には層
間絶縁膜５２のコンタクトホールを介してソース電極４
１、４３、ドレイン電極４２、データ線９０（図２参
照。）の一部であるソース電極４４、および画素電極４
５がそれぞれ電気的に接続している。

【００２６】このように、本形態では、いずれのＴＦＴ
１０、２０、３０もＬＤＤ構造を有しているので、オフ
リーク電流が小さい。このため、コントラスト低下、表
示むら、フリッカ、駆動回路の誤動作などを防止でき、
表示品位の向上を図ることができる。

【００２７】（ＴＦＴの製造方法）このような構成のア
クティブマトリクス基板２００の製造方法のうち、後述
する各実施の形態で共通する内容を、図４、図５を参照
して説明する。

【００２８】図４および図５はいずれも、本形態のアク
ティブマトリクス基板２００の製造方法を示す工程断面
図である。

【００２９】まず、図４（Ａ）において、超音波洗浄等
により清浄化したガラス製等の基板５０を準備した後、
基板温度が約１５０℃から約４５０℃の温度条件下で、
図４（Ｂ）に示すように、基板５０の全面に厚さが２０
００オングストローム〜５０００オングストロームのシ
リコン酸化膜からなる下地保護膜５１をプラズマＣＶＤ
法により形成する。このときの原料ガスとしては、たと
えばモノシランと笑気ガスとの混合ガスやＴＥＯＳ（テ
トラエトキシシラン）と酸素、あるいはジシランとアン
モニアを用いることができる。

【００３０】次に、ガラス製の基板５０を熱変形させる
ことなく、基板５０上に多結晶性の半導体膜を形成する
必要がある。このような制約下で多結晶の半導体膜を形
成するには、図４（Ｂ）に示すように、基板温度が約１
５０℃から約４５０℃の温度条件下で基板５０の全面に
厚さが３００オングストローム〜７００オングストロー
ムの非晶質シリコン膜からなる半導体膜１００をプラズ
マＣＶＤ法により形成する。このときの原料ガスとして
は、たとえばジシランやモノシランを用いることができ
る（成膜工程）。なお、低温条件下で基板５０上に非晶
質の半導体膜１００を形成する方法としては、プラズマ
ＣＶＤ法に代えて、減圧ＣＶＤ法、ＥＢ蒸着法、スパッ
タ法などを用いてもよい。

【００３１】次に、図４（Ｃ）に示すように、半導体膜
１００に対してランプ光を照射してランプアニールを施
す（結晶化工程）。ここで行う条件などについての詳細
は、各実施の形態毎に後述するが、いずれの形態におい
ても、光源から出射したランプ光を基板５０上の半導体
膜１００に向けて照射する。その結果、非晶質の半導体
膜１００は一度溶融し、冷却固化過程を経て多結晶化す
る。この際には、各領域へのランプ光の照射時間が非常
に短時間であり、かつ、照射領域が基板全体に対して局
所的であるため、基板５０全体が同時に高温に熱せられ
ることがない。それ故、基板５０として用いたガラス基
板は、石英基板と比較して耐熱性の面で劣るが、熱によ
る変形や割れ等が生じない。なお、本形態において、結
晶化工程は、窒素ガス雰囲気中、アルゴンガス雰囲気
中、ヘリウムガス雰囲気中、水素ガス雰囲気中、あるい
はこれらのガスの混合ガス雰囲気中など、非酸化性雰囲
気中で行う。このため、半導体膜１００の表面に、ゲー
ト絶縁膜としては膜質が好ましくない酸化膜が形成され
ることを防止することができる。

【００３２】このようにして半導体膜１００を多結晶化
した後、この半導体膜１００を用いてＴＦＴを形成して
いく（トランジスタ形成工程）。

【００３３】それにはまず、図５（Ａ）に示すように、
多結晶の半導体膜１００を島状にパターニングした後、
その表面側に対して、ＴＥＯＳ（テトラエトキシシラ
ン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法
により厚さが６００オングストローム〜１５００オング
ストロームのシリコン酸化膜からなるゲート絶縁膜１
２、２２、３２を形成する（ゲート絶縁膜形成工程）。

【００３４】次に、アルミニウム、タンタル、モリブデ
ン、チタン、タングステンなどを含む導電膜をスパッタ
法により形成した後、導電膜をパターニングし、各ＴＦ
Ｔのゲート電極１４、２４、３４を形成する（ゲート電
極形成工程）。

【００３５】次に、図５（Ｂ）に示すように、駆動回路
用のＮ型のＴＦＴ１０および画素スイッチング用のＮ型
の画素用ＴＦＴ３０の各形成領域をレジストマスク６１
で覆う。この状態で、約１０¹³ｃｍ^-2のドーズ量でボロ
ンイオンを打ち込むと、半導体膜１００にはゲート電極
２４に対して自己整合的に不純物濃度が約１０¹⁸ｃｍ^-3
の低濃度Ｐ型領域２３が形成される。なお、不純物が導
入されなかった部分がチャネル領域２５となる。

【００３６】この低濃度の不純物打ち込みの工程を行わ
なければ、Ｐ型の駆動回路用ＴＦＴ２０はＬＤＤ構造で
はなく、オフセットゲート構造となる。

【００３７】次に、図５（Ｃ）に示すように、駆動回路
用のＰ型のＴＦＴ２０の形成領域をレジストマスク６２
で覆う。この状態で、約１０¹³ｃｍ^-2のドーズ量でリン
イオンを打ち込むと、半導体膜１００にはゲート電極１
４、３４に対して自己整合的に不純物濃度が約１０¹⁸ｃ
ｍ^-3の低濃度Ｎ型領域１３、３３が形成される。なお、
不純物が導入されなかった部分がチャネル領域１５、３
５となる。

【００３８】この低濃度の不純物打ち込みの工程を行わ
なければ、Ｎ型の駆動回路用ＴＦＴ１０、およびＮ型の
画素用ＴＦＴ３０はＬＤＤ構造ではなく、オフセットゲ
ート構造となる。

【００３９】次に、図５（Ｄ）に示すように、駆動回路
用のＮ型のＴＦＴ１０および画素スイッチング用のＮ型
の画素用ＴＦＴ３０の形成領域に加えて、ゲート電極２
４をも広めに覆うレジストマスク６３を形成する。この
状態で、低濃度Ｐ型領域２３に約１０¹⁵ｃｍ^-2のドーズ
量でボロンイオンを打ち込んで、不純物濃度が約１０²⁰
ｃｍ^-3の高濃度ソース・ドレイン領域２６を形成する。
低濃度Ｐ型領域２３のうちレジストマスク６３で覆われ
ていた部分は、そのまま低濃度ソース・ドレイン領域２
７として残る。このようにして駆動回路用のＰ型のＴＦ
Ｔ２０を形成する。

【００４０】次に、図５（Ｅ）に示すように、駆動回路
用のＰ型のＴＦＴ２０の形成領域に加えて、ゲート電極
１４、３４をも広めに覆うレジストマスク６４を形成す
る。この状態で、低濃度Ｎ型領域１３、２３に約１０¹⁵
ｃｍ^-2のドーズ量でリンイオンを打ち込んで、不純物濃
度が約１０²⁰ｃｍ^-3の高濃度ソース・ドレイン領域１
６、３６を形成する。低濃度Ｎ型領域１３、２３のう
ち、レジストマスク６４で覆われていた部分は、そのま
ま不純物濃度が約１０¹⁸ｃｍ^-3の低濃度ソース・ドレイ
ン領域１７、３７として残る。このようにして、駆動回
路用のＮ型のＴＦＴ１０および画素スイッチング用のＮ
型の画素用ＴＦＴ３０を形成する。

【００４１】以降、図３に示すように、層間絶縁膜５２
を形成した後、活性化のためのアニールを行い、しかる
後にコンタクトホールを形成した後、ソース４１、４
３、ドレイン電極４２、および画素電極４５を形成すれ
ば、アクティブマトリクス基板２００を製造できる。

【００４２】なお、低濃度の不純物導入を行わずに、ゲ
ート電極１４、２４、３４をマスクにして高濃度の不純
物を打ち込んで、ゲート電極１４、２４、３４にセルフ
アライン的にソース領域およびドレイン領域を形成して
もよい。

【００４３】［実施の形態１］図６（Ａ）、（Ｂ）はそ
れぞれ、本発明の実施の形態１に係る結晶化工程（ラン
プアニール工程）において半導体膜にランプ光を照射す
る様子を示す説明図、およびこの方法でランプアニール
したときに半導体膜が受けるランプ光の変化を示す説明
図である。

【００４４】図６（Ａ）に示すように、本形態におい
て、図４（Ｃ）を参照して説明した結晶化工程を行う際
には、ランプ光の照射領域がＸ方向に長いビームを半導
体膜１００に照射し、その照射領域あるいは基板５０を
ずらしていくことにより、基板５０上における照射領域
をＹ方向にずらしていく。

【００４５】この工程を行うためのアニール装置では、
非晶質のシリコン膜（半導体膜１００）のバンドギャッ
プからみて最適なエネルギーの光、すなわち、このバン
ドギャップよりも大きなエネルギーの第１のランプ光Ｌ
１１（１．６ｅＶ以上のエネルギーの光／波長が７００
ｎｍ以下の光）を照射する第１の光源９１０と、結晶性
のシリコン膜（半導体膜１００）のバンドギャップから
みて、この半導体膜１００に吸収可能なエネルギーの第
２のランプ光Ｌ１２（１．１ｅＶ〜１．６ｅＶのエネル
ギーの光／波長が７００ｎｍ〜１１３０ｎｍの光）を照
射する第２の光源９２０とが矢印Ｙの方向に沿って並ん
でいる。本形態では、第２のランプ光Ｌ１２として、単
結晶の半導体膜のバンドギャップよりも大きくて非晶質
の半導体膜のバンドギャップよりも小さなエネルギーの
光を用いている。ここで、第１の光源９１０は、たとえ
ば、白熱ランプ、ハロゲンランプ、蛍光ランプ、高圧水
銀ランプ、メタルハライドランプ、高圧ナトリウムラン
プ、または紫外線ランプである。第２の光源９２０は赤
外線ランプである。

【００４６】また、各光源９１０、９２０には、各光源
から出射された光を基板５０に向けて反射するリフレク
タ９１１、９２１が配置されている。従って、基板５０
の表面に形成した半導体膜１００上において、矢印Ｙの
方向には、第１の光源９１０から出射された第１のラン
プ光Ｌ１１の照射領域Ｌ１と、第２の光源９２０から出
射された第２のランプ光Ｌ１２の照射領域Ｌ２とが重な
ることなく並んでいる状態にある。

【００４７】このように構成したアニール装置におい
て、非晶質の半導体膜１００に対してランプ光の照射領
域Ｌ１、Ｌ２をＹ方向にずらしていったとき、半導体膜
１００のある一点からみると、図６（Ｂ）に示すよう
に、まず、非晶質のシリコン膜（半導体膜１００）のバ
ンドギャップからみて最適なエネルギーの第１のランプ
光Ｌ１１（１．６ｅＶ以上のエネルギーの光／波長が７
００ｎｍ以下の光）が照射される第１のランプアニール
処理ＳＴ１が施された後、結晶性のシリコン膜（半導体
膜１００）のバンドギャップからみて、この半導体膜１
００に吸収可能なエネルギーの第２のランプ光Ｌ１２
（１．１ｅＶ〜１．６ｅＶのエネルギーの光／波長が７
００ｎｍ〜１１３０ｎｍの光）が照射される第２のラン
プアニール処理ＳＴ２を受けることになる。

【００４８】このように、本形態では、図１を参照して
説明したように、結晶化度合いによって半導体膜１００
（シリコン膜）のバンドギャップがシフトするのに合わ
せて、半導体膜１００に照射するランプ光のエネルギー
（波長）も変える。従って、半導体膜１００において結
晶化が進んだ後も、半導体膜１００に対するアニール効
果が大きい。それ故、本形態に係る方法で得た多結晶性
の半導体膜１００では結晶化度合いが高く、かつ、ダン
グリングボンドや歪みがほとんど残っていないので、第
１のランプアニール処理ＳＴ１および第２のランプアニ
ール処理ＳＴ２を施した半導体膜１００からＴＦＴを形
成すると、オン電流レベルが高く、かつ、オン電流レベ
ルのばらつきが少ないＴＦＴを形成することができる。

【００４９】［実施の形態２］図７（Ａ）、（Ｂ）はそ
れぞれ、本発明の実施の形態２に係る結晶化工程（ラン
プアニール工程）において半導体膜にランプ光を照射す
る様子を示す説明図、およびこの方法でランプアニール
したときに半導体膜が受けるランプ光の変化を示す説明
図である。

【００５０】図７（Ａ）に示すように、本形態でも、図
４（Ｃ）を参照して説明した結晶化工程を行う際には、
ランプ光の照射領域がＸ方向に長いビームを半導体膜１
００に照射し、その照射領域あるいは基板５０をずらし
ていくことにより、基板５０上における照射領域をＹ方
向にずらしていく。この工程を行うためのアニール装置
では、非晶質のシリコン膜（半導体膜１００）のバンド
ギャップよりも大きなエネルギーの第１のランプ光Ｌ１
１（１．６ｅＶ以上のエネルギーの光／波長が７００ｎ
ｍ以下の光）を照射する第１の光源９１０と、結晶性の
シリコン膜（半導体膜１００）のバンドギャップからみ
て、この半導体膜１００に吸収可能なエネルギーの第２
のランプ光Ｌ１２（１．１ｅＶ〜１．６ｅＶのエネルギ
ーの光／波長が７００ｎｍ〜１１３０ｎｍの光）を照射
する第２の光源９２０とが矢印Ｙの方向に沿って２つず
つ交互に並んでいる。ここでも、第１の光源９１０は、
たとえば、白熱ランプ、ハロゲンランプ、蛍光ランプ、
高圧水銀ランプ、メタルハライドランプ、高圧ナトリウ
ムランプ、または紫外線ランプである。第２の光源９２
０は赤外線ランプである。また、各光源９１０、９２０
には、各光源から出射された光を基板５０に向けて反射
するリフレクタ９１１、９２１が配置されている。従っ
て、基板５０の表面に形成した半導体膜１００上におい
て、矢印Ｙの方向には、第１の光源９１０から出射され
た第１のランプ光Ｌ１１の照射領域Ｌ１と、第２の光源
９２０から出射された第１のランプ光Ｌ１２の照射領域
Ｌ２とが交互に並んでいる状態にある。

【００５１】このように構成したアニール装置におい
て、ランプ光の照射領域Ｌ１、Ｌ２をＹ方向にずらして
いったとき、半導体膜１００のある一点からみると、図
７（Ｂ）に示すように、まず、非晶質のシリコン膜（半
導体膜１００）のバンドギャップからみて最適なエネル
ギーの第１のランプ光Ｌ１１（１．６ｅＶ以上のエネル
ギーの光／波長が７００ｎｍ以下の光）が照射される第
１のランプアニール処理ＳＴ１が施された後、結晶性の
シリコン膜（半導体膜１００）のバンドギャップからみ
て、この半導体膜１００に吸収可能なエネルギーの第２
のランプ光Ｌ１２（１．１ｅＶ〜１．６ｅＶのエネルギ
ーの光／波長が７００ｎｍ〜１１３０ｎｍの光）が照射
される第２のランプアニール処理ＳＴ２を受ける。しか
る後に、非晶質のシリコン膜（半導体膜１００）のバン
ドギャップからみて最適なエネルギーの第２のランプ光
Ｌ１１（１．６ｅＶ以上のエネルギーの光／波長が７０
０ｎｍ以下の光）が再度、照射された後（第１のランプ
アニール処理ＳＴ１）、結晶性のシリコン膜（半導体膜
１００）のバンドギャップからみて、この半導体膜１０
０に吸収可能なエネルギーの第２のランプ光Ｌ１２
（１．１ｅＶ〜１．６ｅＶのエネルギーの光／波長が７
００ｎｍ〜１１３０ｎｍの光）が照射される（第２のラ
ンプアニール処理ＳＴ２）。

【００５２】このように、本形態では、図１を参照して
説明したように、結晶化度合いによって半導体膜１００
（シリコン膜）のバンドギャップがシフトするのに合わ
せて、半導体膜１００に照射するランプ光のエネルギー
（波長）も変えるともに、波長の異なる光を交互に照射
する。従って、半導体膜１００において結晶化が進んだ
後も、半導体膜１００に対するアニール効果が大きい。
また、半導体膜１００では、結晶化がゆっくりと進む
分、粒径の大きな結晶が成長する。それ故、本形態に係
る方法で得た多結晶性の半導体膜１００では結晶化度合
いが高く、かつ、ダングリングボンドや歪みがほとんど
残っていないので、第１のランプアニール処理ＳＴ１お
よび第２のランプアニール処理ＳＴ２を繰り返し施した
半導体膜１００からＴＦＴを形成すると、オン電流レベ
ルが高く、かつ、オン電流レベルのばらつきが少ないＴ
ＦＴを形成することができる。

【００５３】［実施の形態３］図６を参照して説明した
実施の形態１では、基板５０の表面に形成した半導体膜
１００上において、矢印Ｙの方向には、第１の光源９１
０から出射された第１のランプ光Ｌ１１の照射領域Ｌ１
と、第２の光源９２０から出射された第１のランプ光Ｌ
１２の照射領域Ｌ２とが重なることなく並んでいる構成
であったが、図８（Ａ）に示すように、基板５０の表面
に形成した半導体膜１００上において、矢印Ｙの方向に
は、第１の光源９１０から出射された第１のランプ光Ｌ
１１の照射領域Ｌ１と、第２の光源９２０から出射され
た第１のランプ光Ｌ１２の照射領域Ｌ２とが部分的に重
なる状態で並んでいる構成であってもよい。

【００５４】このような条件下で、ランプ光の照射領域
Ｌ１、Ｌ２をＹ方向にずらしていったとき、半導体膜１
００のある一点からみると、図８（Ｂ）に示すように、
まず、非晶質のシリコン膜（半導体膜１００）のバンド
ギャップよりも大きなエネルギーの第１のランプ光Ｌ１
１（１．６ｅＶ以上のエネルギーの光／波長が７００ｎ
ｍ以下の光）が照射される第１のランプアニール処理Ｓ
Ｔ１が施された後、この第１のランプ光Ｌ１１、および
結晶性のシリコン膜（半導体膜１００）のバンドギャッ
プからみて、この半導体膜１００に吸収可能なエネルギ
ーの第２のランプ光Ｌ１２（１．１ｅＶ〜１．６ｅＶの
エネルギーの光／波長が７００ｎｍ〜１１３０ｎｍの
光）の双方の照射を受けた後、第２のランプ光Ｌ１２に
よる第２のランプアニール処理ＳＴ２を受ける。

【００５５】このように構成した場合も、結晶化度合い
によって半導体膜１００（シリコン膜）のバンドギャッ
プがシフトするのに合わせて、半導体膜１００に照射す
るランプ光のエネルギー（波長）も変えたことになるの
で、半導体膜１００において結晶化が進んだ後も、半導
体膜１００に対するアニール効果が大きい。それ故、本
形態に係る方法で得た多結晶性の半導体膜１００では結
晶化度合いが高く、かつ、ダングリングボンドや歪みが
ほとんど残っていないので、第１のランプアニール処理
および第２のランプアニール処理を施した半導体膜１０
０からＴＦＴを形成すると、オン電流レベルが高く、か
つ、オン電流レベルのばらつきが少ないＴＦＴを形成す
ることができる。

【００５６】［実施の形態４］図６を参照して説明した
実施の形態１では、基板５０の表面に形成した半導体膜
１００上において、矢印Ｙの方向には、第１の光源９１
０から出射された第１のランプ光Ｌ１１の照射領域Ｌ１
と、第２の光源９２０から出射された第１のランプ光Ｌ
１２の照射領域Ｌ２とが重なることなく並んでいるた
め、第１のランプアニール処理ＳＴ１では第１のランプ
光Ｌ１１のみが照射され、第２のランプアニール処理Ｓ
Ｔ２では第２のランプ光Ｌ１２のみが照射される構成で
あったが、図９（Ａ）に示すように、基板５０の表面に
形成した半導体膜１００上において、矢印Ｙの方向に
は、第１の光源９１０から出射された第１のランプ光Ｌ
１１の照射領域Ｌ１と、第２の光源９２０から出射され
た第１のランプ光Ｌ１２の照射領域Ｌ２に第１の光源９
１０から出射された第１のランプ光Ｌ１１の照射領域Ｌ
１が重なった領域とが並んでいる構成であってもよい。

【００５７】このように構成した条件下で、ランプ光の
照射領域Ｌ１、Ｌ２をＹ方向にずらしていったとき、半
導体膜１００のある一点からみると、図９（Ｂ）に示す
ように、まず、非晶質のシリコン膜（半導体膜１００）
のバンドギャップよりも大きなエネルギーの第１のラン
プ光Ｌ１１（１．６ｅＶ以上のエネルギーの光／波長が
７００ｎｍ以下の光）が照射される第１のランプアニー
ル処理ＳＴ１が施された後、結晶性のシリコン膜（半導
体膜１００）のバンドギャップからみて、この半導体膜
１００に吸収可能なエネルギーの第２のランプ光Ｌ１２
（１．１ｅＶ〜１．６ｅＶのエネルギーの光／波長が７
００ｎｍ〜１１３０ｎｍの光）による第２のランプアニ
ール処理ＳＴ２を受けるが、この第２のランプアニール
処理ＳＴ２を受ける際には、第１のランプ光Ｌ１１の照
射も受けることになる。

【００５８】このように構成した場合も、結晶化度合い
によって半導体膜１００（シリコン膜）のバンドギャッ
プがシフトするのに合わせて、半導体膜１００に照射す
るランプ光のエネルギー（波長）も変えたことになるの
で、半導体膜１００において結晶化が進んだ後も、半導
体膜１００に対するアニール効果が大きい。それ故、本
形態に係る方法で得た多結晶性の半導体膜１００では結
晶化度合いが高く、かつ、ダングリングボンドや歪みが
ほとんど残っていないので、第１のランプアニール処理
および第２のランプアニール処理を施した半導体膜１０
０からＴＦＴを形成すると、オン電流レベルが高く、か
つ、オン電流レベルのばらつきが少ないＴＦＴを形成す
ることができる。

【００５９】［その他の形態］なお、実施の形態３、４
で説明したように、第１のランプ光Ｌ１１と第２のラン
プ光Ｌ２とを半導体膜１００の同一領域に同時に照射す
るという構成は、実施の形態２のように、第１のランプ
アニール処理ＳＴ１と第２のランプアニール処理ＳＴ３
とを繰り返し行う形態に適用してもよい。

【００６０】また、上記のいずれも形態でも、基板５０
の表面に下地保護膜５１を形成した後、半導体膜１００
を形成した構成であったが、第２のランプアニール処理
ＳＴ２で照射する第２のランプ光Ｌ１２は、ガラス基板
（基板５０）に対するアニール効果もあるので、基板５
０の表面に半導体膜１００を直接、形成した場合でも、
基板５０と半導体膜１００との密着性を高めることがで
きる。

【００６１】さらに、上記のいずれも形態でも、基板５
０の表面に半導体膜１００を形成した後、ゲート絶縁膜
１２、２２、３２を形成する前に結晶化工程を行う構成
であったが、半導体膜１００の表面にゲート絶縁膜１
２、２２、３２を形成した以降に結晶化工程を行う構成
であれば、結晶化工程によって、半導体膜１００とゲー
ト絶縁膜１２、２２、３２との密着性を高めることもで
きる。

【００６２】［電気光学装置の構成］このような方法で
形成されたアクティブマトリクス基板２００を用いて電
気光学装置に用いる液晶パネルを構成した例を、図１０
および図１１を参照して説明する。

【００６３】図１０および図１１はそれぞれ、本形態に
係る電気光学装置に用いた液晶パネルを対向基板の側か
らみた平面図、および図１０のＨ−Ｈ′線で切断したと
きの断面図である。

【００６４】図１０および図１１において、電気光学装
置装置に用いる液晶パネル１は、画素電極４５がマトリ
クス状に形成されたアクティブマトリクス基板２００
と、対向電極５３２および遮光膜５３１が形成された対
向基板４００と、これらの基板間に封入、挟持されてい
る電気光学物質としての液晶５３９とから概略構成され
ている。アクティブマトリクス基板２００と対向基板４
００とは、対向基板４００の外周縁に沿って形成された
ギャップ材含有のシール材５５２によって所定の間隙を
介して貼り合わされている。また、アクティブマトリク
ス基板２００と対向基板４００との間には、シール材５
５２によって液晶封入領域５４０が区画形成され、この
液晶封入領域５４０内に液晶５３９が封入されている。
この液晶封入領域５４０内において、アクティブマトリ
クス基板２００と対向基板４００と間にはスペーサ５３
７を介在させることもある。シール材５５２としては、
エポキシ樹脂や各種の紫外線硬化樹脂などを用いること
ができる。また、シール材５５２に配合されるギャップ
材としては、約２μｍ〜約１０μｍの無機あるいは有機
質のファイバ若しくは球などが用いられる。

【００６５】対向基板４００はアクティブマトリクス基
板２００よりも小さく、アクティブマトリクス基板２０
０の周辺部分は、対向基板４００の外周縁よりはみ出た
状態に貼り合わされる。従って、アクティブマトリクス
基板２００の駆動回路（走査線駆動回路７０やデータ線
駆動回路６０）や入出力端子５４５は対向基板４００か
ら露出した状態にある。ここで、シール材５５２は部分
的に途切れているので、この途切れ部分によって、液晶
注入口５４１が構成されている。このため、対向基板４
００とアクティブマトリクス基板２００とを貼り合わせ
た後、シール材５５２の内側領域を減圧状態にすれば、
液晶注入口５４１から液晶５３９を減圧注入でき、液晶
５３９を封入した後、液晶注入口５４１を封止剤５４２
で塞げばよい。なお、対向基板４００には、シール材５
５２の内側において画像表示領域８１を見切りするため
の遮光膜５５５も形成されている。また、対向基板４０
０のコーナー部のいずれにも、アクティブマトリクス基
板２００と対向基板４００との間で電気的導通をとるた
めの上下導通材５５６が形成されている。なお、データ
線駆動回路６０および走査線駆動回路７０をアクティブ
マトリクス基板２００の上に形成する代わりに、たとえ
ば、駆動用ＬＳＩが実装されたＴＡＢ（テープオート
メイテッド、ボンディング）基板をアクティブマトリク
ス基板２００の周辺部に形成された端子群に対して異方
性導電膜を介して電気的および機械的に接続するように
してもよい。また、対向基板４００およびアクティブマ
トリクス基板２００の光入射側の面あるいは光出射側に
は、使用する液晶５３９の種類、すなわち、ＴＮ（ツイ
ステッドネマティック）モード、ＳＴＮ（スーパーＴ
Ｎ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等々
の動作モードや、ノーマリホワイトモード／ノーマリブ
ラックモードの別に応じて、偏光フィルム、位相差フィ
ルム、偏光板などが所定の向きに配置される。また、本
形態の液晶パネル１にはカラーフィルタが形成されてい
ないが、対向基板４００において各画素電極４５に対向
する領域にＲＧＢのカラーフィルタをその保護膜ととも
に形成することもある。さらにまた、対向基板４００に
何層もの屈折率の異なる干渉層を積層することにより、
光の干渉作用を利用して、ＲＧＢ色をつくり出すダイク
ロイックフィルタを形成することもある。

【００６６】

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法では、非晶質の半導体膜のバンドギャ
ップよりも大きなエネルギーの第１のランプ光を含む光
を半導体膜に照射する第１のランプアニール処理と、単
結晶の半導体膜のバンドギャップよりも大きくて非晶質
の半導体膜のバンドギャップよりも小さなエネルギーの
第２のランプ光を含む光を半導体膜に照射する第２のラ
ンプアニール処理とを行う。すなわち、半導体膜のバン
ドギャップがシフトするのに合わせて、半導体膜に照射
するランプ光のエネルギー（波長）を変える。従って、
半導体膜において結晶化が進んだ後も、半導体膜に対す
るアニール効果が大きい。それ故、本発明に係る方法で
得た多結晶性の半導体膜では結晶化度合いが高く、か
つ、ダングリングボンドや歪みがほとんど残っていな
い。よって、第１のランプアニール処理および第２のラ
ンプアニール処理を施した半導体膜からＴＦＴを形成す
ると、オン電流レベルが高く、かつ、オン電流レベルの
ばらつきが少ないＴＦＴを形成することができる。

【図面の簡単な説明】

【図１】非晶質のシリコン膜（半導体膜）が結晶化して
いくにつれて光学特性（光のエネルギーと吸収係数との
関係）が変化していく様子を示すグラフである。

【図２】（Ａ）は、電気光学装置用のアクティブマトリ
クス基板のブロック図、（Ｂ）は、その駆動回路を構成
するＣＭＯＳ回路の等価回路図である。

【図３】図２に示すアクティブマトリクス基板上に形成
した３種類のＴＦＴの断面図である。

【図４】（Ａ）〜（Ｃ）は、図３に示すアクティブマト
リクス基板の製造方法を示す工程断面図である。

【図５】（Ａ）〜（Ｅ）は、図３に示すアクティブマト
リクス基板の製造方法において、図４に示す工程に続い
て行う各工程を示す工程断面図である。

【図６】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態１に係る結晶化工程（ランプアニール工程）において
半導体膜にランプ光を照射する様子を示す説明図、およ
びこの方法でランプアニールしたときに半導体膜が受け
るランプ光の変化を示す説明図である。

【図７】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態２に係る結晶化工程（ランプアニール工程）において
半導体膜にランプ光を照射する様子を示す説明図、およ
びこの方法でランプアニールしたときに半導体膜が受け
るランプ光の変化を示す説明図である。

【図８】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態３に係る結晶化工程（ランプアニール工程）において
半導体膜にランプ光を照射する様子を示す説明図、およ
びこの方法でランプアニールしたときに半導体膜が受け
るランプ光の変化を示す説明図である。

【図９】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態４に係る結晶化工程（ランプアニール工程）において
半導体膜にランプ光を照射する様子を示す説明図、およ
びこの方法でランプアニールしたときに半導体膜が受け
るランプ光の変化を示す説明図である。

【図１０】アクティブマトリクス型の電気光学装置用の
液晶パネルの平面図である。

【図１１】図１０のＨ−Ｈ′線における断面図である。

【図１２】従来のアクティブマトリクス基板の製造方法
で行う結晶化工程の説明図である。

【図１３】非晶質のシリコン膜（半導体膜）が結晶化し
ていくにつれて光学特性が変化していく様子を示すグラ
フである。

【符号の説明】

１液晶パネル１０駆動回路用のＮ型のＴＦＴ２０駆動回路用のＰ型のＴＦＴ１２、２２、３２ゲート絶縁膜１４、２４、３４ゲート電極１５、２５、３５チャネル領域１６、２６、３６高濃度ソース・ドレイン領域１７、２７、３７低濃度ソース・ドレイン領域３０画素スイッチング用のＴＦＴ５０基板５１下地保護膜５２層間絶縁膜１００半導体膜２００アクティブマトリクス基板（半導体装置）４００対向基板５３１対向電極９１０第１の光源９２０第２の光源Ｌ１第１のランプ光の照射領域Ｌ２第２のランプ光の照射領域Ｌ１１第１のランプ光Ｌ１２第２のランプ光ＳＴ１第１のランプアニール処理ＳＴ２第２のランプアニール処理

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA25 JA36 JA44 JB44 JB56 KA04 KA07 KA12 KA18 MA04 MA05 MA07 MA12 MA27 MA29 MA35 MA41 NA22 PA13 QA07 QA10 5F052 AA24 CA01 CA03 DA02 DB03 EA11 HA01 JA04 5F110 AA05 BB02 CC02 DD02 DD13 EE03 EE04 EE44 FF02 FF30 GG02 GG13 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HM15 PP02 PP13 PP29

Claims

【特許請求の範囲】

【請求項１】基板上に半導体膜を形成する成膜工程
と、該成膜工程により形成した半導体膜に対してランプ
アニールを行って当該半導体膜を結晶化させる結晶化工
程とを少なくとも有する半導体装置の製造方法におい
て、前記結晶化工程では、非晶質の半導体膜のバンドギャッ
プよりも大きなエネルギーの第１のランプ光を含む光を
前記半導体膜に照射する第１のランプアニール処理と、
単結晶の半導体膜のバンドギャップよりも大きく、且つ
非晶質の半導体膜のバンドギャップよりも小さなエネル
ギーの第２のランプ光を含む光を前記半導体膜に照射す
る第２のランプアニール処理とを行うことを特徴とする
半導体装置の製造方法。
【請求項２】請求項１において、前記結晶化工程で
は、前記第１のランプアニール処理と、前記第２のラン
プアニール処理とを交互に行うことを特徴とする半導体
装置の製造方法。
【請求項３】請求項１または２において、前記第１の
ランプアニール処理から前記第２のランプアニール処理
に移る際には、前記第１のランプ光および前記第２のラ
ンプ光の双方を含む光を半導体膜に照射することを特徴
とする半導体装置の製造方法。
【請求項４】請求項１ないし３のいずれかにおいて、
前記第２のランプアニール処理では、前記第２のランプ
光のみを照射することを特徴とする半導体装置の製造方
法。
【請求項５】請求項１ないし３のいずれかにおいて、
前記第２のランプアニール処理では、前記第２のランプ
光に加えて前記第１のランプ光も含む光を照射すること
を特徴とする半導体装置の製造方法。
【請求項６】請求項１ないし５のいずれかにおいて、
前記第１のランプ光は、１．６ｅＶ以上のエネルギーを
もつ光であることを特徴とする半導体装置の製造方法。
【請求項７】請求項６において、前記第１のランプ光
は、白熱ランプ、ハロゲンランプ、蛍光ランプ、高圧水
銀ランプ、メタルハライドランプ、高圧ナトリウムラン
プ、紫外線ランプのうちのいずれかから出射された光で
あることを特徴とする半導体装置の製造方法。
【請求項８】請求項１ないし７のいずれかにおいて、
前記第２のランプ光は、１．１ｅＶから１．６ｅＶまで
のエネルギーをもつ光であることを特徴とする半導体装
置の製造方法。
【請求項９】請求項８において、前記第２のランプ光
は、赤外線ランプから出射された光であることを特徴と
する半導体装置の製造方法。
【請求項１０】請求項１ないし９のいずれかにおい
て、前記第１のランプアニール処理および前記第２のラ
ンプアニール処理を施した半導体膜から薄膜トランジス
タを形成することを特徴とする半導体装置の製造方法。
【請求項１１】基板上に形成された半導体膜に対して
ランプアニールを行うアニール装置において、非晶質の半導体膜のバンドギャップよりも大きなエネル
ギーの第１のランプ光を出射する第１の光源と、単結晶
の半導体膜のバンドギャップよりも大きく、且つ非晶質
の半導体膜のバンドギャップよりも小さなエネルギーの
第２のランプ光を出射する第２の光源とを有してなるこ
とを特徴とするアニール装置。
【請求項１２】請求項１１において、前記第１のラン
プ光と前記第２のランプ光を交互に照射するように構成
されていることを特徴とするアニール装置。
【請求項１３】請求項１１において、前記第１の光源
は、白熱ランプ、ハロゲンランプ、蛍光ランプ、高圧水
銀ランプ、メタルハライドランプ、高圧ナトリウムラン
プ、紫外線ランプのうちのいずれかであることを特徴と
するアニール装置。
【請求項１４】請求項１１において、前記第２の光源
は、赤外線ランプであることを特徴とするアニール装
置。