JP2000260801A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法

Info

Publication number
JP2000260801A
JP2000260801A JP11065419A JP6541999A JP2000260801A JP 2000260801 A JP2000260801 A JP 2000260801A JP 11065419 A JP11065419 A JP 11065419A JP 6541999 A JP6541999 A JP 6541999A JP 2000260801 A JP2000260801 A JP 2000260801A
Authority
JP
Japan
Prior art keywords
film
metal
intermetallic compound
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11065419A
Other languages
English (en)
Other versions
JP4237325B2 (ja
Inventor
Soichi Honma
荘一 本間
Masahiro Miyata
雅弘 宮田
Hirokazu Ezawa
弘和 江澤
Junichiro Yoshioka
潤一郎 吉岡
Hiroaki Inoue
裕章 井上
Takeshi Tokuoka
剛 徳岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Priority to JP06541999A priority Critical patent/JP4237325B2/ja
Priority to TW089103282A priority patent/TW452942B/zh
Priority to EP00104484A priority patent/EP1035583B1/en
Priority to DE60037057T priority patent/DE60037057T2/de
Priority to US09/522,820 priority patent/US6569752B1/en
Priority to KR1020000011973A priority patent/KR100334593B1/ko
Publication of JP2000260801A publication Critical patent/JP2000260801A/ja
Application granted granted Critical
Publication of JP4237325B2 publication Critical patent/JP4237325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01955—Changing the shapes of bond pads by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07255—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H10W72/2528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 鉛フリーのはんだを用いて、信頼性の高い半
導体素子およびその製造方法を提供する。 【解決手段】 半導体基板と、半導体基板上に形成され
た配線パッドと、配線パッド上に形成されたバリアメタ
ルと、バリアメタル上に形成されたＡｇ3 Ｓｎ金属間化
合物と、Ａｇ3 Ｓｎ金属間化合物上に形成された低融点
金属からなる突起電極とを具備する半導体素子およびそ
の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、金属間化合物層を
設けた半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子などの表面実装技術（Surfac
e Mount Technology）において、はんだ付けを信頼性よ
く行うことは非常に重要である。ＳＭＴでこれまで広く
使われてきたはんだペーストは共晶はんだ（Ｓｎ：Ｐｂ
＝６３：３７重量％）である。ファインピッチに対応で
きるよう三元合金であるＳｎ−Ｐｂ−Ｂｉ（８％）もま
た使用されている。
【０００３】合金がはんだとして用いられる第１の理由
は、強度や耐食性もさることながら、単体成分より融点
が低くなることである。合金は、固溶体（solid soluti
on）、共晶（eutectic）、金属間化合物（intermetalli
c compound）に大別される。
【０００４】ＪＩＳ Ｚ ３２８２に規定されているは
んだには、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｂｉ系の他、Ｂ
ｉ−Ｓｎ系、Ｓｎ−Ｐｂ−Ａｇ系、Ｓｎ−Ａｇ系、Ｓｎ
−Ｓｂ系、Ｐｂ−Ａｇ系、Ｐｂ−Ａｇ−Ｓｎ系等があ
る。
【０００５】これらのうち、鉛（Ｐｂ）には複数の同位
体がある。これら同位体はウラン（Ｕ）およびトリウム
（Ｔｈ）の崩壊系列中の中間生成物あるいは最終生成物
であり、崩壊の際、ヘリウム（Ｈｅ）原子を放出するα
崩壊を伴うことからはんだ中にα線が生じてしまう。こ
のα線が例えばＣＭＯＳ素子などに到達するとソフトエ
ラーを起こすという問題があった。また、Ｐｂは土壌に
流出すると酸性雨によって溶け出し、環境に悪影響を及
ぼす恐れがある。
【０００６】以上のような理由からＰｂを用いたはんだ
は使われなくなってきている。
【０００７】Ｐｂ系はんだに代わるはんだ材料として
は、Ｓｎ−Ａｇ系が有望視されている。
【０００８】このようなＳｎ−Ａｇ系はんだを用いた半
導体装置の製造方法を図１９〜２３を参照して説明す
る。
【０００９】図１９に示すように、シリコン１からなる
半導体基板上にアルミニウム電極パッド２を形成し、さ
らにアルミニウム電極パッド２の中心を空けるようにし
てパッシベーション膜３を形成する。
【００１０】次に図２０に示すように、チタン膜４、ニ
ッケル膜５およびパラジウム膜６からなるバリアメタル
を形成する。
【００１１】続いて、図２１に示すように、バリアメタ
ル上にレジスト８を塗布し、アルミニウム電極パッド２
部分を開口し、この開口部に突起電極としてＳｎ−Ａｇ
等の低融点金属９を形成する。
【００１２】次に、図２２に示すように、レジストを除
去し、バリアメタルをエッチングする。
【００１３】さらに、図２３に示すように、はんだをリ
フローして、ダイシングにより半導体チップとし、フリ
ップチップ実装する。このフリップチップ実装された半
導体チップと配線基板とを接続・実装し、半導体装置と
する。
【００１４】このようなＳｎ−Ａｇ系はんだは、Ｓｎと
Ａｇの析出電位が大きく異なるため同時に析出させるこ
とが困難であったり、めっき時に異常成長が起きたり、
添加剤の影響によりボイドが発生したり、めっき液の濡
れ性によっては、レジスト開口部にめっきをすることが
困難であるといった問題がある。また、一般に、Ｓｎ−
Ａｇ系ではＳｎ量が多い傾向にあるため、高温で放置す
るとバリアメタルの劣化が早いという問題がある。ま
た、特にＳｎ−Ａｇ共晶ではＡｇ量が３．５％であるた
め、めっき時の組成制御が困難である。
【００１５】上述したＳｎ−Ａｇ系はんだの問題を解決
すべく、２回以上に分けてめっきする方法も採られてい
るが、工程数が増えるばかりでなく、次のような問題が
ある。すなわち、Ａｇめっきは一般的にシアン系である
ため環境的に問題があり、Ｓｎめっきは通常酸性系であ
るためシアン系のＡｇめっきと混合して使用することは
困難であった。またＡｇめっきをＳｎめっきの後に形成
する場合、ＳｎとＡｇが置換して、Ａｇの析出にむらが
生じ、組成の制御が困難であった。また、Ａｇめっきと
ＮｉやＣｕ等のバリアメタルとは密着性に劣っていた。
【００１６】
【発明が解決しようとする課題】上述した通り、従来に
おいては、鉛フリーのはんだは効果的に用いられていな
かった。そこで、本発明は鉛フリーのはんだを用いて、
信頼性の高い半導体素子およびその製造方法を提供する
ことを目的とする。
【００１７】
【課題を解決するための手段】本発明の第一の態様は、
半導体基板と、半導体基板上に形成された配線パッド
と、配線パッド上に形成されたバリアメタルと、バリア
メタル上に形成されたＡｇ3 Ｓｎ金属間化合物と、Ａｇ
3 Ｓｎ金属間化合物上に形成された低融点金属からなる
突起電極とを具備することを特徴とする半導体素子であ
る。
【００１８】本発明の第一の態様において、Ａｇ3 Ｓｎ
金属間化合物は層を成す、または、粒子状で偏析してい
る。
【００１９】また、本発明の第一の態様による半導体素
子において、バリアメタルはチタン（Ｔｉ）、クロム
（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム
（Ｐｄ）、金（Ａｕ）、タングステン（Ｗ）、窒化チタ
ン（ＴｉＮ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、窒
化タンタル（ＴａＮ）、これらの化合物およびこれらの
積層膜からなる群より選択される。
【００２０】さらに、本発明の第一の態様による半導体
素子において、低融点金属は錫（Ｓｎ）、銀（Ａｇ）、
ビスマス（Ｂｉ）、亜鉛（Ｚｎ）、インジウム（Ｉ
ｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、ゲルマニウム
（Ｇｅ）、これらの混合物およびこれらの化合物からな
る群より選択される。具体的には、共晶Ｓｎ−Ａｇ等の
二元系が挙げられるが、Ｓｎ−Ａｇ−Ｂｉ等の三元系も
含まれる。
【００２１】本発明の第二の態様は、半導体基板上に配
線パッドを形成する工程と、配線パッド上にバリアメタ
ルを形成する工程と、前記バリアメタル上にＡｇ3 Ｓｎ
金属間化合物層を形成する工程と、Ａｇ3 Ｓｎ金属間化
合物層上に低融点金属からなる突起電極を形成する工程
とを具備することを特徴とする半導体素子の製造方法で
ある。
【００２２】また、本発明の第二の態様による半導体素
子の製造方法において、バリアメタルは、チタン（Ｔ
ｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、タングステン
（Ｗ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、ニ
オブ（Ｎｂ）、窒化タンタル（ＴａＮ）、これらの化合
物およびこれらの積層膜からなる群より選択される。
【００２３】さらに、本発明の第二の態様による半導体
素子の製造方法において、低融点金属は、錫（Ｓｎ）、
銀（Ａｇ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）、インジ
ウム（Ｉｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、ゲル
マニウム（Ｇｅ）、これらの混合物およびこれらの化合
物からなる群より選択される。具体的には、共晶Ｓｎ−
Ａｇ等の二元系が挙げられるが、Ｓｎ−Ａｇ−Ｂｉ等の
三元系も含まれる。
【００２４】本発明の第三の態様は、半導体基板上に配
線パッドを形成する工程と、配線パッド上にバリアメタ
ルを形成する工程と、バリアメタル上に銀（Ａｇ）を含
有する金属層を形成する工程と、銀を含有する金属層上
に錫（Ｓｎ）を含有する低融点金属を形成する工程と、
錫を含有する低融点金属を溶融して突起電極を形成する
ことによって、銀を含有する金属層と錫を含有する低融
点金属との界面にＡｇ3 Ｓｎ金属間化合物が形成される
工程とを具備することを特徴とする半導体素子の製造方
法である。
【００２５】本発明の第三の態様において、Ａｇ3 Ｓｎ
金属間化合物は層を成している。すなわち、低融点金属
としてＳｎを用い、金属層としてＡｇを用いると、低融
点金属であるはんだのリフロー時に、Ｓｎの溶解温度で
Ａｇも溶解するため、Ａｇ3Ｓｎ金属間化合物層が下に
あるバリアメタルとの界面に形成される。
【００２６】また、本発明の第三の態様において、Ａｇ
3 Ｓｎ金属間化合物は粒子状で偏析していることもあ
る。Ａｇ層の厚さとリフロー温度とを適宜調整すること
によって、Ａｇ3 Ｓｎ金属間化合物を層としたり、粒子
状とすることができる。
【００２７】本発明で用いられる突起電極は、はんだめ
っきまたははんだペーストによる印刷によって形成され
る。さらに、めっきの場合には、ＡｇめっきとＳｎめっ
きとを別に行うこともできるが、両めっきともアルカン
スルホン酸系のめっき液を用いるため環境にやさしく、
且つめっき時の相性もよい。ＡｇめっきをＳｎめっきよ
りも先に行うため、Ｓｎめっきを先に行うときのように
Ａｇの析出むらがなく、組成制御が容易である。まため
っきの膜厚は、電流密度を小さくするという簡便な手段
によって薄くする等、容易に制御することができる。
【００２８】また、本発明においては突起電極を半導体
素子側に形成したが、半導体素子と接続される配線基板
側に形成されていてもよい。
【００２９】一般的に、Ｓｎ／Ａｇはんだの溶融・冷却
固化後、電子回折分析により調べると、微細に分割され
マトリックス状に分布されたＡｇ3 Ｓｎ析出物が不可避
的に含まれている。本発明によれば、バリアメタルと例
えば、このＳｎ／Ａｇ系はんだとの間にＡｇ3 Ｓｎ金属
間化合物からなる金属層を設けるため馴染みがよく、優
れた密着性が得られる。
【００３０】本発明によれば、バリアメタル上にさらに
Ａｇ3 Ｓｎ金属間化合物が形成されているため、Ｓｎの
Ｎｉへの拡散が抑えられ、信頼性の向上につながる。こ
のＡｇ3 Ｓｎ金属間化合物は高温放置したり、温度サイ
クル試験後でも粒子が粗大化することがないため、温度
による劣化の恐れがない。また、バリアメタルにＰｄを
用いるとＡｇとの密着性に優れているため剥がれる恐れ
がない。さらに、Ａｇ3 Ｓｎ金属間化合物はスパッタ法
によっても形成可能なため膜厚を容易に制御することが
できる。
【００３１】本発明の半導体素子、すなわち半導体チッ
プは完成すると、低融点金属からなるバンプを介して任
意の形態の配線基板と接続され、樹脂等により封止され
て半導体装置（パッケージ）となる。この半導体パッケ
ージはさらにマザーボードと接続される。
【００３２】
【発明の実施の形態】［実施例１］シリコン１などで形
成された半導体ウェハ（直径６インチ、厚さ６２５μ
ｍ）上に、図１に示すように、１００μｍ角のアルミニ
ウム電極パッド２を形成し、アルミニウム電極パッド２
の中心を空けるようにしてパッシベーション膜３を形成
する。このとき、アルミニウム電極パッド２は、３５０
μｍのピッチで半導体ウェハの全面に格子状に形成され
る。
【００３３】次に図２に示すように、ウェハ全面にチタ
ン膜４、ニッケル膜５およびパラジウム膜６をスパッタ
リングや電子ビーム蒸着などによりバリアメタルとして
形成する。バリアメタルとしては、この代わりに、クロ
ム、銅、金、ＴｉＮ、タングステン、タンタル、ニオ
ブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００３４】続いて、図３に示すように、このバリアメ
タル上にＡｇ3 Ｓｎ金属間化合物膜７を、同じくスパッ
タリングや電子ビーム蒸着により形成する。このＡｇ3
Ｓｎ金属間化合物膜７の厚さは１０μｍ以下、好ましく
は０．５〜５μｍとすると効果的にバリア性が発揮され
る。Ａｇ3 Ｓｎ金属間化合物膜７の厚さが１０μｍを超
えるとＡｇ3 Ｓｎ金属間化合物膜７の形成時間が長くな
るばかりかエッチングしにくくなり、０．５μｍ未満だ
とバリア性に劣る。
【００３５】なお、バリアメタルとＡｇ3 Ｓｎ金属間化
合物膜とは同時に形成してもよい。そして図４に示すよ
うに、Ａｇ3 Ｓｎ金属間化合物膜７上にレジスト８を５
０μｍ程度の厚さで塗布し、アルミニウム電極パッド２
部分を１００μｍ角で開口する。この開口部に突起電極
として低融点金属９を５０μｍの厚さで形成する。
【００３６】この低融点金属９としては、共晶Ｓｎ／Ａ
ｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚ
ｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合され
ていてもよい。はんだめっきに際しては、開口部のパタ
ーニングされたレジスト８が形成された半導体ウェハ
を、錫４０ｇ／リットル、銀０．４ｇ／リットル、アル
カンスルホン酸１００ｇ／リットル、界面活性剤を主成
分とする添加剤を含有する溶液中に浸し、２０℃の浴中
で、前述のバリアメタルおよび金属間化合物膜を陰極と
し、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条件
で緩やかに攪拌しながら行う。
【００３７】次に、図５に示すように、アセトンや一般
的なレジスト剥離液等の溶媒を用いてレジストを除去
し、王水系溶液を用いて下地めっき膜として残ったＡｇ
3 Ｓｎ金属間化合物膜７、パラジウム膜６およびニッケ
ル膜５をエッチングする。さらに、チタン膜４をエチレ
ンジアミン四酢酸系溶液を用いてエッチングする。
【００３８】さらに、図６に示すように、半導体ウェハ
にフラックスを塗布し、窒素雰囲気中、２５０℃で３０
秒間加熱し、はんだ金属である低融点金属９をリフロー
する。
【００３９】この後、特に図示しないが、通常の電気的
なテストを行った後、ウェハをダイシングして半導体チ
ップとし、フリップチップ実装する。このフリップチッ
プ実装された半導体チップと配線基板とを仮止めし、２
５０℃に設定した窒素リフロー炉に通して、低融点金属
からなるバンプを溶融する。これによって半導体チップ
と配線基板とが電気的に接続・実装され、半導体装置が
得られる。
【００４０】配線基板上の接続パッドとして、Ｃｕ、Ｎ
ｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、ま
たは何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、
Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およ
びこれらの混合膜が形成されているものを用いる。さら
に、この配線基板をマザーボードに接続する。
【００４１】尚、配線基板上に実装された半導体チップ
の周囲、および配線基板と半導体チップの間にシリコー
ン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して
硬化させてもよい。
【００４２】上述のようにして作製した半導体装置の信
頼性を温度サイクル試験（ThermalCycle Test）により
調べた。尚、試験サンプルとしては、９００個のバンプ
の形成された１０ｍｍ角のチップを使用し、樹脂基板上
に実装したものを用いた。また、温度サイクルは−６５
℃で３０分〜２５℃で５分〜１５０℃で３０分を１サイ
クルとした。
【００４３】その結果、３０００サイクル後でも接続箇
所の破断は全く認められなかった。また、バンプは５０
ｇ／個で十分な強度があった。バンプが剥離したり、強
度が低下することは全くなかった。さらにバンプ間での
ショートも起こらなかった。また、バンプ形成後のウェ
ハを１５０℃で保存したところ、５０００時間経過して
もバンプ強度は全く低下しなかった。
【００４４】［実施例２］バリアメタル上にＡｇ3 Ｓｎ
金属間化合物の代わりにＡｇ膜をスパッタリングや電子
ビーム蒸着により形成した以外は実施例１と同様にして
半導体装置を作製した。
【００４５】本実施例においては、はんだ金属である低
融点金属９をリフローする際に、Ａｇ膜がはんだ中のＳ
ｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ
〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合物
を膜状とするためには、温度にもよるが、Ａｇ膜の形成
厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体ま
たはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓ
ｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用い
る。
【００４６】［実施例３］バリアメタル上にＡｇ3 Ｓｎ
金属間化合物の代わりにＡｇ膜をアルカンスルホン系の
めっき液でのめっきにより形成した以外は実施例１と同
様にして半導体装置を作製した。
【００４７】本実施例においては、はんだ金属である低
融点金属９をリフローする際に、Ａｇ１０がはんだ中の
Ｓｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μ
ｍ〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合
物を膜状とするためには、温度にもよるが、Ａｇ膜の形
成厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体
またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓ
ｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用い
る。
【００４８】［実施例４］シリコン１などで形成された
半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、
図７に示すように、１００μｍ角のアルミニウム電極パ
ッド２を形成し、アルミニウム電極パッド２の中心を空
けるようにしてパッシベーション膜３を形成する。この
とき、アルミニウム電極パッド２は、３５０μｍのピッ
チで半導体ウェハの全面に格子状に形成される。
【００４９】次に図８に示すように、ウェハ全面にチタ
ン膜４、ニッケル膜５およびパラジウム膜６をスパッタ
リングや電子ビーム蒸着などによりバリアメタルとして
形成する。バリアメタルとしては、この代わりに、クロ
ム、銅、金、ＴｉＮ、タングステン、タンタル、ニオ
ブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００５０】続いて、図９に示すように、バリアメタル
の上にレジスト８を５０μｍ程度の厚さで塗布し、アル
ミニウム電極パッド２部分を１００μｍ角で開口する。
この開口部に、Ａｇ膜１０をアルカンスルホン系のめっ
き液でのめっきにより形成する。このＡｇ膜１０の厚さ
は１０μｍ以下、好ましくは０．５〜５μｍとすると効
果的にバリア性が発揮される。Ａｇ膜１０の厚さが１０
μｍを超えるとＡｇ膜１０の形成時間が長くなるばかり
かエッチングしにくくなり、０．５μｍ未満だとバリア
性に劣る。ただし、Ａｇ3 Ｓｎ金属間化合物を膜状とす
るためには温度にもよるが、Ａｇ膜の形成厚さは４μｍ
以上とする。
【００５１】そして図１０に示すように、開口部に形成
されたＡｇ膜１０上に突起電極として低融点金属９を５
０μｍの厚さで形成する。
【００５２】この低融点金属９としては、共晶Ｓｎ／Ａ
ｇはんだが挙げられる。このはんだめっきに際しては、
開口部のパターニングされたレジスト８が形成された半
導体ウェハを、錫４０ｇ／リットル、銀０．４ｇ／リッ
トル、アルカンスルホン酸１００ｇ／リットル、界面活
性剤を主成分とする添加剤を含有する溶液中に浸し、２
０℃の浴中で、前述のバリアメタルおよびＡｇ膜を陰極
とし、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条
件で緩やかに攪拌しながら行う。
【００５３】次に、図１１に示すように、アセトンや一
般的なレジスト剥離液等の溶媒を用いてレジスト８を除
去し、王水系溶液を用いて下地めっき電極として残った
パラジウム膜６、ニッケル膜５をエッチングする。さら
に、チタン膜４をエチレンジアミン四酢酸系溶液を用い
てエッチングする。レジスト８を塗布して開口した後に
Ａｇ膜１０を形成しているため、エッチングする必要が
ない。
【００５４】さらに、図１２に示すように、半導体ウェ
ハにフラックスを塗布し、窒素雰囲気中、２５０℃で３
０秒間加熱し、はんだ金属である低融点金属９をリフロ
ーする。はんだ金属である低融点金属９をリフローする
際に、Ａｇ１０がはんだ中のＳｎと化合してＡｇ3 Ｓｎ
金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成さ
れる。このため、はんだとしては、Ｓｎ単体またはＳｎ
を主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、
Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００５５】この後、特に図示しないが、通常の電気的
なテストを行った後、ウェハをダイシングして半導体チ
ップとし、フリップチップ実装する。このフリップチッ
プ実装された半導体チップと配線基板とを仮止めし、２
５０℃に設定した窒素リフロー炉に通して、低融点金属
からなるバンプを溶融する。これによって半導体チップ
と配線基板とが電気的に接続・実装され、半導体装置が
得られる。
【００５６】配線基板上の接続パッドとして、Ｃｕ、Ｎ
ｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、ま
たは何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、
Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およ
びこれらの混合膜が形成されているものを用いる。さら
に、この配線基板をマザーボードに接続する。
【００５７】尚、配線基板上に実装された半導体チップ
の周囲、および配線基板と半導体チップの間にシリコー
ン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して
硬化させてもよい。
【００５８】［実施例５］Ａｇ膜の形成厚さを１μｍと
した以外は実施例４と同様にして半導体装置を作製し
た。
【００５９】本実施例においては、図１３に示すよう
に、Ａｇ１０がはんだ中のＳｎと偏析し、Ａｇ3 Ｓｎ金
属間化合物粒子１１が界面に形成される。このように、
Ａｇ3Ｓｎ金属間化合物を粒子状とするには、温度にも
よるが、Ａｇ膜の形成厚さを４μｍ未満とする。
【００６０】［実施例６］シリコン１などで形成された
半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、
図１４に示すように、１００μｍ角のアルミニウム電極
パッド２を形成し、アルミニウム電極パッド２の中心を
空けるようにしてパッシベーション膜３を形成する。こ
のとき、アルミニウム電極パッド２は、３５０μｍのピ
ッチで半導体ウェハの全面に格子状に形成される。
【００６１】次に、ウェハ全面にチタン膜４、ニッケル
膜５およびパラジウム膜６をスパッタリングや電子ビー
ム蒸着などによりバリアメタルとして形成する。バリア
メタルとしては、この代わりに、クロム、銅、金、Ｔｉ
Ｎ、タングステン、タンタル、ニオブ、窒化タンタル等
を組合せた積層膜を用いてもよい。
【００６２】このバリアメタル上にＡｇ3 Ｓｎ金属間化
合物膜７を、同じくスパッタリングや電子ビーム蒸着に
より形成する。このＡｇ3 Ｓｎ金属間化合物膜７の厚さ
は１０μｍ以下、好ましくは０．５〜５μｍとすると効
果的にバリア性が発揮される。Ａｇ3 Ｓｎ金属間化合物
膜７の厚さが１０μｍを超えるとＡｇ3 Ｓｎ金属間化合
物膜７の形成時間が長くなるばかりかエッチングしにく
くなり、０．５μｍ未満だとバリア性に劣る。
【００６３】なお、バリアメタルとＡｇ3 Ｓｎ金属間化
合物膜とは同時に形成してもよい。続いて、バリアメタ
ルの上にレジスト８を５０μｍ程度の厚さで塗布し、ア
ルミニウム電極パッド２部分に重なる形状となるようガ
ラスマスクを用いてレジストパターンを形成する。
【００６４】さらに、図１５に示すように、王水系溶液
を用いて、Ａｇ3 Ｓｎ金属間化合物膜７、パラジウム膜
６およびニッケル膜５をエッチングする。次に、チタン
膜４をエチレンジアミン四酢酸系溶液を用いてエッチン
グする。さらに、アセトンや一般的なレジスト剥離液等
の溶媒を用いてレジスト８を除去する。
【００６５】次に、図１６に示すように、厚さ６０μｍ
の１６０μｍ角の印刷マスク１２をウェハ上で位置合わ
せして配置し、開口部に低融点金属ペースト９を流し込
み、スキージ１３により余分な低融点金属ペースト９を
削ぎ落としてスクリーン印刷する。
【００６６】その後、図１７に示すように、印刷マスク
１２を引き上げる、またはウェハを引き下げると、低融
点金属９がバリアメタル上に形成される。
【００６７】この低融点金属９としては、共晶Ｓｎ／Ａ
ｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚ
ｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合され
ていてもよい。
【００６８】さらに、図１８に示すように、半導体ウェ
ハを、窒素雰囲気中、２５０℃で３０秒間加熱し、はん
だ金属である低融点金属９をリフローする。
【００６９】この後、特に図示しないが、通常の電気的
なテストを行った後、ウェハをダイシングして半導体チ
ップとし、フリップチップ実装する。このフリップチッ
プ実装された半導体チップと配線基板とを仮止めし、２
５０℃に設定した窒素リフロー炉に通して、低融点金属
からなるバンプを溶融する。これによって半導体チップ
と配線基板とが電気的に接続・実装され、半導体装置が
得られる。
【００７０】配線基板上の接続パッドとして、Ｃｕ、Ｎ
ｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、ま
たは何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、
Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およ
びこれらの混合膜が形成されているものを用いる。さら
に、この配線基板をマザーボードに接続する。
【００７１】尚、配線基板上に実装された半導体チップ
の周囲、および配線基板と半導体チップの間にシリコー
ン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して
硬化させてもよい。
【００７２】
【発明の効果】本発明によれば、バリアメタルと突起電
極の間にＡｇ3 Ｓｎ金属間化合物を形成することで、バ
リアメタルと突起電極の双方に優れた密着性を有する信
頼性の高い半導体素子およびその製造方法が提供され
る。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図２】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図３】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図４】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図５】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図６】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図７】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図８】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図９】 本発明の一実施例による半導体素子の一製造
工程を示す図。
【図１０】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１１】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１２】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１３】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１４】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１５】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１６】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１７】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１８】 本発明の一実施例による半導体素子の一製
造工程を示す図。
【図１９】 従来の半導体素子の一製造工程を示す図。
【図２０】 従来の半導体素子の一製造工程を示す図。
【図２１】 従来の半導体素子の一製造工程を示す図。
【図２２】 従来の半導体素子の一製造工程を示す図。
【図２３】 従来の半導体素子の一製造工程を示す図。
【符号の説明】
１…シリコン ２…アルミニウム電極パッド ３…パッシベーション膜 ４…チタン膜 ５…ニッケル膜 ６…パラジウム膜 ７…Ａｇ3 Ｓｎ金属間化合物膜 ８…レジスト ９…低融点金属 １０…銀 １１…Ａｇ3 Ｓｎ金属間化合物粒子 １２…印刷マスク １３…スキージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｂ (72)発明者 宮田 雅弘 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 江澤 弘和 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 吉岡 潤一郎 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 井上 裕章 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 徳岡 剛 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 Ｆターム(参考） 5F033 HH03 HH07 HH08 HH11 HH13 HH14 HH17 HH18 HH19 HH21 HH32 HH33 MM08 MM13 MM17 MM21 PP15 PP19 PP26 QQ08 QQ19 QQ73 QQ75 QQ84 RR04 RR21 RR23 SS22 VV07 VV12 XX00

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記半導体基板上に形成
    された配線パッドと、前記配線パッド上に形成されたバ
    リアメタルと、前記バリアメタル上に形成されたＡｇ3
    Ｓｎ金属間化合物と、前記Ａｇ3 Ｓｎ金属間化合物上に
    形成された低融点金属からなる突起電極とを具備するこ
    とを特徴とする半導体素子。
  2. 【請求項２】 前記Ａｇ3 Ｓｎ金属間化合物は層を成
    す、又は粒子状で偏析していることを特徴とする請求項
    １記載の半導体素子。
  3. 【請求項３】 半導体基板上に配線パッドを形成する工
    程と、前記配線パッド上にバリアメタルを形成する工程
    と、前記バリアメタル上にＡｇ3 Ｓｎ金属間化合物層を
    形成する工程と、前記Ａｇ3 Ｓｎ金属間化合物層上に低
    融点金属からなる突起電極を形成する工程とを具備する
    ことを特徴とする半導体素子の製造方法。
  4. 【請求項４】 半導体基板上に配線パッドを形成する工
    程と、前記配線パッド上にバリアメタルを形成する工程
    と、前記バリアメタル上に銀を含有する金属層を形成す
    る工程と、前記銀を含有する金属層上に錫を含有する低
    融点金属を形成する工程と、前記錫を含有する低融点金
    属を溶融して突起電極を形成することによって、前記銀
    を含有する金属層と前記錫を含有する低融点金属との界
    面にＡｇ3 Ｓｎ金属間化合物が形成される工程とを具備
    することを特徴とする半導体素子の製造方法。
  5. 【請求項５】 前記Ａｇ3 Ｓｎ金属間化合物は層を成
    す、又は粒子状で偏析していることを特徴とする請求項
    ４記載の半導体素子の製造方法。
JP06541999A 1999-03-11 1999-03-11 半導体素子およびその製造方法 Expired - Lifetime JP4237325B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06541999A JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法
TW089103282A TW452942B (en) 1999-03-11 2000-02-24 Semiconductor device and the manufacturing method thereof
EP00104484A EP1035583B1 (en) 1999-03-11 2000-03-09 Semiconductor element and fabricating method thereof
DE60037057T DE60037057T2 (de) 1999-03-11 2000-03-09 Halbleiterelement und Herstellungsverfahren dafür
US09/522,820 US6569752B1 (en) 1999-03-11 2000-03-10 Semiconductor element and fabricating method thereof
KR1020000011973A KR100334593B1 (ko) 1999-03-11 2000-03-10 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06541999A JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000260801A true JP2000260801A (ja) 2000-09-22
JP4237325B2 JP4237325B2 (ja) 2009-03-11

Family

ID=13286529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06541999A Expired - Lifetime JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法

Country Status (6)

Country Link
US (1) US6569752B1 (ja)
EP (1) EP1035583B1 (ja)
JP (1) JP4237325B2 (ja)
KR (1) KR100334593B1 (ja)
DE (1) DE60037057T2 (ja)
TW (1) TW452942B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (ja) * 2000-11-10 2002-05-24 Nippon Steel Corp 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
JP2006237159A (ja) * 2005-02-23 2006-09-07 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007266381A (ja) * 2006-03-29 2007-10-11 Citizen Holdings Co Ltd 半導体装置の製造方法
US7473476B2 (en) 2003-02-05 2009-01-06 Panasonic Corporation Soldering method, component to be joined by the soldering method, and joining structure
JP2009206334A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 電子部品の製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012256885A (ja) * 2011-06-08 2012-12-27 Great Wall Semiconductor Corp 相互接続構造の珪化物層およびロープロファイルバンプを有するパワーｍｏｓｆｅｔを形成する半導体デバイスおよび方法
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器
JP2017022306A (ja) * 2015-07-14 2017-01-26 株式会社豊田中央研究所 回路モジュール

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法
US6867503B2 (en) * 2003-05-07 2005-03-15 Texas Instruments Incorporated Controlling interdiffusion rates in metal interconnection structures
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
DE10355508B4 (de) * 2003-11-27 2006-07-06 Infineon Technologies Ag Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
JP2006278551A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
DE102005051857A1 (de) * 2005-05-25 2007-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
TWI298204B (en) * 2005-11-21 2008-06-21 Advanced Semiconductor Eng Structure of bumps forming on an under metallurgy layer and method for making the same
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012074406A (ja) * 2010-09-03 2012-04-12 Toshiba Corp 半導体装置および半導体装置の製造方法
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US10797010B2 (en) * 2017-12-29 2020-10-06 Texas Instruments Incorporated Semiconductor package having a metal barrier
US11581280B2 (en) 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes
CN112338306B (zh) * 2020-10-30 2021-11-26 大连理工大学 一种多次回流过程中调控微焊点Sn晶粒取向的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
JPH03204193A (ja) * 1989-12-29 1991-09-05 Aisin Seiki Co Ltd 半田材料
US5489803A (en) * 1991-03-22 1996-02-06 Kabushiki Kaisha Tokai Rika Denki Seisakusho Solder-bonded structure
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US5328660A (en) * 1993-06-16 1994-07-12 International Business Machines Corporation Lead-free, high temperature, tin based multi-component solder
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
JP3274766B2 (ja) 1994-06-28 2002-04-15 荏原ユージライト株式会社 低融点錫合金めっき浴
JP3365866B2 (ja) 1994-08-01 2003-01-14 荏原ユージライト株式会社 非シアン性貴金属めっき浴
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JP3220635B2 (ja) * 1996-02-09 2001-10-22 松下電器産業株式会社 はんだ合金及びクリームはんだ
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
JP3204193B2 (ja) 1998-01-21 2001-09-04 三菱電機株式会社 電源電流制御装置
US6076726A (en) * 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (ja) * 2000-11-10 2002-05-24 Nippon Steel Corp 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
US7473476B2 (en) 2003-02-05 2009-01-06 Panasonic Corporation Soldering method, component to be joined by the soldering method, and joining structure
JP2006237159A (ja) * 2005-02-23 2006-09-07 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007266381A (ja) * 2006-03-29 2007-10-11 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2009206334A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 電子部品の製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012256885A (ja) * 2011-06-08 2012-12-27 Great Wall Semiconductor Corp 相互接続構造の珪化物層およびロープロファイルバンプを有するパワーｍｏｓｆｅｔを形成する半導体デバイスおよび方法
US9006099B2 (en) 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器
US10056342B2 (en) 2011-12-26 2018-08-21 Fujitsu Limited Electronic component and electronic device
US10062658B2 (en) 2011-12-26 2018-08-28 Fujitsu Limited Electronic component and electronic device
JP2017022306A (ja) * 2015-07-14 2017-01-26 株式会社豊田中央研究所 回路モジュール

Also Published As

Publication number Publication date
KR20000076807A (ko) 2000-12-26
EP1035583A2 (en) 2000-09-13
US6569752B1 (en) 2003-05-27
EP1035583A3 (en) 2001-05-09
JP4237325B2 (ja) 2009-03-11
KR100334593B1 (ko) 2002-05-03
DE60037057T2 (de) 2008-09-04
DE60037057D1 (de) 2007-12-27
EP1035583B1 (en) 2007-11-14
TW452942B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
JP4237325B2 (ja) 半導体素子およびその製造方法
JP3748785B2 (ja) 鉛フリーバンプの形成方法
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US6622907B2 (en) Sacrificial seed layer process for forming C4 solder bumps
US7932169B2 (en) Interconnection for flip-chip using lead-free solders and having improved reaction barrier layers
JP3859403B2 (ja) 半導体装置及びその製造方法
KR100592609B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
CN103026476B (zh) 在衬底上形成焊料合金沉积的方法
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3916850B2 (ja) 半導体装置
Karim et al. Lead-free solder bump technologies for flip-chip packaging applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term